TW201724286A - 具有單層支撐結構的積體電路封裝系統 - Google Patents

具有單層支撐結構的積體電路封裝系統 Download PDF

Info

Publication number
TW201724286A
TW201724286A TW105128612A TW105128612A TW201724286A TW 201724286 A TW201724286 A TW 201724286A TW 105128612 A TW105128612 A TW 105128612A TW 105128612 A TW105128612 A TW 105128612A TW 201724286 A TW201724286 A TW 201724286A
Authority
TW
Taiwan
Prior art keywords
pad
dielectric layer
integrated circuit
pads
support structure
Prior art date
Application number
TW105128612A
Other languages
English (en)
Inventor
崔鳯佑
金成洙
朴炯相
張之源
Original Assignee
星科金朋有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 星科金朋有限公司 filed Critical 星科金朋有限公司
Publication of TW201724286A publication Critical patent/TW201724286A/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4803—Insulating or insulated parts, e.g. mountings, containers, diamond heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49861—Lead-frames fixed on or encapsulated in insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H01L23/49894—Materials of the insulating layers or coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L24/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

所揭示的是附單層基材之積體電路封裝製造方法用的作法、技術及機構。在一具體實施例中，本發明之積體電路封裝不僅降低製造成本，還改善可靠度及小型化。根據一具體實施例，單層基材乃使用與諸如預浸(PPG)材料、敷銅層板(CCL)、阻焊劑(SR)等等習知基材中所用其它介電材料不同的非可光成像介電質(NPID)材料所製造。使用該NPID材料製造的單層基材在其它方面中，藉由排除諸如雷射鑽孔程序等製造其它基材常用某些程序步驟來提供低成本解決方案。根據一具體實施例，用於所述技術及系統的NPID材料相較於其它介電材料，特徵可在於低熱膨脹係數(CTE)、高玻璃轉變溫度(Tg)及/或高模數。此類特徵在其它方面中，由於跡線保護及剝離強度獲得改善而改善可靠度，藉此增強(例如：銅(Cu)等)跡線與介電材料之間的黏附力。在一具體實施例中，此類特徵舉例而言，由於此NPID材料可容許形成較小幾何形狀之跡線而改善小型化。

Description

具有單層支撐結構的積體電路封裝系統
具體實施例基本上係有關於積體電路封裝系統，並且更具體地說，係有關於用於形成基材的技術。
本節所述的作法為可探求的作法，但不必然為先前已想到或已探求的作法。因此，除非另有所指，不應該僅因為本節所述任何作法包括於本節中而假設其形同先前技術。
提升組件小型化、增大積體電路(IC)封裝密度、提高效能及降低成本乃電腦產業持續進行的目標。半導體封裝結構持續朝小型化推進，持續增大其內封裝組件密度，同時縮減由其所製成產品的尺寸。此回應於對小尺寸、小厚度與低成本及效能不斷提升之資訊與通訊產品持續增加的需求。
這些增加的小型化要求舉例而言，在諸如蜂巢式手機、免持蜂巢式手機耳機、個人資料助理器(PDA)、攝錄影機、筆記型電腦等等可攜式資訊與通訊裝置中，尤其值得注意。所有這些裝置持續愈做愈小且愈薄 以提升其可攜性。因此，將這些裝置併入的大型IC(LSI)封裝需要愈做愈小且愈薄。罩覆並且保護LSI的封裝組態也需要愈做愈小且愈薄。
消費性電子設備在積體電路封裝中需要更多積體電路，而自相矛盾地，對於增加的積體電路內容物在系統中提供的實體空間則更少。持續降低成本乃另一需求。有些技術主要聚焦於在各積體電路內整合更多功能。其它技術則聚焦於將這些積體電路堆疊成單一封裝。這些作法儘管在積體電路內提供更多功能，仍未完全滿足整合度及降低成本的要求。
本發明揭露一種系統，其包含：支撐結構，具有內部接墊、系統墊及介電層，該系統墊相鄰於該內部接墊，該介電層具有附粗糙紋理之底端表面；積體電路，位在該介電層上方；以及包封物，位在該積體電路及該支撐結構上方。
本發明揭露另一種系統，其包含：支撐結構，具有內部接墊、系統墊及介電層，該系統墊相鄰於該內部接墊，該介電層具有附粗糙紋理之底端表面；積體電路，位在該介電層上方；內部連接器，連接至該積體電路及該支撐結構；以及外部連接器，附接至該支撐結構。
本發明另揭露一種方法，其包含：形成具有內部接墊、系統墊及介電層之支撐結構，該系統墊相鄰於該內部接墊，該介電層具有附粗糙紋理之底端表面；在該介電層上 方嵌裝積體電路；以及形成位在該積體電路及該支撐結構上方之包封物。
100‧‧‧積體電路封裝系統
102‧‧‧支撐結構
104‧‧‧內部接墊
106‧‧‧系統墊
108‧‧‧外部接墊
110‧‧‧介電層
112‧‧‧頂側
114‧‧‧上接墊
116‧‧‧積體電路
118‧‧‧內部連接器
120‧‧‧接觸部
122‧‧‧包封物
124‧‧‧外部連接器
126‧‧‧底側
128‧‧‧洞孔
130‧‧‧外部接墊側壁
132‧‧‧介電質側壁
134‧‧‧上接墊側壁
136‧‧‧包封側壁
302‧‧‧載體
304‧‧‧核心層
306‧‧‧核心底側
308‧‧‧核心頂側
310‧‧‧中間層
312‧‧‧頂層
402‧‧‧M1層
502‧‧‧絕緣層
602‧‧‧底座傳導層
1300‧‧‧積體電路封裝系統
1302‧‧‧支撐結構
1304‧‧‧內部接墊
1306‧‧‧系統墊
1308‧‧‧外部接墊
1310‧‧‧介電層
1312‧‧‧頂側
1314‧‧‧上接墊
1316‧‧‧積體電路
1318‧‧‧內部連接器
1320‧‧‧接觸部
1322‧‧‧包封物
1324‧‧‧外部連接器
1326‧‧‧底側
1328‧‧‧洞孔
1330‧‧‧外部接墊側壁
1332‧‧‧介電質側壁
1334‧‧‧上接墊側壁
1336‧‧‧包封側壁
1502‧‧‧載體傳導層
1504‧‧‧洞孔
2300‧‧‧積體電路封裝系統
2302‧‧‧支撐結構
2304‧‧‧內部接墊
2306‧‧‧系統墊
2308‧‧‧外部接墊
2310‧‧‧介電層
2312‧‧‧頂側
2316‧‧‧積體電路
2318‧‧‧內部連接器
2320‧‧‧接觸部
2322‧‧‧包封物
2324‧‧‧外部連接器
2326‧‧‧底側
2328‧‧‧內部柱體
2330‧‧‧積體電路封裝系統
2336‧‧‧包封側壁
2338‧‧‧內部柱體
2340‧‧‧外部柱體
2342‧‧‧柱體側壁
2602‧‧‧貫孔
3100‧‧‧積體電路封裝系統
3102‧‧‧支撐結構
3104‧‧‧內部接墊
3106‧‧‧系統墊
3108‧‧‧外部接墊
3110‧‧‧介電層
3112‧‧‧頂側
3114‧‧‧上接墊
3116‧‧‧積體電路
3118‧‧‧內部連接器
3120‧‧‧接觸部
3122‧‧‧包封物
3124‧‧‧外部連接器
3126‧‧‧底側
3128‧‧‧洞孔
3130‧‧‧外部接墊側壁
3132‧‧‧介電質側壁
3134‧‧‧上接墊側壁
3136‧‧‧包封側壁
3144‧‧‧支撐柱體
3700‧‧‧程序流程
3702至3724‧‧‧程序塊
本發明乃是在附圖的圖示中舉實施例來說明，並非作為限制，而且其中相似的參考元件符號係指類似的元件，並且其中：第1圖根據一具體實施例，為積體電路封裝系統之截面圖，可在其中實踐本文所述的技術；第2圖為積體電路封裝系統之仰視圖；第3圖為附支撐結構但不附脫離載體之積體電路封裝系統製造用程序流程初始步驟中所使用載體的截面圖；第4圖根據圖型化步驟，繪示直接在頂層上形成之一號金屬(M1)層；第5圖根據層壓步驟，繪示直接在M1層上形成之絕緣層；第6圖根據壓製步驟，繪示直接在絕緣層上形成之底座傳導層；第7圖根據第一移除步驟，繪示底座傳導層之部分移除；第8圖根據第二移除步驟，繪示絕緣層之部分移除；第9圖在脫離步驟中，繪示部分載體之脫離或移除； 第10圖根據第三移除步驟，繪示用以形成上接墊之頂層部分移除；第11圖根據附接步驟，繪示使用內部連接器附接至內部接墊之積體電路；第12圖根據塑模步驟，繪示積體電路及支撐結構上方形成之包封物；第13圖根據一具體實施例，為積體電路封裝系統之截面圖，可在其中實踐本文所述的技術；第14圖為積體電路封裝系統之仰視圖；第15圖根據附脫離載體之支撐結構製造程序流程的第二壓製步驟，繪示直接在底座傳導層上形成之載體傳導層；第16圖根據第一移除步驟，繪示底座傳導層及載體傳導層之部分移除；第17圖根據第二移除步驟，繪示穿過洞孔之絕緣層的部分移除；第18圖根據脫離步驟中，繪示部分載體之脫離或移除；第19圖根據第三移除步驟，繪示頂層之部分移除；第20圖根據附接步驟，繪示積體電路之附接；第21圖根據塑模步驟，繪示包封物之形成；第22圖根據第四移除步驟，繪示脫離載體 之移除；第23圖根據一具體實施例，為積體電路封裝系統之截面圖，可在其中實踐本文所述的技術；第24圖為積體電路封裝系統之仰視圖；第25圖根據附貫孔之支撐結構製造程序流程的第一移除步驟，繪示底座傳導層及絕緣層之部分移除；第26圖根據填充步驟，繪示穿過介電層之洞孔內形成的貫孔；第27圖根據脫離步驟中，繪示部分載體之脫離或移除；第28圖根據第三移除步驟，繪示頂層之移除；第29圖根據附接步驟，繪示積體電路之附接；第30圖根據塑模步驟，繪示包封物之形成；第31圖根據一具體實施例，為積體電路封裝系統之截面圖，可在其中實踐本文所述的技術；第32圖為積體電路封裝系統之仰視圖；第33圖根據接墊上附柱體之支撐結構製造程序流程的第三移除步驟，繪示頂層之部分移除；第34圖根據附接步驟，繪示積體電路之附接；第35圖根據塑模步驟，繪示包封物之形成；第36圖根據第四移除步驟，繪示脫離載體 之移除；以及第37圖根據一或多項具體實施例，繪示例示性程序流程。
在以下說明中，為了闡釋，提出許多特定細節以便能夠透徹了解本發明。然而，將會顯而易見的是，沒有這些特定細節也可實踐本發明。在其它實例中，眾所周知的結構與裝置乃以方塊圖形式展示，為的是要避免不必要地混淆本發明。
具體實施例乃根據以下大綱在本文中作說明：
1.0. 一般概述
2.0. 不附脫離載體之支撐結構
2.1. 結構化概述
2.2. 例示性製造程序
3.0. 附脫離載體之支撐結構
3.1 結構化概述
3.2 例示性製造程序
4.0. 附貫孔之支撐結構
4.1. 結構化概述
4.2. 例示性製造程序
5.0. 接墊上附柱體之支撐結構
5.1. 結構化概述
5.2. 例示性製造程序
6.0. 例示性製造程序流程
7.0. 例示性具體實施例
8.0. 延伸及替代方案
1.0. 一般概述
所揭示的是附單層基材之積體電路封裝製造方法用的作法、技術及機構。在一具體實施例中，本發明之積體電路封裝不僅降低製造成本，還改善可靠度及小型化。
根據一具體實施例，單層基材乃使用與諸如預浸(PPG)材料、敷銅層板(CCL)、阻焊劑(SR)等等習知基材中所用其它介電材料不同的非可光成像介電質(NPID)材料所製造。使用該NPID材料製造的單層基材在其它方面中，藉由排除諸如雷射鑽孔程序等製造其它基材常用某些程序步驟來提供低成本解決方案。
根據一具體實施例，用於所述技術及系統的NPID材料相較於其它介電材料，特徵可在於低熱膨脹係數(CTE)、高玻璃轉變溫度(Tg)及/或高模數。此類特徵在其它方面中，由於跡線保護及剝離強度獲得改善而改善可靠度，藉此增強(例如：銅(Cu)等)跡線與介電材料之間的黏附力。在一具體實施例中，此類特徵舉例而言，由於此NPID材料可容許形成較小幾何形狀之跡線而改善小型化。
對於諸如單一金屬基材(SMS)或1.5層非嵌埋式跡線基材(ETS)等現有基材，貫孔形成典型需用到雷射 鑽孔。雷射鑽孔的成本在習知基材中是主要的成本增加因素。此外，由於舉例而言，跡線未嵌埋於這些基材中，因此典型達不到所欲的精細線路及間隔。相較於具體實施例附低剝離強度之嵌埋式跡線，此等跡線受到樹脂保護的程度也較少。
2.0. 不附脫離載體之支撐結構
2.1. 結構化概述
第1圖根據一具體實施例，為積體電路封裝系統100之截面圖，可在其中實踐本文所述的技術。積體電路封裝系統100包括支撐結構120。支撐結構102包括若干內部接墊104、系統墊106以及外部接墊108。內部接墊104、系統墊106以及外部接墊108為用於實體附接或電連接至積體電路或電氣組件的結構。
支撐結構102包括屬於電絕緣體之介電層110。介電層110乃是在內部接墊104、系統墊106以及外部接墊108週圍上方形成。內部接墊104、系統墊106以及外部接墊108的頂端表面乃曝露自介電層110。介電層110乃直接位在內部接墊104、系統墊106以及外部接墊108的側壁上。介電層110乃直接位在內部接墊104以及外部接墊108的底端表面上。介電層110乃部分直接位在系統墊106的底端表面上。介電層110、內部接墊104、系統墊106以及外部接墊108的頂端表面乃彼此共面。內部接墊104、系統墊106以及外部接墊108乃嵌埋於介電層110之頂端部分內。
舉例而言，介電層110可使用(不限於)非可光成像介電質(NPID)、絕緣材料、介電膜、或附預定物理性質之任何其它介電材料來形成。此等預定物理性質包括(不限於)熱膨脹係數(CTE)、玻璃轉變溫度(Tg)及/或模數。此等預定物理性質後續將會在下文更詳細作說明。
內部接墊104、系統墊106以及外部接墊108乃形成於支撐結構102之介電層110之頂側112。若干內部接墊104乃彼此直接相鄰形成。若干內部接墊104乃是在支撐結構102之內部區域形成團簇。若干系統墊106乃是在內部接墊104週圍或圍繞此等內部接墊形成。若干內部接墊104乃直接介於系統墊106與另一系統墊106之間。外部接墊108乃是在支撐結構102之外部區域形成。系統墊106乃是直接位在內部接墊104與外部接墊108之間。
支撐結構102為單層支撐結構，因為支撐結構102僅包括一層，例如：介電層110。舉例而言，支撐結構102亦可代表(不限於)基材、載體或ETS。支撐結構102包括位在介電層110之頂側112上方的上接墊114。上接墊114直接位在介電層112之頂側112及外部接墊108之頂側。
在其它潛在效益中，具有介電層110之支撐結構102增強介電層110與跡線(圖未示)、內部接墊104、系統墊106及外部接墊108之間的黏附力，從而增強跡線與接墊保護。具有介電層110之支撐結構102更可藉由降 低跡線與接墊之剝離強度，消除支撐結構102中此等跡線與接墊之脫層。未用雷射鑽孔所形成具有介電層110之支撐結構102更可實現更低成本的基材。
積體電路封裝系統100包括積體電路116及內部連接器118。積體電路116為半導體組件。舉例而言，積體電路116可以是(不限於)積體電路晶粒、覆晶或其它合適的半導體組件。
積體電路116乃嵌裝於支撐結構102上方。積體電路116附主動電路之主動側向下面朝介電層110之頂側112。積體電路116包括電連接至內部接墊104之接觸部120。內部連接器118電連接或實體附接至接觸部120及內部接墊104。
積體電路封裝系統100包括包封物122，其舉例而言，可以是絕緣包覆物、封裝本體、或半導體封裝之塑模結構。包封物122舉例而言，保護組件及電氣連接器。包封物122包覆支撐結構102、積體電路116、接觸部120及內部連接器118之頂側。包封物122乃直接形成於支撐結構102、積體電路116、接觸部120、內部連接器118、內部接墊104、系統墊106及上接墊114之頂側。
積體電路封裝系統100包括外部連接器124。外部連接器124為電氣連接器。舉例而言，外部連接器124可使積體電路封裝系統100與諸如電氣裝置之外部系統(圖未示)互連。外部連接器124乃形成於支撐結構102之底側126。外部連接器124乃位在介電層110之洞孔128 內。外部連接器124乃直接位在介電層110之內部側壁、以及系統墊106之底端表面上。外部連接器124在支撐結構102之底側126下面延展，以在此外部系統上面提供間隔，用於在此外部系統上面嵌裝積體電路封裝系統100。
外部接墊108乃形成於積體電路116之晶片區或周緣外側。外部接墊108乃是在支撐結構102之周緣形成。外部接墊108乃電連接至內部接墊104及/或系統墊106，用於在積體電路116與外部系統(圖未示)之間傳輸電信號。舉例而言，外部接墊108可以是介電層110之頂側112所形成的部分跡線或佈線層。
上接墊114乃是在外部接墊108上面形成。上接墊114乃形成於支撐結構102的周緣，在其它效益中，用以增強條體(非屬於一單元)之邊緣之勁度，使此條體在組裝程序中裝卸更容易。條體是一種製造期間產生個別單元、裝置或封裝之單獨化程序之前，將多個單元、裝置或封裝先持固在一起的結構。舉例而言，上接墊114可用增強條體勁度之虛設或預定圖型來形成。
在一具體實施例中，外部接墊108之外部接墊側壁130可曝露自介電層110。外部接墊側壁130可與介電層110之介電質側壁132、上接墊114之上接墊側壁134及包封物122之包封側壁136的組合物共面。舉例而言，外部接墊側壁130可與介電質側壁132、上接墊側壁134及包封側壁136共面。此外，舉例而言，外部接墊側壁130可與介電質側壁132及包封側壁136共面。
在一具體實施例中，外部接墊側壁130(例如：如第1圖中使用虛線繪示者)可藉由介電層110來包覆。介電層110可直接在外部接墊側壁130上形成。介電質側壁132可與上接墊側壁134及包封側壁136的組合物共面。舉例而言，介電質側壁132可與上接墊側壁134及包封側壁136共面。此外，舉例而言，介電質側壁132可與包封側壁136共面。
在一具體實施例中，上接墊側壁134可曝露自包封物122。上接墊側壁134可與介電質側壁132、外部接墊側壁130及包封側壁136的組合物共面。舉例而言，上接墊側壁134可與介電質側壁132、外部接墊側壁130及包封側壁136共面。此外，舉例而言，外部接墊側壁130可與介電質側壁132及包封側壁136共面。
在一具體實施例中，上接墊側壁134(例如：如第1圖中使用虛線繪示者)可藉由包封物122來包覆。包封物122可直接在上接墊側壁134上形成。包封側壁136可與外部接墊側壁130及介電質側壁132的組合物共面。舉例而言，包封側壁136可與外部接墊側壁130及介電質側壁132共面。此外，舉例而言，包封側壁136可與介電質側壁132共面。
第2圖為積體電路封裝系統100之仰視圖。積體電路封裝系統100包括位在外部連接器124週圍之介電層110。為了說明，積體電路封裝系統100之各側僅展示一列外部連接器124，每列僅附三個外部連接器124，但 據了解，積體電路封裝系統100可在積體電路封裝系統100之各側包括任何列數之外部連接器124，而且每列可包括任何數目之外部連接器124。要注意的是，第1圖的視圖乃沿著第2圖之線條1--1所取看。
2.2. 例示性製造程序
第3圖為附支撐結構(諸如第1圖之支撐結構102)但不附脫離載體之積體電路封裝系統製造用程序流程初始步驟中所使用載體302的截面圖。舉例而言，可提供載體302作為此程序流程開始時現成的傳入材料。此外，舉例而言，載體302可以是敷銅層板(CCL)或任何用於積體電路(IC)封裝程序之基材材料。
載體302包括具有核心底側306及核心頂側308之核心層304。載體302包括直接位在核心底側306及核心頂側308上的中間層310。載體302包括直接位在中間層310上的頂層312。
舉例而言，核心層304可用包括(不限於)環氧樹脂、玻璃纖維或FR4材料的絕緣材料來形成。此外，舉例而言，中間層310及頂層312可用包括(不限於)銅(Cu)、任何其它金屬性材料或金屬性合金的傳導材料來形成。
第4圖根據圖型化步驟，繪示直接在頂層312上形成之一號金屬(M1)層402。此圖型化步驟包括一號金屬(M1)圖型化程序。M1層402進行圖型化。
M1層402進行圖型化以形成內部接墊 104、系統墊106、外部接墊108。M1層402亦包括直接並電連接內部接墊104、系統墊106及外部接墊108之任何組合物的跡線(圖未示)。舉例而言，M1層402可使用諸如(不限於)乾膜、光阻層或介電質等一或多個遮罩層(圖未示)來圖型化。此外，舉例而言，M1層402可用銅(Cu)、金屬性材料或金屬合金來形成。
在M1層402進行圖型化之後，內部接墊104、系統墊106、外部接墊108及/或此等跡線包括特定實體特徵。具M1層402圖型化特性之實體特徵乃位在內部接墊104、系統墊106、外部接墊108及/或此等跡線的側壁上。舉例而言，此等實體特徵可包括(不限於)粗糙表面、不均勻表面、內凹表面、移除標記、蝕刻標記或雷射標記。在其它效益中，此等實體特徵可對於用以在附此等實體特徵之表面上直接形成之材料提供改良型黏附力。舉一實施例來說，已化學蝕刻之材料其結構具有粗糙表面，其具有用於在其上形成另一材料之附加表面區，藉此強化此等材料彼此間的接合。此等粗糙表面不平坦也不平滑。結構之粗糙表面具有紋理，其乃藉由順著真實表面法向量方向與其理想形式的離差來量化。若此等離差大於粗糙度預定臨界值，則此結構包括此等粗糙表面。
第5圖根據層壓步驟，繪示直接在M1層402上形成之絕緣層502。舉例而言，絕緣層502可包括(不限於)非可光成像介電質(NPID)、絕緣材料、介電膜、或任何其它介電材料。此外，舉例而言，絕緣層502可用與包括(不 限於)預浸(PPG)材料、敷銅層板(CCL)或阻焊劑(SR)之其它介電材料不同的介電材料來形成。舉另一實施例來說，在一具體實施例中，絕緣層520不包括含於CCL中的玻璃。
絕緣層502包括預定物理性質，如前述。此等預定物理性質可包括(不限於)熱膨脹係數(CTE)、玻璃轉變溫度(Tg)及/或模數。熱膨脹係數(CTE)、玻璃轉變溫度(Tg)及模數可分別使用百萬分之一(ppm)或每攝氏度百萬分之一(ppm/℃)、攝氏度(℃)及吉帕(Gpa)來測量。
CTE乃是物質回應於溫度變化(例如：透過熱轉移等)變更形狀、面積或體積的傾向。舉例而言，CTE可以是每單位溫升的長度微量增加量。
材料的Tg特徵化出現玻璃轉變的溫度範圍。舉例而言，Tg可低於材料結晶狀態的熔化溫度(Tm)。
模數(例如：楊氏模數等)可以是彈性模數，其為線性彈性固體材料之機械性質。模數可使用材料中應力(每單位面積之施力)與應變(比例變形)之間的關係來測定。舉例而言，模數可以是楊氏模數，其為以壓力為單元之應力對應變的比率，屬於無尺寸。
舉例而言，絕緣層502可包括範圍大約自0ppm至30ppm的CTE。舉一實施例來說，相較於CTE為5ppm之CCL及CTE為60ppm之SR，絕緣層502可包括13ppm之CTE。因此，相較於其它介電材料(例如：SR等)，絕緣層502可具有低CTE。
舉例而言，絕緣層502可包括範圍大約自 200℃至350℃的Tg。舉一實施例來說，相較於Tg為280℃之CCL及Tg為100℃之SR，絕緣層502可包括280℃之Tg。因此，相較於其它介電材料(例如：SR等)，絕緣層502可具有高Tg。
舉例而言，絕緣層502可包括範圍大約自5Gpa至30Gpa的模數。舉一實施例來說，相較於模數為32Gpa之CCL及模數為3Gpa之SR，絕緣層502可包括15Gpa之模數。因此，相較於其它介電材料(例如：SR等)，絕緣層502可具有高模數。
第6圖根據壓製步驟，繪示直接在絕緣層502上形成之底座傳導層602。舉例而言，此壓製步驟可包括熱壓方法、任何其它壓製方法等等。舉例而言，底座傳導層602可包括銅(Cu)、任何其它金屬性材料或金屬合金。
舉例而言，此壓製步驟可將熱與裝置用於對底座傳導層602施加壓力，以便將底座傳導層602接合至絕緣層602以形成底座載體。此裝置之溫度至少可稍微大於底座傳導層602之熔化溫度。此裝置所施加的熱與壓力可造成底座傳導層602流動，並且隨後固化而與絕緣層502接合接觸。
第7圖根據第一移除步驟，繪示底座傳導層602之部分移除。舉例而言，此第一移除步驟可運用化學蝕刻或任何其它化學及機械移除方法。
第8圖根據第二移除步驟，繪示絕緣層502之部分移除；穿過絕緣層502之洞孔128是在部分移除絕 緣層502時形成的。洞孔128乃是穿過絕緣層502形成的。洞孔128使系統墊106曝露。具有洞孔128之絕緣層502形成介電層110。
舉例而言，此第二移除步驟可運用化學蝕刻或任何其它化學及機械移除方法。在一具體實施例中，此第二移除步驟未使用光微影、或以任何其它用到光或雷射之方法形成介電層110。
在一具體實施例中，介電層110為了說明，第4圖的M1層402僅展示一種用以具有精細線路及空間尺寸的結構。舉例而言，跡線可具有小於20微米(um)的線路或導線寬度。此外，舉例而言，此等跡線可在線路或導線彼此間具有小於20um的線距。在其它潛在效益中，介電層110可改善小型化，因為介電層110可允許形成幾何形狀或精細線路及間隔尺寸縮減的跡線。
部分移除絕緣層502之後，介電層110及系統墊106包括特定實體特徵。此等實體特徵具有絕緣層502之部分移除的特性，乃位在介電層110之洞孔128中之內部側壁、及系統墊106之底端表面上。舉例而言，此等實體特徵可包括(不限於)粗糙表面、不均勻表面、內凹表面、移除標記、蝕刻標記或雷射標記。在其它效益中，此等實體特徵可對於用以在附此等實體特徵之表面上直接形成之材料提供改良型黏附力。舉一實施例來說，已化學蝕刻之材料其結構具有粗糙表面，其具有用於在其上形成另一材料之附加表面區，藉此強化此等材料彼此間的接合。此等 粗糙表面不平坦也不平滑。結構之粗糙表面具有紋理，其乃藉由順著真實表面法向量方向與其理想形式的離差來量化。若此等離差大於粗糙度預定臨界值，則此結構包括此等粗糙表面。
第9圖在脫離步驟中，繪示部分載體302之脫離或移除。移除的部分載體302包括第3圖的核心層304、以及第3圖的中間層310，留下的為頂層312，如第9圖的結構中所示。
為了說明，第9圖中僅展示一個結構，但事實上，這些結構在脫離步驟完成之後可以有兩個。在其它效益中，這可允許雙面基材製造，導致各單次製造的生產能力加倍。
移除中間層310之後，頂層312包括特定實體特徵。具有中間層310之移除之特性的實體特徵乃位在頂層312的頂端表面上，其後續乃用於形成第1圖之上接墊114。舉例而言，此等實體特徵可包括(不限於)粗糙表面、不均勻表面、內凹表面、移除標記、蝕刻標記或雷射標記。在其它效益中，此等實體特徵可對於用以在附此等實體特徵之表面上直接形成之材料提供改良型黏附力。舉一實施例來說，已化學蝕刻之材料其結構具有粗糙表面，其具有用於在其上形成另一材料之附加表面區，藉此強化此等材料彼此間的接合。此等粗糙表面不平坦也不平滑。結構之粗糙表面具有紋理，其乃藉由順著真實表面法向量方向與其理想形式的離差(derivation)來量化。若此等離差 大於粗糙度預定臨界值，則此結構包括此等粗糙表面。
第10圖根據第三移除步驟，繪示用以形成上接墊114之頂層312部分移除。舉例而言，此第三移除步驟可運用化學蝕刻或任何其它化學及機械移除方法。
為了說明，所示上接墊114具有比外部接墊108之寬度更大的寬度，但據了解，上接墊114可採用不同方式來形成。舉例而言，上接墊114轉而可具有比外部接墊108之寬度相等或更小的寬度。
部分移除頂層312之後，上接墊114包括特定實體特徵。此等實體特徵具有頂層312之部分移除的特性，乃位在上接墊114之側壁上。舉例而言，此等實體特徵可包括(不限於)粗糙表面、不均勻表面、內凹表面、移除標記、蝕刻標記或雷射標記。在其它效益中，此等實體特徵可對於用以在附此等實體特徵之表面上直接形成之材料提供改良型黏附力。舉一實施例來說，已化學蝕刻之材料其結構具有粗糙表面，其具有用於在其上形成另一材料之附加表面區，藉此強化此等材料彼此間的接合。此等粗糙表面不平坦也不平滑。結構之粗糙表面具有紋理，其乃藉由順著真實表面法向量方向與其理想形式的離差來量化。若此等離差大於粗糙度預定臨界值，則此結構包括此等粗糙表面。
第11圖根據附接步驟，繪示使用內部連接器118附接至內部接墊104之積體電路116。積體電路116乃嵌裝於介電層110上方。積體電路116直接位在內部接 墊104上方。舉例而言，積體電路116可使用夾具、拾具與置放設備、任何其它裝配裝置、或任何其它嵌裝機構來嵌裝。
第12圖根據塑模步驟，繪示積體電路116及支撐結構102上方形成之包封物122。舉例而言，包封物122可使用塑模底部填充體(MUF)、或任何塑模材料來形成。包封物122乃介於支撐結構102與積體電路116之間。包封物122乃位在積體電路116底下及內部連接器118週圍。包封物122乃直接位在一部分介電層110上。
完成此塑模步驟之後，此製造程序繼續第二附接步驟。在此第二附接步驟中，移除底座傳導層602。移除傳導層602之後，使介電層110曝露。舉例而言，底座傳導層602可藉由運用化學蝕刻、或任何其它化學及機械移除方法來移除。
移除底座傳導層602之後，介電層110包括特定實體特徵。此等實體特徵具有底座傳導層602之移除的特性，其乃位在介電層110的底端表面上。舉例而言，此等實體特徵可包括(不限於)粗糙表面、不均勻表面、內凹表面、移除標記、蝕刻標記或雷射標記。在其它效益中，此等實體特徵可對於用以在附此等實體特徵之表面上直接形成之材料提供改良型黏附力。舉一實施例來說，已化學蝕刻之材料其結構具有粗糙表面，其具有用於在其上形成另一材料之附加表面區，藉此強化此等材料彼此間的接合。此等粗糙表面不平坦也不平滑。結構之粗糙表面具有 紋理，其乃藉由順著真實表面法向量方向與其理想形式的離差來量化。若此等離差大於粗糙度預定臨界值，則此結構包括此等粗糙表面。
此第二附接步驟附接第1圖之外部連接器124。外部連接器124乃附接至或直接位在系統墊106上。外部連接器124乃位洞孔128內。舉例而言，外部連接器124可使用焊球嵌裝(SBM)方法或任何其它嵌裝方法來附接。此外，舉例而言，外部連接器124可使用焊料、金屬性材料或金屬合金來形成。
3.0. 附脫離載體之支撐結構
3.1. 結構化概述
第13圖根據一具體實施例，為積體電路封裝系統1300之截面圖，可在其中實踐本文所述的技術。積體電路封裝系統1300包括支撐結構1302。支撐結構1302包括若干內部接墊1304、系統墊1306以及外部接墊1308。內部接墊1304、系統墊1306以及外部接墊1308為用於實體附接或電連接至積體電路或電氣組件的結構。
支撐結構1302包括屬於電絕緣體之介電層1310。介電層1310乃是在內部接墊1304、系統墊1306以及外部接墊1308週圍上方形成。內部接墊1304、系統墊1306以及外部接墊1308的頂端表面乃曝露自介電層1310。介電層1310乃直接位在內部接墊1304、系統墊1306以及外部接墊1308的側壁上。介電層1310乃直接位在內部接墊1304以及外部接墊1308的底端表面上。介電層1310 乃部分直接位在系統墊1306的底端表面上。介電層1310、內部接墊1304、系統墊1306以及外部接墊1308的頂端表面乃彼此共面。內部接墊1304、系統墊1306以及外部接墊1308乃嵌埋於介電層1310之頂端部分內。
舉例而言，介電層1310可使用(不限於)非可光成像介電質(NPID)、絕緣材料、介電膜、或附預定物理性質之任何其它介電材料來形成。此等預定物理性質包括(不限於)熱膨脹係數(CTE)、玻璃轉變溫度(Tg)及/或模數。此等預定物理性質已在上文中詳細說明。
內部接墊1304、系統墊1306以及外部接墊1308乃形成於支撐結構1302之介電層1310之頂側1312。若干內部接墊1304乃彼此直接相鄰形成。若干內部接墊1304乃是在支撐結構1302之內部區域形成團簇。若干系統墊1306乃是在內部接墊1304週圍或圍繞此等內部接墊形成。若干內部接墊1304乃直接介於系統墊1306與另一系統墊1306之間。外部接墊1308乃是在支撐結構1302之外部區域形成。系統墊1306乃是直接位在內部接墊1304與外部接墊1308之間。
支撐結構1302為單層支撐結構，因為支撐結構1302僅包括一層，例如：介電層1310。舉例而言，支撐結構1302亦可代表(不限於)基材、載體或ETS。支撐結構1302包括位在介電層1310之頂側1312上方的上接墊1314。上接墊1314直接位在介電層1310之頂側1312及外部接墊1308之頂側。
在其它潛在效益中，具有介電層1310之支撐結構1302增強介電層1310與跡線(圖未示)、內部接墊1304、系統墊1306及外部接墊1308之間的黏附力，從而增強跡線與接墊保護。具有介電層1310之支撐結構1302更可藉由降低跡線與接墊之剝離強度，消除支撐結構1302中此等跡線與接墊之脫層。未用雷射鑽孔所形成具有介電層1310之支撐結構1302更可實現更低成本的基材。
積體電路封裝系統1300包括積體電路1316及內部連接器1318。積體電路1316為半導體組件。舉例而言，積體電路1316可以是(不限於)積體電路晶粒、覆晶或其它合適的半導體組件。
積體電路1316乃嵌裝於支撐結構1302上方。積體電路1316附主動電路之主動側向下面朝介電層1310之頂側1312。積體電路1316包括電連接至內部接墊1304之接觸部1320。內部連接器1318電連接或實體附接至接觸部1320及內部接墊1304。
積體電路封裝系統1300包括包封物1322，其舉例而言，可以是絕緣包覆物、封裝本體、或半導體封裝之塑模結構。包封物1322舉例而言，保護組件及電氣連接器。包封物1322包覆支撐結構1302、積體電路1316、接觸部1320及內部連接器1318之頂側。包封物1322乃直接形成於支撐結構1302、積體電路1316、接觸部1320、內部連接器1318、內部接墊1304、系統墊1306及上接墊1314之頂側。
積體電路封裝系統1300包括外部連接器1324。外部連接器1324為電氣連接器。舉例而言，外部連接器1324可使積體電路封裝系統1300與諸如電氣裝置之外部系統(圖未示)互連。外部連接器1324乃形成於支撐結構1302之底側1326。外部連接器1324乃位在介電層1310之洞孔1328內。外部連接器1324乃直接位在介電層1310之內部側壁、以及系統墊1306之底端表面上。外部連接器1324在支撐結構1302之底側1326下面延展，以在此外部系統上面提供間隔，用於在此外部系統上面嵌裝積體電路封裝系統1300。
在一具體實施例中，外部接墊1308之外部接墊側壁1330可曝露自介電層1310。外部接墊側壁1330可與介電層1310之介電質側壁1332、上接墊1314之上接墊側壁1334及包封物1322之包封側壁1336的組合物共面。舉例而言，外部接墊側壁1330可與介電質側壁1332、上接墊側壁1334及包封側壁1336共面。此外，舉例而言，外部接墊側壁1330可與介電質側壁1332及包封側壁1336共面。
在一具體實施例中，上接墊側壁1334可曝露自包封物1322。上接墊側壁1334可與介電質側壁1332、外部接墊側壁1330及包封側壁1336的組合物共面。舉例而言，上接墊側壁1334可與介電質側壁1332、外部接墊側壁1330及包封側壁1336共面。此外，舉例而言，外部接墊側壁1330可與介電質側壁1332及包封側壁1336共面。
為了說明，外部接墊側壁1330及上接墊側壁1334與介電質側壁1332及包封側壁1336共面，但據了解，外部接墊側壁1330及上接墊側壁1334可採用不同方式來形成。舉例而言，外部接墊側壁1330及上接墊側壁1334可分別藉由介電層1310及包封物1322進行包覆。
第14圖為積體電路封裝系統1300之仰視圖。積體電路封裝系統1300包括位在外部連接器1324週圍之介電層1310。為了說明，積體電路封裝系統1300之各側僅展示一列外部連接器1324，每列僅附三個外部連接器1324，但據了解，積體電路封裝系統1300可在積體電路封裝系統1300之各側包括任何列數之外部連接器1324，而且每列可包括任何數目之外部連接器1324。要注意的是，第13圖的視圖乃沿著第14圖之線條13--13所取看。
3.2. 例示性製造程序
第15圖根據附脫離載體之支撐結構(例如：第13圖之支撐結構1302)製造程序流程的第二壓製步驟，繪示直接在底座傳導層602上形成之載體傳導層1502。此程序流程包括以上在第3至6圖中所述的方法步驟。舉例而言，此第二壓製步驟可包括熱壓方法、或任何其它壓製方法。此第二壓製步驟形成直接位在底座傳導層602上之載體傳導層1502。舉例而言，載體傳導層1502可包括(不限於)銅(Cu)、任何其它金屬性材料或金屬合金。
舉例而言，此第二壓製步驟可將熱與裝置 用於對載體傳導層1502施加壓力，以便將載體傳導層1502接合至底座傳導層602以形成脫離載體。此裝置之溫度至少可稍微大於載體傳導層1502之熔化溫度。此裝置所施加的熱與壓力可造成載體傳導層1502流動，並且隨後固化而與底座傳導層602接合接觸。
第16圖根據第一移除步驟，繪示底座傳導層602及載體傳導層1502之部分移除。舉例而言，此第一移除步驟可用於進行雙層移除方法。洞孔1504乃是在部分移除底座傳導層602及載體傳導層1502時，穿過底座傳導層602及載體傳導層1502所形成。舉例而言，此第一移除步驟可運用化學蝕刻或任何其它化學及機械移除方法。
第17圖根據第二移除步驟，繪示穿過洞孔1504之絕緣層502的部分移除。洞孔1328是在部分移除絕緣層502時穿過絕緣層502所形成。洞孔1328使系統墊1306曝露。具有洞孔1328之絕緣層502形成介電層1310。
舉例而言，此第二移除步驟可運用化學蝕刻或任何其它化學及機械移除方法。在一具體實施例中，此第二移除步驟未使用光微影、或以任何其它用到光或雷射之方法形成介電層1310。
部分移除絕緣層502之後，介電層1310及系統墊1306包括特定實體特徵。此等實體特徵具有絕緣層502之部分移除的特性，乃位在介電層1310之洞孔1328中之內部側壁、及系統墊106之底端表面上。舉例而言，此等實體特徵可包括(不限於)粗糙表面、不均勻表面、內 凹表面、移除標記、蝕刻標記或雷射標記。在其它效益中，此等實體特徵可對於用以在附此等實體特徵之表面上直接形成之材料提供改良型黏附力。舉一實施例來說，已化學蝕刻之材料其結構具有粗糙表面，其具有用於在其上形成另一材料之附加表面區，藉此強化此等材料彼此間的接合。此等粗糙表面不平坦也不平滑。結構之粗糙表面具有紋理，其乃藉由順著真實表面法向量方向與其理想形式的離差來量化。若此等離差大於粗糙度預定臨界值，則此結構包括此等粗糙表面。
在一具體實施例中，介電層1310允許第4圖的M1層402所形成的跡線(圖未示)具有精細線路及空間尺寸。舉例而言，跡線可具有小於20微米(um)的線路或導線寬度。此外，舉例而言，此等跡線可在線路或導線彼此間具有小於20um的線距。在其它潛在效益中，介電層1310可改善小型化，因為介電層1310可允許形成幾何形狀或精細線路及間隔尺寸縮減的跡線。
第18圖根據脫離步驟中，繪示部分載體302之脫離或移除。移除的部分載體302包括第3圖的核心層304、以及第3圖的中間層310，留下的為頂層312，如第9圖的結構中所示。
移除中間層310之後，頂層312包括特定實體特徵。具有中間層310之移除之特性的實體特徵乃位在頂層312的頂端表面上，其後續乃用於形成第1圖之上接墊1314。舉例而言，此等實體特徵可包括(不限於)粗糙表 面、不均勻表面、內凹表面、移除標記、蝕刻標記或雷射標記。在其它效益中，此等實體特徵可對於用以在附此等實體特徵之表面上直接形成之材料提供改良型黏附力。舉一實施例來說，已化學蝕刻之材料其結構具有粗糙表面，其具有用於在其上形成另一材料之附加表面區，藉此強化此等材料彼此間的接合。此等粗糙表面不平坦也不平滑。結構之粗糙表面具有紋理，其乃藉由順著真實表面法向量方向與其理想形式的離差來量化。若此等離差大於粗糙度預定臨界值，則此結構包括此等粗糙表面。
為了說明，第18圖中僅展示一個結構，但事實上，這些結構在脫離步驟完成之後可以有兩個。在其它效益中，這可允許雙面基材製造，導致各單次製造的生產能力加倍。
第19圖根據第三移除步驟，繪示頂層312之部分移除。部分移除頂層312以形成上接墊1314。舉例而言，此第三移除步驟可運用化學蝕刻或任何其它化學及機械移除方法。
部分移除頂層312之後，上接墊1314包括特定實體特徵。此等實體特徵具有頂層312之部分移除的特性，乃位在上接墊1314之側壁上。舉例而言，此等實體特徵可包括(不限於)粗糙表面、不均勻表面、內凹表面、移除標記、蝕刻標記或雷射標記。在其它效益中，此等實體特徵可對於用以在附此等實體特徵之表面上直接形成之材料提供改良型黏附力。舉一實施例來說，已化學蝕刻之 材料其結構具有粗糙表面，其具有用於在其上形成另一材料之附加表面區，藉此強化此等材料彼此間的接合。此等粗糙表面不平坦也不平滑。結構之粗糙表面具有紋理，其乃藉由順著真實表面法向量方向與其理想形式的離差來量化。若此等離差大於粗糙度預定臨界值，則此結構包括此等粗糙表面。
為了說明，所示上接墊1314具有比外部接墊1308之寬度更大的寬度，但據了解，上接墊1314可採用不同方式來形成。舉例而言，上接墊1314轉而可具有比外部接墊1308之寬度相等或更小的寬度。
第20圖根據附接步驟，繪示積體電路1316之附接。積體電路1316乃使用內部連接器1318附接至內部接墊1304。積體電路1316乃嵌裝於介電層1310上方。積體電路1316直接位在內部接墊1304上方。舉例而言，積體電路1316可使用夾具、拾具與置放設備、任何其它裝配裝置、或任何其它嵌裝機構來嵌裝。
第21圖根據塑模步驟，繪示包封物1322之形成。包封物1322乃形成於積體電路1316上方。舉例而言，包封物1322可使用塑模底部填充體(MUF)、或任何塑模材料來形成。包封物1322乃位在積體電路1316底下及內部連接器1318週圍。包封物1322乃直接位在一部分介電層1310上。
第22圖根據第四移除步驟，繪示脫離載體之移除。此第四移除步驟移除第15圖之載體傳導層1502。 移除載體傳導層1502之後，使底座傳導層602曝露。舉例而言，載體傳導層1502可藉由運用化學蝕刻、或任何其它化學及機械移除方法來移除。
完成此第四移除步驟之後，此製造程序繼續第二附接步驟。在此第二附接步驟中，移除底座傳導層602。移除底座傳導層602之後，使介電層1310曝露。舉例而言，底座傳導層602可藉由運用化學蝕刻、或任何其它化學及機械移除方法來移除。
移除底座傳導層602之後，介電層1310包括特定實體特徵。此等實體特徵具有底座傳導層602之移除的特性，其乃位在介電層1310的底端表面上。舉例而言，此等實體特徵可包括(不限於)粗糙表面、不均勻表面、內凹表面、移除標記、蝕刻標記或雷射標記。在其它效益中，此等實體特徵可對於用以在附此等實體特徵之表面上直接形成之材料提供改良型黏附力。舉一實施例來說，已化學蝕刻之材料其結構具有粗糙表面，其具有用於在其上形成另一材料之附加表面區，藉此強化此等材料彼此間的接合。此等粗糙表面不平坦也不平滑。結構之粗糙表面具有紋理，其乃藉由順著真實表面法向量方向與其理想形式的離差來量化。若此等離差大於粗糙度預定臨界值，則此結構包括此等粗糙表面。
此第二附接步驟附接第1圖之外部連接器1324。外部連接器1324乃附接至或直接位在系統墊1306上。外部連接器1324乃位洞孔1328內。舉例而言，外部 連接器1324可使用焊球嵌裝(SBM)方法或任何其它嵌裝方法來附接。此外，舉例而言，外部連接器1324可使用焊料、金屬性材料或金屬合金來形成。
4.0. 附貫孔之支撐結構
4.1. 結構化概述
第23圖根據一具體實施例，為積體電路封裝系統2300之截面圖，可在其中實踐本文所述的技術。積體電路封裝系統2300包括支撐結構2302。支撐結構2302包括若干內部接墊2304、系統墊2306以及外部接墊2308。內部接墊2304、系統墊2306以及外部接墊2308為用於實體附接或電連接至積體電路或電氣組件的結構。
支撐結構2302包括屬於電絕緣體之介電層2310。介電層2310乃是在內部接墊2304、系統墊2306以及外部接墊2308週圍上方形成。內部接墊2304、系統墊2306以及外部接墊2308的頂端表面乃曝露自介電層2310。介電層2310乃直接位在內部接墊2304、系統墊2306以及外部接墊2308的側壁上。介電層2310乃直接位在內部接墊2304以及外部接墊2308的底端表面上。介電層2310乃部分直接位在系統墊2306的底端表面上。介電層2310、內部接墊2304、系統墊2306以及外部接墊2308的頂端表面乃彼此共面。內部接墊2304、系統墊2306以及外部接墊2308乃嵌埋於介電層2310之頂端部分內。
舉例而言，介電層2310可使用(不限於)非可光成像介電質(NPID)、絕緣材料、介電膜、或附預定物 理性質之任何其它介電材料來形成。此等預定物理性質包括(不限於)熱膨脹係數(CTE)、玻璃轉變溫度(Tg)及/或模數。此等預定物理性質已在上文中詳細說明。
內部接墊2304、系統墊2306以及外部接墊2308乃形成於支撐結構2302之介電層2310之頂側2312。若干內部接墊2304乃彼此直接相鄰形成。若干內部接墊2304乃是在支撐結構2302之內部區域形成團簇。若干系統墊2306乃是在內部接墊2304週圍或圍繞此等內部接墊形成。若干內部接墊2304乃直接介於系統墊2306與另一系統墊2306之間。外部接墊2308乃是在支撐結構2302之外部區域形成。系統墊2306乃是直接位在內部接墊2304與外部接墊2308之間。
支撐結構2302為單層支撐結構，因為支撐結構2302僅包括一層，例如：介電層2310。舉例而言，支撐結構2302亦可代表(不限於)基材、載體或ETS。
在其它潛在效益中，具有介電層2310之支撐結構2302增強介電層2310與跡線(圖未示)、內部接墊2304、系統墊2306及外部接墊2308之間的黏附力，從而增強跡線與接墊保護。具有介電層2310之支撐結構2302更可藉由降低跡線與接墊之剝離強度，消除支撐結構2302中此等跡線與接墊之脫層。未用雷射鑽孔所形成具有介電層2310之支撐結構2302更可實現更低成本的基材。
積體電路封裝系統2300包括積體電路2316及內部連接器2318。積體電路2316為半導體組件。舉例 而言，積體電路2316可以是(不限於)積體電路晶粒、覆晶或其它合適的半導體組件。
積體電路2316乃嵌裝於支撐結構2302上方。積體電路2316附主動電路之主動側向下面朝介電層2310之頂側2312。積體電路2316包括電連接至內部接墊2304之接觸部2320。內部連接器2318電連接或實體附接至接觸部2320及內部接墊2304。
積體電路封裝系統2300包括包封物2322，其舉例而言，可以是絕緣包覆物、封裝本體、或半導體封裝之塑模結構。包封物2322舉例而言，保護組件及電氣連接器。包封物2322包覆支撐結構2302、積體電路2316、接觸部2320及內部連接器2318之頂側。包封物2322乃直接形成於支撐結構2302、積體電路2316、接觸部2320、內部連接器2318、內部接墊2304及系統墊2306之頂側。
積體電路封裝系統2300包括外部連接器2324。外部連接器2324為電氣連接器。舉例而言，外部連接器2324可使積體電路封裝系統2300與諸如電氣裝置之外部系統(圖未示)互連。外部連接器2324乃形成於支撐結構2302之底側2326。外部連接器2324乃附接至支撐結構2302之內部柱體2338。外部連接器2324乃直接位在介電層2310及內部柱體2338之底端表面上。外部連接器2324在支撐結構2302之底側2326下面延展，以在此外部系統上面提供間隔，用於在此外部系統上面嵌裝積體電路封裝系統2300。
內部柱體2338為電氣連接器。內部柱體2338乃是在介電層2310之內部區域處的洞孔2328內形成。內部柱體2338乃直接位在介電層2310之內部側壁、以及系統墊2306之底端表面上。
支撐結構2302之外部柱體2340為電氣連接器。外部柱體2340乃是在介電層2310之外部區域處的洞孔2328內形成。外部柱體2340乃直接位在介電層2310之內部側壁、以及系統墊2308之底端表面上。
外部接墊側壁2330可藉由介電層2310來包覆。外部柱體2340之柱體側壁2342可藉由介電層2310來包覆。包封側壁2336乃與介電層2310之外部側壁共面。
第24圖為積體電路封裝系統2300之仰視圖。積體電路封裝系統2300包括位在外部連接器2324及外部柱體2340週圍之介電層2310。為了說明，積體電路封裝系統2300之各側僅展示一列外部連接器2324及一列外部柱體2340，但據了解，積體電路封裝系統1300可在積體電路封裝系統2300之各側包括任何列數之外部連接器2324及外部柱體2340，而且每列可包括任何數目之外部連接器2324及外部柱體2340。要注意的是，第23圖的視圖乃沿著第24圖之線條23--23所取看。
4.2. 例示性製造程序
第25圖根據附貫孔之支撐結構(例如：第23圖之支撐結構2302)製造程序流程的第一移除步驟，繪示底座傳導層602及絕緣層502之部分移除。此程序流程 包括以上在第3至6圖中所述的方法步驟。
穿過絕緣層502之洞孔2328是在部分移除絕緣層502時形成的。洞孔2328乃是穿過絕緣層502形成的。洞孔2328使系統墊2306曝露。具有洞孔2328之絕緣層502形成介電層2310。
舉例而言，此第一移除步驟可運用化學蝕刻或任何其它化學及機械移除方法。在一具體實施例中，此第一移除步驟未使用光微影、或以任何其它用到光或雷射之方法形成介電層2310。
部分移除絕緣層502之後，介電層2310及系統墊2306包括特定實體特徵。此等實體特徵具有絕緣層502之部分移除的特性，乃位在介電層2310之洞孔2328中之內部側壁、及系統墊2306之底端表面上。舉例而言，此等實體特徵可包括(不限於)粗糙表面、不均勻表面、內凹表面、移除標記、蝕刻標記或雷射標記。在其它效益中，此等實體特徵可對於用以在附此等實體特徵之表面上直接形成之材料提供改良型黏附力。舉一實施例來說，已化學蝕刻之材料其結構具有粗糙表面，其具有用於在其上形成另一材料之附加表面區，藉此強化此等材料彼此間的接合。此等粗糙表面不平坦也不平滑。結構之粗糙表面具有紋理，其乃藉由順著真實表面法向量方向與其理想形式的離差來量化。若此等離差大於粗糙度預定臨界值，則此結構包括此等粗糙表面。
在一具體實施例中，介電層2310允許第4 圖的M1層402所形成的跡線(圖未示)具有精細線路及空間尺寸。舉例而言，跡線可具有小於20微米(um)的線路或導線寬度。此外，舉例而言，此等跡線可在線路或導線彼此間具有小於20um的線距。在其它潛在效益中，介電層2310可改善小型化，因為介電層2310可允許形成幾何形狀或精細線路及間隔尺寸縮減的跡線。
第26圖根據填充步驟，繪示穿過介電層2310之洞孔2328內形成的附加貫孔2602。貫孔2602為導電體。舉例而言，貫孔2602可使用銅(Cu)、任何金屬性材料或金屬合金來形成。
第27圖根據脫離步驟中，繪示部分載體302之脫離或移除。移除的部分載體302包括第3圖的核心層304、以及第3圖的中間層310，留下的為頂層312，如第9圖的結構中所示。
為了說明，第27圖中僅展示一個結構，但事實上，這些結構在脫離步驟完成之後可以有兩個。在其它效益中，這可允許雙面基材製造，導致各單次製造的生產能力加倍。
移除中間層310之後，頂層312包括特定實體特徵。具有中間層310之移除之特性的實體特徵乃位在頂層312的頂端表面上，其後續乃用於形成第1圖之上接墊2314。舉例而言，此等實體特徵可包括(不限於)粗糙表面、不均勻表面、內凹表面、移除標記、蝕刻標記或雷射標記。在其它效益中，此等實體特徵可對於用以在附此等 實體特徵之表面上直接形成之材料提供改良型黏附力。舉一實施例來說，已化學蝕刻之材料其結構具有粗糙表面，其具有用於在其上形成另一材料之附加表面區，藉此強化此等材料彼此間的接合。此等粗糙表面不平坦也不平滑。結構之粗糙表面具有紋理，其乃藉由順著真實表面法向量方向與其理想形式的離差來量化。若此等離差大於粗糙度預定臨界值，則此結構包括此等粗糙表面。
第28圖根據第三移除步驟，繪示頂層312之移除。舉例而言，此第三移除步驟可運用化學蝕刻或任何其它化學及機械移除方法。移除頂層312之後，使內部接墊2304、系統墊2306、外部接墊2308以及介電層2310之頂端表面曝露。此第三移除步驟可包括蝕刻或任何其它化學及機械方法。
移除頂層312之後，上接墊2314包括特定實體特徵。此等實體特徵具有頂層312之移除的特性，乃位在上接墊2314之側壁上。舉例而言，此等實體特徵可包括(不限於)粗糙表面、不均勻表面、內凹表面、移除標記、蝕刻標記或雷射標記。在其它效益中，此等實體特徵可對於用以在附此等實體特徵之表面上直接形成之材料提供改良型黏附力。舉一實施例來說，已化學蝕刻之材料其結構具有粗糙表面，其具有用於在其上形成另一材料之附加表面區，藉此強化此等材料彼此間的接合。此等粗糙表面不平坦也不平滑。結構之粗糙表面具有紋理，其乃藉由順著真實表面法向量方向與其理想形式的離差來量化。若此等 離差大於粗糙度預定臨界值，則此結構包括此等粗糙表面。
第29圖根據附接步驟，繪示積體電路2316之附接。積體電路2316乃使用內部連接器2318附接至內部接墊2304。積體電路2316乃嵌裝於介電層2310上方。積體電路116直接位在內部接墊2304上方。舉例而言，積體電路2316可使用夾具、拾具與置放設備、任何其它裝配裝置、或任何其它嵌裝機構來嵌裝。
第30圖根據塑模步驟，繪示包封物2322之形成。包封物2322乃是在積體電路2316及支撐結構2302上方形成。舉例而言，包封物2322可使用塑模底部填充體(MUF)、或任何塑模材料來形成。包封物2322乃介於支撐結構2302與積體電路2316之間。包封物2322乃位在積體電路2316底下及內部連接器2318週圍。包封物2322乃直接位在一部分介電層2310上。
完成此塑模步驟之後，此製造程序繼續第二附接步驟。在此第二附接步驟中，移除底座傳導層602。部分移除貫孔2602以形成第23圖之內部柱體2338以及第23圖之外部柱體2340。移除底座傳導層602之後，使介電層2310曝露。舉例而言，底座傳導層602及貫孔2602可藉由運用化學蝕刻、或任何其它化學及機械移除方法來移除。
移除底座傳導層602之後，介電層110、內部柱體2338及外部柱體2340包括特定實體特徵。此等實體特徵具有底座傳導層602之移除的特性，其乃位在介電 層110、內部柱體2338及外部柱體2340的底端表面上。舉例而言，此等實體特徵可包括(不限於)粗糙表面、不均勻表面、內凹表面、移除標記、蝕刻標記或雷射標記。在其它效益中，此等實體特徵可對於用以在附此等實體特徵之表面上直接形成之材料提供改良型黏附力。舉一實施例來說，已化學蝕刻之材料其結構具有粗糙表面，其具有用於在其上形成另一材料之附加表面區，藉此強化此等材料彼此間的接合。此等粗糙表面不平坦也不平滑。結構之粗糙表面具有紋理，其乃藉由順著真實表面法向量方向與其理想形式的離差來量化。若此等離差大於粗糙度預定臨界值，則此結構包括此等粗糙表面。
此第二附接步驟附接第1圖之外部連接器2324。外部連接器2324乃形成於支撐結構2302下面。外部連接器2324乃附接至內部柱體2338。舉例而言，外部連接器124可使用焊球嵌裝(SBM)方法或任何其它嵌裝方法來附接。此外，舉例而言，外部連接器124可使用焊料、金屬性材料或金屬合金來形成。
5.0. 接墊上附柱體之支撐結構
5.1. 結構化概述
第31圖根據一具體實施例，為積體電路封裝系統3100之截面圖，可在其中實踐本文所述的技術。積體電路封裝系統3100包括支撐結構3102。支撐結構3102包括若干內部接墊3104、系統墊3106以及外部接墊3108。內部接墊3104、系統墊3106以及外部接墊3108為用於實 體附接或電連接至積體電路或電氣組件的結構。
支撐結構3102包括屬於電絕緣體之介電層3110。介電層3110乃是在內部接墊3104、系統墊3106以及外部接墊3108週圍上方形成。內部接墊3104、系統墊3106以及外部接墊3108的頂端表面乃曝露自介電層3110。介電層3110乃直接位在內部接墊3104、系統墊3106以及外部接墊3108的側壁上。介電層3110乃直接位在內部接墊3104以及外部接墊3108的底端表面上。介電層3110乃部分直接位在系統墊3106的底端表面上。介電層3110、內部接墊3104、系統墊3106以及外部接墊3108的頂端表面乃彼此共面。內部接墊3104、系統墊3106以及外部接墊3108乃嵌埋於介電層3110之頂端部分內。
舉例而言，介電層3110可使用(不限於)非可光成像介電質(NPID)、絕緣材料、介電膜、或附預定物理性質之任何其它介電材料來形成。此等預定物理性質包括(不限於)熱膨脹係數(CTE)、玻璃轉變溫度(Tg)及/或模數。此等預定物理性質已在上文中詳細說明。
內部接墊3104、系統墊3106以及外部接墊3108乃形成於支撐結構3102之介電層3110之頂側3112。若干內部接墊3104乃彼此直接相鄰形成。若干內部接墊3104乃是在支撐結構3102之內部區域形成團簇。若干系統墊3106乃是在內部接墊3104週圍或圍繞此等內部接墊形成。若干內部接墊3104乃直接介於系統墊3106與另一系統墊3106之間。外部接墊3108乃是在支撐結構3102之 外部區域形成。系統墊3106乃是直接位在內部接墊3104與外部接墊3108之間
支撐結構3102為單層支撐結構，因為支撐結構3102僅包括一層，例如：介電層3110。舉例而言，支撐結構3102亦可代表(不限於)基材、載體或ETS。支撐結構3102包括位在介電層3110之頂側3112上方的上接墊3114。上接墊3114直接位在介電層3110之頂側3112及外部接墊3108之頂側。
在其它潛在效益中，具有介電層3110之支撐結構3102增強介電層3110與跡線(圖未示)、內部接墊3104、系統墊3106及外部接墊3108之間的黏附力，從而增強跡線與接墊保護。具有介電層3110之支撐結構3102更可藉由降低跡線與接墊之剝離強度，消除支撐結構3102中此等跡線與接墊之脫層。未用雷射鑽孔所形成具有介電層3110之支撐結構3102更可實現更低成本的基材。
積體電路封裝系統3100包括積體電路3116及內部連接器3118。積體電路3116為半導體組件。舉例而言，積體電路3116可以是(不限於)積體電路晶粒、覆晶或其它合適的半導體組件。
積體電路3116乃嵌裝於支撐結構3102上方。積體電路3116附主動電路之主動側向下面朝介電層3110之頂側3112。積體電路3116包括電連接至支撐柱體3144之接觸部3120。內部連接器3118電連接並且實體附接接觸部3120及支撐柱體3144。支撐柱體3144為用於嵌 裝並且附接積體電路3116之電氣連接器。
積體電路封裝系統3100包括包封物3122，其舉例而言，可以是絕緣包覆物、封裝本體、或半導體封裝之塑模結構。包封物3122舉例而言，保護組件及電氣連接器。包封物3122包覆支撐結構3102、積體電路3116、接觸部3120及內部連接器3118之頂側。包封物3122乃直接形成於支撐結構3102、積體電路3116、接觸部3120、內部連接器3118、內部接墊3104、系統墊3106及上接墊3114之頂側。
積體電路封裝系統3100包括外部連接器3124。外部連接器3124為電氣連接器。舉例而言，外部連接器3124可使積體電路封裝系統3100與諸如電氣裝置之外部系統(圖未示)互連。外部連接器3124乃形成於支撐結構3102之底側3126。外部連接器3124乃位在介電層3110之洞孔3128內。外部連接器3124乃直接位在介電層3110之內部側壁、以及系統墊3106之底端表面上。外部連接器3124在支撐結構3102之底側3126下面延展，以在此外部系統上面提供間隔，用於在此外部系統上面嵌裝積體電路封裝系統3100。
在一具體實施例中，外部接墊3108之外部接墊側壁3130可曝露自介電層3110。外部接墊側壁3130可與介電層3110之介電質側壁3132、上接墊3114之上接墊側壁3134及包封物3122之包封側壁3136的組合物共面。舉例而言，外部接墊側壁3130可與介電質側壁3132、 上接墊側壁3134及包封側壁3136共面。此外，舉例而言，外部接墊側壁3130可與介電質側壁3132及包封側壁3136共面。
在一具體實施例中，上接墊側壁3134可曝露自包封物3122。上接墊側壁3134可與介電質側壁3132、外部接墊側壁3130及包封側壁3136的組合物共面。舉例而言，上接墊側壁3134可與介電質側壁3132、外部接墊側壁3130及包封側壁3136共面。此外，舉例而言，外部接墊側壁3130可與介電質側壁3132及包封側壁3136共面。
為了說明，外部接墊側壁3130及上接墊側壁3134與介電質側壁3132及包封側壁3136共面，但據了解，外部接墊側壁3130及上接墊側壁3134可採用不同方式來形成。舉例而言，外部接墊側壁3130及上接墊側壁3134可分別藉由介電層3110及包封物3122進行包覆。
第32圖為積體電路封裝系統3100之仰視圖。積體電路封裝系統3100包括位在外部連接器3124週圍之介電層3110。為了說明，積體電路封裝系統3100之各側僅展示一列外部連接器3124，每列僅附三個外部連接器3124，但據了解，積體電路封裝系統3100可在積體電路封裝系統3100之各側包括任何列數之外部連接器3124，而且每列可包括任何數目之外部連接器3124。要注意的是，第31圖的視圖乃沿著第32圖之線條31--31所取看。
5.2. 例示性製造程序
第33圖根據接墊上附柱體之支撐結構(例如：第31圖之支撐結構3102)製造程序流程的第三移除步驟，繪示頂層312之部分移除。此程序流程包括以上在第3至6及15至18圖中所述的方法步驟。部分移除頂層312以形成上接墊1314及支撐柱體3144。舉例而言，此第三移除步驟可運用化學蝕刻或任何其它化學及機械移除方法。
部分移除頂層312之後，上接墊1314及支撐柱體3144包括特定實體特徵。此等實體特徵具有頂層312之部分移除的特性，乃位在上接墊1314及支撐柱體3144之側壁上。舉例而言，此等實體特徵可包括(不限於)粗糙表面、不均勻表面、內凹表面、移除標記、蝕刻標記或雷射標記。在其它效益中，此等實體特徵可對於用以在附此等實體特徵之表面上直接形成之材料提供改良型黏附力。舉一實施例來說，已化學蝕刻之材料其結構具有粗糙表面，其具有用於在其上形成另一材料之附加表面區，藉此強化此等材料彼此間的接合。此等粗糙表面不平坦也不平滑。結構之粗糙表面具有紋理，其乃藉由順著真實表面法向量方向與其理想形式的離差來量化。若此等離差大於粗糙度預定臨界值，則此結構包括此等粗糙表面。
為了說明，所示上接墊3114具有比外部接墊3108之寬度更小的寬度，但據了解，上接墊3114可採用不同方式來形成。舉例而言，上接墊3114轉而可具有比外部接墊3108之寬度相等或更大的寬度。
為了說明，所示支撐柱體3144具有比內部接墊3104之寬度更小的寬度，但據了解，支撐柱體3144可採用不同方式來形成。舉例而言，支撐柱體3144轉而可用比內部接墊3104之寬度相等或更大的寬度來形成。
第34圖根據附接步驟，繪示積體電路1316之附接。積體電路3116乃使用內部連接器3118附接至支撐柱體3144。積體電路3116乃嵌裝於介電層3110上方。積體電路3116直接位在內部接墊3104上方。舉例而言，積體電路1316可使用夾具、拾具與置放設備、任何其它裝配裝置、或任何其它嵌裝機構來嵌裝。
第35圖根據塑模步驟，繪示包封物3122之形成。包封物3122乃是在積體電路3116及支撐結構3102上方形成。舉例而言，包封物3122可使用塑模底部填充體(MUF)、或任何塑模材料來形成。包封物3122乃位在積體電路3116底下及內部連接器3118週圍。包封物3122乃直接位在一部分介電層3110上。
第36圖根據第四移除步驟，繪示脫離載體之移除。此第四移除步驟移除第15圖之載體傳導層1502。移除載體傳導層1502之後，使底座傳導層602曝露。舉例而言，載體傳導層1502可藉由運用化學蝕刻、或任何其它化學及機械移除方法來移除。
完成此第四移除步驟之後，此製造程序繼續第二附接步驟。在此第二附接步驟中，移除底座傳導層602。移除底座傳導層602之後，使介電層3110曝露。舉 例而言，底座傳導層602可藉由運用化學蝕刻、或任何其它化學及機械移除方法來移除。
移除底座傳導層602之後，介電層3110包括特定實體特徵。此等實體特徵具有底座傳導層602之移除的特性，其乃位在介電層3110的底端表面上。舉例而言，此等實體特徵可包括(不限於)粗糙表面、不均勻表面、內凹表面、移除標記、蝕刻標記或雷射標記。在其它效益中，此等實體特徵可對於用以在附此等實體特徵之表面上直接形成之材料提供改良型黏附力。舉一實施例來說，已化學蝕刻之材料其結構具有粗糙表面，其具有用於在其上形成另一材料之附加表面區，藉此強化此等材料彼此間的接合。此等粗糙表面不平坦也不平滑。結構之粗糙表面具有紋理，其乃藉由順著真實表面法向量方向與其理想形式的離差來量化。若此等離差大於粗糙度預定臨界值，則此結構包括此等粗糙表面。
此第二附接步驟附接第1圖之外部連接器3124。外部連接器3124乃附接至或直接位在系統墊3106上。外部連接器3124乃位洞孔3128內。舉例而言，外部連接器3124可使用焊球嵌裝(SBM)方法或任何其它嵌裝方法來附接。此外，舉例而言，外部連接器3124可使用焊料、金屬性材料或金屬合金來形成。
6.0. 例示性製造程序流程
第37圖根據一或多項具體實施例，繪示例示性程序流程3700。流程3700舉例而言，可實施成用以 形成諸如系統100之積體電路封裝系統。第37圖僅繪示一種用於實踐所述技術之可能流程。其它具體實施例可採用不同配置，包括更少、另外或不同的元件。此外，據知，程序塊之順序只是為了便於闡釋程序流程，因為此等程序塊本身可採用各種順序及/或可同時進行。
在程序塊3702中，形成載體，例如：載體302。此載體包括核心層、中間層以及頂層。此等中間層乃直接位在此核心層上。此等頂層乃直接位在此等中間層上。此等中間層及此等頂層乃是在此載體之底側及頂側形成。
在程序塊3704中，直接在此等頂層上形成一號金屬層，例如：M1層402。此等一號金屬層係經圖型化以形成內部接墊、系統墊及外部接墊，分別例如：支撐基材(例如：支撐基材102)之內部接墊104、系統墊106及外部接墊108。此等一號金屬層係經圖型化以形成跡線，此等跡線直接並且電連接此等內部接墊、此等系統墊、此等外部接墊之組合物。
在程序塊3706中，絕緣層(例如：絕緣層502)乃是直接在此等內部接墊、此等系統墊、此等外部接墊及此等跡線上形成。此等絕緣層包括預定物理性質，例如：以上對於絕緣層502所述中的一些或全部。舉例而言，此等絕緣層可包括範圍大約自0ppm至30ppm的CTE。此外，舉例而言，此等絕緣層可包括範圍大約自200℃至350℃的Tg。再者，舉例而言，此等絕緣層可包括範圍大 約自5Gpa至30Gpa的模數。
舉例而言，此等絕緣層可包括(不限於)非可光成像介電質(NPID)、絕緣材料、介電膜、及/或任何其它介電材料。此外，舉例而言，此等絕緣層可用與包括(不限於)預浸(PPG)材料、敷銅層板(CCL)或阻焊劑(SR)之其它介電材料不同的介電材料來形成。舉另一實施例來說，在一具體實施例中，此等絕緣層不包括含於CCL中的玻璃。
在程序塊3708中，直接在此等絕緣層上形成底座傳導層，例如：底座傳導層602。
在程序塊3710中，部分移除該等底座傳導層。部分移除此等底座傳導層之後，使部分此等絕緣層曝露。
在程序塊3712中，移除曝露自該等底座傳導層之此等部分之該等絕緣層。洞孔(例如：洞孔128)是在移除此等部分之此等絕緣層之後，穿過此等絕緣層所形成。此等洞孔使此等系統墊曝露。此等絕緣層其中具有此等洞孔之一者為此支撐基材之介電層。
在一具體實施例中，此等介電層乃是用附精細線路及空間尺寸之跡線所形成。舉例而言，此等跡線可具有小於20um的線路或導線寬度。此外，舉例而言，此等跡線可在彼此直接相鄰之跡線彼此間具有小於20um的線距。
在程序塊3714中，移除部分此等載體。此載體遭受移除的部分包括該核心層及該等中間層，留下的 為用於後續處理之頂層。
在程序塊3716中，移除部分此等頂層以形成此支撐結構之上接墊，例如：上接墊114。
在程序塊3718中，積體電路(例如：積體電路116)乃是在該介電層上方並且直接在該等內部接墊上方嵌裝。此積體電路乃使用內部連接器(例如：內部連接器1318)附接至此等內部接墊。
在程序塊3720中，包封物(例如：包封物122)乃是在此積體電路及此支撐結構上方形成。此包封物乃位在此積體電路底下及此等內部連接器週圍，並且直接位在一部分此介電層上。
在程序塊3722中，移除該等底座傳導層。移除該底座傳導層之後，使該介電層曝露。
在程序塊3724中，外部連接器(例如：外部連接器124)乃形成於此支撐結構底下。此等外部連接器乃附接至或直接位在此等系統墊上。此等外部連接器乃是在此介電層之此等洞孔內形成。
7.0. 例示性具體實施例
以下條項代表一些具體實施例之實施例(不是限制)：根據一具體實施例，一種系統包含：具有內部接墊、系統墊及介電層之支撐結構，該系統墊相鄰於該內部接墊，並且該介電層具有附粗糙紋理之底端表面；位在該介電層上方之積體電路；以及位在該積體電路及該 支撐結構上方之包封物。
在一具體實施例中，該介電層為非可光成像介電質(NPID)材料。
在一具體實施例中，該介電層包括附粗糙紋理之內部側壁。
在一具體實施例中，該支撐結構包括外部接墊，並且該系統墊直接位在該內部接墊與該外部接墊之間。
在一具體實施例中，該系統更包含位在該介電層之洞孔內的外部連接器。
在一具體實施例中，該支撐結構包括洞孔及內部柱體，該洞孔直接位在該系統墊下面，以及該內部柱體位在該洞孔內並且直接位在該系統墊上。
在一具體實施例中，該介電層包括與該包封物之側壁共面的側壁。
在一具體實施例中，該內部接墊及該系統墊位於該支撐結構的頂側。
在一具體實施例中，該內部接墊直接位在該積體電路底下。
在一具體實施例中，該系統墊包括附粗糙紋理之底端表面。
在一具體實施例中，該內部接墊、該等系統墊及該介電層包括頂端表面，並且該等頂端表面彼此共面。
根據一具體實施例，一種系統包含：具有內部接墊、系統墊及介電層之支撐結構，該系統墊相鄰於該內部接墊，該介電層具有附粗糙紋理之底端表面；位在該介電層上方之積體電路；連接至該積體電路及該支撐結構之內部連接器；以及附接至該支撐結構之外部連接器。
在一具體實施例中，該支撐結構包括直接位在該內部接墊上的內部柱體，並且該內部連接器係附接至該內部柱體及該積體電路。
在一具體實施例中，該介電層為非可光成像介電質(NPID)材料。
在一具體實施例中，該介電層包括附粗糙紋理之內部側壁。
在一具體實施例中，該支撐結構包括外部接墊，並且該系統墊直接位在該內部接墊與該外部接墊之間。
在一具體實施例中，該系統更包含位在該介電層之洞孔內的外部連接器。
在一具體實施例中，該介電層包括與該包封物之側壁共面的側壁。
在一具體實施例中，該內部接墊及該系統墊位於該支撐結構的頂側。
根據一具體實施例，一種方法包含：形成具有內部接墊、系統墊及介電層之支撐結構，該系統墊相鄰於該內部接墊，該介電層具有附粗糙紋理之底端表面； 嵌裝位在該介電層上方之積體電路；以及形成位在該積體電路及該支撐結構上方之包封物。
在一具體實施例中，本方法包括形成具有非可光成像介電質(NPID)材料之該介電層。
在一具體實施例中，本方法包括形成具有附粗糙紋理之內部側壁的該介電層。
在一具體實施例中，本方法包括形成外部接墊，該系統墊直接位在該內部接墊與該外部接墊之間。
這些及其它具體實施例之其它實施例得以在本揭露之全文查到。
8.0. 延伸及替代方案
「第一」、「第二」、「某些」及「特定」等詞於本文中使用時，乃當作命名慣例用於使查詢、規畫、表徵、步驟、物件、裝置或其它項目有所區別，以使得這些項目在經過介紹後可予以參考。除非本文中另有所指，這些用語在使用方面，並未隱喻參考項目的順序、時序或任何其它特性。
在圖式中，各個組件乃繪示為藉由箭號連通耦接至各個其它組件。這些箭號僅繪示此等組件之間的某些資訊流程實施例。某些組件之間的箭號方向及缺乏箭號線條都不應該解讀為表示此等某些組件彼此間存在或缺乏連通。各組件之特徵的確可在於合適的連通介面，組件可藉由此連通介面視需要連通耦接至其它組件，用以完成本文所述的任何功能。
在前述說明書中，本發明之具體實施例已參照許多特定細節作說明，此等細節可因實作態樣之不同而改變。因此，關於本發明所屬何物、以及本案申請人對於本發明創作意圖的唯一且排他性指標乃為本申請案提出的申請專利範圍，採用的特定形式請參閱其請求項，包括任何後續修正。就此而言，本申請案的申請專利範圍雖然提到特定請求項的從屬關係，仍要注意的是，若合適，本申請案附屬項的特徵可與其它附屬項組合，也可與本申請案獨立項的特徵組合，而不僅是依據申請專利範圍中所述的特定從屬關係而已。此外，本文中雖然論述分離的具體實施例，仍可組合本文所述具體實施例及/或部分具體實施例之任意組合以形成進一步具體實施例。
本文中對於此類請求項所含用語明確提出的任何定義都應管制此類用語於申請專利範圍中使用時的意義。因此，請求項中未明確陳述的限制、元件、性質、特徵、優勢或屬性都不應以任何方式限制此請求項的範疇。因此，本說明書及圖式須視為說明性含義，而不是限制性含義。
3702至3724‧‧‧程序塊

Claims (23)

  1. 一種系統，其包含：支撐結構，具有內部接墊、系統墊及介電層，該系統墊相鄰於該內部接墊，該介電層具有附粗糙紋理之底端表面；積體電路，位在該介電層上方；以及包封物，位在該積體電路及該支撐結構上方。
  2. 如申請專利範圍第1項所述之系統，其中，該介電層為非可光成像介電質(NPID)材料。
  3. 如申請專利範圍第1項所述之系統，其中，該介電層包括附粗糙紋理之內部側壁。
  4. 如申請專利範圍第1項所述之系統，其中，該支撐結構包括外部接墊，該系統墊直接位在該內部接墊與該外部接墊之間。
  5. 如申請專利範圍第1項所述之系統，復包含位在該介電層之洞孔內的外部連接器。
  6. 如申請專利範圍第1項所述之系統，其中，該支撐結構包括洞孔及內部柱體，該洞孔直接位在該系統墊下面，該內部柱體位在該洞孔內並且直接位在該系統墊上。
  7. 如申請專利範圍第1項所述之系統，其中，該介電層包括與該包封物之側壁共面的側壁。
  8. 如申請專利範圍第1項所述之系統，其中，該內部接墊及該系統墊位於該支撐結構的頂側。
  9. 一種系統，其包含：支撐結構，具有內部接墊、系統墊及介電層，該系統墊相鄰於該內部接墊，該介電層具有附粗糙紋理之底端表面；積體電路，位在該介電層上方；內部連接器，連接至該積體電路及該支撐結構；以及外部連接器，附接至該支撐結構。
  10. 如申請專利範圍第8項所述之系統，其中，該支撐結構包括直接位在該內部接墊上的內部柱體，並且該內部連接器係附接至該內部柱體及該積體電路。
  11. 如申請專利範圍第8項所述之系統，其中，該介電層為非可光成像介電質(NPID)材料。
  12. 如申請專利範圍第8項所述之系統，其中，該介電層包括附粗糙紋理之內部側壁。
  13. 如申請專利範圍第8項所述之系統，其中，該支撐結構包括外部接墊，該系統墊直接位在該內部接墊與該外部接墊之間。
  14. 如申請專利範圍第8項所述之系統，復包含位在該介電層之洞孔內的外部連接器。
  15. 如申請專利範圍第8項所述之系統，其中，該介電層包括與該包封物之側壁共面的側壁。
  16. 如申請專利範圍第8項所述之系統，其中，該內部接墊及該系統墊位於該支撐結構的頂側。
  17. 一種方法，其包含：形成具有內部接墊、系統墊及介電層之支撐結構，該系統墊相鄰於該內部接墊，該介電層具有附粗糙紋理之底端表面；在該介電層上方嵌裝積體電路；以及形成位在該積體電路及該支撐結構上方之包封物。
  18. 如申請專利範圍第17項所述之方法，其中，形成該支撐結構包括形成具有非可光成像介電質(NPID)材料之該介電層。
  19. 如申請專利範圍第17項所述之方法，其中，形成該支撐結構包括形成具有附粗糙紋理之內部側壁的該介電層。
  20. 如申請專利範圍第17項所述之方法，其中，形成該支撐結構包括形成外部接墊，該系統墊直接位在該內部接墊與該外部接墊之間。
  21. 如申請專利範圍第1項所述之系統，其中，該內部接墊直接位在該積體電路底下。
  22. 如申請專利範圍第1項所述之系統，其中，該系統墊包括附粗糙紋理之底端表面。
  23. 如申請專利範圍第1項所述之系統，其中，該內部接墊、該等系統墊及該介電層包括頂端表面，該等頂端表面彼此共面。
TW105128612A 2015-09-04 2016-09-05 具有單層支撐結構的積體電路封裝系統 TW201724286A (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US201562214453P 2015-09-04 2015-09-04

Publications (1)

Publication Number Publication Date
TW201724286A true TW201724286A (zh) 2017-07-01

Family

ID=58189847

Family Applications (1)

Application Number Title Priority Date Filing Date
TW105128612A TW201724286A (zh) 2015-09-04 2016-09-05 具有單層支撐結構的積體電路封裝系統

Country Status (3)

Country Link
US (1) US20170069565A1 (zh)
KR (1) KR20170031050A (zh)
TW (1) TW201724286A (zh)

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6807328B2 (en) * 1998-04-17 2004-10-19 John Farah Polished polyimide substrate
US6882045B2 (en) * 1999-10-28 2005-04-19 Thomas J. Massingill Multi-chip module and method for forming and method for deplating defective capacitors
US9627311B2 (en) * 2015-01-22 2017-04-18 Mediatek Inc. Chip package, package substrate and manufacturing method thereof

Also Published As

Publication number Publication date
KR20170031050A (ko) 2017-03-20
US20170069565A1 (en) 2017-03-09

Similar Documents

Publication Publication Date Title
US20120049366A1 (en) Package structure having through-silicon-via (tsv) chip embedded therein and fabrication method thereof
US11246223B2 (en) Package apparatus
TWI558288B (zh) 中介基板及其製法
TWI542263B (zh) 中介基板及其製法
US20130075928A1 (en) Integrated circuit and method of making
TWI570816B (zh) 封裝結構及其製法
JP2016004992A (ja) パッケージ方法
US20130001794A1 (en) In situ-built pin-grid arrays for coreless substrates, and methods of making same
TW201605300A (zh) 中介基板及其製法
TWI721995B (zh) 具有中介支撐構造機構的積體電路封裝系統及其製造的方法
CN107845610B (zh) 基板结构及其制作方法
US8628636B2 (en) Method of manufacturing a package substrate
US9589935B2 (en) Package apparatus and manufacturing method thereof
US20130329386A1 (en) Package carrier and manufacturing method thereof
TWI623251B (zh) 中介基板之製法
CN202940236U (zh) 封装基板构造
US20050275081A1 (en) Embedded chip semiconductor having dual electronic connection faces
TWI557860B (zh) 半導體封裝件及其製法
TW201724286A (zh) 具有單層支撐結構的積體電路封裝系統
TWI591788B (zh) 電子封裝件之製法
US9084341B2 (en) Fabrication method of packaging substrate
CN104218015A (zh) 封装结构及其制作方法
KR101098994B1 (ko) 무기판 반도체 칩 패키지 제조 방법 및 이를 이용하여 제조된 무기판 반도체 칩 패키지
TW201822331A (zh) 電子封裝件
TWI555153B (zh) 基板結構及其製法