TW201605300A - 中介基板及其製法 - Google Patents

中介基板及其製法 Download PDF

Info

Publication number
TW201605300A
TW201605300A TW103126157A TW103126157A TW201605300A TW 201605300 A TW201605300 A TW 201605300A TW 103126157 A TW103126157 A TW 103126157A TW 103126157 A TW103126157 A TW 103126157A TW 201605300 A TW201605300 A TW 201605300A
Authority
TW
Taiwan
Prior art keywords
layer
circuit
line build
insulating layer
insulating
Prior art date
Application number
TW103126157A
Other languages
English (en)
Other versions
TWI545997B (zh
Inventor
周保宏
Original Assignee
恆勁科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 恆勁科技股份有限公司 filed Critical 恆勁科技股份有限公司
Priority to TW103126157A priority Critical patent/TWI545997B/zh
Priority to CN201410433531.XA priority patent/CN105323948B/zh
Priority to US14/547,717 priority patent/US11069540B2/en
Publication of TW201605300A publication Critical patent/TW201605300A/zh
Application granted granted Critical
Publication of TWI545997B publication Critical patent/TWI545997B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4007—Surface contacts, e.g. bumps
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4682—Manufacture of core-less build-up multilayer circuits on a temporary carrier or on a metal foil
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227—Other objects, e.g. metallic pieces
    • H05K2201/10378—Interposers

Abstract

一種中介基板之製法，係先提供具有一線路層之一承載板，再形成一絕緣層於該承載板上，接著形成一線路增層結構於該絕緣層與該線路層上，且該線路增層結構電性連接該線路層，之後形成外接柱於該線路增層結構上，且該外接柱電性連接該線路增層結構，最後移除該承載板，使該線路層外露於該絕緣層之表面，藉由形成無核心層之中介基板於該承載板上，故於製程中可省略通孔製程，以降低整體製程之成本，且製程簡易。本發明復提供該中介基板。

Description

中介基板及其製法
本發明係有關一種中介基板，尤指一種封裝堆疊結構用之中介基板及其製法。
隨著半導體封裝技術的演進，半導體裝置(Semiconductor device)已開發出不同的封裝型態，而為提升電性功能及節省封裝空間，遂堆加複數封裝結構以形成封裝堆疊結構(Package on Package，PoP)，此種封裝方式能發揮系統封裝(System in Package，簡稱SiP)異質整合特性，可將不同功用之電子元件，例如：記憶體、中央處理器、繪圖處理器、影像應用處理器等，藉由堆疊設計達到系統的整合，適合應用於輕薄型各種電子產品。
早期封裝堆疊結構係將記憶體封裝件(俗稱記憶體IC)藉由複數焊球堆疊於邏輯封裝件(俗稱邏輯IC)上，且隨著電子產品更趨於輕薄短小及功能不斷提昇之需求，記憶體封裝件之佈線密度愈來愈高，以奈米尺寸作單位，因而其接點之間的間距更小；然，邏輯封裝件的間距係以微米尺寸作單位，而無法有效縮小至對應記憶體封裝件的 間距，導致雖有高線路密度之記憶體封裝件，卻未有可配合之邏輯封裝件，以致於無法有效生產電子產品。
因此，為克服上述問題，遂於記憶體封裝件11與邏輯封裝件12之間增設一中介基板(interposer substrate)10，如第1圖所示，該中介基板10之底端電性結合間距較大之具邏輯晶片120之邏輯封裝件12，而該中介基板10之上端電性結合間距較小之具記憶體晶片110之記憶體封裝件11。
然而，習知封裝堆疊結構1中，係以複數銲球13作為支撐與電性連接之元件，而隨著電子產品的接點(即I/O)數量愈來愈多，在封裝件的尺寸大小不變的情況下，各該銲球13間的間距需縮小，致使容易於回焊時發生橋接(bridge)的現象而發生短路(short circuit)問題，進而造成產品良率過低及可靠度不佳等問題。
因此，遂發展出以銅柱取代銲球13，藉由該銅柱於回焊時不會變形之特性，使各該銅柱之高度能保持一致，因而能避免橋接之問題，以提高產品良率。
第1A至1D圖係為習知中介基板10之製法之剖面示意圖。
如第1A圖所示，貫穿一如銅箔基材之板體10’以形成複數通孔100。
如第1B圖所示，於該板體10’之兩側藉由該銅箔10a分別形成一線路層15，且形成複數導電通孔16於該通孔100中以電性連接各該線路層15。
如第1C圖所示，形成一絕緣保護層17於該板體10’與各該線路層15上，且外露出部分線路層15，俾供作為電性接觸墊150。
如第1D圖所示，於該些電性接觸墊150上電鍍形成銅柱14。
惟，習知中介基板10之製法中，其製程較複雜(如形成通孔100)，致使成本較高，且需額外形成導電層140以電鍍製作該些銅柱14(依需求形成於一側或兩側)，故於後續移除多餘之導電層140時，通常會殘留些許之導電層140材質，因而會影響該些銅柱14之導電性(如殘留之導電層140會導通相鄰之銅柱14，導致短路)，使該中介基板10之整體導電性變差。
再者，該中介基板10之厚度需考量該板體10’(即核心層)而會受到限制(如難以薄化)，故當其厚度越薄時(如130um以下)，不僅不易生產，且易發生該板體10’破損等問題。
又，該線路層15之線寬/線距(Line Width/Line Space，簡稱L/S)的設計較易受限制，一般基板製程最小之線寬/線距僅能製出12/12um，但當L/S為25/25um以下時，良率即會受影響。
因此，如何克服習知技術中之種種問題，實已成目前亟欲解決的課題。
鑑於上述習知技術之缺失，本發明提供一種中介基 板，係包括：一絕緣層，係具有相對之第一表面與第二表面；一線路層，係形成於該絕緣層之第一表面上並連通至該絕緣層之第二表面；一線路增層結構，係形成於該線路層上，且該線路增層結構電性連接該線路層；以及複數外接柱，係形成於該線路增層結構上並電性連接該線路增層結構。
本發明復提供一種中介基板之製法，係包括：提供具有線路層之一承載板(carrier)；形成絕緣層於該承載板上，該絕緣層係具有相對之第一表面與第二表面，且該絕緣層藉其第一表面結合至該承載板上，而該線路層係外露於該絕緣層之第二表面；形成線路增層結構於該線路層上，且該線路增層結構電性連接該線路層；形成複數外接柱於該線路增層結構上，且該外接柱電性連接該線路增層結構；以及移除該承載板，使該線路層外露於該絕緣層之第一表面。
由上可知，本發明中介基板及其製法，係藉由形成無核心層之中介基板於該承載板上，故於製程中可省略通孔製程，以降低整體製程之成本，且製程簡易。
再者，本發明因無習知板體之限制，故該中介基板不僅易於生產及無板體破損之問題，且能製作更細的線寬/線距之線路，以提高佈線密度。
1‧‧‧封裝堆疊結構
10,2,2’,3,3’‧‧‧中介基板
10’‧‧‧板體
10a,20a‧‧‧銅箔
100‧‧‧通孔
11‧‧‧記憶體封裝件
110‧‧‧記憶體晶片
12‧‧‧邏輯封裝件
120‧‧‧邏輯晶片
13‧‧‧銲球
14‧‧‧銅柱
140‧‧‧導電層
15,21‧‧‧線路層
150‧‧‧電性接觸墊
16‧‧‧導電通孔
17,25,35‧‧‧絕緣保護層
20‧‧‧承載板
20’‧‧‧支撐結構
20a‧‧‧金屬材
21a‧‧‧上表面
21b‧‧‧下表面
22,22’‧‧‧線路增層結構
220‧‧‧電性連接墊
220’‧‧‧導電柱
221‧‧‧導電跡線
23‧‧‧絕緣層
23a‧‧‧第一表面
23b‧‧‧第二表面
24‧‧‧外接柱
240‧‧‧連接部
241,341‧‧‧主體部
250,350‧‧‧開孔
30a,30b‧‧‧阻層
31‧‧‧第一銅柱層
340‧‧‧第二銅柱層
第1圖係為習知封裝堆疊結構之剖視示意圖；第1A至1D圖係為習知中介基板之製法之剖視示意 圖；第2A至2F圖係為本發明之中介基板之製法之第一實施例之剖視示意圖；其中，第2F’圖係為第2F圖之另一態樣；以及第3A至3E圖係為本發明之中介基板之製法之第二實施例之剖視示意圖；其中，第3C’圖係為第3C圖之另一態樣，第3E’圖係為第3E圖之另一態樣。
以下藉由特定的具體實施例說明本發明之實施方式，熟悉此技藝之人士可由本說明書所揭示之內容輕易地瞭解本發明之其他優點及功效。
須知，本說明書所附圖式所繪示之結構、比例、大小等，均僅用以配合說明書所揭示之內容，以供熟悉此技藝之人士之瞭解與閱讀，並非用以限定本發明可實施之限定條件，故不具技術上之實質意義，任何結構之修飾、比例關係之改變或大小之調整，在不影響本發明所能產生之功效及所能達成之目的下，均應仍落在本發明所揭示之技術內容得能涵蓋之範圍內。同時，本說明書中所引用之如“上”、“下”、“第一”、“第二”及“一”等之用語，亦僅為便於敘述之明瞭，而非用以限定本發明可實施之範圍，其相對關係之改變或調整，在無實質變更技術內容下，當亦視為本發明可實施之範疇。
第2A至2F圖係為本發明之第一實施例之無核心層式(coreless)中介基板2之製法之剖視示意圖。
如第2A圖所示，提供一承載板20。於本實施例中，該承載板20係為基材，例如銅箔基板、含矽板體或全金屬材質導體，但無特別限制，本實施例係以銅箔基板作說明，其兩側具有金屬材20a。
如第2B圖所示，藉由圖案化製程，以形成一線路層21於該承載板20上。
於本實施例中，該線路層21係僅為複數電性連接墊，並無任何導電跡線。
如第2C圖所示，形成一絕緣層23於該承載板20上，該絕緣層23係具有相對之第一表面23a與第二表面23b，且該絕緣層23藉其第一表面23a結合至該承載板20上，而該線路層21係外露於該絕緣層23之第二表面23b。
於本實施例中，該絕緣層23係以鑄模方式或壓合方式形成於該承載板20上，且形成該絕緣層23之材質係為鑄模化合物(Molding Compound)、底層塗料(Primer)、或如環氧樹脂(Epoxy)之介電材料。
再者，該線路層21之下表面21b係齊平該絕緣層23之第二表面23b。
如第2D圖所示，形成一線路增層結構22於該線路層21上，使該線路增層結構22電性連接該線路層21。接著，形成一如綠漆之絕緣保護層25於該絕緣層23之第二表面23b與該線路層21上，且該絕緣保護層25包覆該線路增層結構22。
於本實施例中，該線路增層結構22係包含複數電性連 接墊220與複數導電跡線221，且該絕緣保護層25形成有複數開孔250，以令該些電性連接墊220外露於該些開孔250中。
如第2E圖所示，藉由圖案化製程，以電鍍形成複數外接柱24於該些電性連接墊220上，使該些外接柱24電性連接該線路增層結構22之電性連接墊220。
於本實施例中，該外接柱24係包含位於該些開孔250中之連接部240與位於該絕緣保護層25上之主體部241，且該連接部240與該主體部241係一體成型。
如第2F圖所示，移除全部該承載板20，使該線路層21之上表面21a外露於該絕緣層23之第一表面23a。
於本實施例中，係以蝕刻方式移除該金屬材20a，故會略蝕刻該線路層21之上表面21a，使該線路層21之上表面21a係微凹於該絕緣層23之第一表面23a。
如第2F’圖所示，圖案化蝕刻移除部分該承載板20，使保留之該承載板作為支撐結構20’，且該線路層21之上表面21a外露於該絕緣層23之第一表面23a。
因此，於第一實施例之製法中，該中介基板2,2’係為無核心層式之設計，因而於製程中可省略通孔製程，故本實施例之整體製程之成本低，且製程簡易。
再者，因無習知板體之限制，故相較於習知中介基板，該中介基板2,2’不僅易於生產及無板體破損之問題，且能製作更細的線寬/線距之線路，以提高佈線密度。
又，本實施例之承載板20若具有金屬材時，可利用該 銅箔基板之金屬材20a作為導電層，因而無需額外形成導電層，即可電鍍製作該些外接柱24，故不會有殘留之導電層影響該些外接柱24之導電性之問題，致能提升該中介基板2,2’之整體導電性。
另外，該中介基板2,2’之主要佈線層係為該線路增層結構22。
第3A至3D圖係為本發明之第二實施例之中介基板3之製法之剖視示意圖。本實施例與第一實施例之差異在於以其它材質取代綠漆作為絕緣保護層之製程。
如第3A圖所示，係接續第2C圖所示之製程，藉由阻層30a形成複數導電柱220’於一第一銅柱層31(可視為線路層)及該絕緣層23上，以令該阻層30a中之線路增層結構22’電性連接該第一銅柱層31。
於本實施例中，該線路增層結構22’係包含複數導電跡線221與複數導電柱220’。
如第3B圖所示，藉由另一阻層30b形成一第二銅柱層340(可視為連接部)於該些導電柱220’上，使該些導電柱220’設於該第一與第二銅柱層31,340之間。
如第3C圖所示，移除該些阻層30a,30b後，形成一絕緣保護層35於該絕緣層23之第二表面23b上，以令該絕緣保護層35包覆該第二銅柱層340與該線路增層結構22’，且該第二銅柱層340外露於該絕緣保護層35。
於本實施例中，該絕緣保護層35之材質係為鑄模化合物(Molding Compound)、環氧樹脂(Epoxy)或介電材料。
如第3D圖所示，形成複數主體部341於該第二銅柱層340上，令該主體部341與該第二銅柱層340作為外接柱34，使該外接柱34電性連接該線路增層結構22’。
於本實施例中，該外接柱34係分成兩製程製作。
再者，於另一實施例中，該外接柱34亦可一次製程製作。如3C’圖所示，亦可先移除該些阻層30a，再形成該線路增層結構22’，之後形成感光型絕緣保護層35以覆蓋該線路增層結構22’，再以曝光顯影方式形成複數開孔350，最後於該些開孔350中與該導電柱220’上形成一體成型之第二銅柱層340與該主體部341。
另外，於其它實施例中，可依需求製作具有該線路增層結構與該絕緣保護層35。
如第3E圖所示，移除全部該承載板20，使該第一銅柱層31外露於該絕緣層23之第一表面23a。
如第3E’圖所示，圖案化蝕刻移除部分該承載板20，使保留之該承載板作為支撐結構20’，且該第一銅柱層31外露於該絕緣層23之第一表面23a。
因此，於第二實施例之製法中，係以鑄模化合物、環氧樹脂或介電材料取代綠漆作為絕緣保護層，以降低製作成本。
本發明復提供一種中介基板2,2’,3,3’，係包括：一絕緣層23、線路層21(或第一銅柱層31)、一線路增層結構22,22’、絕緣保護層25,35以及複數外接柱24,34。
所述之絕緣層23係具有相對之第一表面23a與第二表 面23b，且該絕緣層23係為鑄模化合物、環氧樹脂或介電材料。
所述之線路層21(或第一銅柱層31)係嵌埋於該絕緣層23之第一表面23a中並連通至該絕緣層23之第二表面23b，且該線路層21之上表面21a係略低於該絕緣層23之第一表面23a，而該線路層21之下表面21b係齊平於該絕緣層23之第二表面23b。
所述之線路增層結構22,22’係設於該線路層21(或第一銅柱層31)上，且該線路增層結構22,22’電性連接該線路層21(或第一銅柱層31)。
所述之外接柱24,34係設於該線路增層結構22,22’上並電性連接該線路增層結構22,22’。
於一實施例中，復包括一絕緣保護層25,35，係設於該絕緣層23之第二表面23b與該線路層21(或第一銅柱層31)上以覆蓋該線路增層結構22,22’，且該絕緣保護層25,35外露該線路增層結構22,22’，以供該外接柱24,34設於線路增層結構22,22’上。
於一實施例中，該線路增層結構22係包含複數電性連接墊220與複數導電跡線221，令該外接柱24設於該電性連接墊220上。
於一實施例中，該線路增層結構22’係包含複數導電跡線221與複數導電柱220’，令該外接柱34設於該導電柱220’上。
於一實施例中，該外接柱24,34係包含連接該線路增 層結構22,22’之連接部240(或第二銅柱層340)與設於該連接部240(或第二銅柱層340)上之主體部241,341。
於一實施例中，該外接柱24係一體成型。
於一實施例中，所述之中介基板2’,3’復包括一支撐結構20’，係設於該絕緣層23之第一表面23a上。
綜上所述，本發明中介基板及其製法，主要應用在細間距及高腳數之封裝堆疊結構之產品上，且在產品朝輕薄短小、功能越強、越快及儲存量愈高時，更需使用到本發明之中介基板。
再者，本發明之中介基板可藉由該外接柱結合邏輯封裝件或記憶體封裝件，且可藉由該線路層結合邏輯封裝件或記憶體封裝件。
上述實施例係用以例示性說明本發明之原理及其功效，而非用於限制本發明。任何熟習此項技藝之人士均可在不違背本發明之精神及範疇下，對上述實施例進行修改。因此本發明之權利保護範圍，應如後述之申請專利範圍所列。
2‧‧‧中介基板
21‧‧‧線路層
21a‧‧‧上表面
22‧‧‧線路增層結構
220‧‧‧電性連接墊
221‧‧‧導電跡線
23‧‧‧絕緣層
23a‧‧‧第一表面
23b‧‧‧第二表面
24‧‧‧外接柱
25‧‧‧絕緣保護層

Claims (23)

  1. 一種中介基板，係包括：一絕緣層，係具有相對之第一表面與第二表面；一線路層，係形成於該絕緣層之第一表面上並連通至該絕緣層之第二表面；一線路增層結構，係形成於該線路層上，且該線路增層結構電性連接該線路層；以及複數外接柱，係形成於該線路增層結構上並電性連接該線路增層結構。
  2. 如申請專利範圍第1項所述之中介基板，其中，形成該絕緣層之材質係為鑄模化合物(Molding Compound)、底層塗料(Primer)或介電材料。
  3. 如申請專利範圍第1項所述之中介基板，其中，該線路層之表面係低於該絕緣層之第一表面。
  4. 如申請專利範圍第1項所述之中介基板，其中，該線路層之表面係齊平該絕緣層之第二表面。
  5. 如申請專利範圍第1項所述之中介基板，復包括絕緣保護層，係設於該絕緣層之第二表面與該線路層上以覆蓋該線路增層結構，且該絕緣保護層外露該線路增層結構，以供該外接柱設於線路增層結構上。
  6. 如申請專利範圍第1項所述之中介基板，其中，該線路增層結構係包含至少一絕緣保護層、設於該絕緣保護層上之一第二線路層及複數導電體，該些導電體係設於該第一與第二線路層之間，且該外接柱係設於該 第二線路層上。
  7. 如申請專利範圍第1項所述之中介基板，其中，該線路增層結構係包含複數電性連接墊與複數導電跡線，令該外接柱設於該電性連接墊上。
  8. 如申請專利範圍第1項所述之中介基板，其中，該線路增層結構係包含複數導電跡線與複數導電柱，令該外接柱設於該導電柱上。
  9. 如申請專利範圍第1項所述之中介基板，其中，該外接柱係包含連接該線路增層結構之連接部與設於該連接部上之主體部。
  10. 如申請專利範圍第9項所述之中介基板，其中，該外接柱係一體成型。
  11. 如申請專利範圍第1項所述之中介基板，復包括支撐結構，係設於該絕緣層之第一表面上。
  12. 一種中介基板之製法，係包括：形成一絕緣層於一具有一線路層之承載板上，該絕緣層係具有相對之第一表面與第二表面，且該絕緣層藉其第一表面結合至該承載板上，而該線路層係外露於該絕緣層之第二表面；形成一線路增層結構於該線路層上，且令該線路增層結構電性連接該線路層；形成複數外接柱於該線路增層結構上，且令該外接柱電性連接該線路增層結構；以及移除該承載板，使該線路層外露於該絕緣層之第 一表面。
  13. 如申請專利範圍第12項所述之中介基板之製法，其中，該絕緣層係以鑄模方式或壓合方式形成於該承載板上。
  14. 如申請專利範圍第12項所述之中介基板之製法，其中，該線路層之表面係低於該絕緣層之第一表面。
  15. 如申請專利範圍第12項所述之中介基板之製法，其中，該線路層之表面係齊平於該絕緣層之第二表面。
  16. 如申請專利範圍第12項所述之中介基板之製法，復包括形成絕緣保護層於該絕緣層之第二表面與該線路層上以覆蓋該線路增層結構，且該絕緣保護層外露該線路增層結構，以供該外接柱設於線路增層結構上。
  17. 如申請專利範圍第16項所述之中介基板之製法，其中，該外接柱之製程係包括：形成該線路增層結構於該線路層上；形成該絕緣保護層於該絕緣層之第二表面與該線路層上以覆蓋該線路增層結構，且令該絕緣保護層外露該該線路增層結構之部分表面；以及一體成型製作該外接柱於該線路增層結構之外露表面上。
  18. 如申請專利範圍第16項所述之中介基板之製法，其中，該外接柱之製程係包括：形成該線路增層結構於該線路層上；形成連接部於該線路增層結構上； 形成該絕緣保護層於該絕緣層之第二表面上，以令該絕緣保護層包覆該連接部與該線路增層結構，且該連接部外露於該絕緣保護層；以及形成主體部於該連接部上，使該外接柱係由該連接部與該主體部構成。
  19. 如申請專利範圍第16項所述之中介基板之製法，其中，該外接柱之製程係包括：形成該線路增層結構於該線路層上；形成該絕緣保護層於該絕緣層之第二表面與該線路層上以覆蓋該線路增層結構，且令該絕緣保護層外露該該線路增層結構之部分表面；形成連接部於該線路增層結構之外露表面上；以及形成主體部於該連接部上，使該外接柱係由該連接部與該主體部構成。
  20. 如申請專利範圍第12項所述之中介基板之製法，其中，該線路增層結構係包含複數導電跡線與複數電性連接墊。
  21. 如申請專利範圍第12項所述之中介基板之製法，其中，該線路增層結構係包含複數導電跡線與複數導電柱，令該外接柱設於該導電柱上。
  22. 如申請專利範圍第12項所述之中介基板之製法，其中，移除全部該承載板。
  23. 如申請專利範圍第12項所述之中介基板之製法，其 中，移除部分該承載板，使保留之該承載板作為支撐結構。
TW103126157A 2014-07-31 2014-07-31 中介基板及其製法 TWI545997B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
TW103126157A TWI545997B (zh) 2014-07-31 2014-07-31 中介基板及其製法
CN201410433531.XA CN105323948B (zh) 2014-07-31 2014-08-29 中介基板及其制造方法
US14/547,717 US11069540B2 (en) 2014-07-31 2014-11-19 Package on package and a method of fabricating the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW103126157A TWI545997B (zh) 2014-07-31 2014-07-31 中介基板及其製法

Publications (2)

Publication Number Publication Date
TW201605300A true TW201605300A (zh) 2016-02-01
TWI545997B TWI545997B (zh) 2016-08-11

Family

ID=55181602

Family Applications (1)

Application Number Title Priority Date Filing Date
TW103126157A TWI545997B (zh) 2014-07-31 2014-07-31 中介基板及其製法

Country Status (3)

Country Link
US (1) US11069540B2 (zh)
CN (1) CN105323948B (zh)
TW (1) TWI545997B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI693874B (zh) * 2018-06-08 2020-05-11 欣興電子股份有限公司 線路載板結構及其製作方法
TWI691041B (zh) * 2019-01-29 2020-04-11 矽品精密工業股份有限公司 電子封裝件及其封裝基板與製法
US11545455B2 (en) * 2019-05-28 2023-01-03 Apple Inc. Semiconductor packaging substrate fine pitch metal bump and reinforcement structures
TWI720898B (zh) 2020-05-28 2021-03-01 欣興電子股份有限公司 具有增加芯層走線面積的載板結構及其製作方法
TWI732568B (zh) 2020-05-28 2021-07-01 欣興電子股份有限公司 內埋元件的基板結構及其製造方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5436411A (en) * 1993-12-20 1995-07-25 Lsi Logic Corporation Fabrication of substrates for multi-chip modules
TW511405B (en) * 2000-12-27 2002-11-21 Matsushita Electric Ind Co Ltd Device built-in module and manufacturing method thereof
JP4401070B2 (ja) * 2002-02-05 2010-01-20 ソニー株式会社 半導体装置内蔵多層配線基板及びその製造方法
JP3983146B2 (ja) * 2002-09-17 2007-09-26 Ｎｅｃエレクトロニクス株式会社 多層配線基板の製造方法
JP4541763B2 (ja) * 2004-01-19 2010-09-08 新光電気工業株式会社 回路基板の製造方法
TWI295842B (en) * 2006-04-19 2008-04-11 Phoenix Prec Technology Corp A method for manufacturing a coreless package substrate
JP2008091638A (ja) * 2006-10-02 2008-04-17 Nec Electronics Corp 電子装置およびその製造方法
CN102054814B (zh) * 2009-11-06 2012-07-25 欣兴电子股份有限公司 无核心层封装基板及其制法
US8693163B2 (en) * 2010-09-01 2014-04-08 Taiwan Semiconductor Manufacturing Company, Ltd. Cylindrical embedded capacitors
TWI487080B (zh) * 2010-12-23 2015-06-01 欣興電子股份有限公司 無核心層之封裝基板及其製法
CN202549828U (zh) * 2012-03-30 2012-11-21 欣兴电子股份有限公司 半导体封装基板
US9768105B2 (en) * 2012-04-20 2017-09-19 Taiwan Semiconductor Manufacturing Company, Ltd. Rigid interconnect structures in package-on-package assemblies
TWM455255U (zh) * 2012-06-18 2013-06-11 Unimicron Technology Corp 具中介層之封裝基板及其封裝結構
CN103904050B (zh) * 2012-12-28 2017-04-19 碁鼎科技秦皇岛有限公司 封装基板、封装基板制作方法及封装结构

Also Published As

Publication number Publication date
US20160037635A1 (en) 2016-02-04
TWI545997B (zh) 2016-08-11
CN105323948A (zh) 2016-02-10
US11069540B2 (en) 2021-07-20
CN105323948B (zh) 2018-04-13

Similar Documents

Publication Publication Date Title
TWI542263B (zh) 中介基板及其製法
TWI558288B (zh) 中介基板及其製法
US9484223B2 (en) Coreless packaging substrate and method of fabricating the same
US8859912B2 (en) Coreless package substrate and fabrication method thereof
TWI545997B (zh) 中介基板及其製法
TW201517240A (zh) 封裝結構及其製法
US20130249083A1 (en) Packaging substrate
TWI525769B (zh) 封裝基板及其製法
US9711444B2 (en) Packaging module and substrate structure thereof
TWI611523B (zh) 半導體封裝件之製法
TWI566348B (zh) 封裝結構及其製法
TWI550744B (zh) 單層線路式封裝基板及其製法、單層線路式封裝結構及其製法
TWI591739B (zh) 封裝堆疊結構之製法
TWI554169B (zh) 中介基板及其製法
TWI623251B (zh) 中介基板之製法
TWI557860B (zh) 半導體封裝件及其製法
US20160165722A1 (en) Interposer substrate and method of fabricating the same
TWI591788B (zh) 電子封裝件之製法
TWI552657B (zh) 中介基板及其製法
TWI555153B (zh) 基板結構及其製法
TWI404466B (zh) 印刷電路板
TWI796726B (zh) 電子封裝件及其製法
TW201822331A (zh) 電子封裝件
TWI396269B (zh) 電路板之製法
TWI418278B (zh) 具外部電性連接結構之封裝基板及其製法