CN104145538A - 多层式电子组件和用于将电路部件嵌入三维模块的方法 - Google Patents

多层式电子组件和用于将电路部件嵌入三维模块的方法 Download PDF

Info

Publication number
CN104145538A
CN104145538A CN201380007571.1A CN201380007571A CN104145538A CN 104145538 A CN104145538 A CN 104145538A CN 201380007571 A CN201380007571 A CN 201380007571A CN 104145538 A CN104145538 A CN 104145538A
Authority
CN
China
Prior art keywords
circuit elements
discrete circuit
temperature
bond material
multiple field
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201380007571.1A
Other languages
English (en)
Other versions
CN104145538B (zh
Inventor
欧内斯特·克莱德·帕克
菲利普·约瑟夫·劳里洛
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Crane Electronics Inc
Original Assignee
Crane Electronics Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US13/758,543 external-priority patent/US8976800B1/en
Application filed by Crane Electronics Inc filed Critical Crane Electronics Inc
Publication of CN104145538A publication Critical patent/CN104145538A/zh
Application granted granted Critical
Publication of CN104145538B publication Critical patent/CN104145538B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H05K1/186—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit manufactured by mounting on or connecting to patterned circuits before or during embedding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4688—Composite multilayer circuits, i.e. comprising insulating layers having different properties
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29199—Material of the matrix
    • H01L2224/292—Material of the matrix with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29238—Material of the matrix with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29239—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H01L2224/331—Disposition
    • H01L2224/3318—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/33181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8384—Sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0137—Materials
    • H05K2201/015—Fluoropolymer, e.g. polytetrafluoroethylene [PTFE]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10166—Transistor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/06—Lamination
    • H05K2203/068—Features of the lamination press or of the lamination process, e.g. using special separator sheets
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/11—Treatments characterised by their effect, e.g. heating, cooling, roughening
    • H05K2203/1178—Means for venting or for letting gases escape
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/16—Inspection; Monitoring; Aligning
    • H05K2203/167—Using mechanical means for positioning, alignment or registration, e.g. using rod-in-hole alignment
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
    • H05K3/4046—Through-connections; Vertical interconnect access [VIA] connections using auxiliary conductive elements, e.g. metallic spheres, eyelets, pieces of wire
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4626—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials
    • H05K3/4632—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials laminating thermoplastic or uncured resin sheets comprising printed circuits without added adhesive materials between the sheets
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4638—Aligning and fixing the circuit boards before lamination; Detecting or measuring the misalignment after lamination; Aligning external circuit patterns or via connections relative to internal circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

提供了多层式电子组件和相关的制造方法。该多层式电子组件包括多个堆叠的基底层，多个堆叠的基底层中的每一层被熔合至多个堆叠的基底层中的至少邻近的一层；第一分立电路部件，结合至多个堆叠的基底层中的第一层；以及结合材料，介于第一分立电路部件和第一层之间，结合材料具有高于堆叠的基底层的熔合温度的回流温度，其中在回流温度下结合材料变为可流动。

Description

多层式电子组件和用于将电路部件嵌入三维模块的方法
技术领域
本发明涉及多层式电子组件和相关的制造方法。
背景技术
传统地，使用环氧玻璃纤维(FR4)，含氟聚合物复合材料(如：聚四氟乙烯，PTFE)，或混合电解质(MDk，FR4和PTFE的结合体)的多层印刷电路板已被用于将信号路由至安装在多层结构表面上的元件。在最常见的情况下，这些多层印刷电路板包括蚀刻铜的线迹作为将信号路由至部件的一种方法。对于这些电路，电阻可以是丝网印刷的或是蚀刻的。这些多层印刷电路板组件可被用于多种应用，包括：射频和功率电子模块。作为一个例子，这些技术可形成在它们的表面装载单片微波集成电路(MMICs)的多功能模块(MFM)。
在另一种传统方法中，多层集成电路和微波、多功能模块由多层含氟聚合物复合材料基底所构成，该多层含氟聚合物复合材料基底利用熔合处理被一起结合成多层结构。复合基底材料可以是由玻璃纤维和陶瓷填充的PTFE(聚四氟乙烯)。这些多层结构可能包括在熔融处理之前被丝网印刷或蚀刻至单个层中的薄膜电阻。例如，可用一种与铜蚀刻相似的方法将电阻蚀刻至与铜层邻近的磷酸镍薄膜中。
某些分立电路部件(例如像无源分立电阻器，电容器，磁性装置以及有源半导体装置的分立装置)并不仅仅是通过蚀刻或丝网印刷制造的薄膜。相反，这些分立装置反而通过例如有不能承受熔合处理的高温和/或压力的焊膏附接至基底。为了将这类分立电路部件并入多层集成组件，传统的方法包括在单个基底层中形成空腔，将分立电路部件附接至空腔中，以及施加聚合物结合膜层作为一个独立的后熔合步骤。例如，Logothetis等人申请的美国专利号No.6009677的专利和McAndrews等人申请的美国专利号为No.6395374的专利描述了用于制造熔合的含氟聚合物复合材料基底的多层结构的处理，在该处理中，分立电路部件以后结合的方式被附接至形成在多层结构中的空腔中，随后被膜结合层所覆盖。
发明内容
可以看出，多层式电子组件可通过使用结合材料附接分立部件来实现，该结合材料：(1)具有用于附接分立部件的处理温度，该处理温度低于分立部件所附接的多层结构的层的玻璃化转变温度，以及(2)在附接分立部件的处理后经历状态转变，该状态转变导致需要对其进行温度显著更高的后处理以使结合材料变回液体、可流动或柔软状态，其中后处理状态转变温度也要大大高于多层式电子组件的基底层的熔合温度。
多层式电子组件可被概括为包括：多个堆叠的基底层，多个堆叠的基底层中的每一层被熔合至多个堆叠的基底层中的至少邻近的一层；第一分立电路部件，结合至多个堆叠的基底层中的第一层；以及结合材料，介于第一分立电路部件和第一层之间，结合材料具有高于堆叠的基底层的熔合温度的回流温度，其中在回流温度下结合材料变为可流动。
多层式电子组件还可以包括：第二分立电路部件，结合至多个堆叠的基底层的第二层。多个堆叠的基底层可以在第一方向上堆叠，并且第一分立电路部件与第二分立电路部件在第一方向上重叠。多个堆叠的基底层可以在第一方向上堆叠，并且第一分立电路部件被置于多个堆叠的基底层的相邻的层之间。基底层可以包括含氟聚合物复合材料。结合材料可以是瞬态液相结合的合金。第一分立电路部件可以是无源分立电阻器，电容器，磁性装置，以及有源半导体装置中的一个。
多层式电子模块可被概括为包括：三维的单块，由第一材料形成，并且其熔点为第一温度；以及多个分立电路部件，嵌入在单块中，多个分立电路部件中的每一个在高于第一温度的第二温度下通过第二材料结合至单块，第二材料具有回流点，在回流点第二材料变为可流动。
单块可以包括由顶面、底面以及多个侧面限定的外表面，第一材料完全包围多个分立电部件中的至少第一分立电部件，以使得第一材料置于多个分立电元件的第一分立电部件的所有侧和单块的外表面上的任意点之间。第一材料可以不直接接触多个分立电部件中的第一个电部件。多个分立电路部件可以包括第一分立电路部件、第二分立电路部件以及第三分立电路部件，第一分立电路部件在第一方向上与第二分立电路部件重叠，第一分立电路部件在垂直于第一方向的第二方向上与第三分立电路部件重叠。第一材料可以为含氟聚合物复合材料。第二材料可以为纳米银烧结焊料。第一材料可以为瞬态液相结合的合金。多个分立电路部件可以从包含无源分立电阻器，电容器，磁性装置以及有源半导体装置的群组中选择。
多功能模块可以被概括为包括：主基底，功率半导体管芯结合至主基底；多个次基底，堆叠于主基底之上并互相熔合，第一分立电路部件通过第一材料结合至多个次基底中的第一次基底，其中第一材料具有高于基底层的熔合温度的第一熔点，并且第二分立电路部件通过第二材料结合至多个次基底中的第二次基底，第二材料具有高于基底层的熔合温度的第二熔点；以及有源电子元件，附接至多个次基底中的、被置于距离主基底最远的一个的外表面。第一材料可以与第二材料相同。
在多层式模块中嵌入分立电路部件的方法可以被概括为：通过第一结合材料将第一分立电路部件附接至第一基底，第一结合材料在第一温度下最初可流动，从而使结合材料经历状态转变，以使得一旦结合材料硬化，则在到达高于第一温度的第二温度之前，结合材料不会返回可流动状态，第一温度低于第一基底的熔合温度，并且第二温度高于第一基底的熔合温度；通过结合材料将第二分立电路部件附接至第二基底；以及将第一基底熔合至第二基底。将第一分立电路部件附接至第一基底可以包括将第一分立电路部件纳米银烧结至第一基底。将第一分立电路部件附接至第一基底可以包括将第一分立电路部件瞬态液相结合至第一基底。
多层式电子组件可以被概括为包括：多个基底层，堆叠在第一方向上，多个基底层中的每一层结合至多个基底层中的至少邻近的一层；结合材料，具有初始转变温度和随后转变温度，其中结合材料在初始转变温度下变为最初可流动，以及其中在最初变为可流动又硬化后，结合材料在随后转变温度下再次变为可流动，初始转变温度低于随后转变温度；第一分立电路部件，通过结合材料附接至多个基底层中的第一层，结合材料；以及第二分立电路部件，通过结合材料附接至多个基底层中的第二层，第二分立电元件在第一方向上与第一分立电元件重叠。
在多层式电子组件中，在即将到达随后转变温度之前结合材料是固体。基底层可以包括环氧树脂玻璃纤维和聚酰胺中的至少一个。结合材料可以是纳米银烧结的焊料或瞬态液相结合的合金。第一分立电路部件可以是无源分立电阻器，电容器，磁性装置，以及有源半导体装置中的一个。
在多层式模块中嵌入分立电路部件的方法被概括为包括：通过结合材料将第一分立电路部件附接至第一基底，结合材料在第一温度下最初可流动，可流动的结合材料经历状态转变硬化后，在达到高于第一温度的第二温度之前，结合材料将不返回可流动状态；将第二基底附接至第一基底；以及在第一温度下通过结合材料将第二分立电路部件附接至第二基底。
附图说明
在附图中，相同的参考编号代表相似的元件或步骤。附图中元件的尺寸和相对位置不一定是按比例绘制的。例如，多种元件的形状和角度不是按比例绘制的，同时随意地放大并放置这些元件中的一些以提高附图的易读性。此外，如图所示的元件的具体形状并不旨在传达关于这些具体元件的实际形状的任何信息，只是为了在图中易于辨识而选择的。
图1A示出了多层式电子组件的分解示图。
图1B示出了图1A在部分组装状态下的多层式电子组件的示图。
图2示出了进行熔合前的多层式电子组件的侧视图。
图3A-3F示出了用于在多层式模块中嵌入分立电路部件的一些连续步骤。
图4示出了纳米银烧结的一个温度曲线示例。
图5示出了在多层式模块中嵌入分立电路部件的一些连续步骤的流程图。
具体实施方式
Ⅰ.系统概述
为了能够彻底地理解多个公开的实施方式，以下描述中提出了一些特定的细节。然而，相关领域的技术人员会意识到实施方式可能是脱离一个或多个上述的特定细节或通过其他方法、部件、材料等来实施的。在其他情况下，为避免实施方式中不必要的模糊描述，为人熟知的与电路相关的结构(包括分立电部件，例如分立电子部件)和/或与印刷电路板相关的结构(包括绝缘基底、导电线路和贯穿孔)都没有在细节中示出或描述。
除非在上下文中有要求，否则在此说明书和所附的权利要求中，词语“包括(comprise)”和它的变体，如：“包括(comprises)”和“包括(comprising)”要以开放且非排他的意义进行解释，如“包括，但不限于”。
本说明书全文所提到的“一个实施方式(one embodiment)”或“实施方式(an embodiment)”意为与实施方式相结合进行描述的具体的特征、结构或特性是至少包含在一个实施方式中的。因此，在本说明书全文中多个位置出现的短语“在一个实施方式中(in oneembodiment)”或“在实施方式中(in a embodiment)”不一定都指的是相同的实施方式。此外，具体的特征、结构或特性可能会在一个或多个实施方式中以任意适当的方式相结合。
除非文中另有明确规定，否则如在本说明书和所附权利要求中所使用的，单数形式的“一个(a)”“一个(an)”和“该(the)”也包括复数形式。还需注意到的是，除非文中另有明确规定，通常使用术语“或者”最广泛的含义，即意为“和/或”。
本文提供的本公开的标题和摘要只是为阅读方便，并不针对实施方式的范围和意义作出解释。
对于本发明的目的来说，短语“分立电路部件(component)”旨在包括分立电路部件(components)，其中包括分立于印刷电路板形成并因此被可选择地放置在电路板上或连接于电路板中的电子部件，但不包括如直接地蚀刻或丝网印刷至多层式模块的单个层的线迹中而形成为印刷电路板一部分的薄膜元件(即，用和铜蚀刻相似的方法被蚀刻至与铜层相邻的磷酸镍薄膜中的电阻)。
如上所述，由于传统的装置连接方法无法够承受熔合的温度/压力，因此传统熔合的多层式模块并不支持在模块中嵌入分立电路部件。相反，传统的熔合方法包括在单个的基底层中形成空腔，将分立电路部件连接到空腔中，以及应用聚合物结合膜层作为独立的后熔合步骤。这种技术增加了处理步骤，无法对分立电路部件(具体是裸半导体管芯)提供较好的保护，也无法支持三维模块中的高密度封装。例如，只有一个分立电路部件能够被置于空腔中的给定水平(X-Y)位置，并且装置无法在垂直(Z)维度上堆叠或重叠。进一步说，除非进行额外的后熔融钻孔或蚀刻以及电镀，否则置于空腔中随后将被一层或多层附加层覆盖的分立电路部件无法被电气地连接至(一层或多层)附加覆盖层。此外，对水分渗入的抵抗力由随着后熔融步骤应用的结合膜的整体性，而不是通过熔合形成的单一结构的整体性所限制。
与传统方法相比，本公开的技术可以为电子产品(具体是微波和功率应用)提供改进的封装密度和性能。具体来说，本公开描述了将分立电路部件(有源和无源装置)三维嵌入熔合的多层式模块的方法。因为减少了电路寄生，与非集成(如：表面贴装，非三维)的解决方案相比，由上述方法生成的组件可实现更高的密度和可能更好的性能，具体是对于在高频率、高di/dt或高dv/dt下运行的电路来说。
如下面更详细的讨论，分立电路部件使用具有处理温度的装置附接方法进行附接，该处理温度与分立电路部件、复合模块熔合温度和显著高于复合模块熔合温度的重熔温度相兼容。例如，可被使用的结合材料具有初始转变温度和随后转变温度，其中，在初始转变温度下结合材料开始变为可流动状态，在随后转变温度下结合材料从最初变为可流动状态后的硬化状态重新变为可流动状态。初始转变温度低于随后转变温度。
例如，如下面更详细的讨论，像纳米银烧结或瞬态液相结合这样的装置连接技术被用于在熔合之前将分立电路部件附接至基底层。其中的每个装置连接方法共有以下特性：(1)处理温度低于基底和分立电路部件的焊接(或替代的装置附接)的额定温度和(2)与传统焊接相比，由此产生的结合材料具有显著更高的重熔或回流温度，此温度要高于复合基底的熔融温度。
Ⅱ.硬件
图1A和1B是并入根据一个示例的装置中的多层式电子组件的简化表示。图1A示出装置的主要子组件的分解图。子组件包括多层式电子组件10，基础基底20以及散热器30。
在此示例中，基础基底20可以是氮化铝(AIN)直接覆铜(DBC)基底，这种基底包括其顶面上的多条可导电线迹22(如，例如，铜线迹)，结合于其顶面的多个裸管芯24(如，例如，功率金属氧化物半导体场效应晶体管，MOSFETs)，以及从其顶面延伸的多个互联端子26。
多层式电子组件10包括三维嵌入其中的分立电路部件。如下面更详细的讨论，多层式电子组件10是通过熔合处理形成的，在该熔合处理中，分立电路部件在进行熔合之前被结合至组件的内部。在多层式电子组件10的底面形成多个空腔14以容纳位于基底20上的裸管芯24。如图1B所示，多层式电子组件10还包括位于其顶面上的多个空腔16以容纳使用表面安装技术附接的更高的轮廓部分(profile)。因此，有源部件可被附接于多层式电子组件10的顶侧(10b处)或多层式电子组件10的底侧(10a处)。
在一个示例中，基底20上的裸管芯24通过纳米银烧结技术附接于多层式电子组件10。例如，纳米银烧结焊膏可在空腔14中使用。在此示例中，纳米银烧结通过温度曲线来实现，在该温度曲线中，温度倾斜上升至约180℃以将纳米银焊膏中的粘合剂烤出，随后再上升至约280℃维持10分钟以烧结纳米银粒子。由此生成的界面“焊”点具有显著低于传统铅或无铅焊接的热阻和电阻，并当存在重复的热循环诱导应力时具有改进的完整性，同时此种焊点在温度高于900℃之前不会发生“回流”。其中在温度高于900℃之前不会发生“回流”的性质允许后处理，该后处理可能包括进行多层式电子组件10的熔合加工和在功率半导体焊点不发生回流的情况下对顶侧元件进行的后处理焊接。
如上所述，多层式电子组件10的分立电路部件在进行熔合前被结合至组件的内部。图2示出了进行熔合前的多层式电子组件示例的更加详细的侧视图。
从组件的底部说起，第一层300为散热器。在此实施方式中，散热器300可被铸成支持各种热界面选项，如，具有用于传导的安装孔310的固体，液体通道(未显示)，或用于冷却空气的钉状翅片/开缝翅片(未显示)。
第二层是在本示例中示出的每一侧覆铜的基层200。与基础基底20一样，基层200可以是氮化铝(AIN)直接覆铜(DBC)基底。基层200可通过环氧树脂、焊料(纳米银烧结焊料，或，如果在熔合处理后附接散热器则为标准焊料)、或如果基层200在面对散热器的一侧没有被铜覆盖则为熔合(独立于整体组装或作为整体组装的单一步骤)被附接至散热器300。为便于电路的最佳布局，可将多个功率半导体管芯510(例如MOSFETs)的任意一侧朝下放置至基层200。如下面更详细的讨论，这些半导体铸模510可通过装置附接技术(例如纳米银烧结或瞬态液相结合)而被附接至基层200和多层式电子组件100。
多层式电子组件100被设置在基层200之上。多层式电子组件100的第一(最低)层110可作为半导体管芯510顶侧和底侧之间的间隔区和互联层。多个层120、130、140、150、160、170和180堆叠在第一层110之上。这些层可包括通过装置附接技术(例如纳米银烧结或瞬态液相结合)结合于其上的分立电子部件520、530和560。例如，分立电子部件520可以是无源分立电阻器、电容器、磁性装置或有源半导体装置。表面安装技术可被用于在顶侧上增加另外的元件540和550。该装置可包括功率互连器件600，例如，用于向此装置供电的扁铜带连接器件。
含氟聚合物复合材料(例如由玻璃和陶瓷填充的聚四氟乙烯(PTFE))的电介质特性能够有助于包括特别适合射频应用的功率电子器件在内的多层结构。然而，如上所述，本公开的范围并不局限于使用PTFE作为基底材料。
同样地，本发明不仅仅局限于熔合的组件。例如，也可以通过使用由印刷线路板(PWB)材料(例如使用玻璃纤维环氧树脂(FR4)或聚酰胺)制成的层来创建具有三维嵌入的分立电路部件的多层式模块。这些层可通过使用例如受控的粘合剂(例如通过树脂基体(“预浸材料”)进行预浸渍的加固材料)进行组合，可以通过使用纳米银烧结直接地组合，可以通过瞬态液相结合直接地组合，也可以使用上述这些技术的结合直接地组合。在使用纳米银烧结或瞬态液相结合直接组装的情况下，层与层之间间隔出足够的量以允许在处理期间除气。如果关注环境暴露，则可使用密封剂密封层与层之间的缝隙。
纳米银烧结或瞬态液相结合使得能够将装置附接至单个层，随后将一层烧结至另一层而不用担心之前附接好的装置会因为之后连接的装置所需要的热度而脱落。例如，用于装置的结合材料(在使用纳米银烧结或瞬态液相结合的情况下)在附接装置的处理后会经历状态转变，该状态转变导致为了使上述结合材料再次变回液体、可流动或柔软的状态，需要对其进行温度显著更高的后处理。这种后处理状态转变温度也要大大高于初始地附接装置所需要的温度。由此得到的结构将包括三维嵌入多层式模块中的分立电路部件而不需要在层中构建空腔。
Ⅲ.制造方法
将在下文中参考图3A-3F，图4和图5描述用于在多层式模块中三维嵌入分立电路部件的一些步骤。
在图5中示出的第一步骤800中，制造多层式电子组件的各个层。例如，图3A示出了层110和层200。层110可以是由玻璃和陶瓷填充的含氟聚合物复合材料(如聚四氟乙烯，PTFE)。基层200在每一面上均包括导体(例如铜)410。如上所述，基层200可以是由AIN(氮化铝)板构成的直接覆铜铜基底。对于需要将纳米银烧结用于装置连接的层，表面的最后涂饰层(finish)可以是金或银。如图3A所示，单个层均包括允许层间连接的贯穿孔420。
图5中示出的第二步骤810中，将分立电路部件附接至单个层。例如，图3B示出了附接至单个层130的分立电路部件520，该分立电路部件520可以是无源元件(例如电阻器和电容器)或小信号有源装置。分立电路部件520可通过纳米银烧结或瞬态液相结合被结合至层130上。Sang Won Yoon、Satoshi Yasuda、Michael D.Glover、KojiShiozaki所著的“电气化汽车中用于高温操作的功率电子器件的高可靠性镍锡瞬态液相结合技术(Highly Reliable Nickel-Tin TransientLiquid Phase Bonding Technology for High Temperature OperationalPower Electronics in Electrified Vehicles)”中描述了瞬态液相结合的一个示例。国际出版物No.WO 2005/079353中描述了纳米银烧结的示例。
在本示例中，使用图4所示的温度曲线通过纳米银烧结将分立电路部件520附接至单个层130。在此示例中，对尺寸小于10mmx10mm的部件的管芯附接不施加压力。
图5中示出的第三步骤820中，组装子组件以进行结合。例如，图3C示出了基层200和功率半导体管芯510与层110和层120的组装。互联端子430用于帮助各层对齐。在此示例中，纳米银焊膏被丝网印刷至层110、层120和层200中的每一层上。例如，50μm厚的纳米银层被丝网印刷并被允许风干。之后再施加10μm厚的纳米银层，功率半导体管芯510被放置到位，同时设置层200、层110和层120为烧结处理做准备。层120与通气孔122一同显示，通气孔122在功率半导体管芯510外围的上方以及/或者在功率半导体管芯510四周被钻出。这些空气孔122允许纳米银焊膏中的溶剂和粘合剂能够在烧结处理期间散出。
接下来，如图5中的830所示，将子组件的元件结合在一起。例如，如图3D所示，对板710和720施加压力。板720包括与层120中的通气孔122对齐的空气孔722。施加压力以确保从管芯下方烤出溶剂，同时空气孔722允许这些气体散出。在此示例中，当使用了尺寸大于10mmx10mm的管芯时，在纳米银烧结处理使用大约3-5Mpa的压力。除了在180℃施加压力的10分钟的曲线部分外(并且在倾斜升温至180℃期间若有/如果需要)，此示例中的曲线与图4中所示的基本相同。随后，压力可在达到275/300℃前被移除。
接下来，如图5中的840所示，将各层组合在一起进行熔合。例如，如图3E所示，剩余的层130、140、150、160、170以及180和已被烧结在一起的层110、120以及200的子组件相堆叠。这些层随后将被熔合(850，图5)。熔合通常是在热压罐或液压机中，通过将基底层加热到高于PTFE复合材料熔点的温度同时施加确定量的压力来完成的，优选为机械地，等压地，或者是两者的结合。各层的对齐校准通常通过具有多个引脚(例如本例中的互联端口430)的精密固定器件确保，引脚数优选为3至8个但也可能更多，以在PTFE树脂改变状态为粘性液体和邻近层在压力下熔化时稳定流动。基于结合的堆叠的尺寸，用于对齐堆叠的引脚布置优选为三角形或矩形。这些引脚自身优选为圆形、正方形、矩形、椭圆形或菱形，但也可以是其他形状。
因为分立电路部件510、520和560通过纳米银烧结或瞬态液相结合附接至各个层，因此分立电路部件510、520和560可在熔合处理期间在模块中保持与导电通路的结合。例如，由瞬态液相结合形成的合金的熔化温度和结合形成的纳米银烧结的熔点要远高于达到PTFE复合材料熔点所需的温度以进行熔合。图3F示出了由此所得到的三维的、单一的多层式电子模块1000。多层式电子模块1000包括多个三维嵌入在熔合的块中的分立电路部件510、520和560。与传统多层式、熔合的模块不同，图3F中的模块1000包括堆叠在层中的分立电路部件，以使得这些分立电路部件在垂直维度中相重叠。此外，分立电路部件可被电气连接至周围的层而不需要额外的后熔融钻孔和电镀。进一步说，通过熔合形成的单一结构的整体性支持防止水分渗入。
在进行熔合之后，附接散热器和顶侧表面安装部件(860，图5)。例如，如图3F所示，散热器300被附接在多层式电子模块1000之下，顶侧表面安装技术部分540和550被附接至多层式电子模块1000的顶面。当基层200面对散热器的一面没有由铜包覆时，通过将散热器300熔合到基层200能够实现低热阻。在一个示例中，这可作为参照图3E所讨论的熔合步骤的一部分实现。在这种情况下，散热器300可通过模块间的“网”矩阵设计以便于分割模块分割。这种分割可能是通过水射流切割实现的。在另一个示例中，散热器300可以是铸入由铝皮整合在一起的分段模块中的AlSiC，以使得只需切割铝皮。在另一个示例中，散热器300可被焊接或结合至图3E示出的组件。
能够结合以上描述的各种实施方式以提供其他实施方式。在本说明书中提到的所有美国专利，美国专利申请出版物，美国专利申请，外国专利申请和非专利出版物的全文都通过引用的方式并入本文。如果有必要使用上述各种专利、申请和出版物的概念，可以修改这些实施方式的方面以进一步提供其他实施方式。
根据上述详细的描述，可对实施方式进行这些以及其他的改动。总体来说，在所附的权利要求中，不应将所使用的术语解释为将权利要求限制到说明书和权利要求书中公开的特定实施方式中，而应被解释为包括所有可能的实施方式连同与这些要求保护的权利要求等同的所有范围。因此，权利要求不由本公开所限制。

Claims (32)

1.一种多层式电子组件，包括：
多个堆叠的基底层，所述多个堆叠的基底层中的每一层被熔合至所述多个堆叠的基底层中的至少邻近的一层；
第一分立电路部件，结合至所述多个堆叠的基底层中的第一层；以及
结合材料，介于所述第一分立电路部件和所述第一层之间，所述结合材料具有高于所述堆叠的基底层的熔合温度的回流温度，其中在所述回流温度下所述结合材料变为可流动。
2.根据权利要求1所述的多层式电子组件，还包括：
第二分立电路部件，结合至所述多个堆叠的基底层中的第二层。
3.根据权利要求2所述的多层式电子组件，其中，所述多个堆叠的基底层在第一方向上堆叠，并且所述第一分立电路部件与所述第二分立电路部件在所述第一方向上重叠。
4.根据权利要求1所述的多层式电子组件，其中，所述多个堆叠的基底层在第一方向上堆叠，并且所述第一分立电路部件被置于所述多个堆叠的基底层的相邻的层之间。
5.根据权利要求1所述的多层式电子组件，其中，所述多个堆叠的基底层包括含氟聚合物复合材料。
6.根据权利要求1所述的多层式电子组件，其中所述结合材料由具有初始流动温度的至少一种材料所构成，在所述初始流动温度下，所述结合材料变为可流动以结合分立电路部件和所述第一层，并且所述初始流动温度低于所述回流温度。
7.根据权利要求1所述的多层式电子组件，其中，在即将到达所述回流温度之前所述结合材料仍然是固体。
8.根据权利要求1所述的多层式电子组件，其中，所述结合材料是纳米银烧结的焊料。
9.根据权利要求1所述的多层式电子组件，其中，所述结合材料是瞬态液相结合的合金。
10.根据权利要求1所述的多层式电子组件，其中，所述第一分立电路部件是无源分立电阻器、电容器、磁性装置和有源半导体装置中的一个。
11.一种多层式电子模块，包括：
三维的单块，由第一材料形成，并且其熔点为第一温度；以及
多个分立电路部件，嵌入在所述单块中，所述多个分立电路部件中的每一个在高于所述第一温度的第二温度下通过第二材料结合至所述单块，所述第二材料具有回流点，在所述回流点所述第二材料变为可流动。
12.根据权利要求11所述的多层式电子模块，其中，所述单块包括由顶面、底面以及多个侧面限定的外表面，所述第一材料完全包围所述多个分立电部件中的至少第一分立电部件，以使得所述第一材料置于所述多个分立电元件的所述第一分立电部件的所有侧和所述单块的所述外表面上的任意点之间。
13.根据权利要求12所述的多层式电子模块，其中，所述第一材料不直接接触所述多个分立电部件中的所述第一分立电部件。
14.根据权利要求11所述的多层式电子模块，其中，所述多个分立电路部件包括第一分立电路部件、第二分立电路部件以及第三分立电路部件，所述第一分立电路部件在第一方向上与所述第二分立电路部件重叠，所述第一分立电路部件在垂直于所述第一方向的第二方向上与所述第三分立电路部件重叠。
15.根据权利要求11所述的多层式电子模块，其中，所述第一材料为含氟聚合物复合材料。
16.根据权利要求11所述的多层式电子组件，其中，所述结合材料由具有初始流动温度的至少一种材料所构成，所述结合材料在所述初始流动温度下变为可流动以结合分立电路部件和第一层，并且所述初始流动温度低于所述第二温度。
17.根据权利要求11所述的多层式电子组件，其中，在即将到达所述第二温度之前所述结合材料仍然是固体。
18.根据权利要求11所述的多层式电子模块，其中，所述第二材料是纳米银烧结的焊料。
19.根据权利要求11所述的多层式电子模块，其中，所述第一材料是瞬态液相结合的合金。
20.根据权利要求11所述的多层式电子模块，其中，所述多个分立电路部件从由无源分立电阻器、电容器、磁性装置以及有源半导体装置所组成的群组中选择。
21.一种多功能模块，包括：
主基底，功率半导体管芯结合至所述主基底；
多个次基底，堆叠于所述主基底之上并互相熔合，第一分立电路部件通过第一材料结合至所述多个次基底中的第一次基底，其中所述第一材料具有高于基底层的熔合温度的第一熔点，并且第二分立电路部件通过第二材料结合至所述多个次基底中的第二次基底，所述第二材料具有高于所述基底层的熔合温度的第二熔点；以及
有源电子元件，附接至所述多个次基底中的、被置于距离所述主基底最远的一个的外表面。
22.根据权利要求21所述的多功能模块，其中，所述第一材料与所述第二材料相同。
23.一种在多层式模块中嵌入分立电路部件的方法，包括：
通过第一结合材料将第一分立电路部件附接至第一基底，所述第一结合材料在第一温度下最初可流动，从而使结合材料经历状态转变，以使得一旦所述结合材料硬化，则在到达高于第一温度的第二温度之前，所述结合材料不会返回可流动状态，所述第一温度低于所述第一基底的熔合温度，并且所述第二温度高于所述第一基底的熔合温度；
通过所述结合材料将第二分立电路部件附接至第二基底；以及
将所述第一基底熔合至所述第二基底。
24.根据权利要求22所述的在多层式模块中嵌入分立电路部件的方法，其中，将所述第一分立电路部件附接至所述第一基底包括将所述第一分立电路部件纳米银烧结至所述第一基底。
25.根据权利要求22所述的在多层式模块中嵌入分立电路部件的方法，其中，将所述第一分立电路部件附接至所述第一基底包括将所述第一分立电路部件瞬态液相结合至所述第一基底。
26.一种多层式电子组件，包括：
多个基底层，堆叠在第一方向上，所述多个基底层中的每一层结合至所述多个基底层中的至少邻近的一层；
结合材料，具有初始转变温度和随后转变温度，其中所述结合材料在所述初始转变温度下变为最初可流动，以及其中在最初变为可流动又硬化后，所述结合材料在所述随后转变温度下再次变为可流动，所述初始转变温度低于所述随后转变温度；
第一分立电路部件，通过所述结合材料附接至所述多个基底层中的第一层，所述结合材料；以及
第二分立电路部件，通过所述结合材料附接至所述多个基底层中的第二层，所述第二分立电元件在所述第一方向上与所述第一分立电元件重叠。
27.根据权利要求26所述的多层式电子组件，其中，在即将到达所述随后转变温度之前所述结合材料仍然是固体。
28.根据权利要求26所述的多层式电子组件，其中，所述基底层包括环氧树脂玻璃纤维和聚酰胺中的至少一种。
29.根据权利要求26的所述多层式电子组件，其中，所述结合材料是纳米银烧结的焊料。
30.根据权利要求26所述的多层式电子组件，其中，所述结合材料是瞬态液相结合的合金。
31.根据权利要求26所述的多层式电子组件，其中，所述第一分立电路部件是无源分立电阻器、电容器、磁性装置和有源半导体装置中的一个。
32.一种在多层式模块中嵌入分立电路部件的方法，包括：
通过结合材料将第一分立电路部件附接至第一基底，所述结合材料在第一温度下最初可流动，可流动的所述结合材料经历状态转变硬化后，在达到高于所述第一温度的第二温度之前，所述结合材料将不返回可流动状态；
将第二基底附接至所述第一基底；以及
在所述第一温度下通过所述结合材料将第二分立电路部件附接至所述第二基底。
CN201380007571.1A 2012-02-08 2013-02-06 多层式电子组件和用于将电路部件嵌入三维模块的方法 Active CN104145538B (zh)

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
US201261596652P 2012-02-08 2012-02-08
US61/596,652 2012-02-08
US13/758,543 2013-02-04
US13/758,843 2013-02-04
US13/758,543 US8976800B1 (en) 2008-08-12 2013-02-04 Configurable switch element and methods thereof
PCT/US2013/024907 WO2013119643A1 (en) 2012-02-08 2013-02-06 Multilayer electronics assembly and method for embedding electrical circuit components within a three dimensional module

Publications (2)

Publication Number Publication Date
CN104145538A true CN104145538A (zh) 2014-11-12
CN104145538B CN104145538B (zh) 2018-12-14

Family

ID=48947952

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201380007571.1A Active CN104145538B (zh) 2012-02-08 2013-02-06 多层式电子组件和用于将电路部件嵌入三维模块的方法

Country Status (3)

Country Link
EP (1) EP2813132B1 (zh)
CN (1) CN104145538B (zh)
WO (1) WO2013119643A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9230726B1 (en) 2015-02-20 2016-01-05 Crane Electronics, Inc. Transformer-based power converters with 3D printed microchannel heat sink
US9888568B2 (en) 2012-02-08 2018-02-06 Crane Electronics, Inc. Multilayer electronics assembly and method for embedding electrical circuit components within a three dimensional module

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015136998A1 (ja) 2014-03-10 2015-09-17 三菱重工業株式会社 マルチチップモジュール、オンボードコンピュータ、センサインターフェース基板、及びマルチチップモジュール製造方法

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5087585A (en) * 1989-07-11 1992-02-11 Nec Corporation Method of stacking semiconductor substrates for fabrication of three-dimensional integrated circuit
WO1998039105A1 (en) * 1997-03-03 1998-09-11 Ormet Corporation Metal-plating of cured and sintered transient liquid phase sintering pastes
JP2001024333A (ja) * 1999-07-12 2001-01-26 Sony Chem Corp 多層基板、及びモジュール
JP2007251076A (ja) * 2006-03-20 2007-09-27 Hitachi Ltd パワー半導体モジュール
CN101087492A (zh) * 2006-06-05 2007-12-12 株式会社电装 多层板
WO2010110626A2 (en) * 2009-03-27 2010-09-30 Ls Cable Ltd. Composition for conductive paste containing nanometer-thick metal microplates with surface-modifying metal nano particles
CN101884254A (zh) * 2007-12-07 2010-11-10 山阳特殊制钢株式会社 使用焊接用无铅结合材料生产的电子设备
CN101960930A (zh) * 2008-02-25 2011-01-26 松下电器产业株式会社 电子部件模块的制造方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5046238A (en) * 1990-03-15 1991-09-10 Rogers Corporation Method of manufacturing a multilayer circuit board
JP3016292B2 (ja) * 1991-11-20 2000-03-06 日本電気株式会社 ポリイミド多層配線基板およびその製造方法
US5329695A (en) 1992-09-01 1994-07-19 Rogers Corporation Method of manufacturing a multilayer circuit board
US6009677A (en) 1997-07-29 2000-01-04 Strathclyde Technologies, Inc. Building panels for use in the construction of buildings
US6099677A (en) 1998-02-13 2000-08-08 Merrimac Industries, Inc. Method of making microwave, multifunction modules using fluoropolymer composite substrates
JP4559163B2 (ja) * 2004-08-31 2010-10-06 ルネサスエレクトロニクス株式会社 半導体装置用パッケージ基板およびその製造方法と半導体装置
WO2011040502A1 (ja) * 2009-10-01 2011-04-07 株式会社村田製作所 回路基板及びその製造方法

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5087585A (en) * 1989-07-11 1992-02-11 Nec Corporation Method of stacking semiconductor substrates for fabrication of three-dimensional integrated circuit
WO1998039105A1 (en) * 1997-03-03 1998-09-11 Ormet Corporation Metal-plating of cured and sintered transient liquid phase sintering pastes
JP2001024333A (ja) * 1999-07-12 2001-01-26 Sony Chem Corp 多層基板、及びモジュール
JP2007251076A (ja) * 2006-03-20 2007-09-27 Hitachi Ltd パワー半導体モジュール
CN101087492A (zh) * 2006-06-05 2007-12-12 株式会社电装 多层板
CN101884254A (zh) * 2007-12-07 2010-11-10 山阳特殊制钢株式会社 使用焊接用无铅结合材料生产的电子设备
CN101960930A (zh) * 2008-02-25 2011-01-26 松下电器产业株式会社 电子部件模块的制造方法
WO2010110626A2 (en) * 2009-03-27 2010-09-30 Ls Cable Ltd. Composition for conductive paste containing nanometer-thick metal microplates with surface-modifying metal nano particles

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9888568B2 (en) 2012-02-08 2018-02-06 Crane Electronics, Inc. Multilayer electronics assembly and method for embedding electrical circuit components within a three dimensional module
US11172572B2 (en) 2012-02-08 2021-11-09 Crane Electronics, Inc. Multilayer electronics assembly and method for embedding electrical circuit components within a three dimensional module
US9230726B1 (en) 2015-02-20 2016-01-05 Crane Electronics, Inc. Transformer-based power converters with 3D printed microchannel heat sink

Also Published As

Publication number Publication date
WO2013119643A1 (en) 2013-08-15
EP2813132A1 (en) 2014-12-17
EP2813132A4 (en) 2016-01-06
CN104145538B (zh) 2018-12-14
EP2813132B1 (en) 2018-04-11

Similar Documents

Publication Publication Date Title
US11172572B2 (en) Multilayer electronics assembly and method for embedding electrical circuit components within a three dimensional module
KR102332362B1 (ko) 초박형 임베디드 반도체 소자 패키지 및 그 제조 방법
KR101992924B1 (ko) 마이크로-라디에이터로 인쇄회로기판을 제조하는 방법
EP2954760B1 (en) Fusion bonded liquid crystal polymer circuit structure
CN100568489C (zh) 电路模块及其制造方法
RU2556274C2 (ru) Электронное устройство, способ его изготовления и печатная плата, содержащая электронное устройство
CN110634805B (zh) 一种部件承载件和制造该部件承载件的方法
US10506722B2 (en) Fusion bonded liquid crystal polymer electrical circuit structure
US20100294544A1 (en) Bending-Type Rigid Printed Wiring Board and Process for Producing the Same
US10159154B2 (en) Fusion bonded liquid crystal polymer circuit structure
CN1971863A (zh) 半导体芯片埋入基板的三维构装结构及其制法
TW200816898A (en) Multilayered printed wiring board and method for manufacturing the same
JP2000514955A (ja) Ｚ軸相互接続方法および回路
US10743422B2 (en) Embedding a component in a core on conductive foil
US20170358516A1 (en) Power module
JP2006324568A (ja) 多層モジュールとその製造方法
JP2024516775A (ja) パワー半導体モジュールおよび製造方法
CN104145538A (zh) 多层式电子组件和用于将电路部件嵌入三维模块的方法
JP6274135B2 (ja) コイルモジュール
JP2001274555A (ja) プリント配線基板、プリント配線用素板、半導体装置、プリント配線基板の製造方法、及び半導体装置の製造方法
CN107799424A (zh) 内埋式线路封装的方法
JP6840269B2 (ja) 電子構成素子を機械的に接続させる方法及び電子構成素子アセンブリ
CN112786455A (zh) 一种嵌入式封装模块化制备方法
EP3076772A2 (en) Fusion bonded liquid crystal polymer electrical circuit structure
JP2007243079A (ja) 放熱型プリント配線板及びその製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
CI01 Publication of corrected invention patent application

Correction item: Priority

Correct: 13/758,843 2013.02.04 US

False: 13/758,543 2013.02.04 US

Number: 46

Volume: 30

CI02 Correction of invention patent application

Correction item: Priority

Correct: 13/758,843 2013.02.04 US

False: 13/758,543 2013.02.04 US

Number: 46

Page: The title page

Volume: 30

ERR Gazette correction

Free format text: CORRECT: PRIORITY DATA; FROM: 13/758,543 2013.02.04 US TO: 13/758,843 2013.02.04 US

RECT Rectification
REG Reference to a national code

Ref country code: HK

Ref legal event code: DE

Ref document number: 1203739

Country of ref document: HK

GR01 Patent grant
GR01 Patent grant