CN1971863A - 半导体芯片埋入基板的三维构装结构及其制法 - Google Patents

半导体芯片埋入基板的三维构装结构及其制法 Download PDF

Info

Publication number
CN1971863A
CN1971863A CNA2005101259033A CN200510125903A CN1971863A CN 1971863 A CN1971863 A CN 1971863A CN A2005101259033 A CNA2005101259033 A CN A2005101259033A CN 200510125903 A CN200510125903 A CN 200510125903A CN 1971863 A CN1971863 A CN 1971863A
Authority
CN
China
Prior art keywords
insulating barrier
base plate
assembling structure
buried base
making
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2005101259033A
Other languages
English (en)
Other versions
CN100463128C (zh
Inventor
许诗滨
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Quanmao Precision Science & Technology Co Ltd
Phoenix Precision Technology Corp
Original Assignee
Quanmao Precision Science & Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Quanmao Precision Science & Technology Co Ltd filed Critical Quanmao Precision Science & Technology Co Ltd
Priority to CNB2005101259033A priority Critical patent/CN100463128C/zh
Publication of CN1971863A publication Critical patent/CN1971863A/zh
Application granted granted Critical
Publication of CN100463128C publication Critical patent/CN100463128C/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/25—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of a plurality of high density interconnect connectors
    • H01L2224/251—Disposition
    • H01L2224/2518—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Abstract

本发明是一种半导体芯片埋入基板的三维构装结构及其制法，该制法包括将具有至少一贯穿开孔的承载件接置在第一绝缘层上，并将至少一半导体芯片接置在该第一绝缘层上且收纳在该承载件开孔中，接着形成第二绝缘层在该承载件及芯片上，同时将第一及第二绝缘层进行压合粘着，使绝缘树脂充填入该承载板与芯片间的空隙，在该第二绝缘层上形成有电性连接到芯片的线路层，及在该第一绝缘层中形成连通到芯片的散热盲孔，协助半导体芯片将运行产生的热量逸散到外部；本发明可提供高密度及高性能的结构，能够均匀控制位于芯片及承载件上绝缘层的平整性，均匀控制位于芯片及承载件上绝缘层的平整性，提高优良率，节省成本，提高产量，提升芯片的散热效能。

Description

半导体芯片埋入基板的三维构装结构及其制法
技术领域
本发明是关于一种半导体芯片埋入基板的三维构装结构及其制法，特别是关于一种整合芯片与承载件的半导体构装结构及其制法。
背景技术
随着电子产业的蓬勃发展，电子产品也逐渐进入多功能、高性能的研发方向。为满足半导体封装件高集成度(Integration)以及微型化(Miniaturization)的封装要求，提供多个主、被动元件及线路连接的电路板(Circuit board)也逐渐由单层板演变成多层板(Multi-layer board)，在有限的空间下，借由层间连接技术(Interlayer connection)扩大电路板上可利用的电路面积，配合高密度的集成电路(Integrated circuit)需求。
电路板的导电线路层数以及元件密度提高，配合高度集成化(Integration)半导体芯片运行产生的热量也会大幅增加，这些热量若不及时排除，将会导致半导体封装件过热严重威胁芯片寿命。目前，球栅阵列(BGA)结构在更高脚数(1500pin)以上及高频应用上已无法符合电性及散热性的需求。倒装芯片球栅格阵列(FCBGA)结构可以使用在更高脚数及更高频的产品，但若是多芯片覆晶封装其整体的封装成本高，在技术上仍有许多限制，尤其芯片放置在外表面占据空间，不能够应用在较轻薄短小及高功能的产品中。
为此，新的解决方法是将半导体芯片直接埋入基板。如图1所示，它是美国第6,709,898号专利案提出的散热型半导体封装件。如图所示，该半导体封装件包括一散热板102，该散热板102具有至少一凹部104；一半导体芯片114，该半导体芯片114的非电路面118借由一粘着层120接置在该凹部104中；一线路结构122，形成在该散热板102及该半导体芯片114上。
请参阅图2，它是该散热板102的剖视图。如图所示，该半导体芯片114接置在散热板102上位于凹部104内，从该散热板102的上表面延伸到该散热板102内部一定开孔深处。
请参阅图3，第一绝缘层126形成在散热板102上填入凹部104内，填充在半导体芯片114旁的空隙。要将绝缘树脂填入凹部104内的空隙。但该空隙较小，如树脂的绝缘材料填入比较困难，在填充过程中该空隙中容易产生气泡，导致后续加热工序会产生爆米花(pop corn)现象，造成整体构装结构质量不稳定。
发明内容
为克服上述现有技术的缺点，本发明的主要目的在于提供一种半导体芯片埋入基板的三维构装结构及其制法，将半导体芯片埋入基板及在基板表面作半导体封装形成三维的封装或组装结构，提供高密度及高性能结构。
本发明的另一目的在于提供一种半导体芯片埋入基板的三维构装结构及其制法，可均匀控制位于芯片及承载件上绝缘层的平整性。
本发明的又一目的在于提供一种半导体芯片埋入基板的三维构装结构及其制法，可提升后续进行线路结构的工序质量与电性连接可靠度。
本发明的再一目的在于提供一种半导体芯片埋入基板的三维构装结构及其制法，可提升芯片的散热效能。
为达上述及其它目的，本发明提供一种半导体芯片埋入基板的三维构装结构及其制法，本发明的半导体芯片埋入基板的三维构装结构的制法包括以下实施步骤：将具有至少一贯穿开孔的承载件接置在第一绝缘层上；将至少一半导体芯片接置在该第一绝缘层上且收纳在该承载件开孔中，该半导体芯片的表面形成有多个电极垫；在该承载件及芯片上形成第二绝缘层；以及两边同时压合粘着该第一绝缘层与该第二绝缘层。其中该第一绝缘层与该第二绝缘层可由相同材料制成，或由不同材料组成。
接着，在该第二绝缘层中形成有盲孔露出该芯片的电极垫；以及在该第二绝缘层上形成线路层及在该盲孔中形成导电盲孔，令该线路层电性连接到该芯片的电极垫。
第一绝缘层与第二绝缘层材料可选自预浸料(prepeg)或薄膜状(film)材料，例如环氧树脂(epoxy resin)、聚酰亚胺(polyimide)、LCP、双马来酰亚胺三嗪(BT，Bismaleimide triazine)、ABF(Ajinomoto Build-up Film)、聚苯醚(PPE)、聚四氟乙烯(PTFE)或苯丙环丁稀(BCB，benzoncylobutene)。第二绝缘层形成在该承载件的表面压合粘着时，可自动填充在芯片和承载件之间的空隙，不需要额外步骤填充胶状树脂在该空隙，减少制法步骤并节省成本。此外，可避免该空隙中的残存气泡，成为填充在空隙的绝缘材料中的气泡，影响整体构装结构的质量。更可控制绝缘材料自然地往真空状态的空隙流动，因此芯片不会被绝缘材料推挤，容易控制芯片的位置。在两边加压真空压合时，由于第一绝缘层和第二绝缘层都会被压平，再进行加热硬化，因此可达到良好的平整性，减少制法步骤并节省成本。
此外，在将芯片接置在该第一绝缘层上形成第二绝缘层之后，还可在该第一绝缘层形成盲孔，和该芯片的具有散热垫的非电路面连通，在第二绝缘层形成导电盲孔及线路层时，同时在该第一绝缘层上形成至少一金属层及散热盲孔，使得该芯片产生的热量可借由散热盲孔与线路层导通到半导体构装结构的外部。
再者，第一绝缘层与第二绝缘层上也可进行多层的增层结构，并需要在该增层结构的线路层上植设多个导电元件，供该半导体芯片埋入基板的三维构装结构电性导接到外部装置。该第一绝缘层上的线路层与第二绝缘层上的线路层中间隔着承载件，两者可借由电镀导通孔电性连接。
本发明还涉及另一半导体芯片埋入基板的三维构装结构的制法，该制法包括：将具有至少一贯穿开孔的承载件接置在第一绝缘层上；将至少一半导体芯片接置在该第一绝缘层上并且收纳在该承载件开孔中，该半导体芯片具有一电路面及相对的一非电路面；在该承载件及芯片上形成第二绝缘层；两边同时压合粘着该第一绝缘层与该第二绝缘层；以及在该第一绝缘层表面形成线路层及在该第一绝缘层中形成至少一连通该半导体芯片非电路面的散热盲孔，使该散热盲孔与线路层连接。
本发明的半导体芯片埋入基板的三维构装结构包括：一第一绝缘层；一具有至少一贯穿开孔的承载件，接置在该第一绝缘层上；至少一具有电路面及相对非电路面的半导体芯片，用它的非电路面接置在该第一绝缘层上且收纳在该开孔中；一第二绝缘层，形成在该承载件及半导体芯片的表面，且填充在该开孔与该半导体芯片间的空隙；以及一接置在该第一绝缘层上的线路层，该线路层可借由至少一形成在该第一绝缘层中的散热盲孔导通到半导体芯片的非电路面。在该第一绝缘层上形成有线路结构，且该线路结构包括形成有至少一导热线路和该散热盲孔连接，该半导体芯片运行产生的热量可借由散热盲孔与导热线路分散到半导体构装结构的外部。且在该第二绝缘层上形成有电性连接到芯片的线路结构。
在该第一绝缘层及该第二绝缘层及其对应的线路上分别形成有线路增层结构。其中，该第一绝缘层和第二绝缘层上的线路层间，两者可以电镀导通孔电性连接。最后，可在该线路增层结构的外表面设置多个例如焊球、接脚或金属凸块等导电元件提供该半导体芯片埋入基板的三维构装结构电性连接到外部装置，之后可在该结构外表面设置覆晶封装。
因此，本发明的半导体构装结构可借由整合半导体芯片封装与线路工序，同时结合芯片承载件与半导体封装技术的工序，避免现有半导体封装技术的缺点，另外本发明可通过散热盲孔及线路提高半导体装置的散热能力，同时，借由真空将第二绝缘层压合在嵌埋有芯片的承载件上，可提供高密度及高性能结构，能够均匀控制位于芯片及承载件上绝缘层的平整性，提高优良率，节省成本，提高产量，得到良好的半导体芯片埋入结构的质量及产品可靠性。
附图说明
图1是美国专利第6,709,898号案的半导体装置的剖面示意图；
图2是美国专利第6,709,898号案散热板容置芯片的剖面示意图；
图3是美国专利第6,709,898号案散热板在容置芯片时，填充第一绝缘层产生缺失的局部剖面示意图；
图4A至4F是本发明的半导体构装结构的制法实施例1的剖面示意图；以及
图5A至5H是本发明的半导体构装结构的制法实施例2的剖面示意图。
具体实施方式
实施例1
请参阅图4A至4F，它是本发明的半导体构装结构的制法实施例1的剖面示意图。
请参阅图4A，首先提供具有贯穿开孔400a的承载件400。该承载件400可以是绝缘核心板、金属板或具有线路的电路板，该承载件400的厚度可视需要而定。
请参阅图4B，接着将该承载件400接合在第一绝缘层401上。该第一绝缘层401可以是预浸料(prepeg)或薄膜状(film)材料，例如环氧树脂(epoxy resin)、聚酰亚胺(polyimide)、LCP、双马来酰亚胺三嗪(BT，Bismaleimide triazine)、ABF(Ajinomoto Build-up Film)、聚苯醚(PPE)、聚四氟乙烯(PTFE)、苯丙环丁稀(BCB，benzoncylobutene)等。该第一绝缘层401是尚未完全硬化绝缘层。
请参阅图4C，借由一导热粘着层42将一半导体芯片43的非电路面430接置在该第一绝缘层401上，并且容纳在该承载件400的开孔400a中。该芯片43的电路面431上具有多个电极垫431a。
请参阅图4D，接着在该承载件400及该半导体芯片43电路面431上形成第二绝缘层402。该第二绝缘层402和第一绝缘层401可以是由相同或不同的材料制成，该第二绝缘层402是具有流动性的胶状绝缘层。接着用压合粘着制法，两边同时加热压合该第一绝缘层401与该第二绝缘层402，获得一平整表面，并使绝缘材料充填到该承载板400与芯片43间的空隙。
请参阅图4E，可利用例如激光钻孔(laser drilling)或电浆蚀刻等方式，也或对应光感应性树脂以曝光、显影方式在该第二绝缘层402上形成多个盲孔402a，外露出该芯片43电路面431上的电极垫431a。
请参阅图4F，接着，在该第二绝缘层402上形成线路层44，并对应该盲孔402a形成导电盲孔402b，令该导电盲孔402b电性连接到该芯片43的电极垫431a，使得该电极垫431a借由该导电盲孔402b和线路层44向外作电性延伸。其中，导电盲孔402b的结构可采用全填满导电层(Cu via filled)或未填满的一般盲孔导电层，全填满导电层的结构形态可提升构装结构的电气特性及散热效能。
之后，还可在该第一绝缘层401及该第二绝缘层402上形成线路增层结构(未标出)，并可在该线路增层结构上形成焊球、接脚或金属凸垫等导电元件(未标出)，供该嵌埋入承载件400的半导体芯片43电性导接到外部装置。上述工序是该项技术领域中具有通常知识者应了解的，在此不加以赘述。
实施例2
请参阅图5A至5H，它们是本发明的半导体构装结构的制法实施例2的剖面示意图。本发明的半导体构装结构及其制法的实施例2与实施例1近似，其主要差异在于第一绝缘层中形成有连通半导体芯片非电路面的散热盲孔，该散热盲孔填充有散热材料及连接到线路结构中的导热线路层，进而连通到外部，它还可进一步提供直接外接其它散热装置，以进一小提升半导体构装结构的散热效果。
请参阅图5A，首先提供具有贯穿开孔500a的承载件500。该承载件500可以是绝缘核心板、金属板或具有线路的电路板，该承载件500的厚度可视需要而定。
请参阅图5B，将该承载件500接置在第一绝缘层501上。该第一绝缘层501可以是预浸料(prepeg)或薄膜状(film)材料，例如环氧树脂(epoxy resin)、聚酰亚胺(polyimide)、LCP、双马来酰亚胺三嗪(BT，Bism0aleimide triazine)、ABF(Ajinomoto Build-up Film)、聚苯醚(PPE)、聚四氟乙烯(PTFE)、苯丙环丁稀(BCB，benzoncylobutene)等。该第一绝缘层501是尚未完全硬化绝缘层。
请参阅图5C，借由导热粘着层52，将半导体芯片53的非电路面530接置在该第一绝缘层501上且容纳在该承载件500的开孔500a中。其中，该开孔500a的尺寸对应该半导体芯片53的尺寸。该芯片53的电路面531上具有多个电极垫531a，非电路面530上具有多个芯片散热垫530a。
请参阅图5D，接着在该承载件500及该半导体芯片53电路面531上形成第二绝缘层502。该第二绝缘层502和第一绝缘层501可以由相同或不同的材料制成，该第二绝缘层502是具有流动性的胶状绝缘层。接着用压合粘着制法，两边同时加热压合该第一绝缘层501与该第二绝缘层502，获得一平整表面。
请参阅图5E，还可利用例如激光钻孔(laser drilling)或电浆蚀刻等方式，也或对应光感应性树脂以曝光、显影方式，在该第一绝缘层501上形成多个盲孔501a，在该第二绝缘层502上形成多个盲孔502a。该盲孔501a是外露该芯片53的芯片散热垫530a，盲孔502a是外露出该芯片53电路面531上的电极垫531a。
请参阅图5F，接着，在该第一绝缘层501上形成线路层55，且在该第二绝缘层502上形成线路层54。对应在盲孔501a处形成散热盲孔501b，该散热盲孔501b填充有如铜金属等散热材料，并与该线路层55的导热线路550连接，该导热线路550可延伸到外部。对应该盲孔502a处形成导电盲孔502b，该线路层54借由该导电盲孔502b电性连接到该芯片53的电极垫531a。其中，该导电盲孔502b的结构可采用全填满导电层(Cuvia filled)或未填满的一般盲孔导电层，对于全填满导电层的结构形态可提升电气特性及散热效能。
请参阅图5G，可持续在该第一绝缘层501与线路层54，以及在第二绝缘层502与线路层55上进行线路的增层工序，在该收纳有半导体芯片53的承载件500两侧形成有线路增层结构56及线路增层结构57。其中，该承载件500上、下表面的线路是以电镀导通孔59作电性连接。
请参阅图5H，接着在该线路增层结构56及57的外缘表面形成防焊层58a、58b，并使该防焊层58a、58b形成有多个开孔，外露出该线路增层结构56、57外缘表面的电性连接垫560及570部分。在该线路增层结构56外缘表面的电性连接垫560与该线路增层结构57外缘表面的电性连接垫570上形成有多个例如焊球、接脚或金属凸垫等导电元件59a、59b，供例如一半导体元件60接置并电性连接于该导电元件59a上，同时提供该嵌埋入承载件500的半导体芯片53借由导电元件59b电性导接到外部装置。
因此，如图5H所示，本发明上述半导体构装结构的制法的半导体构装结构包括：一第一绝缘层501；具有至少一贯穿开孔500a的承载件500，接合在该第一绝缘层501上；至少一半导体芯片53，通过一导热粘着层52接置于该第一绝缘层501上并收纳在该承载件500的开孔500a中；一第二绝缘层502，借由压合粘着方式形成在该承载件500及该半导体芯片53电路面531上，并填充在开孔500a与芯片53之间的空隙；至少一线路层54形成在该第二绝缘层502上，与至少一线路层55形成在该第一绝缘层501上，且该线路层54借由导电盲孔502b电性连接到该半导体芯片53的电极垫531a，该线路层54可借由电镀导通孔59和线路层55电性连接。其中该线路层57还包括导热线路550，与散热盲孔501b连接，该散热盲孔501b是连通该半导体芯片53的芯片散热垫530a。因此半导体芯片53运行时产生的热量，可经由芯片散热垫530a、散热盲孔501b、导热线路550散逸到半导体构装结构的外部，增加半导体构装结构的散热能力。
该半导体构装结构还包括线路增层结构56，形成在该第二绝缘层502及线路层54上，该线路增层结构56包括至少一绝缘层、叠置在绝缘层上的线路层以及贯穿该绝缘层电性连接该线路层的导电盲孔。在该线路增层结构56最外表面的线路层上形成有多个电性连接垫560，提供植置有多个例如焊球、导电凸块等导电元件59a，供接置半导体元件60，提供收纳在该承载件500的该半导体芯片53，通过其表面的电极垫531a、导电盲孔502b、线路层54以及导电元件59a电性连接到外部装置。
另外在该第一绝缘层501及线路层55上，还形成有线路增层结构57，它的结构类似线路增层结构56，且该线路增层结构57可借由形成在承载件中的电镀导通孔59与线路增层结构56电性连接。在该线路增层结构57最外表面的线路上则形成有多个电性连接垫570，用来提供植置有多个例如焊球、导电凸块等导电元件59b。

Claims (26)

1.一种半导体芯片埋入基板的三维构装结构的制法，其特征在于，该半导体芯片埋入基板的三维构装结构的制法包括：
将具有至少一贯穿开孔的承载件接置在第一绝缘层上；
将至少一半导体芯片接置在该第一绝缘层上且收纳在该承载件开孔中，该半导体芯片的表面形成有多个电极垫；
在该承载件及芯片上形成第二绝缘层；以及
两边同时压合粘着该第一绝缘层与该第二绝缘层。
2.如权利要求1所述的半导体芯片埋入基板的三维构装结构的制法，其特征在于，该第一绝缘层与该第二绝缘层由相同材料制成。
3.如权利要求1所述的半导体芯片埋入基板的三维构装结构的制法，其特征在于，该第一绝缘层与该第二绝缘层由不同材料制成。
4.如权利要求1所述的半导体芯片埋入基板的三维构装结构的制法，其特征在于，该第一绝缘层是尚未完全硬化绝缘层，以及该第二绝缘层是具有流动性的胶状绝缘层。
5.如权利要求1所述的半导体芯片埋入基板的三维构装结构的制法，其特征在于，该承载件是绝缘核心板、金属板或具有线路的电路板。
6.如权利要求1所述的半导体芯片埋入基板的三维构装结构的制法，其特征在于，该制法还包括：
在该第二绝缘层中形成盲孔露出该芯片的电极垫；以及
在该第二绝缘层上形成线路层及在该盲孔中形成导电盲孔，使该线路层可以电性连接到该芯片的电极垫。
7.如权利要求6所述的半导体芯片埋入基板的三维构装结构的制法，其特征在于，该半导体芯片埋入基板的三维构装结构的制法还包括持续进行增层工序，在该第二绝缘层及线路层上形成线路增层结构。
8.一种半导体芯片埋入基板的三维构装结构的制法，其特征在于，该半导体芯片埋入基板的三维构装结构的制法包括：
将具有至少一贯穿开孔的承载件接置在第一绝缘层上；
将至少一半导体芯片接置在该第一绝缘层上并且收纳在该承载件开孔中，该半导体芯片具有一电路面及相对的一非电路面；
在该承载件及芯片上形成第二绝缘层；
两边同时压合粘着该第一绝缘层与该第二绝缘层；以及
在该第一绝缘层表面形成线路层及在该第一绝缘层中形成至少一连通该半导体芯片非电路面的散热盲孔，使该散热盲孔与线路层连接。
9.如权利要求8所述的半导体芯片埋入基板的三维构装结构的制法，其特征在于，该第一绝缘层与该第二绝缘层是由相同材料制成。
10.如权利要求8所述的半导体芯片埋入基板的三维构装结构的制法，其特征在于，该第一绝缘层与该第二绝缘层是由不同材料制成。
11.如权利要求8所述的半导体芯片埋入基板的三维构装结构的制法，其特征在于，该第一绝缘层是尚未完全硬化绝缘层，以及该第二绝缘层是具有流动性的胶状绝缘层。
12.如权利要求8所述的半导体芯片埋入基板的三维构装结构的制法，其特征在于，该制法还包括进行增层工序，在该第一绝缘层及线路层上形成线路增层结构。
13.如权利要求8所述的半导体芯片埋入基板的三维构装结构的制法，其特征在于，该构装结构的制法还包括在该第二绝缘层上形成有电性连接到芯片电路面的线路层。
14.如权利要求13所述的半导体芯片埋入基板的三维构装结构的制法，其特征在于，该线路层的制法包括：
在该第二绝缘层形成有盲孔露出该芯片电路面上的电极垫；以及
在该第二绝缘层上形成线路层及在该盲孔中形成导电盲孔，使该线路层可以电性连接到该芯片的电极垫。
15.如权利要求13所述的半导体芯片埋入基板的三维构装结构的制法，其特征在于，该第二绝缘层上的线路层可通过穿过该承载件的电镀导通孔电性连接到该第一绝缘层上的线路层。
16.如权利要求13所述的半导体芯片埋入基板的三维构装结构的制法，其特征在于，该构装结构的制法还包括持续进行增层工序，在该第二绝缘层及线路层上形成线路增层结构。
17.如权利要求8所述的半导体芯片埋入基板的三维构装结构的制法，其特征在于，该承载件是绝缘核心板、金属板或具有线路的电路板。
18.一种半导体芯片埋入基板的三维构装结构，其特征在于，该半导体芯片埋入基板的三维构装结构包括：
一第一绝缘层；
一具有至少一贯穿开孔的承载件，接置在该第一绝缘层上；
至少一具有电路面及相对非电路面的半导体芯片，用它的非电路面接置在该第一绝缘层上并且收纳在该开孔中；
一第二绝缘层，形成在该承载件及半导体芯片的表面，填充在该开孔与该半导体芯片间的空隙；以及
一接置在该第一绝缘层上的线路层，该线路层可借由至少一形成在该第一绝缘层中的散热盲孔导通到半导体芯片的非电路面。
19.如权利要求18所述的半导体芯片埋入基板的三维构装结构，其特征在于，该半导体芯片埋入基板的三维构装结构还包括形成在该第一绝缘层及线路层上的线路增层结构。
20.如权利要求18所述的半导体芯片埋入基板的三维构装结构，其特征在于，该构装结构还包括形成在该第二绝缘层上的线路层，该线路层可借由形成在该第二绝缘层中的导电盲孔电性连接到该半导体芯片电路面上的电极垫。
21.如权利要求20所述的半导体芯片埋入基板的三维构装结构，其特征在于，该半导体芯片埋入基板的三维构装结构还包括形成在该第二绝缘层及线路层上的线路增层结构。
22.如权利要求21所述的半导体芯片埋入基板的三维构装结构，其特征在于，该半导体芯片埋入基板的三维构装结构还包括有多个穿过该承载件的电镀导通孔，电性连接到该第二绝缘层上的线路层与该第一绝缘层上的线路层。
23.如权利要求18所述的半导体芯片埋入基板的三维构装结构，其特征在于，该承载件是绝缘核心板、金属板或具有线路的电路板。
24.如权利要求18所述的半导体芯片埋入基板的三维构装结构，其特征在于，该第一绝缘层及该第二绝缘层由相同材料制成。
25.如权利要求18所述的半导体芯片埋入基板的三维构装结构，其特征在于，该第一绝缘层及该第二绝缘层由不同材料制成。
26.如权利要求18所述的半导体芯片埋入基板的三维构装结构，其特征在于，该第一绝缘层是尚未完全硬化绝缘层，以及该第二绝缘层是具有流动性的胶状绝缘层。
CNB2005101259033A 2005-11-25 2005-11-25 半导体芯片埋入基板的三维构装结构及其制作方法 Active CN100463128C (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CNB2005101259033A CN100463128C (zh) 2005-11-25 2005-11-25 半导体芯片埋入基板的三维构装结构及其制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CNB2005101259033A CN100463128C (zh) 2005-11-25 2005-11-25 半导体芯片埋入基板的三维构装结构及其制作方法

Publications (2)

Publication Number Publication Date
CN1971863A true CN1971863A (zh) 2007-05-30
CN100463128C CN100463128C (zh) 2009-02-18

Family

ID=38112590

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2005101259033A Active CN100463128C (zh) 2005-11-25 2005-11-25 半导体芯片埋入基板的三维构装结构及其制作方法

Country Status (1)

Country Link
CN (1) CN100463128C (zh)

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101937899A (zh) * 2010-05-17 2011-01-05 日月光半导体制造股份有限公司 半导体封装结构及封装工艺
CN101599474B (zh) * 2008-06-02 2011-04-13 相丰科技股份有限公司 集成电路模块及其制造方法
CN102117782B (zh) * 2010-01-06 2012-12-26 南亚电路板股份有限公司 复合埋入式元件结构及其制造方法
CN102869191A (zh) * 2011-07-04 2013-01-09 上海贺鸿电子有限公司 印刷电路板的制造方法
CN102047412B (zh) * 2008-04-15 2013-07-03 费查尔德半导体有限公司 三维半导体器件结构及方法
CN108962843A (zh) * 2017-05-19 2018-12-07 Tdk株式会社 半导体ic内置基板及其制造方法
CN109545763A (zh) * 2018-10-31 2019-03-29 西安理工大学 一种采用tsv和rdl的三维集成电路散热系统
CN111199888A (zh) * 2018-11-20 2020-05-26 奥特斯奥地利科技与系统技术有限公司 包括pid的部件承载件以及制造部件承载件的方法
CN111200899A (zh) * 2018-11-20 2020-05-26 奥特斯科技(重庆)有限公司 部件承载件及制造该部件承载件的方法
CN113035794A (zh) * 2021-02-01 2021-06-25 珠海越亚半导体股份有限公司 芯片封装结构制作方法和芯片封装结构
CN114666969A (zh) * 2020-12-23 2022-06-24 健鼎（无锡）电子有限公司 电路板结构及其制造方法

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105430865B (zh) * 2014-09-19 2018-09-04 深南电路有限公司 一种印制电路板散热结构的制造方法及印制电路板
CN109727941A (zh) * 2017-10-31 2019-05-07 比亚迪股份有限公司 一种封装模组及其制备方法、电池保护模组
US11342256B2 (en) 2019-01-24 2022-05-24 Applied Materials, Inc. Method of fine redistribution interconnect formation for advanced packaging applications
IT201900006736A1 (it) 2019-05-10 2020-11-10 Applied Materials Inc Procedimenti di fabbricazione di package
IT201900006740A1 (it) 2019-05-10 2020-11-10 Applied Materials Inc Procedimenti di strutturazione di substrati
US11931855B2 (en) 2019-06-17 2024-03-19 Applied Materials, Inc. Planarization methods for packaging substrates
US11862546B2 (en) 2019-11-27 2024-01-02 Applied Materials, Inc. Package core assembly and fabrication methods
US11257790B2 (en) 2020-03-10 2022-02-22 Applied Materials, Inc. High connectivity device stacking
US11454884B2 (en) 2020-04-15 2022-09-27 Applied Materials, Inc. Fluoropolymer stamp fabrication method
US11400545B2 (en) 2020-05-11 2022-08-02 Applied Materials, Inc. Laser ablation for package fabrication
US11232951B1 (en) 2020-07-14 2022-01-25 Applied Materials, Inc. Method and apparatus for laser drilling blind vias
US11676832B2 (en) 2020-07-24 2023-06-13 Applied Materials, Inc. Laser ablation system for package fabrication
US11521937B2 (en) 2020-11-16 2022-12-06 Applied Materials, Inc. Package structures with built-in EMI shielding
US11404318B2 (en) 2020-11-20 2022-08-02 Applied Materials, Inc. Methods of forming through-silicon vias in substrates for advanced packaging
US11705365B2 (en) 2021-05-18 2023-07-18 Applied Materials, Inc. Methods of micro-via formation for advanced packaging

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5682066A (en) * 1996-08-12 1997-10-28 Motorola, Inc. Microelectronic assembly including a transparent encapsulant
US6586276B2 (en) * 2001-07-11 2003-07-01 Intel Corporation Method for fabricating a microelectronic device using wafer-level adhesion layer deposition
TW571413B (en) * 2002-12-31 2004-01-11 Phoenix Prec Technology Corp Method of manufacturing BGA substrate with high performance of heat dissipating structure
JP2004273927A (ja) * 2003-03-11 2004-09-30 Mitsubishi Electric Corp 半導体パッケージ
JP4078400B2 (ja) * 2003-03-19 2008-04-23 テクトロニクス・インターナショナル・セールス・ゲーエムベーハー 電子デバイスの放熱システム
KR100886292B1 (ko) * 2003-09-09 2009-03-04 산요덴키가부시키가이샤 회로 소자를 포함하는 반도체 모듈과 반도체 장치, 그들의 제조 방법 및 표시 장치
TWI241007B (en) * 2004-09-09 2005-10-01 Phoenix Prec Technology Corp Semiconductor device embedded structure and method for fabricating the same

Cited By (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102047412B (zh) * 2008-04-15 2013-07-03 费查尔德半导体有限公司 三维半导体器件结构及方法
CN101599474B (zh) * 2008-06-02 2011-04-13 相丰科技股份有限公司 集成电路模块及其制造方法
CN102117782B (zh) * 2010-01-06 2012-12-26 南亚电路板股份有限公司 复合埋入式元件结构及其制造方法
CN101937899A (zh) * 2010-05-17 2011-01-05 日月光半导体制造股份有限公司 半导体封装结构及封装工艺
CN101937899B (zh) * 2010-05-17 2013-04-17 日月光半导体制造股份有限公司 半导体封装结构及封装工艺
CN102869191A (zh) * 2011-07-04 2013-01-09 上海贺鸿电子有限公司 印刷电路板的制造方法
CN108962843A (zh) * 2017-05-19 2018-12-07 Tdk株式会社 半导体ic内置基板及其制造方法
CN109545763A (zh) * 2018-10-31 2019-03-29 西安理工大学 一种采用tsv和rdl的三维集成电路散热系统
CN111199888A (zh) * 2018-11-20 2020-05-26 奥特斯奥地利科技与系统技术有限公司 包括pid的部件承载件以及制造部件承载件的方法
CN111200899A (zh) * 2018-11-20 2020-05-26 奥特斯科技(重庆)有限公司 部件承载件及制造该部件承载件的方法
CN111200899B (zh) * 2018-11-20 2023-09-15 奥特斯科技(重庆)有限公司 部件承载件及制造该部件承载件的方法
CN114666969A (zh) * 2020-12-23 2022-06-24 健鼎（无锡）电子有限公司 电路板结构及其制造方法
CN114666969B (zh) * 2020-12-23 2024-03-01 健鼎（无锡）电子有限公司 电路板结构及其制造方法
CN113035794A (zh) * 2021-02-01 2021-06-25 珠海越亚半导体股份有限公司 芯片封装结构制作方法和芯片封装结构
CN113035794B (zh) * 2021-02-01 2023-04-07 珠海越亚半导体股份有限公司 芯片封装结构制作方法和芯片封装结构

Also Published As

Publication number Publication date
CN100463128C (zh) 2009-02-18

Similar Documents

Publication Publication Date Title
CN100463128C (zh) 半导体芯片埋入基板的三维构装结构及其制作方法
US7485489B2 (en) Electronics circuit manufacture
US9456492B2 (en) Printed circuit board with warpage prevention layer
US8076586B2 (en) Heat conduction from an embedded component
JP4103549B2 (ja) 多層配線基板の製造方法及び多層配線基板
US20070262470A1 (en) Module With Built-In Semiconductor And Method For Manufacturing The Module
CN103378017B (zh) 高密度3d封装
CN111757589B (zh) 部件承载件、其制造方法及使用方法
WO2004001848A1 (en) Electronics circuit manufacture
JPH07288385A (ja) 多層配線板及びその製造法
JP2002290051A (ja) 部品内蔵モジュールとその製造方法
CN102779808B (zh) 集成电路封装和封装方法
JP4875925B2 (ja) 多層配線板及びその製造方法
CN103688350A (zh) 嵌入pcb基板的芯片模块
US20220140475A1 (en) Component Carrier-Based Device With Antenna Coupling of Electronic Component and Thermal Coupling on Opposing Sides
US20190380234A1 (en) Stepped Component Assembly Accommodated Within a Stepped Cavity in Component Carrier
JP4065125B2 (ja) 部品内蔵モジュール並びにその製造方法
JP2004055967A (ja) 電子部品内蔵基板の製造方法
KR20170078406A (ko) 방열특성 내열 인쇄회로기판 제조방법
JP2008243966A (ja) 電子部品が実装されたプリント基板及びその製造方法
JP2007318048A (ja) 多層配線板及びその製造方法
KR100872125B1 (ko) 반도체 패키지 및 그 제조방법
CN113964093A (zh) 封装结构及其制备方法
CN113754457B (zh) 一种多层板及制作方法
TW571413B (en) Method of manufacturing BGA substrate with high performance of heat dissipating structure

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant