JP2004273927A - 半導体パッケージ - Google Patents
半導体パッケージ Download PDFInfo
- Publication number
- JP2004273927A JP2004273927A JP2003065149A JP2003065149A JP2004273927A JP 2004273927 A JP2004273927 A JP 2004273927A JP 2003065149 A JP2003065149 A JP 2003065149A JP 2003065149 A JP2003065149 A JP 2003065149A JP 2004273927 A JP2004273927 A JP 2004273927A
- Authority
- JP
- Japan
- Prior art keywords
- multilayer substrate
- ceramic multilayer
- chip
- carrier
- semiconductor chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
Abstract
【課題】高周波用半導体パッケージの高性能化に伴って、高発熱化・高実装密度化が進んでおり、セラミック多層基板にサーマルビアを設けた従来の放熱構造では対応できない場合がある。
【解決手段】半導体チップ１をチップキャリア２にはんだ接合し、サーマルビア９を有するセラミック多層基板３のキャビティ１６に設けられた底面メタライズ層７に半導体チップ付きチップキャリア２を接着接合することにより、半導体チップ１で発生した熱をサーマルビア９を介して効果的に逃がし、また組立作業性にも優れた半導体パッケージの放熱構造とすることができる。
【選択図】 図１
【解決手段】半導体チップ１をチップキャリア２にはんだ接合し、サーマルビア９を有するセラミック多層基板３のキャビティ１６に設けられた底面メタライズ層７に半導体チップ付きチップキャリア２を接着接合することにより、半導体チップ１で発生した熱をサーマルビア９を介して効果的に逃がし、また組立作業性にも優れた半導体パッケージの放熱構造とすることができる。
【選択図】 図１
Description
【０００１】
【発明の属する技術分野】
本発明は、セラミック多層基板を使用した半導体パッケージにつき、特に、半導体チップを実装する際の放熱構造を配慮した半導体パッケージに関するものである。
【０００２】
【従来の技術】
従来の高周波用半導体パッケージでは、セラミック多層基板の基板主面に開口するキャビティが形成され、このキャビティの底面に形成される底面メタライズ層上に半導体チップが実装される。この基板主面の反対面である基板裏面には裏面メタライズ層が形成される。半導体チップで発生し底面メタライズ層に伝達した熱を裏面メタライズ層に導くため、底面メタライズ層と裏面メタライズ層との間には、金属導体によりサーマルビアが形成される。基板裏面は、他の部材に接続され、半導体チップで発生した熱がサーマルビアを介して他の部材に伝達することによって、半導体チップの温度上昇を抑制し、半導体チップの電気特性劣化や熱的破壊を防ぐことができた（例えば、特許文献１参照。）。
【０００３】
【特許文献１】
特開２００２−２８９７４７号公報（第３頁、第１図）
【０００４】
【発明が解決しようとする課題】
ところが、近年、高周波用半導体パッケージに搭載される半導体チップの発熱量が増大する傾向にあり、またモノリシックマイクロ波集積回路（以下、ＭＭＩＣと省略する）に代表される様に、半導体チップの高発熱密度化が進んでいる。これに伴い、サーマルビアを設けたセラミック多層基板に半導体チップを直接搭載した従来の構造では放熱特性上対応できない例が出てきている。
【０００５】
パッケージに気密構造が要求される場合に、セラミック多層基板の外周にシールリングをリフローはんだ付けし、シールリング上部とカバーをシーム溶接等によって気密封止する方法が広く用いられている。この構造の場合、リフローはんだの融点よりも硬化温度が低い導電性接着剤でセラミック多層基板に半導体チップを接合することが組立作業性確保の観点からは望ましいが、接着剤の熱伝導率は一般的にかなり低いため、十分な放熱性が得られないという問題点がある。
また、半導体チップのセラミック多層基板へのはんだ接合を可能とするためには、リフローはんだより融点が低く、且つ半導体チップがフラックスにより汚染される恐れがないはんだ材を使用しなければならないが、現状では適切なはんだ材の組み合わせの選定は難しい。
【０００６】
この発明は、かかる問題点を解決するためになされたものであり、半導体チップの高発熱化に対応できる放熱性に優れたパッケージ構造を提供することを目的とする。
【０００７】
【課題を解決するための手段】
この発明による半導体パッケージは、その半導体チップをチップキャリアにはんだ接合し、またサーマルビアを有するセラミック多層基板にシールリングをはんだで、キャリアをはんだ又は接着剤で接合し、前記セラミック多層基板のキャビティに設けられた底面メタライズ層に前記チップキャリアを接着接合したものである。
【０００８】
【発明の実施の形態】
実施の形態１．
図１は、この発明の実施の形態１を示す断面図である。半導体チップ１は、フラックスによって汚染される恐れがないはんだ材１０により、チップキャリア２に接合される。チップキャリア２の材質としては、線膨張係数が半導体チップ１に類似し、熱伝導率がセラミック多層基板３より高い材料、例えば銅タングステンを選択する。一方、セラミック多層基板３には、気密構造を実現するために必要となるシールリング４をはんだ材１２によって接合する。組立作業性確保の観点から、この接合は、リフローはんだ付けに依ることが望ましい。また、セラミック多層基板３とキャリア５の間の接合材１３は、はんだ材もしくは接着剤を選定できるが、はんだ接合の場合ははんだ材１２との同時リフローはんだ付けによることが望ましい。
【０００９】
半導体チップ１を実装したチップキャリア２は、セラミック多層基板３に形成したキャビティ１６の底面メタライズ層７に導電性接着剤１１により実装される。なお、気密パッケージ内に接着剤を使用することとなるため、事前に接着剤のアウトガスが半導体チップに与える影響等を考慮し、適切な接着剤を選定する必要がある。半導体チップ１は、直接あるいは例えばセラミック基板６を介してセラミック多層基板３と電気的に接続される。電気的接続には、例えばボンディングワイヤ１５、１５ｂ、１５ｃが使用される。以上の構造により、気密パッケージ内部でのセラミック多層基板３へのはんだ付け作業をなくし、作業温度を低下させることができるため、組立作業性に優れ、かつ放熱性を向上させたパッケージ構造を得ることができる。
【００１０】
放熱性が向上する理由は、以下の通りである。半導体チップ１は、チップキャリア２にはんだ接合されているため、接合層の熱抵抗は接着による接合と比較して小さく、さらにチップキャリア２は高熱伝導率であるため、チップキャリア２内で熱が広範囲に伝達される。その結果、セラミック多層基板３のキャビティ底面メタライズ層７と基板裏面の裏面メタライズ層８との間に形成された金属導体によるサーマルビア９を介したキャリア５への放熱面積を広げることができ、パッケージ全体の熱抵抗が低減される。
【００１１】
図４は、チップキャリア２の厚さを横軸に、パッケージの熱抵抗の大きさを縦軸にとり、この発明の効果を計算によって確認した例を示す。実施の形態１の構造による放熱の効果を見ると、チップキャリア２内で熱が広く伝達される効果により、サーマルビアによる放熱構造を持つ従来のパッケージと比較して、パッケージの熱抵抗が低減されることが分かる。
また、実施の形態１の構造では、パッケージの熱抵抗が最小となるチップキャリア厚さＬｃが存在する。例えば、数ｍｍ角程度の一般的なＭＭＩＣを実装する場合、その厚さＬｃは０．３ｍｍ〜１．０ｍｍ程度が望ましい。
【００１２】
ところが、高周波用半導体パッケージにおいては、チップキャリア２を厚くするほど、信号ラインとグランドラインの経路差が大きくなるため、インピーダンス不整合が顕著となる。従って、電気特性上はチップキャリア２が薄いほど望ましい。そこで、放熱性と電気特性の両面を考慮して最適なチップキャリア厚さを決定することができる。例えば、数ｍｍ角程度の一般的なＭＭＩＣを実装する場合には、厚さ０．３ｍｍ程度のチップキャリアを使用することが特に望ましい。
【００１３】
実施の形態２．
図２は、この発明の実施の形態２を示す断面図である。キャリア５の材質としては、線膨張係数が半導体チップ１に類似し、熱伝導率がセラミック多層基板３より高い材料、例えば銅タングステンを選択する。一方、セラミック多層基板３には、半導体チップ１を内部に収められる寸法を持ち、セラミック多層基板３を貫通する穴から成る貫通キャビティ１７を形成する。シールリング４とセラミック多層基板３との間の接合材１２、及びセラミック多層基板３とキャリア５との間の接合材１４には、はんだ材を使用する。組立作業性確保の観点から、前記２層のはんだ付けは同時リフローによることが望ましい。なお、前記２層を接着ではなく、はんだ付けとする理由は、パッケージの気密性を確保するためである。
【００１４】
セラミック多層基板３の貫通キャビティ１７に露出したキャリア５には、半導体チップ１を導電性接着剤１１により接着する。半導体チップ１は、直接あるいは例えばセラミック基板６を介してセラミック多層基板３と電気的に接続される。電気的接続には、例えばボンディングワイヤ１５、１５ｂ、１５ｃが使用される。この構造により、セラミック多層基板内に形成したサーマルビアを主な放熱経路とする従来の構造よりも放熱面積が広がるため、放熱性の向上が実現できる。
【００１５】
図４において、実施の形態２の構造による放熱の効果を見ると、半導体チップ１がキャリア５に直接実装されることによって、放熱面積が広がる効果により、サーマルビアによる放熱構造を持つ従来のパッケージと比較して、パッケージの熱抵抗が低減されることが分かる。なお、実施の形態１の構造と実施の形態２の構造の放熱性を比較した場合、その優劣は各パッケージ部材の材質およびパッケージ形状に依存する。
【００１６】
実施の形態３．
図３は、この発明の実施の形態３を示す断面図である。半導体チップ１は、フラックスによって汚染される恐れがないはんだ材１０により、チップキャリア２に接合される。チップキャリア２及びキャリア５の材質としては、線膨張係数が半導体チップ１に類似し、熱伝導率がセラミック多層基板３より高い材料、例えば銅タングステンを選択する。一方、セラミック多層基板３には、チップキャリア２を内部に収められる寸法を持つ貫通キャビティ１７を形成する。シールリング４とセラミック多層基板３との間の接合材１２、及びセラミック多層基板３とキャリア５との間の接合材１４には、はんだ材を使用する。組立作業性確保の観点から、前記２層のはんだ付けは同時リフローによることが望ましい。なお、前記２層を接着ではなくはんだ付けとする理由は、パッケージの気密性を確保するためである。
【００１７】
セラミック多層基板３の貫通キャビティ１７に露出したキャリア５には、半導体チップ１を実装したチップキャリア２を導電性接着剤１１により接着する。半導体チップ１は、直接あるいは例えばセラミック基板６を介してセラミック多層基板３と電気的に接続される。電気的接続には、例えばボンディングワイヤ１５、１５ｂ、１５ｃが使用される。この構造は、実施の形態１の構造および実施の形態２の構造と比較して、さらに放熱性の向上を実現できる。
【００１８】
図４において、実施の形態３の構造による放熱の効果を見ると、チップキャリア２内で熱が広く伝達され、さらに半導体チップ１付きチップキャリア２がキャリア５に直接実装されることによって放熱面積が広がる効果により、実施の形態１の構造でチップキャリア厚さが同等のものと比較して、また、実施の形態２の構造と比較してパッケージの熱抵抗が低減されることが分かる。また、実施の形態３の構造では、実施の形態１の構造と同様にパッケージの熱抵抗が最小となるチップキャリア厚さＬｃが存在する。例えば、数ｍｍ角程度の一般的なＭＭＩＣを実装する場合、その厚さＬｃは０．３ｍｍ〜１．０ｍｍ程度が望ましい。
【００１９】
この実施の形態３の構造でも、実施の形態１の構造と同様に放熱性と電気特性の両面を考慮して最適なチップキャリア厚さを決定することができる。例えば、数ｍｍ角程度の一般的なＭＭＩＣを実装する場合は、厚さ０．３ｍｍ程度のチップキャリアを使用することが特に望ましい。
【００２０】
【発明の効果】
この発明によれば、半導体チップをチップキャリアにはんだ接合した後、サーマルビアを有するセラミック多層基板上に接着することにより、放熱性を向上させることができる。
【図面の簡単な説明】
【図１】この発明による半導体パッケージの放熱構造の実施の形態１を示す断面図である。
【図２】この発明による半導体パッケージの放熱構造の実施の形態２を示す断面図である。
【図３】この発明による半導体パッケージの放熱構造の実施の形態３を示す断面図である。
【図４】この発明による半導体パッケージの放熱構造の実施の形態１乃至実施の形態３の効果を示す図である。
【符号の説明】
１ 半導体チップ、２ チップキャリア、３ セラミック多層基板、４ シールリング、５ キャリア、６ セラミック基板、７ 底面メタライズ層、８ 裏面メタライズ層、９ サーマルビア、１０ はんだ層（ダイボンディング）、１１接着層（ダイボンディング又はチップキャリアのボンディング）、１２ はんだ層（シールリング接合）、１３ はんだ層あるいは接着層（キャリアボンディング）、１４ はんだ層（キャリアボンディング）、１５ ボンディングワイヤ、１６ キャビティ、１７ 貫通キャビティ。
【発明の属する技術分野】
本発明は、セラミック多層基板を使用した半導体パッケージにつき、特に、半導体チップを実装する際の放熱構造を配慮した半導体パッケージに関するものである。
【０００２】
【従来の技術】
従来の高周波用半導体パッケージでは、セラミック多層基板の基板主面に開口するキャビティが形成され、このキャビティの底面に形成される底面メタライズ層上に半導体チップが実装される。この基板主面の反対面である基板裏面には裏面メタライズ層が形成される。半導体チップで発生し底面メタライズ層に伝達した熱を裏面メタライズ層に導くため、底面メタライズ層と裏面メタライズ層との間には、金属導体によりサーマルビアが形成される。基板裏面は、他の部材に接続され、半導体チップで発生した熱がサーマルビアを介して他の部材に伝達することによって、半導体チップの温度上昇を抑制し、半導体チップの電気特性劣化や熱的破壊を防ぐことができた（例えば、特許文献１参照。）。
【０００３】
【特許文献１】
特開２００２−２８９７４７号公報（第３頁、第１図）
【０００４】
【発明が解決しようとする課題】
ところが、近年、高周波用半導体パッケージに搭載される半導体チップの発熱量が増大する傾向にあり、またモノリシックマイクロ波集積回路（以下、ＭＭＩＣと省略する）に代表される様に、半導体チップの高発熱密度化が進んでいる。これに伴い、サーマルビアを設けたセラミック多層基板に半導体チップを直接搭載した従来の構造では放熱特性上対応できない例が出てきている。
【０００５】
パッケージに気密構造が要求される場合に、セラミック多層基板の外周にシールリングをリフローはんだ付けし、シールリング上部とカバーをシーム溶接等によって気密封止する方法が広く用いられている。この構造の場合、リフローはんだの融点よりも硬化温度が低い導電性接着剤でセラミック多層基板に半導体チップを接合することが組立作業性確保の観点からは望ましいが、接着剤の熱伝導率は一般的にかなり低いため、十分な放熱性が得られないという問題点がある。
また、半導体チップのセラミック多層基板へのはんだ接合を可能とするためには、リフローはんだより融点が低く、且つ半導体チップがフラックスにより汚染される恐れがないはんだ材を使用しなければならないが、現状では適切なはんだ材の組み合わせの選定は難しい。
【０００６】
この発明は、かかる問題点を解決するためになされたものであり、半導体チップの高発熱化に対応できる放熱性に優れたパッケージ構造を提供することを目的とする。
【０００７】
【課題を解決するための手段】
この発明による半導体パッケージは、その半導体チップをチップキャリアにはんだ接合し、またサーマルビアを有するセラミック多層基板にシールリングをはんだで、キャリアをはんだ又は接着剤で接合し、前記セラミック多層基板のキャビティに設けられた底面メタライズ層に前記チップキャリアを接着接合したものである。
【０００８】
【発明の実施の形態】
実施の形態１．
図１は、この発明の実施の形態１を示す断面図である。半導体チップ１は、フラックスによって汚染される恐れがないはんだ材１０により、チップキャリア２に接合される。チップキャリア２の材質としては、線膨張係数が半導体チップ１に類似し、熱伝導率がセラミック多層基板３より高い材料、例えば銅タングステンを選択する。一方、セラミック多層基板３には、気密構造を実現するために必要となるシールリング４をはんだ材１２によって接合する。組立作業性確保の観点から、この接合は、リフローはんだ付けに依ることが望ましい。また、セラミック多層基板３とキャリア５の間の接合材１３は、はんだ材もしくは接着剤を選定できるが、はんだ接合の場合ははんだ材１２との同時リフローはんだ付けによることが望ましい。
【０００９】
半導体チップ１を実装したチップキャリア２は、セラミック多層基板３に形成したキャビティ１６の底面メタライズ層７に導電性接着剤１１により実装される。なお、気密パッケージ内に接着剤を使用することとなるため、事前に接着剤のアウトガスが半導体チップに与える影響等を考慮し、適切な接着剤を選定する必要がある。半導体チップ１は、直接あるいは例えばセラミック基板６を介してセラミック多層基板３と電気的に接続される。電気的接続には、例えばボンディングワイヤ１５、１５ｂ、１５ｃが使用される。以上の構造により、気密パッケージ内部でのセラミック多層基板３へのはんだ付け作業をなくし、作業温度を低下させることができるため、組立作業性に優れ、かつ放熱性を向上させたパッケージ構造を得ることができる。
【００１０】
放熱性が向上する理由は、以下の通りである。半導体チップ１は、チップキャリア２にはんだ接合されているため、接合層の熱抵抗は接着による接合と比較して小さく、さらにチップキャリア２は高熱伝導率であるため、チップキャリア２内で熱が広範囲に伝達される。その結果、セラミック多層基板３のキャビティ底面メタライズ層７と基板裏面の裏面メタライズ層８との間に形成された金属導体によるサーマルビア９を介したキャリア５への放熱面積を広げることができ、パッケージ全体の熱抵抗が低減される。
【００１１】
図４は、チップキャリア２の厚さを横軸に、パッケージの熱抵抗の大きさを縦軸にとり、この発明の効果を計算によって確認した例を示す。実施の形態１の構造による放熱の効果を見ると、チップキャリア２内で熱が広く伝達される効果により、サーマルビアによる放熱構造を持つ従来のパッケージと比較して、パッケージの熱抵抗が低減されることが分かる。
また、実施の形態１の構造では、パッケージの熱抵抗が最小となるチップキャリア厚さＬｃが存在する。例えば、数ｍｍ角程度の一般的なＭＭＩＣを実装する場合、その厚さＬｃは０．３ｍｍ〜１．０ｍｍ程度が望ましい。
【００１２】
ところが、高周波用半導体パッケージにおいては、チップキャリア２を厚くするほど、信号ラインとグランドラインの経路差が大きくなるため、インピーダンス不整合が顕著となる。従って、電気特性上はチップキャリア２が薄いほど望ましい。そこで、放熱性と電気特性の両面を考慮して最適なチップキャリア厚さを決定することができる。例えば、数ｍｍ角程度の一般的なＭＭＩＣを実装する場合には、厚さ０．３ｍｍ程度のチップキャリアを使用することが特に望ましい。
【００１３】
実施の形態２．
図２は、この発明の実施の形態２を示す断面図である。キャリア５の材質としては、線膨張係数が半導体チップ１に類似し、熱伝導率がセラミック多層基板３より高い材料、例えば銅タングステンを選択する。一方、セラミック多層基板３には、半導体チップ１を内部に収められる寸法を持ち、セラミック多層基板３を貫通する穴から成る貫通キャビティ１７を形成する。シールリング４とセラミック多層基板３との間の接合材１２、及びセラミック多層基板３とキャリア５との間の接合材１４には、はんだ材を使用する。組立作業性確保の観点から、前記２層のはんだ付けは同時リフローによることが望ましい。なお、前記２層を接着ではなく、はんだ付けとする理由は、パッケージの気密性を確保するためである。
【００１４】
セラミック多層基板３の貫通キャビティ１７に露出したキャリア５には、半導体チップ１を導電性接着剤１１により接着する。半導体チップ１は、直接あるいは例えばセラミック基板６を介してセラミック多層基板３と電気的に接続される。電気的接続には、例えばボンディングワイヤ１５、１５ｂ、１５ｃが使用される。この構造により、セラミック多層基板内に形成したサーマルビアを主な放熱経路とする従来の構造よりも放熱面積が広がるため、放熱性の向上が実現できる。
【００１５】
図４において、実施の形態２の構造による放熱の効果を見ると、半導体チップ１がキャリア５に直接実装されることによって、放熱面積が広がる効果により、サーマルビアによる放熱構造を持つ従来のパッケージと比較して、パッケージの熱抵抗が低減されることが分かる。なお、実施の形態１の構造と実施の形態２の構造の放熱性を比較した場合、その優劣は各パッケージ部材の材質およびパッケージ形状に依存する。
【００１６】
実施の形態３．
図３は、この発明の実施の形態３を示す断面図である。半導体チップ１は、フラックスによって汚染される恐れがないはんだ材１０により、チップキャリア２に接合される。チップキャリア２及びキャリア５の材質としては、線膨張係数が半導体チップ１に類似し、熱伝導率がセラミック多層基板３より高い材料、例えば銅タングステンを選択する。一方、セラミック多層基板３には、チップキャリア２を内部に収められる寸法を持つ貫通キャビティ１７を形成する。シールリング４とセラミック多層基板３との間の接合材１２、及びセラミック多層基板３とキャリア５との間の接合材１４には、はんだ材を使用する。組立作業性確保の観点から、前記２層のはんだ付けは同時リフローによることが望ましい。なお、前記２層を接着ではなくはんだ付けとする理由は、パッケージの気密性を確保するためである。
【００１７】
セラミック多層基板３の貫通キャビティ１７に露出したキャリア５には、半導体チップ１を実装したチップキャリア２を導電性接着剤１１により接着する。半導体チップ１は、直接あるいは例えばセラミック基板６を介してセラミック多層基板３と電気的に接続される。電気的接続には、例えばボンディングワイヤ１５、１５ｂ、１５ｃが使用される。この構造は、実施の形態１の構造および実施の形態２の構造と比較して、さらに放熱性の向上を実現できる。
【００１８】
図４において、実施の形態３の構造による放熱の効果を見ると、チップキャリア２内で熱が広く伝達され、さらに半導体チップ１付きチップキャリア２がキャリア５に直接実装されることによって放熱面積が広がる効果により、実施の形態１の構造でチップキャリア厚さが同等のものと比較して、また、実施の形態２の構造と比較してパッケージの熱抵抗が低減されることが分かる。また、実施の形態３の構造では、実施の形態１の構造と同様にパッケージの熱抵抗が最小となるチップキャリア厚さＬｃが存在する。例えば、数ｍｍ角程度の一般的なＭＭＩＣを実装する場合、その厚さＬｃは０．３ｍｍ〜１．０ｍｍ程度が望ましい。
【００１９】
この実施の形態３の構造でも、実施の形態１の構造と同様に放熱性と電気特性の両面を考慮して最適なチップキャリア厚さを決定することができる。例えば、数ｍｍ角程度の一般的なＭＭＩＣを実装する場合は、厚さ０．３ｍｍ程度のチップキャリアを使用することが特に望ましい。
【００２０】
【発明の効果】
この発明によれば、半導体チップをチップキャリアにはんだ接合した後、サーマルビアを有するセラミック多層基板上に接着することにより、放熱性を向上させることができる。
【図面の簡単な説明】
【図１】この発明による半導体パッケージの放熱構造の実施の形態１を示す断面図である。
【図２】この発明による半導体パッケージの放熱構造の実施の形態２を示す断面図である。
【図３】この発明による半導体パッケージの放熱構造の実施の形態３を示す断面図である。
【図４】この発明による半導体パッケージの放熱構造の実施の形態１乃至実施の形態３の効果を示す図である。
【符号の説明】
１ 半導体チップ、２ チップキャリア、３ セラミック多層基板、４ シールリング、５ キャリア、６ セラミック基板、７ 底面メタライズ層、８ 裏面メタライズ層、９ サーマルビア、１０ はんだ層（ダイボンディング）、１１接着層（ダイボンディング又はチップキャリアのボンディング）、１２ はんだ層（シールリング接合）、１３ はんだ層あるいは接着層（キャリアボンディング）、１４ はんだ層（キャリアボンディング）、１５ ボンディングワイヤ、１６ キャビティ、１７ 貫通キャビティ。
Claims (9)
- 半導体チップと、
この半導体チップがはんだ接合されたチップキャリアと、
基板主面に開口するキャビティを有し、このキャビティの底面に底面メタライズ層を有し、前記基板主面の反対面である基板裏面に裏面メタライズ層を有し、前記底面メタライズ層と前記裏面メタライズ層との間に金属導体によるサーマルビアを有し、前記チップキャリアが前記底面メタライズ層に接着接合されたセラミック多層基板と、
前記セラミック多層基板の外周にはんだ接合されたシールリングと、
前記セラミック多層基板裏面にはんだ又は接着剤で接合されたキャリアと、
を備えたことを特徴とする半導体パッケージ。 - 前記チップキャリアの線膨張係数が前記半導体チップと略同一であり、熱伝導率が前記セラミック多層基板より高いことを特徴とする請求項１に記載の半導体パッケージ。
- 前記チップキャリアの厚さが略０．３ｍｍ〜１．０ｍｍであることを特徴とする請求項１または２に記載の半導体パッケージ。
- 半導体チップと、
この半導体チップの外形寸法より大きな貫通キャビティを有するセラミック多層基板と、
前記セラミック多層基板の外周にはんだ接合されたシールリングと、
前記セラミック多層基板裏面にはんだ接合され、前記セラミック多層基板の前記貫通キャビティ内部に配置された突出部を有し、この突出部に前記半導体チップが接着接合されたキャリアと、
を備えたことを特徴とする半導体パッケージ。 - 前記キャリアの線膨張係数が前記半導体チップと略同一であり、熱伝導率が前記セラミック多層基板より高いことを特徴とする請求項４に記載の半導体パッケージ。
- 半導体チップと、
この半導体チップがはんだ接合されたチップキャリアと、
前記チップキャリアの外形寸法より大きな貫通キャビティを有するセラミック多層基板と、
前記セラミック多層基板の外周にはんだ接合されたシールリングと、
前記セラミック多層基板裏面にはんだ接合され、前記セラミック多層基板の前記貫通キャビティ内部に配置された突出部を有し、この突出部に前記チップキャリアが接着接合されたキャリアと、
を備えたことを特徴とする半導体パッケージ。 - 前記チップキャリアの線膨張係数が前記半導体チップと略同一であり、熱伝導率が前記セラミック多層基板より高いことを特徴とする請求項６に記載の半導体パッケージ。
- 前記チップキャリアの厚さが略０．３ｍｍ〜１．０ｍｍであることを特徴とする請求項６または７に記載の半導体パッケージ。
- 前記キャリアの線膨張係数が半導体チップと同程度であり、熱伝導率が前記セラミック多層基板より高いことを特徴とする請求項６乃至請求項８に記載の半導体パッケージ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003065149A JP2004273927A (ja) | 2003-03-11 | 2003-03-11 | 半導体パッケージ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003065149A JP2004273927A (ja) | 2003-03-11 | 2003-03-11 | 半導体パッケージ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2004273927A true JP2004273927A (ja) | 2004-09-30 |
Family
ID=33126246
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003065149A Pending JP2004273927A (ja) | 2003-03-11 | 2003-03-11 | 半導体パッケージ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2004273927A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007027227A (ja) * | 2005-07-13 | 2007-02-01 | Mitsubishi Electric Corp | 半導体装置および半導体装置の製造方法 |
| JP2008187146A (ja) * | 2007-01-31 | 2008-08-14 | Sanyo Electric Co Ltd | 回路装置 |
| CN100463128C (zh) * | 2005-11-25 | 2009-02-18 | 全懋精密科技股份有限公司 | 半导体芯片埋入基板的三维构装结构及其制作方法 |
| JP2012222331A (ja) * | 2011-04-14 | 2012-11-12 | Mitsubishi Electric Corp | 半導体パッケージ |
| JP2016171193A (ja) * | 2015-03-12 | 2016-09-23 | 株式会社東芝 | 高周波半導体装置 |
-
2003
- 2003-03-11 JP JP2003065149A patent/JP2004273927A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007027227A (ja) * | 2005-07-13 | 2007-02-01 | Mitsubishi Electric Corp | 半導体装置および半導体装置の製造方法 |
| CN100463128C (zh) * | 2005-11-25 | 2009-02-18 | 全懋精密科技股份有限公司 | 半导体芯片埋入基板的三维构装结构及其制作方法 |
| JP2008187146A (ja) * | 2007-01-31 | 2008-08-14 | Sanyo Electric Co Ltd | 回路装置 |
| JP2012222331A (ja) * | 2011-04-14 | 2012-11-12 | Mitsubishi Electric Corp | 半導体パッケージ |
| JP2016171193A (ja) * | 2015-03-12 | 2016-09-23 | 株式会社東芝 | 高周波半導体装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11688673B2 (en) | Integrated passive device (IPD) components and a package and processes implementing the same | |
| US5942796A (en) | Package structure for high-power surface-mounted electronic devices | |
| JP2001035968A (ja) | ボールグリッドアレイを具えるパワー半導体実装パッケージ | |
| JP2004273927A (ja) | 半導体パッケージ | |
| KR20050042200A (ko) | 경제적인 고주파 패키지 | |
| JP2007115793A (ja) | 高放熱型電子部品収納用パッケージ | |
| JP2010093206A (ja) | 高周波回路パッケージ | |
| JP3695706B2 (ja) | 半導体パッケージ | |
| JP2020120076A (ja) | 電子部品用パッケージおよび電子装置 | |
| JPS63173348A (ja) | 半導体装置 | |
| JP3538774B2 (ja) | 配線基板 | |
| JP2017126648A (ja) | 電子モジュール | |
| JP2003229521A (ja) | 半導体モジュール及びその製造方法 | |
| JP2004253556A (ja) | 半導体素子収納用パッケージおよび半導体装置 | |
| CN219017629U (zh) | 一种气密封装功放模块 | |
| JP2006114601A (ja) | 蓋体と電子部品用パッケージ | |
| JP2003224324A (ja) | 光半導体素子収納用パッケージおよび光半導体装置 | |
| JP2009099642A (ja) | 電子部品収納用パッケージ | |
| JP2009277794A (ja) | 半導体素子収納用パッケージ | |
| JP2004296725A (ja) | 電子部品収納用パッケージ | |
| JP2003309205A (ja) | セラミックパッケージ | |
| JP2006066646A (ja) | 圧電素子収納用パッケージおよび圧電装置 | |
| JP2004119655A (ja) | 半導体素子収納用パッケージおよび半導体装置 | |
| JP2011035340A (ja) | 高放熱型電子部品収納用パッケージ | |
| JPS637652A (ja) | 半導体用気密封止金属パツケ−ジ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20040712 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050819 |
|
| A977 | Report on retrieval |
Effective date: 20060309 Free format text: JAPANESE INTERMEDIATE CODE: A971007 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061017 |
|
| A521 | Written amendment |
Effective date: 20061212 Free format text: JAPANESE INTERMEDIATE CODE: A523 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070213 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20070612 |