CN101599474B - 集成电路模块及其制造方法 - Google Patents

集成电路模块及其制造方法 Download PDF

Info

Publication number
CN101599474B
CN101599474B CN 200810108461 CN200810108461A CN101599474B CN 101599474 B CN101599474 B CN 101599474B CN 200810108461 CN200810108461 CN 200810108461 CN 200810108461 A CN200810108461 A CN 200810108461A CN 101599474 B CN101599474 B CN 101599474B
Authority
CN
China
Prior art keywords
opening
chip
integrated circuit
insulating barrier
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN 200810108461
Other languages
English (en)
Other versions
CN101599474A (zh
Inventor
黄禄珍
陈伯钦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
XIANGFENG SCIENCE AND TECHNOLOGY Co Ltd
Mutual Pak Technology Co Ltd
Original Assignee
XIANGFENG SCIENCE AND TECHNOLOGY Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by XIANGFENG SCIENCE AND TECHNOLOGY Co Ltd filed Critical XIANGFENG SCIENCE AND TECHNOLOGY Co Ltd
Priority to CN 200810108461 priority Critical patent/CN101599474B/zh
Publication of CN101599474A publication Critical patent/CN101599474A/zh
Application granted granted Critical
Publication of CN101599474B publication Critical patent/CN101599474B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector

Landscapes

  • Wire Bonding (AREA)

Abstract

本发明公开了一种集成电路模块及其制造方法。该集成电路模块包括芯片及承载芯片的载板。载板定义前侧及后侧，芯片设置于前侧。载板包括第一绝缘层于后侧，第一绝缘层定义第一开口；第二绝缘层于前侧，第二绝缘层定义第二开口及收纳芯片开口；及图案化导电层夹设于第一绝缘层与第二绝缘层之间。图案化导体层具有内接触部暴露于收纳芯片开口及外接触部暴露于第一开口与第二开口，其中内接触部透过收纳芯片开口连接芯片，而外接触部则供一电子元件选择性地透过第一开口及第二开口电连接图案化导体层于载板之前侧或后侧。

Description

集成电路模块及其制造方法
技术领域
本发明关于一种集成电路模块及其制造方法，更具体地是关于具有载板的集成电路模块及其制造方法。
背景技术
传统集成电路元件要对外连接通常是将芯片接合到导线架上，接着利用搭接器以打线的方式使芯片上的I/O接点与导线架的外部电路接点电相接，之后再进行密封作业而完成封装。这种打线方式因为引线占据太多空间，因而渐被另一种无引线搭接技术所取代。
图1例示已知无引线搭接技术所制得的集成电路模块100。如图所示，集成电路模块100包括芯片10，芯片10上具有导电凸块11；及载板12，其上设置外部电路接点13。将芯片10翻转过来使导电凸块11与其对应的外部电路接点13接合，再施加各向异性导电材料15在芯片10与外部电路接点13之间，即可完成集成电路模块100。
然而，图1这种已知集成电路模块100仍有结构过于简单因而对外连接变化性差以及散热能力不好的缺点，所以需要一种新颖的集成电路模块及其制法来改善已知的结构。
发明内容
有鉴于上述的需求，本发明提供一种具有更多对外接触界面的集成电路模块，由此提升芯片的散热效果并增强对外连接的变化性。
依据一实施例，本发明提供一种集成电路模块，包括芯片；及载板，承载该芯片，该载板定义前侧及后侧，该芯片设置于该前侧，该载板包括：第一绝缘层于该后侧，该第一绝缘层定义第一开口；第二绝缘层于该前侧，该第二绝缘层定义第二开口及收纳芯片开口；及图案化导电层夹设于该第一绝缘层与该第二绝缘层之间，该图案化导体层具有内接触部暴露于该收纳芯片开口及外接触部暴露于该第一开口与该第二开口，其中该内接触部透过该收纳芯片开口连接该芯片，而该外接触部则供电子元件选择性地透过该第一开口及该第二开口电连接该图案化导体层于该载板的该前侧或该后侧。
依据另一实施例，本发明提供一种集成电路模块，包括电路板；芯片；及载板，承载该芯片，该载板定义前侧及后侧，该芯片设置于该前侧，该载板包括：第一绝缘层于该后侧，该第一绝缘层定义第一开口；第二绝缘层于该前侧，该第二绝缘层定义收纳芯片开口及第二开口；及图案化导电层夹设于该第一绝缘层与该第二绝缘层之间，该图案化导体层具有内接触部暴露于该收纳芯片开口及外接触部暴露于该第一开口与该第二开口，其中该芯片透过该收纳芯片开口连接该内接触部，而该电路板则选择性地透过该第一开口及该第二开口连接该外接触部于该前侧或该后侧。
依据更另一实施例，本发明提供一种制造集成电路模块的方法，包括提供第一绝缘层，该第一绝缘层定义第一开口；形成图案化导电层于该第一绝缘层上方，该图案化导电层具有外接触部及内接触部，该第一开口暴露该外接触部；形成第二绝缘层于图案化导电层上方，该第二绝缘层定义第二开口暴露该外接触部及收纳芯片开口暴露该内接触部；提供芯片；及将该芯片透过该收纳芯片开口与该内接触部接合。
附图说明
图1显示已知的集成电路模块的剖面图；
图2依据一实施例显示本发明的载板的结构分解图；
图3显示图2的载板的俯视图；
图4A依据一实施例显示本发明的芯片的剖面图；
图4B显示图4A的芯片的俯视图；
图5A依据一实施例显示本发明的集成电路模块的透视图；
图5B显示图5A的集成电路模块的剖面图；
图6依据另一实施例显示本发明集成电路模块的剖面图；及
图7依据更另一实施例显示本发明集成电路模块的剖面图。
【主要元件符号说明】
100集成电路模块      10芯片
11导电凸块           12载板
13外部电路接点       15各向异性导电材料
200载板                 210第一绝缘层
211第一开口             220图案化导电层
221外接触部             222内接触部
222a、222b第一电极      223第二电极
221a导通孔              230第二绝缘层
231第二开口             232收纳芯片开口
233第三开口             400芯片
410集成电路元件         420多个I/O接点
430钝化层               440延伸接点
450内导电凸块           460保护层
470外导电凸块           480表面金属层
500集成电路模块         510底填充层
A前侧B后侧
600，700集成电路模块    650，750电路板
610，710基板            620，720接点
630，730导电粘着层
具体实施方式
以下将参考附图的示范本发明的优选实施例。附图中相似元件采用相同的元件符号。应注意为清楚呈现本发明，附图中的各元件并非按照实物的比例绘制，而且为避免模糊本发明的内容，以下说明亦省略已知的零组件、相关材料、及其相关处理技术。
图2根据一实施例，例示本发明承载芯片的载板200的结构分解图，据此说明载板200的结构及其制法。如图所示，制造载板200的方法包括先提供第一绝缘层210。第一绝缘层210可为聚亚酰胺、聚对苯二甲酸乙二醇酯、环氧树脂、用于一般印刷电路板的包括玻璃纤维的介电层的各种材料，例如用于FR4的玻璃纤维板或上述各种材料组合制成。第一绝缘层210形成至少一个第一开口211，可用激光钻孔或冲压等已知技术来完成此步骤。
接着，同样参考图2，形成图案化导电层220覆盖第一绝缘层210。图案化导电层220定义外接触部221及内接触部222。外接触部221对应第一绝缘层210的第一开口211，因此第一开口211将暴露外接触部221。内接触部222则形成多个第一电极222a及222b，用以电连接后续所要承载的芯片。除第一电极222a及222b以外，图案化导电层220更形成多个第二电极223。第二电极223电连接第一电极222a。第二电极223用来测试后续所要承载的芯片的效能。此外，图案化导电层220更定义导通孔221a于外接触部221。导通孔221a的用途后续将详细说明。图案化导电层220的材料可为铜或任何合适的导电材料。执行此步骤可先提供铜箔覆盖第一绝缘层210的表面，接着利用光刻蚀刻技术在铜箔上形成需要的图案，以制作如上述的外接触部221、导通孔221a、内接触部222的第一电极222a/222b、及第二电极223等，然而并不以此为限。形成导通孔221a可用光刻蚀刻也可用已知的钻孔技术。
接着，同样参考图2，形成第二绝缘层230覆盖图案化导电层220。第二绝缘层230定义第二开口231以暴露外接触部221；收纳芯片开口232以暴露内接触部222；及第三开口233以暴露第二电极223。第二绝缘层230的材料可为一般的防焊绿漆或其他合适的材料，包括聚亚酰胺等。以防焊绿漆作为第二绝缘层230，其形成方法为涂布防焊绿漆于图案化导电层220的表面上，然后以已知光刻蚀刻技术形成上述的各开口。
参考图3，显示结合如上所述的三层结构的载板200的俯视图。如图所示，第二绝缘层230的第二开口231暴露图案化导电层220的外接触部221；第二绝缘层230的第三开口233暴露图案化导电层220的第二电极223；第二绝缘层232的收纳芯片开口232则暴露出图案化导电层220的内接触部222的多个第一电极222a及222b。由此可知，载板200所承载的芯片将可设置于收纳芯片开口232上以与内接触部222的多个第一电极222a及222b接合。
图4A及图4B依据本发明的一实施例分别示出芯片400的结构剖面图及俯视图。如图所示，已封装的芯片400包括集成电路元件410、多个I/O接点420、钝化层430、多个延伸接点440、多个内导电凸块450、保护层460、外导电凸块470及表面金属层480。集成电路元件410可为任一种半导体元件，如发光二极管、光电二极管、激光二极管或整流型二极管；也可为晶体管，如MOS、CMOS等。多个I/O接点420及钝化层430设在集成电路元件410的上表面。多个延伸接点440设置于多个I/O接点420上方，用以延伸扩大多个I/O接点420的对外接触面积。I/O接点420及延伸接点440的材料可为任何导电性良好的金属所制成。钝化层430则可为氮氧化硅等介电材料制成。多个内导电凸块450设置于多个延伸接点440上。保护层460则环绕集成电路元件410、多个I/O接点420、钝化层430、延伸接点440及内导电凸块450。多个外导电凸块470进一步设置位内导电凸块450上方。外导电凸块470用以使集成电路元件410电连接至载板200的内接触部222。内导电凸块450及外导电凸块470可为金属颗粒与高分子化合物的复合材料所组成。保护层460的材料可为环氧树脂、聚亚酰胺、苯并环丁烷、液晶高分子、或任何其他合适的介电材料。表面金属层480覆盖外导电凸块470。表面金属层480的材料可为镍、金或其组合，或任何其他可帮助芯片400与其他装置电性接合的材料。有关芯片400的制法可参照中国台湾专利申请号96116302，其内容引入本文供参考。然而应注意，本发明除了适用如上述的芯片400外，也适用于其他芯片。
图5A及图5B依据本发明的一实施例分别示出集成电路模块500的立体透视图及剖面图，其中图5B沿图5A的虚线I-I’的剖面。如图所示，制造集成电路模块500利用如前述的载板200，将芯片400装设在载板200上，再形成底填充层(underfill layer)510于载板200的表面并环绕芯片400以使芯片400固定于载板200的第二绝缘层230上。底填充层510的材料包括环氧树脂、聚丙烯、压克力树脂(acrylic resin)、硅胶、或上述各种材料的组合。详言之，集成电路模块500包括芯片400及承载芯片400的载板200。载板200定义前侧A及后侧B，芯片400设置于前侧A。载板200包括第一绝缘层210于后侧B；第二绝缘层230于前侧A；及图案化导电层220夹设于第一绝缘层210与第二绝缘层230之间。第一绝缘层210定义第一开口211；第二绝缘层230定义第二开口231及收纳芯片开口232。图案化导体层220具有内接触部222暴露于收纳芯片开口232；及外接触部221暴露于第一开口211与第二开口231。内接触部222透过收纳芯片开口232连接芯片400。在此实施例中，外接触部221用以外接电子元件(未显示)。由于外接触部221暴露于第一开口211与第二开口231，故可供使用者选择性地透过第一开口211及第二开口231使电子元件设置于载板220的前侧A或后侧B。由图可知，载板200还包括导通孔221a于外接触部221，导通孔221a连通第二开口231及第一开口211，且第二开口231及第一开口211分别大于导通孔221a。应注意，本实施例的内接触部222具有多个第一电极222b及222a，芯片400具有多个外导电凸块470，将芯片400与内接触部222接合的步骤包括分别使多个第一电极222b及222a接合至多个外导电凸块470。
图6例示本发明的集成电路模块600，其将电路板650设置于载板200的后侧B的实施例。详言之，集成电路模块600的制作方法包括提供电路板650，电路板650包括基板610及其上的接点620。接着，将电路板650放置于载板200的后侧B(即接近第一绝缘层210的侧)。然后形成一导电粘着层630填充第一开口211、第二开口231及导通孔221a，并使导电粘着层630粘结到电路板650的接点620上。导电粘着层630的材料可为任何合适的金属胶。
图7例示本发明的集成电路模块700，其为将电路板750设置于载板200的前侧A的实施例。详言之，集成电路模块700的制作方法包括提供电路板700，电路板750包括基板710及其上的接点720。接着，将电路板750放置于载板200之前侧A(即接近第二绝缘层230的侧)。然后形成导电粘着层730填充第一开口211、第二开口231及导通孔221a，并使导电粘着层730粘结到电路板750的接点720上。
以上所述仅为本发明的优选实施例而已，并非用以限定本发明的权利要求范围；凡其它未脱离本发明所揭示的精神下所完成的等同改变或修饰，均应包括在权利要求范围内。

Claims (31)

1.一种集成电路模块，包括：
芯片；及
载板，承载该芯片，该载板定义前侧及后侧，该芯片设置于该前侧，该载板包括：
第一绝缘层于该后侧，该第一绝缘层定义第一开口；
第二绝缘层于该前侧，该第二绝缘层定义第二开口及收纳芯片开口；及
图案化导电层夹设于该第一绝缘层与该第二绝缘层之间，该图案化导体层具有内接触部暴露于该收纳芯片开口及外接触部暴露于该第一开口与该第二开口，其中该内接触部透过该收纳芯片开口连接该芯片，而该外接触部则供电子元件选择性地透过该第一开口及该第二开口电连接该图案化导体层于该载板的该前侧或该后侧，
其中该图案化导电层定义导通孔于该外接触部，该导通孔连通该第二开口及该第一开口。
2.如权利要求1所述的集成电路模块，其中该第一绝缘层的材料包括聚亚酰胺、聚对苯二甲酸乙二醇酯、环氧树脂、玻璃纤维或上述各种材料的组合。
3.如权利要求1所述的集成电路芯片，其中该第二开口及该第一开口分别大于该导通孔。
4.如权利要求1所述的集成电路芯片，其中该内接触部具有多个第一电极供电连接该芯片。
5.如权利要求4所述的所述的集成电路芯片，其中该图案化导电层还包括第二电极电连接该第一电极，该第二电极供测试该芯片的效能。
6.如权利要求5所述的集成电路模块，其中该第二绝缘层定义第三开口暴露该第二电极。
7.如权利要求1所述的集成电路模块，其中该第二绝缘层的材料包括环氧树脂、聚丙烯、压克力树脂、硅胶或上述各种材料的组合。
8.如权利要求1所述的集成电路模块，其中该芯片包括：
集成电路元件；
内导电凸块，电连接该集成电路元件；
保护层，环绕该集成电路元件及该内导电凸块；及
外导电凸块，位于该内导电凸块上，该外导电凸块连接于该载板的该内接触部。
9.如权利要求1所述的集成电路模块，还包括底填充层环绕该芯片，该底填充层使该芯片固定于该载板上。
10.一种集成电路模块，包括：
电路板；
芯片；及
载板，承载该芯片，该载板定义前侧及后侧，该芯片设置于该前侧，该载板包括：
于该后侧的第一绝缘层，该第一绝缘层定义第一开口；
于该前侧的第二绝缘层，该第二绝缘层定义收纳芯片开口及第二开口；及
图案化导电层，夹设于该第一绝缘层与该第二绝缘层之间，该图案化导体层具有内接触部暴露于该收纳芯片开口及外接触部暴露于该第一开口与该第二开口，其中该芯片透过该收纳芯片开口连接该内接触部，而该电路板则选择性地透过该第一开口及该第二开口连接该外接触部于该前侧或该后侧，
其中该图案化导电层定义导通孔于该外接触部，该导通孔连通该第一开口及该第二开口。
11.如权利要求10所述的集成电路模块，其中该第一绝缘层的材料包括聚亚酰胺、聚对苯二甲酸乙二醇酯、环氧树脂、玻璃纤维或上述各种材料的组合。
12.如权利要求10所述的集成电路芯片，其中该第一开口及该第二开口分别大于该导通孔。
13.如权利要求10所述的集成电路芯片，其中该内接触部具有多个第一电极供电连接该芯片。
14.如权利要求13所述的所述的集成电路芯片，其中该图案化导电层还包括第二电极电连接该第一电极，该第二电极供测试该芯片的效能。
15.如权利要求14所述的集成电路模块，其中该第二绝缘层定义第三开口暴露该第二电极。
16.如权利要求10所述的集成电路模块，其中该第二绝缘层的材料包括环氧树脂、聚丙烯、压克力树脂、硅胶或上述各种材料的组合。
17.如权利要求10所述的集成电路模块，其中该芯片包括：
集成电路元件；
内导电凸块，电连接该集成电路元件；
保护层，环绕该集成电路元件及该内导电凸块；及
外导电凸块，位于该内导电凸块上，该外导电凸块连接该载板的该内接触部。
18.如权利要求10所述的集成电路模块，还包括底填充层环绕该芯片，该底填充层用以使该芯片固定于该载板上。
19.如权利要求18所述的集成电路模块，其中该底填充层的材料包括环氧树脂、聚丙烯、压克力树脂、硅胶或上述各种材料的组合。
20.权利要求10所述的集成电路模块，还包括导电粘着层填充该第一开口、该第二开口及该导通孔以连接该电路板与载板。
21.一种制造集成电路模块的方法，包括：
提供第一绝缘层，该第一绝缘层定义第一开口；
形成图案化导电层于该第一绝缘层上方，该图案化导电层具有外接触部及内接触部，该第一开口暴露该外接触部；
形成第二绝缘层于图案化导电层上方，该第二绝缘层定义第二开口暴露该外接触部及收纳芯片开口暴露该内接触部；
提供芯片；及
将该芯片透过该收纳芯片开口与该内接触部接合，
其中形成该图案化导电层的该步骤还包括形成导通孔于该外接触部，该导通孔连通该第一开口及该第二开口。
22.如权利要求21所述的方法，其中该第一绝缘层的材料包括聚亚酰胺、聚对苯二甲酸乙二醇酯、环氧树脂、玻璃纤维或上述各种材料的组合。
23.如权利要求21所述的方法，其中该第一开口及该第二开口分别大于该导通孔。
24.如权利要求21所述的方法，其中该内接触部具有多个第一电极，该芯片具有多个外导电凸块，将该芯片与该内接触部接合的步骤包括分别使该多个第一电极接合至该多个外导电凸块。
25.如权利要求24所述的方法，其中形成该图案化导电层的该步骤还包括形成第二电极电连接该第一电极，该第二电极供测试该芯片的效能。
26.如权利要求25所述的方法，其中形成该第二绝缘层包括形成第三开口暴露该第二电极。
27.如权利要求21所述的方法，其中该第二绝缘层的材料包括聚亚酰胺。
28.如权利要求24所述的方法，其中该芯片包括：
集成电路元件；
多个内导电凸块电连接该集成电路元件；
保护层环绕该集成电路元件及该多个内导电凸块，其中该多个外导电凸块分别连接该多个内导电凸块。
29.如权利要求21所述的方法，还包括形成底填充层环绕该芯片，该底填充层用以使该芯片固定于该第二绝缘层上。
30.如权利要求29所述的方法，其中该底填充层的材料包括环氧树脂、聚丙烯、压克力树脂、硅胶或上述各种材料的组合。
31.权利要求21所述的方法，还包括：
提供电路板；
将该电路板放置在接近该第一绝缘层的一侧或接近该第二绝缘层的另一侧；及
形成导电粘着层填充该第一开口、该第二开口及该导通孔并粘结至该电路板。
CN 200810108461 2008-06-02 2008-06-02 集成电路模块及其制造方法 Active CN101599474B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN 200810108461 CN101599474B (zh) 2008-06-02 2008-06-02 集成电路模块及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN 200810108461 CN101599474B (zh) 2008-06-02 2008-06-02 集成电路模块及其制造方法

Publications (2)

Publication Number Publication Date
CN101599474A CN101599474A (zh) 2009-12-09
CN101599474B true CN101599474B (zh) 2011-04-13

Family

ID=41420841

Family Applications (1)

Application Number Title Priority Date Filing Date
CN 200810108461 Active CN101599474B (zh) 2008-06-02 2008-06-02 集成电路模块及其制造方法

Country Status (1)

Country Link
CN (1) CN101599474B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102222749A (zh) * 2010-04-19 2011-10-19 展晶科技(深圳)有限公司 发光组件及其模块
CN106373952B (zh) 2015-07-22 2019-04-05 台达电子工业股份有限公司 功率模块封装结构

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004063890A (ja) * 2002-07-30 2004-02-26 Fujitsu Ltd 半導体装置の製造方法
US6774467B2 (en) * 2000-03-24 2004-08-10 Shinko Electric Industries Co., Ltd Semiconductor device and process of production of same
CN1755906A (zh) * 2004-09-28 2006-04-05 相互股份有限公司 适用集成电路及发光二极管的封装方法
CN1971863A (zh) * 2005-11-25 2007-05-30 全懋精密科技股份有限公司 半导体芯片埋入基板的三维构装结构及其制法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6774467B2 (en) * 2000-03-24 2004-08-10 Shinko Electric Industries Co., Ltd Semiconductor device and process of production of same
JP2004063890A (ja) * 2002-07-30 2004-02-26 Fujitsu Ltd 半導体装置の製造方法
CN1755906A (zh) * 2004-09-28 2006-04-05 相互股份有限公司 适用集成电路及发光二极管的封装方法
CN1971863A (zh) * 2005-11-25 2007-05-30 全懋精密科技股份有限公司 半导体芯片埋入基板的三维构装结构及其制法

Also Published As

Publication number Publication date
CN101599474A (zh) 2009-12-09

Similar Documents

Publication Publication Date Title
US8697492B2 (en) No flow underfill
CN100530581C (zh) 一种利用互连结构制造半导体模块的方法
CN101859752B (zh) 具有内嵌式芯片及硅导通孔晶粒之堆栈封装结构及其制造方法
CN103201836B (zh) 具有面阵单元连接体的可堆叠模塑微电子封装
KR20070059186A (ko) 상호접속 소자를 제조하는 구조와 방법, 및 이 상호접속소자를 포함하는 다층 배선 기판
CN105826306B (zh) 芯片封装、封装基板及封装基板的制造方法
TW200537663A (en) Chip embedded package structure and process thereof
CN107170769B (zh) 一种影像传感芯片的封装结构及其封装方法
KR20110054348A (ko) 전자소자 내장형 인쇄회로기판 및 그 제조방법
KR20130014379A (ko) 반도체장치, 이 반도체장치를 수직으로 적층한 반도체 모듈 구조 및 그 제조방법
US9324633B2 (en) Multi-level package assembly having conductive vias coupled to chip carrier for each level and method for manufacturing the same
KR20080046558A (ko) 전자 부품 및 그 제조 방법
JP4950743B2 (ja) 積層配線基板及びその製造方法
TWI611523B (zh) 半導體封裝件之製法
CN103137613B (zh) 制备有源芯片封装基板的方法
EP3291285A1 (en) Semiconductor package structure with a polymer gel surrounding solders connecting a chip to a substrate and manufacturing method thereof
US9196507B1 (en) Semiconductor device, semiconductor stacked module structure, stacked module structure and method of manufacturing same
CN101599474B (zh) 集成电路模块及其制造方法
CN102881605B (zh) 用于制造半导体封装的方法
KR100923542B1 (ko) 이형재를 이용한 임베디드 반도체 패키지 장치 및 그 제조 방법
KR102235811B1 (ko) 반도체 장치, 반도체 적층모듈구조, 적층모듈구조 및 이들의 제조방법
US20060087010A1 (en) IC substrate and manufacturing method thereof and semiconductor element package thereby
CN101483970B (zh) 线路板
CN101958292B (zh) 印刷电路板、封装件及其制造方法
KR20070030700A (ko) 전자 부품 내장 기판 및 그 제조 방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant