KR20080046558A - 전자 부품 및 그 제조 방법 - Google Patents

전자 부품 및 그 제조 방법 Download PDF

Info

Publication number
KR20080046558A
KR20080046558A KR1020070109932A KR20070109932A KR20080046558A KR 20080046558 A KR20080046558 A KR 20080046558A KR 1020070109932 A KR1020070109932 A KR 1020070109932A KR 20070109932 A KR20070109932 A KR 20070109932A KR 20080046558 A KR20080046558 A KR 20080046558A
Authority
KR
South Korea
Prior art keywords
conductive material
electronic component
electronic device
wiring board
hole
Prior art date
Application number
KR1020070109932A
Other languages
English (en)
Other versions
KR101436034B1 (ko
Inventor
게이 무라야마
유이치 다구치
아키노리 시라이시
마사히로 스노하라
미츠토시 히가시
Original Assignee
신꼬오덴기 고교 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 신꼬오덴기 고교 가부시키가이샤 filed Critical 신꼬오덴기 고교 가부시키가이샤
Publication of KR20080046558A publication Critical patent/KR20080046558A/ko
Application granted granted Critical
Publication of KR101436034B1 publication Critical patent/KR101436034B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/147—Semiconductor insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5384—Conductive vias through the substrate with or without pins, e.g. buried coaxial conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5385—Assembly of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/162—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits the devices being mounted on two or more different substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4614—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16235—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a via metallisation of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00011—Not relevant to the scope of the group, the symbol of which is combined with the symbol of this group
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/146—Mixed devices
    • H01L2924/1461—MEMS
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/483—Containers
    • H01L33/486—Containers adapted for surface mounting
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0364—Conductor shape
    • H05K2201/0367—Metallic bump or raised conductor not used as solder bump
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/096—Vertically aligned vias, holes or stacked vias
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/04—Soldering or other types of metallurgic bonding
    • H05K2203/049—Wire bonding
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/07—Treatments involving liquids, e.g. plating, rinsing
    • H05K2203/0703—Plating
    • H05K2203/0733—Method for plating stud vias, i.e. massive vias formed by plating the bottom of a hole without plating on the walls
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4007—Surface contacts, e.g. bumps
    • H05K3/4015—Surface contacts, e.g. bumps using auxiliary conductive elements, e.g. pieces of metal foil, metallic spheres
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Combinations Of Printed Boards (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Abstract

전자 부품 제조 방법은 a) 반도체 기판을 관통하는 제 1 스루홀과, 제 1 스루홀에 매설되는 도전성 재료를 포함하는 복수의 배선 기판을 형성하는 공정과, b) 복수의 배선 기판 중 어느 하나의 도전성 재료 상에, 도전성 돌기부를 설치하는 공정과, c) 복수의 배선 기판을 서로 본딩하고, 각각의 배선 기판의 도전성 재료를 돌기부에 의해서 전기적으로 접속하는 공정을 포함한다.
인터포저(interposer), 솔더 범프, 캐비티(cavity)

Description

전자 부품 및 그 제조 방법{ELECTRONIC COMPONENT AND METHOD FOR MANUFACTURING THE SAME}
본 발명은 반도체 기판을 이용한 전자 부품 및 그 제조 방법에 관한 것이다.
실리콘 등의 반도체 구성 요소는, 예를 들면 세라믹 재료 또는 수지 재료를 대신하여 반도체 소자 등의 전자 소자를 실장하는데 이용되는 기판(인터포저(interposer))에 사용된다. 예를 들면, 실리콘으로 형성되며 전자 소자를 실장하는데 이용되는 인터포저는 세라믹 재료 및 수지 재료보다 열 전도성이 양호하다. 이 때문에, 실장된 전자 소자가 발열하는 경우에, 이러한 인터포저는 열 방출이 양호한 이점이 있다.
또한, 반도체 재료로 형성된 기판은 세라믹 재료 및 수지 재료와 비교하여 정밀하게 제조하기 용이하고, 미세 구조로 형성시에 이점이 있다. 이 때문에, 실리콘 등의 반도체 재료로 형성된 인터포저는, 특히 소형 전자 부품에 채용되는 경우가 있다(일본국 공개 특허 제 2000-39371호 참조).
그러나, 특히 반도체 기판으로 만들어진 인터포저를 형성하는 경우에, 실장 소자에 이용하는 복잡한 배선(도전성 재료)을 형성하고자 하면, 인터포저 제조 공정은 종래의 수지 재료로 만들어진 인터포저를 형성하는 경우보다 더 복잡해지는 문제가 발생한다.
예를 들면, 실장 소자에 이용하는 배선(도전성 재료)이 적층되는 다층 구조를 반도체 기판으로 형성하는 경우에, 배선(도전성 재료)을 형성하는 공정은 수지 재료를 이용하는 경우와 비교하면 더 복잡해진다.
상술한 바와 같이 인터포저 제조 공정이 복잡하면, 제조 비용은 증가하고, 이러한 우려와 함께, 형성될 인터포저의 배선의 신뢰도는 저하되게 된다.
구체적으로, 전자 소자의 실장을 가능하게 하거나, 전자 소자가 실장되어 있는 인터포저의 배선(도전성 재료)이 적층되는 구조를 반도체 기판을 이용하여 형성하는 경우에, 상기와 같은 실질적인 문제가 발생한다.
본 발명의 예시적인 실시예는 상술한 문제를 해결한 신규하고 유용한 전자 부품 및 그 제조 방법을 제공한다.
본 발명에 의해 이루고자 하는 구체적인 과제는, 반도체 기판으로 형성되며 다층 구조를 가지는, 신뢰성이 높은 전자 부품 및 그 제조 방법을 제공하는 것이다.
본 발명의 제 1 측면에 따르면, 상술한 문제는 a) 반도체 기판을 관통하는 제 1 스루홀과, 제 1 스루홀에 매설되는 도전성 재료를 포함하는 복수의 배선 기판을 형성하는 공정과, b) 복수의 배선 기판 중 어느 하나의 도전성 재료 상에, 도전성 돌기부를 설치하는 공정과, c) 복수의 배선 기판을 서로 본딩하고, 각각의 배선 기판의 도전성 재료를 돌기부에 의해서 전기적으로 접속하는 공정을 포함하는 전자 부품 제조 방법에 의해서 해결된다.
또한, 본 발명의 제 2 측면에 따르면, 상술한 문제는 반도체 기판을 관통하며, 도전성 재료로 충전되는 스루홀이 설치된 복수의 배선 기판과, 복수의 배선 기판 중 어느 하나의 도전성 재료 상에 설치된 전기적인 접속 부재를 포함하고, 복수의 배선 기판은 서로 본딩되고, 복수의 배선 기판의 본딩에 의해 가압되는 전기적 접속 부재에 의해서, 각각의 배선 기판의 도전성 재료는 서로 전기적으로 접속되는 전자 부품에 의해서 해결된다.
본 발명은 반도체 기판으로 형성되며, 다층 구조를 가지는 신뢰성이 높은 전자 부품 및 그 제조 방법을 제공한다.
본 발명에 따르면, 전자 부품 제조하는 방법은 a) 반도체 기판을 관통하는 제 1 스루홀과, 제 1 스루홀에 매설되는 도전성 재료를 포함하는 복수의 배선 기판을 형성하는 공정과, b) 복수의 배선 기판 중 어느 하나의 도전성 재료 상에, 도전성 돌기부를 설치하는 공정과, c) 복수의 배선 기판을 서로 본딩하고, 각각의 배선 기판의 도전성 재료를 돌기부에 의해서 전기적으로 접속하는 공정을 포함한다.
즉, 상술한 제조 방법에 따르면, 복수의 반도체 기판을 본딩하고, 복수의 반도체 기판의 스루홀에 매설된 도전성 재료를 전기적으로 상호 접속함으로써, 다층 구조를 가지는 전자 부품을 용이하게 제조할 수 있다. 따라서, 반도체 기판에 다층 구조가 형성되는 경우에 채용된 종래의 복잡한 공정이 불필요하게 되어서, 전자 부품을 간단한 제조 공정을 통해 제조할 수 있다. 결과적으로, 전자 부품 제조 비용은 절감되고, 제조될 전자 부품의 신뢰성은 향상된다.
또한, 상술한 제조 방법에 따르면, 복수의 배선 기판의 본딩은 소정의 공간(예를 들면, 배선 기판에 형성된 캐비티(cavity)) 내로의 전자 소자의 밀봉을 용이하게 한다. 예를 들면, 수지 재료로 형성된 종래의 기판의 경우에는, 산소, 습기 등의 침입을 방지하면서, 실장될 소자를 밀봉(봉입)하는 것이 곤란하다.
한편, 본 제조 방법에 따르면, 예를 들면 실리콘 등의 반도체 재료로 기판을 형성하고 복수의 기판을 본딩함으로써, 전자 소자를 용이하게 밀봉할 수 있다.
즉, 상술한 제조 방법은 1) 배선 기판의 본딩과, 2) 도전성 재료(배선, 비아 플러그 등)의 전기적인 접속과, 3) 실장될 전자 소자의 밀봉을 본질적으로 동시에 수행하는 능력으로 특징지어진다. 따라서, 전자 소자가 밀봉되며, 다층 구조를 가지는 전자 부품을 용이하게 제조할 수 있다.
이하에서는 제조 방법 및 그 제조 방법에 의해 제조된 전자 부품의 구성을 도면을 참조하여 기술한다.
예시적인 제 1 실시예
도 1a ~ 도 1j는 예시적인 제 1 실시예의 전자 부품 제조 방법 및 그 제조 방법으로 제조된 전자 부품의 구성을 나타내는 도면이다.
이하에 제공된 도면과 관련하여서, 선행 기술하였던 구성 요소에는 동일한 참조 부호가 부가되고, 그것의 반복된 설명은 생략되는 경우가 있다(이하의 실시예에서도 동일하게 적용).
우선, 도 1a에 나타낸 공정에서는, 개구부(102A)를 가지는 마스크 패턴(102)을, 예를 들면 실리콘으로 이루어진 반도체 기판(101)(예를 들면, 실리콘 웨이퍼) 상에 형성한다. 마스크 패턴(102)을, 예를 들면 막 형상 레지스트(드라이 필름 레지스트)를 본딩함으로써, 또는 액상 레지스트 도포에 의해 형성된 레지스트층을 포토리소그래피에 의한 노광 및 현상을 통해 패터닝함으로써 형성할 수 있다.
도 1b에 나타낸 공정에서는, 마스크 패턴(102)을 마스크로 하면서, 반도체 기판(101)을 패턴 에칭(RIE:Reactive Ion Etching)한다. 에칭에 의해서, 반도체 기판(101)을 관통하는 스루홀(비아홀)(101A)이 형성된다. 에칭 후에, 마스크 패턴(102)을 제거(박리)한다.
도 1c에 나타낸 공정에서는, 예를 들면 실리콘 산화막으로 이루어진 절연막(103)을, 스루홀(101A)의 내부 벽면을 포함하여 반도체 기판(101)의 표면 상에 형성한다.
도 1d에 나타낸 공정에서는, 예를 들면 Cu로 형성된 도전성 재료(비아 플러그)(104)를 스루홀(101A)에 매설한다. 도전성 재료(비아 플러그)(104)를 형성하는 경우에, 이하에 제공된 공정이 필수적으로 요구된다.
우선, 무전해 증착에 의해서, 절연막(103) 상에 시드층(급전층)을 형성하고, 시드층 상에 마스크 패턴을 형성한다. 이어서, 전해 도금에 의해서, 도전성 재료(104)를 형성한다. 마스크 패턴 및 마스크 패턴의 제거 결과로 노출되는 시드층의 잉여 영역을 제거한다. 이로써, 도 1d에 나타낸 배선 기판(100)이 형성된다.
다음 공정에서는, 배선 기판(100)의 전기적인 접속을 용이하게 하는 구조체를 배선 기판(100)에 추가적으로 설치한다.
도 1e에 나타낸 공정에서는, 전기적인 접속을 용이하게 하는 Ni-Au로 이루어진 금속층(105, 106)(Au 층과 Ni 층을 포함하며, Au 층이 외측에 위치하는 다층 구조체)을 각각의 도전성 재료(104)의 양단에 형성한다.
이 경우에, 다음 공정에서 다른 배선 기판이 본딩되는 도전성 재료(104)의 표면 상에 형성된 금속층(105)은 스루홀에서부터 돌출하지 않도록, 예를 들면 금속층(105)의 표면이 반도체 기판(101)(절연막(103))과 실질적으로 동일면을 이루도록 형성되는 것이 바람직하다.
또한, 도전성 재료(104)의 상단의 반대 측인 하단에 형성된 금속층(106)은 도전성 재료(104)로부터 도전성 재료(104)의 외측에 위치한 절연막(103)으로 연장하도록 형성되어서, 외부 접속 단자, 예를 들면 솔더 범프를 용이하게 형성할 수 있다.
또한, 예를 들면 Au로 이루어진 본딩 와이어로 형성된 돌기부(때때로, 전기적인 접속 부재 또는 범프라 함)는, 예를 들면 와이어 본딩 장치를 이용하여서 금속층(105) 상에 형성된다. 돌기부(107)는 금속층(105)에 본딩 와이어의 연속적인 접속 및 단선에 의해서 형성된다. 따라서, 돌기부(107)는 본딩된 부분으로부터 상방으로 볼록한 형상(돌기 형상)으로 형성된다.
도 1f에 나타낸 공정과 다음 공정에서는, 배선 기판(100)에 본딩되는 배선 기판이 형성된다.
도 1f에 나타낸 공정에서는, 도 1a에 나타낸 공정과 동일한 방식으로, 개구부(202A)를 가지는 마스크 패턴(202)을, 예를 들면 실리콘으로 이루어진 반도체 기판(예를 들면, 실리콘 웨이퍼)(201) 상에 형성한다. 마스크 패턴(202)을, 예를 들면 막 형상 레지스트(드라이 필름 레지스트)를 본딩함으로써, 또는 액상 레지스트 도포에 의해서 형성된 레지스트층을 포토리소그래피에 의한 노광 및 현상을 통하여 패터닝함으로써 형성할 수 있다.
도 1g에 나타낸 공정에서는, 도 1b ~ 도 1d에 나타낸 상기 공정과 동일한 방식으로, 반도체 기판(201)에 스루홀(비아홀)(201A), 절연막(203), 및 도전성 재료(204)를 형성한다. 도면에 나타낸 스루홀(201A), 절연막(203), 및 도전성 재료(204)를 도 1b ~ 도 1d에 나타낸 공정의 스루홀(101A), 절연막(103), 및 도전성 재료(104)와 동일한 방식으로 형성할 수 있다. 이로써, 도면에 나타낸 배선 기판(200)을 형성할 수 있다.
도면에 나타낸 경우와 같이, 다음 공정에서 돌기부(107)에 접속되는 측(즉, 도면에서의 하단)의 도전성 재료(204)를 소정의 양(높이(H))으로 스루홀(201A) 내에 오목해지도록 형성하는 것이 바람직하다. 그 이유는 배선 기판(100)과 배선 기판(200)을 서로 본딩하는 경우에, 돌기부(107)가 존재하는(가압되는) 공간의 확보 가 보장되기 때문이다.
이어서, 도 1h에 나타낸 공정에서는, 전기적 접속을 용이하게 하기 위해서, Ni-Au로 형성된 금속층(205, 206)(Au 층과 Ni 층을 포함하고, Au 층이 외측에 위치되는 다층 구조체)을 도전성 재료(204)의 양단에 형성한다.
이 경우에는, 다음 공정에서 다른 배선 기판이 본딩되는 측(도면에서의 하단)의 도전성 재료(204)에 설치된 금속층(206)을 소정의 양으로 스루홀 내의 오목해진 위치에 형성한다. 또한, 도전성 재료(204)의 하단의 반대 측인 상단에 형성된 금속층(205)을 도전성 재료(204)로부터 도전성 재료(204)의 외측에 위치한 절연막(203)으로 연장하도록 형성하여서, 외부 접속 단자, 예를 들면 솔더 범프의 형성을 용이하게 할 수 있다.
도 1i에 나타낸 공정에서는, 돌기부(107)를 금속층(206)에 대응하게 위치시킨 후에, 배선 기판(100)과 배선 기판(200)을 가압(압축) 및 가열에 의해서 함께 본딩한다.
예를 들면, 절연막(103, 203)이 실리콘 산화막으로 이루어진 경우에, 가압 및 가열에 의해서, 이들 막을 양호한 접착력으로 함께 본딩할 수 있다. 선택적으로, 막의 본딩 면의 절연막(103, 203)을 제거하여 실리콘을 노출시키면서, 절연막(103, 203)을 함께 본딩할 수도 있다. 이 경우에도, 두 개의 배선 기판을 가압 및 가열에 의해 양호한 접착력으로 함께 본딩할 수 있다. 또한, 배선 기판(100)과 배선 기판(200) 중 어느 하나의 절연막을 제거하여서, 실리콘과 실리콘 산화막을 접촉시킬 수도 있고, 이것을 양극 본딩(anodic bonding)에 의해서 함께 본딩할 수 도 있다.
이 공정에서, 도전성 재료(104)(금속층(105))와 도전성 재료(204)(금속층(206)) 사이에 샌드위치된 돌기부(전기적인 접속 부재)(107)는 가압 및 가열에 의해 평탄되어서, 금속층(206)에 본딩된다. 결과적으로, 도전성 재료(104)와 도전성 재료(204)는 돌기부(107)를 통해서 전기적으로 함께 접속된다.
상술한 바와 같이, 도 1j에 나타낸 전자 부품(400)이 제조될 수 있다. 도전성 재료(104)가 반도체 기판(101)을 관통하는 스루홀에 매설되는 구조를 가지는 배선 기판(100)이 도전성 재료(204)가 반도체 기판(201)을 관통하는 스루홀에 매설되는 구조를 가지는 배선 기판(200)에 접합되도록, 도 1j에 나타낸 전자 부품(400)을 구성한다. 상기 본딩에 의해 가압되는 돌기부(전기적인 접속부)(107)에 의해서, 도전성 재료(비아 플러그)(104)와 도전성 재료(비아 플러그)(204)는 서로 전기적으로 접속된다.
예를 들면, 금속층(205) 상에 다양한 전자 소자(예를 들면, 반도체 소자 등)가 실장되고, 금속층(106)은 솔더 범프를 이용하여서 마더 보드 등의 접속 대상에 전기적으로 접속될 수 있다. 즉, 전자 부품(400)은 반도체 기판을 이용하여 형성되며, 다층 구조를 가지는 인터포저로서 이용될 수 있다.
전자 부품 제조 방법에 따르면, 복수의 반도체 기판(실리콘 기판)(101, 201)은 함께 본딩되고, 각각의 배선 기판(100, 200)에 형성된 도전성 재료(104, 204)는 돌기부(107)에 의해 전기적으로 함께 접속되어서, 다층 구조를 가지는 전자 부품이 용이하게 제조될 수 있다.
구체적으로, 종래의 방법과 비교하면, 공정과 관련하여 다층 구조를 형성하는 방법이 간단하다. 따라서, 전자 부품 제조 비용을 절감할 수 있다. 또한, 제조 공정이 간단하기 때문에, 제조된 전자 부품의 신뢰성은 향상된다.
또한, 반도체 재료(예를 들면, 실리콘)는 세라믹 재료 또는 수지 재료와 비교하여 열 전도성이 양호하기 때문에, 실장된 전자 소자가 발열하는 경우에, 반도체 재료는 열 방출이 양호한 이점을 가진다. 즉, 반도체 재료는 발열량이 큰 고성능 전자 소자가 실장되는 경우에 접합하다.
반도체 기판으로 형성된 기판의 특성에 따르면, 세라믹 재료 또는 수지 재료보다 기판을 정밀하게 제조하는 것이 용이하며, 미세 구조를 형성하는 것이 용이하다. 구체적으로, 기판은 소형의 고성능 전자 소자가 실장되는 경우에 적합하다.
본 발명의 제조 방법에 따르면, 복수의 배선 기판을 본딩함으로써, 소정의 공간(예를 들면, 배선 기판에 형성된 오목부)에의 전자 소자의 밀봉이 용이하다. 이하에서는 소정의 공간에 전자 소자를 밀봉하는 실시예를 기술한다.
예시적인 제 2 실시예
우선, 도 2a에 나타낸 공정에서는, 개구부(302A, 302B)를 가지는 마스크 패턴(302)을, 예를 들면 실리콘으로 이루어진 반도체 기판(예를 들면, 실리콘 웨이퍼)(301) 상에 형성한다. 마스크 패턴(302)을, 예를 들면 막 형상 레지스트(드라이 필름 레지스트)를 본딩함으로써, 또는 액상 레지스트 도포에 의해 형성된 레지스트층을 포토리소그래피에 의한 노광 및 현상을 통하여 패터닝함으로써 형성할 수 있다.
도 2b에 나타낸 공정에서는, 마스크 패턴(302)을 마스크로 하면서, 반도체 기판(301)을 패턴 에칭(RIE)한다. 에칭에 의해서, 반도체 기판(301)을 관통하는 스루홀(비아홀)(301A, 301B)을 형성한다. 또한, 스루홀(301B)은 소자를 실장하기 위한 스루홀이며, 이것은 다음 공정에서 실장된 전자 소자와 접속되는 비아 플러그를 형성하는데 이용된다.
도 2c에 나타낸 공정에서는, 마스크 패턴(302)의 제거(박리) 후에, 새로운 마스크 패턴(303)을 반도체 기판(301) 상에 형성한다. 마스크 패턴(303)은 마스크 패턴(302)이 형성되는 방식과 동일하게 형성될 수 있다. 또한, 마스크 패턴(303)에는 개구부(303A, 303B)가 설치되도록 형성된다. 개구부(303B)는 다음 공정에서 형성되며 전자 소자가 실장되는 오목부(캐비티)에 대응한다.
이어서, 도 2d에 나타낸 공정에서는, 마스크 패턴(303)을 마스크로 하면서, 반도체 기판(301)을 패턴 에칭(RIE)한다. 소정의 깊이의 오목부(캐비티)(301C)가 반도체 기판(301)에 형성된다. 스루홀(301B)은 오목부(301C)의 하부(반도체 기판(301))를 관통한다. 상기 에칭 후에, 마스크 패턴(303)을 박리한다.
이어서, 도 2e에 나타낸 공정에서는, (예를 들면, 실리콘 산화막으로)형성된 절연막(304)을 오목부(301C)의 내부 벽면을 포함하여 반도체 기판(301)의 표면 상에 형성한다.
이어서, 도 2f에 나타낸 공정에서는, 예를 들면 Cu로 이루어진 도전성 재료(305)를 스루홀(301A)에 매설하고, 예를 들면 Cu로 이루어진 도전성 재료(306)를 스루홀(301B)에 매설한다. 도전성 재료(비아 플러그)(305, 306)는 다음과 같이 형 성된다.
우선, 무전해 도금에 의해서, 절연막(304) 상에 시드층(급전층)을 형성하고, 시드층 상에 마스크 패턴을 형성한다. 이어서, 전해 도금에 의해서, 도전성 재료(비아 플러그)(305, 306)를 형성한다. 또한, 마스크 패턴과 마스크 패턴의 제거 결과로 노출된 시드층의 잉여 영역을 제거한다. 이로써, 도 2f에 나타낸 배선 기판(300)을 형성할 수 있다.
다음 공정에서는, 배선 기판(300)의 전기적인 접속을 용이하게 하는 구조를 배선 기판(300)에 추가적으로 설치하고, 전자 소자를 더 실장한다.
도 2g에 나타낸 공정에서는, 전기적인 접속을 용이하게 하기 위해서, Ni-Au로 이루어진 금속층(307, 308)(Au 층과 Ni 층을 포함하며, Au 층이 외측에 위치하는 다층 구조체)을 도전성 재료(305)의 양단에 형성한다.
이 경우에는, 다음 공정에서 다른 배선 기판이 본딩되는 측(도면에서의 상단)의 도전성 재료(305) 상에 형성된 금속층(307)을 스루홀에서 돌출하지 않도록 형성한다. 예를 들면, 금속층(307)의 표면은 반도체 기판(301)의 표면(절연막(304))과 실질적으로 동일면을 이루는 것이 바람직하다.
또한, 도전성 재료(305)의 상단의 반대 측인 하단에 형성된 금속층(308)은 도전성 재료(305)로부터 도전성 재료(305)의 외측에 위치한 절연막(304)으로 연장하도록 형성되어서, 솔더 범프 등의 외부 접속 단자의 형성을 용이하게 할 수 있다. 또한, 도전성 재료(305)의 하단의 경우와 마찬가지로, 도전성 재료(306)의 하단에도 금속층(309)이 형성된다.
이어서, 와이어 본딩 장치를 이용하여서, 본딩 와이어(Au)로 형성된 돌기부(때때로, 전기적인 접속 부재 또는 범프라 함)(310, 311)를 금속층(307)과 도전성 재료(306) 상에 형성한다. 예시적인 제 1 실시예의 돌기부(107)의 경우와 같이, 본딩 와이어의 연속적인 접속 및 단선에 의해 돌기부(310, 311)를 형성한다.
이어서, 도 2i에 나타낸 공정에서는, 전자 소자(예를 들면, 반도체 소자)(312)을 오목부(캐비티)(301C)에 실장한다. 전자 소자(312)를 돌기부(311)를 통해서 도전성 재료(306)에 전기적으로 접속한다.
도 2j에 나타낸 공정에서는, 돌기부(310)와 금속층(206)이 서로 대응하도록, 예시적인 제 1 실시예의 도 1h에 나타낸 배선 기판(200)과 배선 기판(300)을 위치시키고, 배선 기판을 가압(압축) 및 가열에 의해서 함께 본딩한다.
절연막(304, 203)을 실리콘 산화막으로 형성하는 경우에는, 이들 막을 가압 및 가열에 의해서 양호한 접착력으로 서로 본딩할 수 있다. 또한, 배선 기판(300)과 배선 기판(200)을, 그 본딩 영역의 절연막(304, 203)을 제거하여 실리콘이 노출된 상태로 서로 본딩할 수도 있다. 이 경우에도, 두 개의 배선 기판을 가압 및 가열에 의해서 양호한 접착력으로 함께 본딩할 수 있다. 또한, 배선 기판(300)과 배선 기판(200) 중 어느 하나의 절연막을 제거하여서, 실리콘과 실리콘 산화막을 접촉시킬 수도 있고, 이들을 양극 본딩에 의해서 함께 본딩할 수도 있다.
이 공정에서, 도전성 재료(305)(금속층(307))와 도전성 재료(204)(금속층(206)) 사이에 위치한 돌기부(전기적인 접속 부재)(310)는 가압 및 가열되어서, 평탄화되어 금속층(206)에 접속된다. 결과적으로, 도전성 재료(305)와 도전성 재 료(204)는 돌기부(310)를 통해서 전기적으로 함께 접속된다.
또한, 이 공정에서는, 배선 기판(300)(반도체 기판(301))과 배선 기판(200)(반도체 기판(201))을 함께 본딩한 결과로서, 반도체 기판(301)의 오목부(301C)에 실장된 전자 소자(312)가 오목부(301C)에 밀봉(봉입)된다.
이로써, 도 2k에 나타낸 전자 부품(500)이 제조될 수 있다. 도전성 재료(305)가 반도체 기판(301)을 관통하는 스루홀에 매설되는 구조를 가지는 배선 기판(300)이 도전성 재료(204)가 반도체 기판(201)을 관통하는 스루홀에 매설되는 구조를 가지는 배선 기판(200)에 본딩되도록, 도 2k에 나타낸 전자 부품(500)이 구성된다. 또한, 상기 본딩에 의해 가압되는 돌기부(전기적인 접속 부재)(310)에 의해서, 전자 부품은 도전성 재료(비아 플러그)(305)와 도전성 재료(비아 플러그)(204)가 함께 전기적으로 접속되는 구조를 가진다.
본 실시예의 전자 부품(500)은 전자 소자(312)가 배선 기판(300)의 오목부(301C)에 밀봉되는 것을 특징으로 한다.
상술한 제조 방법에 따르면, 예시적인 제 1 실시예에서 기술된 것과 동일한 특징 및 이점 이외에, 상기 전자 부품 제조 방법은 복수의 배선 기판의 본딩에 의해서 소정의 공간(예를 들면, 배선 기판에 형성된 오목부)에의 전자 소자의 밀봉을 용이하게 한다.
즉, 도 2j에 나타낸 공정에서, 제조 방법은 1) 배선 기판(300)과 배선 기판(200)(반도체 기판(301)과 반도체 기판(201))의 본딩과, 2) 각각의 배선 기판(300, 200)의 도전성 재료(305, 204)의 전기적인 접속과, 3) 실장될 전자 소 자(312)의 밀봉을 실질적으로 동시에 수행하는 특징이 있다.
따라서, 전자 소자가 밀봉되며, 다층 구조를 가지는 전자 부품을 용이하게 제조할 수 있다.
예를 들면, 종래의 수지 재료로 이루어진 기판의 경우에는, 산소 또는 습기의 침입을 피하면서, 실장될 소자를 밀봉(봉입)하는 것이 곤란했다.
한편, 상술한 제조 방법에 따르면, 밀봉 방식에 있어 바람직하게 이용되는 전자 소자의 밀봉이 반도체 재료(예를 들면, 실리콘)를 이용하여서 용이해질 수 있다. 그리고, 전자 소자는 MEMS(Micro Electro Mechanical Systems) 소자 및 광학적 기능 소자(발광 소자 또는 수광 소자)로 대표되어 진다.
또한, 예를 들면 본 실시예의 제조 방법(또는 전자 부품)을 다음과 같이 변경 및 대체할 수 있다.
예시적인 제 3 실시예
도 3은 예시적인 제 3 실시예의 전자 부품(500A)을 나타내는 도면이다. 도 3을 참조하면, 본 실시예의 전자 부품(500A)은 다음과 같은 점에서 예시적인 제 2 실시예의 전자 부품(500)과 상이하다.
우선, 본 실시예에서는, 반도체 기판(201)을 관통하는 개구부(501)가 반도체 기판(201)(배선 기판(200))에 형성된다.
예를 들면, 전자 소자(312)가 광학적 기능 소자인 경우에, 개구부(501)는 광학적 기능 소자(전자 소자(312))에의 광의 입력과, 광학적 기능 소자로부터의 광의 출력을 허용하는 개구부로서 기능을 한다. 즉, 전자 소자(312)가 수광 소자이면, 개구부(501)는 수광 소자에의 광의 입력을 허용하는데 이용된다. 전자 소자(312)가 발광 소자이면, 개구부(501)는 발광 소자로부터의 광의 출력을 허용하는데 이용된다.
예시적인 제 1 실시예의 도 1f ~ 도 1g에 나타낸 공정에서는, 스루홀(201A)의 형성과 동시에 개구부(501)를 형성하는 것이 요구된다. 전자 소자(312)를 밀봉하기 위해서, 각각의 개구부(501)에는 광학적으로 투명한 커버가 설치될 수도 있다.
본 실시예의 전자 부품(500A)에서, 전자 소자(502)는 오목부(301C)를 향하는 배선 기판(200)(반도체 기판(201))의 표면의 반대 측 표면 상에 실장되고, 배선 기판(200)은 오목부(301C)가 형성된 배선 기판(300)에 본딩된다.
상술한 바와 같이, 본 발명의 전자 부품은 밀봉될 전자 소자뿐만 아니라, 다양한 다른 전자 소자를 실장할 수 있다. 예를 들면, 전자 소자(312)가 MEMS 소자이면, MEMS 소자의 구동 소자는 전자 소자(502)의 경우와 같이 실장될 수 있다.
예시적인 제 4 실시예
도 4는 예시적인 제 4 실시예의 전자 부품(500B)을 나타내는 도면이다. 도 4를 참조하면, 본 실시예의 전자 부품(500B)은 다음과 같은 점에서 예시적인 제 3 실시예의 전자 부품(500A)과 상이하다.
우선, 본 실시예에서는, 오목부(301C)에 실장되는 복수의 전자 소자(즉, 전자 소자(312A, 312B))가 있다. 반도체 기판(201)(배선 기판(200))을 관통하는 복수의 개구부(개구부(501A, 501B))를 전자 소자에 대응하여 형성한다. 예를 들면, 전자 소자(312A)가 발광 소자인 경우에, 개구부(501A)는 발광 소자로부터 광을 출력하는데 이용된다. 또한, 전자 소자(312B)가 수광 소자인 경우에, 개구부(501B)는 수광 소자에 광을 입력하는데 이용된다. 상술한 바와 같이, 발광 소자 및 수광 소자 등의 복수의 전자 소자는 전자 부품 위에도 실장될 수 있다. 또한, 실장될 발광 소자가 복수개 있는 경우, 복수의 개구부를 배선 기판 내의 소자에 대응하여 형성할 수도 있다.
상술한 전자 소자(502) 이외에, 본 실시예의 전자 부품(500B)에는 전자 소자(503)가 설치된다. 상술한 바와 같이, 배선 기판(200)에 실장되는 전자 소자의 수는 한 개로 제한되지 않고, 복수일 수도 있다.
예시적인 제 5 실시예
도 5는 예시적인 제 5 실시예의 전자 부품(500C)을 나타내는 도면이다. 도 5를 참조하면, 본 실시예의 전자 부품(500C)은 다음과 같은 점에서 예시적인 제 3 실시예의 전자 부품(500A)과 상이하다.
본 실시예의 전자 부품(500C)은 상이한 농도 또는 전도성 타입(conductivity type)(504)의 복수의 도펀트(dopant) 확산 영역을 가지는 장치(예를 들면, 제너 다이오드)가 반도체 기판(201)(배선 기판(200))에 제조되는 것을 특징으로 한다.
즉, 본 실시예의 전자 부품(500C)은 전자 소자가 실장되는 반도체 기판을 구성하는 반도체 재료(실리콘)를 이용하여서, 소정의 장치(다이오드 등)를 제조할 수 있는 특징이 있다. 이 장치는 반도체 기판에 실장될 전자 소자와 접속되어서 사용된다.
따라서, 본 실시예의 전자 부품(500C)에서, 표면 실장될 소자의 수는 줄어든다. 구체적으로, 본 실시예는 전자 부품의 소형화 및 경량화를 가능하게 한다.
본 실시예에서, 함께 본딩되는 반도체 기판의 수는 두 개로 제한되지 않는다. 다층의 전자 부품은 세 개 이상의 반도체 기판을 본딩하여서 구성될 수도 있다. 또한, 상기 제조 방법에 이용된 반도체 기판(또는, 전자 부품)은 실리콘 기판으로 제한되지 않고, 다른 반도체 기판(예를 들면, SiGe 등)이 이용될 수도 있다.
본 발명에 따르면, 반도체 기판을 이용하여 형성되며 다층 구조를 가지는 신뢰성이 높은 전자 부품 및 그 제조 방법을 제공하는 것이 가능하다.
본 발명의 예시적인 실시예와 함께 기술하였지만, 당업자에게는 본 발명에서 벗어나지 않고 다양한 변경 및 변형이 이루어질 수 있다는 것이 자명하다. 따라서, 본 발명의 본래의 사상과 범주 내에서의 모든 변경 및 변형은 첨부된 특허청구범위 내에 포함된다.
도 1a는 예시적인 제 1 실시예의 전자 부품 제조 방법을 나타낸 도면(부분 1).
도 1b는 예시적인 제 1 실시예의 전자 부품 제조 방법을 나타낸 도면(부분 2).
도 1c는 예시적인 제 1 실시예의 전자 부품 제조 방법을 나타낸 도면(부분 3).
도 1d는 예시적인 제 1 실시예의 전자 부품 제조 방법을 나타낸 도면(부분 4).
도 1e는 예시적인 제 1 실시예의 전자 부품 제조 방법을 나타낸 도면(부분 5).
도 1f는 예시적인 제 1 실시예의 전자 부품 제조 방법을 나타낸 도면(부분 6).
도 1g는 예시적인 제 1 실시예의 전자 부품 제조 방법을 나타낸 도면(부분 7).
도 1h는 예시적인 제 1 실시예의 전자 부품 제조 방법을 나타낸 도면(부분 8).
도 1i는 예시적인 제 1 실시예의 전자 부품 제조 방법을 나타낸 도면(부분 9).
도 1j는 예시적인 제 1 실시예의 전자 부품 제조 방법을 나타낸 도면(부분 10).
도 2a는 예시적인 제 2 실시예의 전자 부품 제조 방법을 나타낸 도면(부분 1).
도 2b는 예시적인 제 2 실시예의 전자 부품 제조 방법을 나타낸 도면(부분 2).
도 2c는 예시적인 제 2 실시예의 전자 부품 제조 방법을 나타낸 도면(부분 3).
도 2d는 예시적인 제 2 실시예의 전자 부품 제조 방법을 나타낸 도면(부분 4).
도 2e는 예시적인 제 2 실시예의 전자 부품 제조 방법을 나타낸 도면(부분 5).
도 2f는 예시적인 제 2 실시예의 전자 부품 제조 방법을 나타낸 도면(부분 6).
도 2g는 예시적인 제 2 실시예의 전자 부품 제조 방법을 나타낸 도면(부분 7).
도 2h는 예시적인 제 2 실시예의 전자 부품 제조 방법을 나타낸 도면(부분 8).
도 2i는 예시적인 제 2 실시예의 전자 부품 제조 방법을 나타낸 도면(부분 9).
도 2j는 예시적인 제 2 실시예의 전자 부품 제조 방법을 나타낸 도면(부분 10).
도 2k는 예시적인 제 2 실시예의 전자 부품 제조 방법을 나타낸 도면(부분 11).
도 3은 예시적인 제 3 실시예의 전자 부품 제조 방법을 나타낸 도면.
도 4는 예시적인 제 4 실시예의 전자 부품 제조 방법을 나타낸 도면.
도 5는 예시적인 제 5 실시예의 전자 부품 제조 방법을 나타낸 도면.
* 도면의 주요 부분에 대한 부호의 설명*
100, 200, 300 : 배선 기판
101, 201, 301 : 반도체 기판
101A, 201A, 301A, 301B : 스루홀
102, 202, 302, 303 : 마스크 패턴
102A, 202A, 302A, 302B, 303A, 303B : 개구부
103, 203, 304 : 절연막
104, 204, 305, 306 : 도전성 재료(비아 플러그)
105, 106, 205, 206, 307, 308, 309 : 금속층
107, 310, 311 : 돌기부
400 , 500, 500A, 500B, 500C : 전자 부품
312, 312A, 312B, 502, 503 : 전자 부품
301C : 오목부(캐비티)
501, 501A, 501B : 개구부
H : 높이

Claims (10)

  1. a) 반도체 기판을 관통하는 제 1 스루홀과, 상기 제 1 스루홀에 매설되는 도전성 재료를 포함하는 복수의 배선 기판을 형성하는 공정과,
    b) 상기 복수의 배선 기판 중 어느 하나의 상기 도전성 재료 상에, 도전성 돌기부를 설치하는 공정과,
    c) 상기 복수의 배선 기판을 서로 본딩하고, 상기 각각의 배선 기판의 상기 도전성 재료를 상기 돌기부에 의해서 전기적으로 접속하는 공정을 포함하는 것을 특징으로 하는 전자 부품 제조 방법.
  2. 제 1 항에 있어서,
    상기 돌기부는 본딩 와이어로 형성되는 것을 특징으로 하는 전자 부품 제조 방법.
  3. 제 2 항에 있어서,
    상기 공정 c)에서, 상기 돌기부는 상기 각각의 배선 기판의 상기 도전성 재료가 서로 전기적으로 접속되도록 가압되는 것을 특징으로 하는 전자 부품 제조 방법.
  4. 제 1 항에 있어서,
    d) 상기 복수의 반도체 기판 중 어느 하나에, 전자 소자를 실장하기 위한 오목부를 형성하는 공정과,
    e) 상기 오목부에 상기 전자 소자를 실장하는 공정을 더 포함하고,
    상기 공정 c)에서, 상기 전자 소자는 상기 복수의 반도체 기판이 함께 본딩된 결과로, 상기 오목부에 밀봉되는 것을 특징으로 하는 전자 부품 제조 방법.
  5. 제 4 항에 있어서,
    상기 공정 a)에서, 소자를 실장하기 위한 제 2 스루홀이 상기 제 1 스루홀과 함께 상기 오목부의 하부에 형성되며, 상기 제 2 스루홀에 상기 도전성 재료가 매설되고,
    상기 전자 소자는 상기 제 2 스루홀에 매설된 상기 도전성 재료에 접속되어, 상기 전자 소자가 실장되는 것을 특징으로 하는 전자 부품 제조 방법.
  6. 제 4 항에 있어서,
    상기 전자 소자는 광학적 기능 소자이고,
    상기 공정 a)에서, 상기 광학적 기능 소자에/로부터 광을 입력/출력하는데 이용된 개구부는 상기 복수의 반도체 기판 중 어느 하나에 형성되는 것을 특징으로 하는 전자 부품 제조 방법.
  7. 반도체 기판을 관통하며, 도전성 재료로 충전되는 스루홀이 설치된 복수의 배선 기판과,
    상기 복수의 배선 기판 중 어느 하나의 상기 도전성 재료 상에 설치된 전기적인 접속 부재를 포함하고,
    상기 복수의 배선 기판은 서로 본딩되고,
    상기 각각의 배선 기판의 도전성 재료는 상기 복수의 배선 기판의 본딩에 의해 가압되는 상기 전기적인 접속 부재에 의해서, 서로 전기적으로 접속되는 것을 특징으로 하는 전자 부품.
  8. 제 7 항에 있어서,
    상기 복수의 반도체 기판 중 어느 하나에 형성된 오목부에는 전자 소자가 실장되고,
    상기 전자 소자는 상기 복수의 반도체 기판을 본딩함으로써, 상기 오목부에 밀봉되는 것을 특징으로 하는 전자 부품.
  9. 제 8 항에 있어서,
    상기 전자 소자는 광학적 기능 소자이고,
    상기 광학적 기능 소자에/로부터의 광의 입력/출력에 이용된 개구부는 상기 복수의 배선 기판 중 어느 하나에 형성되는 것을 특징으로 하는 전자 부품.
  10. 제 8 항에 있어서,
    상기 오목부를 향하는 배선 기판 표면의 반대측 표면에는 다른 전자 소자가 실장되고, 상기 배선 기판은 내부에 상기 오목부가 형성되어 있는 배선 기판에 본딩되는 것을 특징으로 하는 전자 부품.
KR1020070109932A 2006-11-22 2007-10-31 전자 부품 및 그 제조 방법 KR101436034B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2006-00316202 2006-11-22
JP2006316202A JP5064768B2 (ja) 2006-11-22 2006-11-22 電子部品および電子部品の製造方法

Publications (2)

Publication Number Publication Date
KR20080046558A true KR20080046558A (ko) 2008-05-27
KR101436034B1 KR101436034B1 (ko) 2014-09-01

Family

ID=39185720

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070109932A KR101436034B1 (ko) 2006-11-22 2007-10-31 전자 부품 및 그 제조 방법

Country Status (5)

Country Link
US (1) US7894201B2 (ko)
EP (1) EP1926136B1 (ko)
JP (1) JP5064768B2 (ko)
KR (1) KR101436034B1 (ko)
TW (1) TWI442529B (ko)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8072079B2 (en) * 2008-03-27 2011-12-06 Stats Chippac, Ltd. Through hole vias at saw streets including protrusions or recesses for interconnection
US11302617B2 (en) * 2008-09-06 2022-04-12 Broadpak Corporation Scalable semiconductor interposer integration
WO2010056210A1 (en) * 2008-11-17 2010-05-20 Advanpack Solutions Private Limited Semiconductor substrate, package and device and manufacturing methods thereof
JP5367616B2 (ja) * 2009-02-23 2013-12-11 新光電気工業株式会社 配線基板及びその製造方法
JP5568169B2 (ja) * 2009-02-23 2014-08-06 新光電気工業株式会社 配線基板及びその製造方法
US8804368B2 (en) * 2009-04-30 2014-08-12 Sony Corporation Downward-facing optical component module
US8796850B2 (en) * 2009-09-01 2014-08-05 Tohoku University Wiring connection method and functional device
US20110175218A1 (en) * 2010-01-18 2011-07-21 Shiann-Ming Liou Package assembly having a semiconductor substrate
US20110186960A1 (en) * 2010-02-03 2011-08-04 Albert Wu Techniques and configurations for recessed semiconductor substrates
US8847376B2 (en) 2010-07-23 2014-09-30 Tessera, Inc. Microelectronic elements with post-assembly planarization
JP2012049298A (ja) * 2010-08-26 2012-03-08 Tohoku Univ 多孔質金属を電気的接続に用いたデバイス、及び配線接続方法
US9029689B2 (en) * 2010-12-23 2015-05-12 Sunpower Corporation Method for connecting solar cells
DE102012107668A1 (de) 2012-08-21 2014-03-20 Epcos Ag Bauelementanordnung
WO2015136998A1 (ja) * 2014-03-10 2015-09-17 三菱重工業株式会社 マルチチップモジュール、オンボードコンピュータ、センサインターフェース基板、及びマルチチップモジュール製造方法
US9481572B2 (en) 2014-07-17 2016-11-01 Texas Instruments Incorporated Optical electronic device and method of fabrication
FR3042064B1 (fr) * 2015-10-05 2019-06-14 Commissariat A L'energie Atomique Et Aux Energies Alternatives Dispositif pour connecter au moins un nano-objet associe a une puce permettant une connexion a au moins un systeme electrique externe et son procede de realisation
WO2017147129A1 (en) 2016-02-24 2017-08-31 Murata Manufacturing Co., Ltd. Substrate-embedded transformer with improved isolation
US11355427B2 (en) * 2016-07-01 2022-06-07 Intel Corporation Device, method and system for providing recessed interconnect structures of a substrate
EP3483921A1 (en) * 2017-11-11 2019-05-15 AT & S Austria Technologie & Systemtechnik Aktiengesellschaft Embedding known-good component in known-good cavity of known-good component carrier material with pre-formed electric connection structure

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5061987A (en) * 1990-01-09 1991-10-29 Northrop Corporation Silicon substrate multichip assembly
JP2940269B2 (ja) 1990-12-26 1999-08-25 日本電気株式会社 集積回路素子の接続方法
JP3994531B2 (ja) * 1998-07-21 2007-10-24 株式会社デンソー 半導体圧力センサの製造方法
JP2001135785A (ja) * 1999-11-08 2001-05-18 Seiko Epson Corp 半導体チップ、マルチチップパッケージ、半導体装置、および電子機器、並びにこれらの製造方法
DE10163799B4 (de) * 2000-12-28 2006-11-23 Matsushita Electric Works, Ltd., Kadoma Halbleiterchip-Aufbausubstrat und Verfahren zum Herstellen eines solchen Aufbausubstrates
JP2002290030A (ja) * 2001-03-23 2002-10-04 Ngk Spark Plug Co Ltd 配線基板
US6873529B2 (en) * 2002-02-26 2005-03-29 Kyocera Corporation High frequency module
US7485489B2 (en) * 2002-06-19 2009-02-03 Bjoersell Sten Electronics circuit manufacture
JP3908147B2 (ja) * 2002-10-28 2007-04-25 シャープ株式会社 積層型半導体装置及びその製造方法
US7361593B2 (en) * 2002-12-17 2008-04-22 Finisar Corporation Methods of forming vias in multilayer substrates
JP2004273690A (ja) * 2003-03-07 2004-09-30 Stanley Electric Co Ltd 極小光源用ｌｅｄ素子およびその製造方法
JP2004363351A (ja) * 2003-06-05 2004-12-24 Mitsubishi Electric Corp 積層型の半導体装置
JP4312631B2 (ja) * 2004-03-03 2009-08-12 三菱電機株式会社 ウエハレベルパッケージ構造体とその製造方法、及びそのウエハレベルパッケージ構造体から分割された素子
JP4354398B2 (ja) * 2004-12-27 2009-10-28 三菱重工業株式会社 半導体装置及びその製造方法
US7262622B2 (en) * 2005-03-24 2007-08-28 Memsic, Inc. Wafer-level package for integrated circuits
JP2006316202A (ja) 2005-05-13 2006-11-24 Takashi Sawaguchi 末端ビニリデン基を有する末端反応性オリゴマー

Also Published As

Publication number Publication date
US7894201B2 (en) 2011-02-22
TWI442529B (zh) 2014-06-21
EP1926136A3 (en) 2008-10-29
US20080117607A1 (en) 2008-05-22
TW200828545A (en) 2008-07-01
KR101436034B1 (ko) 2014-09-01
EP1926136A2 (en) 2008-05-28
JP5064768B2 (ja) 2012-10-31
JP2008130934A (ja) 2008-06-05
EP1926136B1 (en) 2017-01-11

Similar Documents

Publication Publication Date Title
KR20080046558A (ko) 전자 부품 및 그 제조 방법
TWI662670B (zh) 電子元件封裝體及其製造方法
KR101484786B1 (ko) 집적회로 패키지 내장 인쇄회로기판 및 그 제조방법
JP5106460B2 (ja) 半導体装置及びその製造方法、並びに電子装置
TWI647790B (zh) 以聚合物部件爲主的互連體
US8664764B2 (en) Semiconductor device including a core substrate and a semiconductor element
US8957520B2 (en) Microelectronic assembly comprising dielectric structures with different young modulus and having reduced mechanical stresses between the device terminals and external contacts
JP2014512695A (ja) 成形された低ｃｔｅ誘電体を有するインターポーザ
CN113745188B (zh) 内埋组件的基板结构及其制造方法
KR100907508B1 (ko) 패키지 기판 및 그 제조방법
TW201705420A (zh) 具有形成在載體上的電路結構的新２．５ｄ微電子組件和方法
KR100206866B1 (ko) 반도체 장치
US20120286416A1 (en) Semiconductor chip package assembly and method for making same
JP2009289802A (ja) 電子部品内蔵モジュール及びその製造方法
KR20110128227A (ko) 다층 프린트 기판 및 그 제조 방법
CN101510538A (zh) 元件搭载用基板及其制造方法、半导体组件及便携式设备
KR20190110901A (ko) 브릿지 기판을 포함하는 인쇄회로기판
CN114695140A (zh) 一种晶圆级封装结构及制造方法
US20040256715A1 (en) Wiring board, semiconductor device and process of fabricating wiring board
CN112188731B (zh) 内埋式元件结构及其制造方法
US20040036158A1 (en) Tab tape, method of making same and semiconductor device
KR20210125864A (ko) 매립된 솔더의 접합 구조를 구비하는 반도체 패키지
KR20170124769A (ko) 전자 소자 모듈 및 그 제조 방법
CN217883966U (zh) 包括至少两个部件的部件承载件
CN111463187B (zh) 基于系统级封装的柔性装置及其制造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
FPAY Annual fee payment

Payment date: 20170804

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20180730

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20190729

Year of fee payment: 6