KR100206866B1 - 반도체 장치 - Google Patents

반도체 장치 Download PDF

Info

Publication number
KR100206866B1
KR100206866B1 KR1019950036166A KR19950036166A KR100206866B1 KR 100206866 B1 KR100206866 B1 KR 100206866B1 KR 1019950036166 A KR1019950036166 A KR 1019950036166A KR 19950036166 A KR19950036166 A KR 19950036166A KR 100206866 B1 KR100206866 B1 KR 100206866B1
Authority
KR
South Korea
Prior art keywords
substrate
semiconductor device
bonding pad
conductive
conductive metal
Prior art date
Application number
KR1019950036166A
Other languages
English (en)
Other versions
KR970023907A (ko
Inventor
전흥섭
Original Assignee
구본준
엘지반도체주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 구본준, 엘지반도체주식회사 filed Critical 구본준
Priority to KR1019950036166A priority Critical patent/KR100206866B1/ko
Priority to JP8013488A priority patent/JP3029398B2/ja
Priority to US08/631,245 priority patent/US5731636A/en
Publication of KR970023907A publication Critical patent/KR970023907A/ko
Application granted granted Critical
Publication of KR100206866B1 publication Critical patent/KR100206866B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4007—Surface contacts, e.g. bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/1147—Manufacturing methods using a lift-off mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01087—Francium [Fr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/0781—Adhesive characteristics other than chemical being an ohmic electrical conductor
    • H01L2924/07811—Extrinsic, i.e. with electrical conductive fillers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0335—Layered conductors or foils
    • H05K2201/0347—Overplating, e.g. for reinforcing conductors or bumps; Plating over filled vias
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0364—Conductor shape
    • H05K2201/0367—Metallic bump or raised conductor not used as solder bump
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0364—Conductor shape
    • H05K2201/0373—Conductors having a fine structure, e.g. providing a plurality of contact points with a structured tool
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/04—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed mechanically, e.g. by punching
    • H05K3/046—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed mechanically, e.g. by punching by selective transfer or selective detachment of a conductive layer
    • H05K3/048—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed mechanically, e.g. by punching by selective transfer or selective detachment of a conductive layer using a lift-off resist pattern or a release layer pattern

Abstract

본 발명은 기판에 형성된 본딩 패드에 범프 상호 연결(Interconnection)이 용이하도록 본딩패드에 요철형태의 도전성 금속돌기를 설치한 반도체 장치에 관한 것이다. 본 발명의 반도체 장치는 특히, 전도성 매개체를 사용한 경우 및 사용하지 않은 경우 모두 사용할 수 있다. 아울러 본 발명의 반도체 장치는 기판의 본딩패드위에 요철형태의 도전성 금속돌기를 형성시킴에 있어서 충분한 전기적 경로가 확보되고 아울러 전기적 특성이 향상된다.

Description

반도체 장치
제1도는 종래에 사용되는 기판을 개략적으로 나타낸 단면도.
제2도는 종래의 반도체 장치에서 이방성 전도체를 범프된 칩과 기판 사이에 삽입시켜 상호 연결시키는 과정을 나타낸 단면도.
제3도는 종래의 반도체 장치에서 도전성 볼이 범프에 부착되지 않은 상태를 나타낸 단면도.
제4a도 내지 제4e도는 본 발명의 반도체 장치의 요부인 본딩패드에 돌출된 도전성 금속돌기를 형성시키는 단계를 각기 나타낸 단면도.
제5도는 도전성 매개체를 사용하지 않은 경우에 범프 상호연결을 나타낸 단면도.
제6도는 도전성 매개체를 사용한 경우에 범프 상호연결을 나타낸 단면도.
*도면의 주요부분에 대한 부호의 설명
1, 10 : 기판 2,12 : 본딩패드
3, 13 : 반도체 칩 4,24 : 범프
5 : 이방성 접착제 5a,15a : 도전성 볼
14 : 포토레지스트 16 : 도전성 금속돌기
본 발명은 반도체 장치에 관한 것으로, 특히 기판에 형성된 본딩패드와 범프의 상호연결(Interconnection)이 용이하도록 본딩패드에 돌출된 요철형태의 도전성 금속돌기를 설치한 반도체 장치에 관한 것이다.
최근, 반도체 패키지의 기술이 날로 향상되어지면서 종래의 플라스틱 패키지로부터 범프(Bump)를 사용한 베어 칩(Bear Chip) 자체를 기판에 실장하는 플립 칩(Flip Chip)기술까지 발전되고 있다. 여기서 반도체 칩의 본딩패드에 금속범프를 형성하는 공정은 널리 보급되고 있는 형편이지만 범프된 칩(Bumped Chip)을 기판에 상호 연결시키는 공정은 몇가지의 방법만을 사용하고 이는 실정이다.
우선, 일반적으로 사용되고 있는 방법에 대하여 제1도 및 제2도를 참고로 하여 설명하면 다음과 같다.
제1도는 종래의 기판을 개략적으로 나타낸 단면도이다. 제1도에서 기판(1)의 재질은 FR-4, 글라스(Glass), 세라믹(Ceramic)등이다. 그리고 상기 기판(1)의 상부에는 본딩패드(2)가 형성된다. 그리고 상기 본딩패드(2)의 재질은 전기전도도가 우수한 금속으로서 알루미늄(Al), 구리(Cu)등이 사용된다.
한편, 제2도는 이방성 전도체를 범프된 칩과 기판 사이에 삽입시켜 상호 연결시키는 과정을 나타낸 단면도이다. 제2도에 도시한 바와 같이, 범프(4)를 구비한 반도체 칩(3)과 기판(1)사이에 이방성 전도체(5)(여기서는 ACA : Anisotropic Conductive Adhesive 또는 ACF ; Anisotropic Conductive Film을 의미함)를 삽입시켜 상호 연결시키고 있다. 상기 이방성 전도체(5)는 열경화성 수지에 도전성 볼(5a)을 포함시켜 압력과 온도를 조절하여 Z-축으로만 전기전도가 가능하게 한 새로운 물질이다.
즉, 종래에는 기판(1)에 위치한 금속의 본딩패드(2)와 반도체 칩(3)에 형성된 금속의 범프(4)사이를 이방성 전도체(5)에 포함된 도전성 볼(5a)을 도전성 매개체로 전기적인 경로가 이루어지게 하는 것이다. 그런데 이와같은 기술은 전기적 경로가 제한되는 단점이 있다.
한편, 제3도를 참조하여 종래 기술의 보다 구체적인 문제점을 살펴보면 다음과 같다.
일반적으로 반도체 칩(3)에 범프(4)를 형성시키게 되면 제3도에 도시한 바와 같이 범프(4)의 표면의 편평도가 좋지않다. 그러므로 이방성 전도체(5)(제2도 참조)를 사용하여 기판(1)에 범프 본딩을 실시하게 될 때 도전성 볼(5a)의 일부가 전기전도에 기여하지 못할 경우가 있다. 이와 같이 종래의 기술을 이용할 경우 전기적 특성이 저하되고 신뢰성이 떨어지는 단점이 있었다.
따라서 본 발명의 목적은 범프의 표면의 편평도가 좋지 않은 경우에도 적용할 수 있는 반도체 장치를 제공함에 있다.
본 발명의 다른 목적은 기판의 본딩패드와 범프의 충분한 전기적 경로를 제공하고 아울러 전기적 특성을 개선시킬 수 있는 반도체 장치를 제공함에 있다.
상기 본 발명의 목적을 달성하기 위하여 범프를 구비한 반도체 칩을 기판의 본딩패드에 연결시키는 반도체 장치에 있어서, 상기 기판의 본딩패드 위에 요철 형태의 도전성 금속돌기를 형성하여 상기 범프의 편평도가 불량할 경우에도 본딩패드와 범프간의 전기적인 상호 연결이 확실하게 이루어지도록 한 것을 특징으로 하는 반도체 장치가 제공된다.
이하, 첨부도면을 참고로 하여 본 발명의 실시예를 상세히 설명한다.
제4a도 내지 제4e도는 본 발명의 일 실시례에 따른 기판 상에 본딩패드를 형성시키는 각각의 단계를 나타낸 단면도이다.
제4a도에 도시한 바와 같이, 기판(10)의 상부의 소정 부위에는 본딩패드(12)가 형성된다. 상기기판(10)은 금속패턴(도시하지 않음)이 형성된 글라스(Glass), 인쇄회로기판(PCB : Printed Circuit Board) 및 세라믹(Ceranic) 중의 어느 하나로 형성된다.
이와 같이 구성된 기판(10) 상에 제4b도에 도시한 바와 같이, 포토레지스트(PR : Photoresist)(14)를 도포(coating)하게 된다.
한편, 상기 포토레지스트(14)를 포토 마스크(Photo Mask)로 사용하여 필요한 부분만을 제4c도와 같이 노출(Exposure) 및 현상(Develop)을 하게 되면 소정의 부분이 패터닝(Patterning)할 수 있게 된다. 이와 같이 형성된 특정부위에 제4d에 도시한 바와 같이 도전성 금속(16)을 증착(Deposition)하게 된다(상기 증착은 예를 들어 Evaporation, Sputtering, Electroplating중의 어느 하나를 사용하게 된다). 그리고 상기 포토레지스트(14)를 리프트-오프(Life-Off)시키게 되면 제4e도에 도시한 바와 같이 기판(10)의 상부에 형성된 본딩패드(12)에 별도의 돌기 형태의 도전성 금속돌기(16)가 형성된다. 상기 도전성 금속돌기(16)의 높이는 통상 3㎛이상으로 형성하는 것이 바람직하다.
이제, 전술한 본 발명의 실시례에 대하여 도전성 매개체를 사용한 경우와 사용하지 않은 경우에 대하여 각기 살펴보면 다음과 같다.
제5도는 도전성 매개체를 사용하지 않은 경우에 범프 상호 연결을 나타낸 단면도이다.
제4e도에 도시한 바와 같이 제조된 도전성 금속돌기(16) 즉, 본딩패드(12)의 상부에 형성된 도전성 금속돌기(16)는 제5도에 도시한 바와 같이 반도체 칩(13)의 범프(24)와 열압착(Thermal Compression)에 의해 접착되어 전기적으로 상호 연결되게 된다. 이때, 도전성 매개체를 사용하지 않으므로 상기 도전성 금속돌기(16)가 직접 범프(24)와 열압착에 의해 접착된다.
제6도는 도전성 매개체를 사용한 경우에 범프 상호 연결을 나타낸 단면도이다.
제6도에 도시한 바와 같이 본딩패드(12)의 상부에 형성된 도전성 금속돌기(16)는 범프(24) 사이의 도전성 볼(15a)과 접속으로 찌그러들면서 전기적으로 상호 연결된다. 상기 도전성 볼(15a)은 도전성 매개체(즉, ACA/ACF를 의미함)에 함유되어 있는 것으로 도전성 금속돌기(16)와 범프(24)사이에 위치하게 된다. 그러므로 상기 도전성 볼(15a)이 지그러들면서 범프(24)와 도전성 금속돌기(16)를 전기적으로 상호 연결시키게 된다.
상기와 같이 구성된 본 발명의 반도체 장치는 본딩패드에 요철 형태의 도전성 금속돌기가 형성되어 있으므로 반도체 칩의 범프와 본딩패드를 본딩함에 있어서 범프의 편평도가 불량하더라도 도전성 금속돌기에 의해 범프와 본딩패드간의 전기적 경로를 충분히 확보함과 동시에 전기적 특성을 개선시키는 이점이 있다.

Claims (4)

  1. 범프를 구비한 반도체 칩을 기판의 본딩패드에 연결시키는 반도체 장치에 있어서, 상기 기판의 본딩패드 위에 요철 형태의 도전성 금속돌기를 형성하여 상기 범프의 편평도가 불량할 경우에도 본딩패드와 범프간의 전기적인 상호 연결이 확실하게 이루어지도록 한 것을 특징으로 하는 반도체 장치.
  2. 제1항에 있어서, 상기 도전성 금속돌기는 이방성 전도체를 사용하지 않고 본딩할 때 범프와 열압착에 의해 전기적으로 상호 연결되는 것을 특징으로 하는 반도체 장치.
  3. 제1항에 있어서, 상기 도전성 금속돌기는 이방성 전도체를 사용하여 본딩할 시 범프 사이의 도전성 볼과 접속으로 찌그러지면서 전기적으로 상호 연결되는 것을 특징으로 하는 반도체 장치.
  4. 제1항에 있어서, 상기 기판은 금속 패턴이 형성된 글라스, 인쇄회로기판, 세라믹 중의 어느 하나로 형성되는 것을 특징으로 하는 반도체 장치.
KR1019950036166A 1995-10-19 1995-10-19 반도체 장치 KR100206866B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1019950036166A KR100206866B1 (ko) 1995-10-19 1995-10-19 반도체 장치
JP8013488A JP3029398B2 (ja) 1995-10-19 1996-01-30 半導体のチップと基板間の電気的連結構造
US08/631,245 US5731636A (en) 1995-10-19 1996-04-12 Semiconductor bonding package

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950036166A KR100206866B1 (ko) 1995-10-19 1995-10-19 반도체 장치

Publications (2)

Publication Number Publication Date
KR970023907A KR970023907A (ko) 1997-05-30
KR100206866B1 true KR100206866B1 (ko) 1999-07-01

Family

ID=19430679

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950036166A KR100206866B1 (ko) 1995-10-19 1995-10-19 반도체 장치

Country Status (3)

Country Link
US (1) US5731636A (ko)
JP (1) JP3029398B2 (ko)
KR (1) KR100206866B1 (ko)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10209210A (ja) 1997-01-20 1998-08-07 Sharp Corp 半導体装置及びその製造方法並びにその検査方法
US6177729B1 (en) 1999-04-03 2001-01-23 International Business Machines Corporation Rolling ball connector
US6251694B1 (en) * 1999-05-26 2001-06-26 United Microelectronics Corp. Method of testing and packaging a semiconductor chip
US6853067B1 (en) 1999-10-12 2005-02-08 Microassembly Technologies, Inc. Microelectromechanical systems using thermocompression bonding
US6242815B1 (en) * 1999-12-07 2001-06-05 Advanced Semiconductor Engineering, Inc. Flexible substrate based ball grid array (BGA) package
US20020096421A1 (en) * 2000-11-29 2002-07-25 Cohn Michael B. MEMS device with integral packaging
WO2003010813A2 (en) * 2001-07-23 2003-02-06 Clayton Gary A Grid interposer
US20030116346A1 (en) * 2001-12-21 2003-06-26 Forster James Allam Low cost area array probe for circuits having solder-ball contacts are manufactured using a wire bonding machine
US7015590B2 (en) 2003-01-10 2006-03-21 Samsung Electronics Co., Ltd. Reinforced solder bump structure and method for forming a reinforced solder bump
US8518304B1 (en) 2003-03-31 2013-08-27 The Research Foundation Of State University Of New York Nano-structure enhancements for anisotropic conductive material and thermal interposers
FR2866753B1 (fr) * 2004-02-25 2006-06-09 Commissariat Energie Atomique Dispositif microelectronique d'interconnexion a tiges conductrices localisees
US7692521B1 (en) 2005-05-12 2010-04-06 Microassembly Technologies, Inc. High force MEMS device
US20070045647A1 (en) * 2005-09-01 2007-03-01 Wintek Corporation Display panel package
KR101485105B1 (ko) * 2008-07-15 2015-01-23 삼성전자주식회사 반도체 패키지
TWM408126U (en) * 2010-12-10 2011-07-21 Chunghwa Picture Tubes Ltd Conductive pad structure, chip package structure and active device array substrate
TWI462194B (zh) * 2011-08-25 2014-11-21 Chipmos Technologies Inc 半導體封裝結構及其製作方法
KR20130076399A (ko) * 2011-12-28 2013-07-08 삼성디스플레이 주식회사 디스플레이 장치
KR101513642B1 (ko) * 2013-08-21 2015-04-20 엘지전자 주식회사 반도체 디바이스
US20160093583A1 (en) * 2014-09-25 2016-03-31 Micron Technology, Inc. Bond pad with micro-protrusions for direct metallic bonding
CN110430687A (zh) * 2019-07-15 2019-11-08 宁波华远电子科技有限公司 一种精密对位电镀凸台的制作方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4731282A (en) * 1983-10-14 1988-03-15 Hitachi Chemical Co., Ltd. Anisotropic-electroconductive adhesive film
US4740657A (en) * 1986-02-14 1988-04-26 Hitachi, Chemical Company, Ltd Anisotropic-electroconductive adhesive composition, method for connecting circuits using the same, and connected circuit structure thus obtained
US5189507A (en) * 1986-12-17 1993-02-23 Raychem Corporation Interconnection of electronic components
JPS6420632A (en) * 1987-07-15 1989-01-24 Nitto Denko Corp Conductive substrate
US5001542A (en) * 1988-12-05 1991-03-19 Hitachi Chemical Company Composition for circuit connection, method for connection using the same, and connected structure of semiconductor chips
JPH06151507A (ja) * 1992-11-10 1994-05-31 Matsushita Electric Ind Co Ltd 回路基板上の端子電極とその形成方法及び実装体
US5598036A (en) * 1995-06-15 1997-01-28 Industrial Technology Research Institute Ball grid array having reduced mechanical stress

Also Published As

Publication number Publication date
KR970023907A (ko) 1997-05-30
JPH09129669A (ja) 1997-05-16
US5731636A (en) 1998-03-24
JP3029398B2 (ja) 2000-04-04

Similar Documents

Publication Publication Date Title
KR100206866B1 (ko) 반도체 장치
KR950012658B1 (ko) 반도체 칩 실장방법 및 기판 구조체
US6548909B2 (en) Method of interconnecting electronic components using a plurality of conductive studs
US5875100A (en) High-density mounting method and structure for electronic circuit board
US9412677B2 (en) Computer systems having an interposer including a flexible material
US6780675B2 (en) Flip-chip technique for chip assembly
KR100268608B1 (ko) 반도체장치의제조방법및반도체장치
US5780776A (en) Multilayer circuit board unit
KR20010072583A (ko) 적층화 집적 회로 패키지
KR20100050457A (ko) 핀 인터페이스를 갖는 다층의 배선 요소
KR20050018623A (ko) 컴플라이언트 전기 단자들을 갖는 장치 및 그 제조 방법들
JPH07240496A (ja) 半導体装置、その製造方法、半導体素子のテスト方法、そのテスト基板およびそのテスト基板の製造方法
JPH07503579A (ja) フリップチップ集積回路の背面接地
US9935053B2 (en) Electronic component integrated substrate
JP2001156203A (ja) 半導体チップ実装用プリント配線板
US6256207B1 (en) Chip-sized semiconductor device and process for making same
KR20040047822A (ko) 컴플라이언트 전기 단자들을 갖는 반도체 디바이스, 이반도체 디바이스를 포함하는 장치, 및 그 제조 방법들
JP2000277649A (ja) 半導体装置及びその製造方法
JP3554650B2 (ja) 回路基板
JP2785444B2 (ja) 半導体装置およびその製造方法ならびに半導体装置を用いた電子回路装置
US6960518B1 (en) Buildup substrate pad pre-solder bump manufacturing
US6492715B1 (en) Integrated semiconductor package
US7999191B2 (en) Method for making cable with a conductive bump array, and method for connecting the cable to a task object
JP4112872B2 (ja) Ｐｇａパッケージのピン表面実装方法
JPH10144728A (ja) 表面実装部品及びこれを用いたプリント配線板

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120323

Year of fee payment: 14

LAPS Lapse due to unpaid annual fee