JP4112872B2 - Ｐｇａパッケージのピン表面実装方法 - Google Patents
Ｐｇａパッケージのピン表面実装方法 Download PDFInfo
- Publication number
- JP4112872B2 JP4112872B2 JP2002037708A JP2002037708A JP4112872B2 JP 4112872 B2 JP4112872 B2 JP 4112872B2 JP 2002037708 A JP2002037708 A JP 2002037708A JP 2002037708 A JP2002037708 A JP 2002037708A JP 4112872 B2 JP4112872 B2 JP 4112872B2
- Authority
- JP
- Japan
- Prior art keywords
- pad
- pin
- solder material
- pga
- pga package
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/49105—Connecting at different heights
- H01L2224/49109—Connecting at different heights outside the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01012—Magnesium [Mg]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15312—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a pin array, e.g. PGA
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は一種の有機ＰＧＡパッケージの工程に係り、特に、一種の有機ＰＧＡパッケージのピン表面実装方法に関する。
【０００２】
【従来の技術】
機能性或いは経済性を考慮し、基板上の電子部品を交換する場合が多くあるが、基板を新たに設計しもとの基板と交換するのはコストがかかる。例えば、コンピュータ使用者はそのコンピュータをグレードアップして機能を更に強大とするか或いは更に低電圧サポートのマイクロプロセッサに交換しようとはしても、コストの増加する基板交換は希望しないものである。しかし、このような改変は、通常達成しがたく、その原因は、一般に業界で行われている電子部品のパッケージはほとんどが表面実装（ｓｕｒｆａｃｅ ｍｏｕｎｔｉｎｇ）技術或いはスルーホール実装（ｔｈｒｏｕｇｈ−ｈｏｌｅ ｍｏｕｎｔｉｎｇ）技術により電子パッケージ部品を基板にはんだ付けしているが、基板上より電子部品を抜き取ると、基板の破壊をもたらしうるためである。
【０００３】
電子部品を交換する周知の方法としては、基板上にソケット或いはアダプタを形成し、該ソケット或いはアダプタを電子部品と基板間の接続の媒体となす方法がある。この電子部品はＰＧＡの形式が利用される傾向にあり、ソケット或いはアダプタに挿入される。この状況下で、電子部品の交換は、直接ソケット或いはアダプタより抜き取り、新たな電子部品をソケット或いはアダプタに挿入すれば完成し、基板の交換を不要としている。
【０００４】
ＰＧＡパッケージは広く集積回路パッケージに応用され、ピンの配列はパッケージ底部より直角に延伸され並びに膨大な数を収容でき、それは高い入出力を有する高密度の複雑な回路の基本要求を満足する。図１及び図２は周知の典型的なＰＧＡパッケージ１００であり、ＰＧＡ基板１０１を具え、該ＰＧＡ基板１０１に凹部１０２が設けられ冷却板１０３がＰＧＡ基板１０１に連結されている。チップ１０４は冷却板１０３の凹部１０２に置かれる。導電金線１０５がＰＧＡ基板１０１とチップ１０４を接続している。ワイヤボンディングの後、凹部１０２は封止樹脂１０６で充填され金線１０５とチップ１０６を被覆し外界の腐蝕侵害より保護している。外向きに延伸されたピン１０７は基板１０１の表面上において突出し、後続の、基板１０１とソケット或いはアダプタとの電気的接続に供される。前述の構成は、別に放熱装置を冷却板１０３の背面１０９に付加して冷却効果を更に増加することができる。
【０００５】
もう一種類のＰＧＡパッケージの集積回路チップは図２に示されるようである。ＰＧＡパッケージ２００は、ソルダバンプ２０３がＰＧＡ基板２０２とチップ２０１の間に嵌設されている。該チップ２０１の下向き面は封止樹脂の機能を有する樹脂２０４で、その敏感な電子接続が保護される。外向きに延伸されたピン２０５は基板２０２の表面上の適当な区域に設けられて、チップ２０１とソケット或いはアダプタとの電気的接続に用いられる。良好な冷却効果を得るため、冷却装置が通常チップ２０１の背面２０６に接続される。このようなパッケージはフリップチップＰＧＡ（ＦＣ−ＰＧＡ）パッケージと称され、並びに既にＩＢＭ社の提出した米国パテントＮｏ．３，９２１，２８５及び米国パテントＮｏ．４，０９２，６９７に記載されている。
【０００６】
このほか、二種類のよく見られるピン付着方式（ピン１０７及び２０５の付着方式）は、スルーホール或いは表面実装によりピンを有機ＰＧＡ基板に付着させる方法で、図３、４に示されるとおりである。図３にあって、貫通型導電孔ピン嵌設方式はＰＧＡ基板３０１に応用され、該ＰＧＡ基板３０１は電気めっき金属層３０３を具えた導電スルーホール３０２（ｃｏｎｄｕｃｔｉｖｅ ｔｈｒｏｕｇｈ ｈｏｌｅ）を具え、ピン３０４を受け取り、且つソルダ材料でソルダジョイントを形成する。
【０００７】
図４は周知の技術中、非貫通型導電孔のピン嵌設構造を示す（即ちその導電孔は基板４０１を貫通していない）。そのうちＰＧＡ基板４０１は回路層４０１ａ及び有機誘電層４０１ｂを具え、並びに電気めっき金属層４０３を具えた孔４０２が設けられて、ピン４０４を受け取り、且つソルダ材料４０５がソルダジョイントを形成する。
【０００８】
図５はＰＧＡ基板５０３に用いられる表面実装方式を示し、並びにパッド５０１及び絶縁保護層５０２が有機基板５０３の表面上に形成されている。該保護層５０２はただ一部のパッド５０１を被覆し、並びに開口５０４を保留してピン５０５を受け取り及びソルダ材料５０６がソルダジョイントを形成する。
【０００９】
上述のスルーホール技術の主要な欠点は、スルーソルダリングを実行するためにスルーホール口径が通常１５ｍｉｌより大きくなければならず、このため電子部品の縮小化に不利であることである。反対に表面実装技術に関しては、ソルダジョイントの強度は開口５０４の大きさ及びソルダ高度ｈと正比例を成し、図５に示されるように、その強度はスルーホール技術のソルダジョイントよりずっと脆弱である。
【００１０】
【発明が解決しようとする課題】
このため、本発明は、このような従来の技術の問題を解決し、更に強度の高いソルダジョイントを提供し、高い信頼度、低製造コストの、ピンのＰＧＡ基板への表面実装方法を提供する。
【００１１】
本発明の主要な目的は、一種のＰＧＡ基板へのピン表面実装の工程を提供することにあり、それは特に、更に高い強度と信頼度を有して電気的にソケット或いはアダプタに電気的接続できるＰＧＡ基板上のソルダジョイントを形成できる方法であるものとする。
【００１２】
本発明の別の目的は、一種のＰＧＡ基板へのピン表面実装の工程を提供することにあり、そのうち絶縁保護層にパッドを被覆させず、且つソルダ材料を完全に保護層で囲まれた凹部内に充填させ、ピン固定後に、ソルダ材料が緊密強固にパッドを被覆固定できる方法であるものとする。
【００１３】
【課題を解決するための手段】
請求項１の発明は、ＰＧＡパッケージのピン表面実装方法において、
ａ．回路パターンがレイアウトされると共に少なくとも一つの表面に少なくとも一つの導電性のピンに接続される少なくとも一つのパッドであって、該パッドの側壁と該パッドの下表面が傾斜角θをなし、該傾斜角は９０度より小さい上記パッドが設けられた配線基板を提供するステップ、
ｂ．パターン化されて該パッドを露出させており且つパッドのいかなる部分も未被覆でパッドの周囲を囲んで一つの凹部を形成する保護層を該配線基板の表面上に形成するステップ、
ｃ．該凹部内のパッド上にピンとソルダ材料を放置するステップ、
ｄ．該ソルダ材料を溶融させる温度下で、該ピンを該パッドにソルダリングし、且つ該ソルダ材料に該パッドを被覆させるステップ、
以上のステップを具えたことを特徴とする、ＰＧＡパッケージのピン表面実装方法としている。
請求項２の発明は、請求項１に記載のＰＧＡパッケージのピン表面実装方法において、パッドの表面をバリア層で被覆することを特徴とする、ＰＧＡパッケージのピン表面実装方法としている。
請求項３の発明は、請求項２に記載のＰＧＡパッケージのピン表面実装方法において、パッドの表面のバリア層がニッケル製の接着層と金製の保護層を具えたことを特徴とする、ＰＧＡパッケージのピン表面実装方法としている。
請求項４の発明は、請求項１に記載のＰＧＡパッケージのピン表面実装方法において、ソルダ材料が合金とされ、二種類以上の金属元素を溶煉してなり、その金属元素は、鉛、錫、銀、銅、ビスマス、アンチモン、亜鉛、チタン、ニッケル、アルミニウム、マグネシウム、インジウム、ガリウムとされることを特徴とする、ＰＧＡパッケージのピン表面実装方法としている。
【００１４】
【発明の実施の形態】
本発明はＰＧＡ基板へのピン表面実装の工程を提供する。本発明によると、まず回路パターンがレイアウトされると共に少なくとも一つの表面に少なくとも一つの導電性のピンを具えた有機配線基板を提供し、この配線基板の表面上に絶縁保護層を形成し、該保護層をパターン化して該パッドを露出させ、且つパッドの周囲を囲むように凹部を形成する。凹部内のパッド上にピンとソルダ材料を放置する。そのうち保護層はパッドのいかなる部分も被覆せず、ソルダ材料を完全にパッド周辺と保護層の空隙部分に充填できる。該ソルダ材料を溶融可能な温度下で、該ピンを該パッド上にはんだ付けし、該ソルダ材料に該パッドを被覆させ且つ固定させ、こうしてＰＧＡパッケージのピン表面実装工程を完成する。
【００１５】
【実施例】
本発明は一種の表面実装技術によりピンを有機ＰＧＡ基板に接合する工程を提供する。それは、ＰＧＡパッケージ基板とソケット或いはアダプタとの電気的接続のソルダジョイント強度及び信頼度を向上する。
【００１６】
図６を参照されたい。本発明によると、まず有機ＰＧＡ基板１を提供する。それは、各有機絶縁層３間にレイアウトされた回路層２と、ＰＧＡ基板１表面に設けられたパッド４を具えている。上述の回路層２（導電層）は多種類の導電材料、例えば金属、導電性高分子（ｃｏｎｄｕｃｔｉｖｅ ｐｏｌｙｍｅｒ）、金属粉ドープ樹脂或いは炭素粉ドープ樹脂とされうる。そのうち、金属の金、銅、アルミニウムで該回路層２を形成するのが好ましい。上述の有機絶縁層３は有機材料、繊維強化有機材料或いは顆粒強化（ｐａｒｔｉｃｌｅ−ｒｅｉｎｆｏｒｃｅｄ）有機材料で組成され、それは、エポキシ樹脂、ポリイミド、トリアジンベースビスマルイミド樹脂（ｂｉｓｍａｌｅｉｍｉｄｅ ｔｒｉａｚｉｎｅ−ｂａｓｅｄ）、シアネートエステル（ｃｙａｎａｔｅ ｅｓｔｅｒ）、ポリベンゾシクロブタン或いはそのガラス繊維の複合材料とされうる。上述のパッド４は一般には金属、例えば銅で形成され、厚さは約１ｍｉｌとされ、直径は１０〜３０ｍｉｌとされる。バリア層５は、接着層５’（ａｄｈｅｓｉｏｎ ｌａｙｅｒ）と、金で組成された保護層５”を具え、該パッド４を被覆する。しかし、該バリア層５もまた、ニッケル、銀、錫、クロム、チタン、金或いはそれらの合金で組成され、電気めっき、無電気めっき或いはＰＶＤの方式で形成される。導電孔７（ｃｏｎｄｕｃｔｉｖｅ ｖｉａ）は該パッド４の下に設けられ、該パッド４と回路層２の電子信号伝送経路とされる。この実施例では、該パッド４はいわゆるパッド中導電孔（ｖｉａ−ｉｎ−ｐａｄ）の形式とされる。絶縁保護層８が基板１表面に形成されて回路層２を保護し電気的隔離効果を保持する。しかし注意すべきは、該絶縁保護層８はパッド４のどの部位も被覆していないことである。
【００１７】
図７に示されるように、絶縁保護層８は上述の有機絶縁層３の表面に位置し、並びにパッド４を被覆せず、且つ絶縁保護層８の孔縁９とパッド４の外周辺１０に距離ｄが存在する。絶縁保護層８の孔縁９は凹部を形成し後述のピンの表面実装プロセスに応用される。
【００１８】
続いて、ピン１１が該パッド４の上にはんだ付けされ、これは図８に示されるとおりである。該ピン１１は通常、金属リードとされ、好ましくは銅が使用され、その表面がバリア層（図示せず）で被覆され得て、該バリア層は、ニッケル製の接着層と金属保護層を具えている。該バリア層はまた、銀、錫、クロム、チタン、金或いはそれらの合金で組成され、それは電気めっき、無電気めっき或いはＰＶＤの方式で形成される。ピン１１及びパッド４の間のソルダジョイントは多くの形式が可能で、先にスクリーン印刷してソルダ材料１２及び又はフラックス（ｆｌｕｘ）を該パッド４の上に置き、続いて、リフロー温度で、フラックスを付着させたピン１１をパッド４上に置き、冷却後にソルダジョイントを完成する。別の実施例では、まずソルダ材料１２及び又はフラックスを同時にパッド４とピン１１の一端上に置き、続いてパッド４及びピン１１をリフロー温度でソルダ接合させる。しかし、上述の各実施例において述べられた保護層５”は一旦ソルダ材料１２に接触すると、一部の金属が該ソルダ材料１２中に溶融する。且つ該ソルダ材料１２は合金とされ、二種類以上の金属元素を溶煉してなり、その金属元素は、鉛、錫、銀、銅、ビスマス、アンチモン、亜鉛、チタン、ニッケル、アルミニウム、マグネシウム、インジウム、ガリウム等とされる。ソルダ過程の後、超音波のようなクリーニングステップにより、フラックスの残さを除去する。しかし、ここで注意すべきは、実務経験によると、通常に獲得されるパッド４と基板１表面の接着強度はピン１１と基板１のソルダジョイントの接着強度より高く、この点は非常に重要であり、これによりソルダ材料１２のパッド４に対する保持力が増強し、十分にピン１１と基板１のソルダジョイント強度を高めることができる。
【００１９】
本発明の実施例によると、パッド４の側壁１３はややパッド４の中央に向けて傾斜し、図８に示されるようであり、それは一般のリソグラフィーエッチング技術で注意深く達成される。この例によると、この傾斜側壁１３はソルダ材料１２とピン１１の接触面積を増加でき、これにより更に大きな接着強度を提供し、これにより更に一歩、ピン１１と基板１のソルダジョイント強度を増加しうる。傾斜側壁１３下のソルダ材料１２は該側壁１３を保持し、これによりソルダ材料１２が更に容易に更に大きな上向きの引張力に耐えることができる（即ちパッド４表面に垂直な引張力に対して）。
【００２０】
重要であることは、上述の絶縁保護層８の形成工程が十分に絶縁保護層８に傾斜側壁１４を保有させることができるようにすることであり、これによりソルダ材料１２が容易に凹部１５に充填される。同様に、上述の距離ｄは十分に良好に制御でき、もし距離ｄが小さ過ぎると、ソルダ材料１２が凹部１５を完全に充填しにくい。しかし、もし距離ｄが大き過ぎると、ソルダ材料１２が横向きに流動しやすく、且つこれによりソルダ材料１２の高さが低くなりピン１１とソルダ材料１２の接触面積が減ってピン１１と基板１のソルダジョイント強度が低下する。
【００２１】
図９に示されるように、絶縁保護層８が凸面型側壁１６を有する場合、ソルダ材料１２は該凹部１５に比較的流入しにくく、空孔１７を形成する。このため、ソルダジョイントの信頼度が減る。通常は紫外光（ＵＶ）の露光と現像時間により側壁１４或いは１６の傾斜度を制御するが、これはこの技術の分野を熟知する者が適当な試験を行えば分かることである。
【００２２】
本発明のもう一つの実施例は表面実装技術の応用とされ、それは「パッド中導電孔」の状況に限定されるわけではなく、任意の形式のパッドに応用されうる。図１０に示されるように、もう一種類の形式のパッド１８と導電孔２０を回路層１９（ｔｒａｃｅ）で電気的に接続し、絶縁保護層８ａは堆積されるがパッド１８のいかなる部分も被覆せず、一部の回路層１９を被覆する。前述したように、本発明に記載の表面実装技術でピンをパッド１８に接合できる。
【００２３】
本発明のさらに一つの実施例において、ピンの形状或いは構造は限定されない。図１１に示されるように、この実施例によると、樹状突起（ｄｅｎｄｒｉｔｅｓ）２２を具えたピン２１によりソルダ材料１２とピン２１の間の接触面積が増され、比較的高い接着強度を獲得できる。
【００２４】
当然上述のパッド４の形状或いは構造は限定されず、図１２に示されるように、凹部２４を具えたパッド２３がピン１１ａを収容可能で、これによりソルダ材料１２とピン１１ａの間の接触面積が増加し、比較的高い接着強度を獲得でき、当然またソルダジョイント強度も高めることができる。
【００２５】
【発明の効果】
総合すると、本発明は一種のＰＧＡパッケージのピン表面実装方法を提供し、高強度と信頼度を以てソケット或いはアダプタに電気的接続されるＰＧＡ基板上のソルダジョイントの良好な信頼度を提供する。
【００２６】
以上は本発明のＰＧＡパッケージのピン表面実装方法を説明するために記載されたものであり、本発明の実施範囲を限定するものではなく、本発明に基づきなしうる細部の修飾或いは改変は、いずれも本発明の請求範囲に属するものとする。
【図面の簡単な説明】
【図１】 周知の技術中の、ワイヤボンディング方式で完成したチップキャリアの表示図である。
【図２】 周知の技術のフリップチップＰＧＡパッケージの表示図である。
【図３】 周知の技術中の貫通型導電孔のピン実装構造表示図である。
【図４】 周知の技術中の非貫通型導電孔のピン実装構造表示図である。
【図５】 周知の技術中の表面実装のピン構造の表示図である。
【図６】 本発明の実施例の基板表面のスルーホールに位置するボンディングパッドの表示図である。
【図７】 本発明の実施例の基板表面のスルーホールに位置するボンディングパッドの平面図である。
【図８】 本発明のもう一つの実施例の表面実装のピン構造の表示図である。
【図９】 本発明のもう一つの実施例の空孔が形成された表面実装ピン構造の表示図である。
【図１０】 本発明のもう一つの実施例中のボンディングパッドが導電孔と保護層に接続された状態を示す平面図である。
【図１１】 本発明のもう一つの実施例中の表面実装ピンの末端が樹枝凸状構造を有する表示図である。
【図１２】 本発明のもう一つの実施例中のピン収容凹部を具えたボンディングパッドの構造表示図である。
【符号の説明】
１００、２００ ＰＧＡパッケージ
１、１０１、２０２、３０１、４０１、５０３ 基板
１０２、１５、２４ 凹部
１０３ 冷却板
１０４、２０１ チップ
１０５ 導電金線
１０６ 封止樹脂
１１、１１ａ、２１、２０５、３０４、４０４、５０５ ピン
１０８ 基板表面
２０３ ソルダバンプ
２０４ 樹脂
２０６ チップ背面
３０３、４０３ 電気めっき金属層
１２、３０５、４０５ ソルダ材料
２、４０１ａ 回路層
４０１ｂ 誘電層
７、２０、４０２ 導電孔
４、１８、２３、５０１ パッド
８、８ａ、５０２ 絶縁保護層
５０４ 開口
３ 絶縁層
５ バリア層
５’ 接着層
５” 保護層
９ 保護層孔縁
１３ パッド側壁
１４ 保護層側壁
１６ 凸面形保護層側壁
１７ 空隙
１９ 回路層（ｔｒａｃｅ）
２２ 樹状突起
【発明の属する技術分野】
本発明は一種の有機ＰＧＡパッケージの工程に係り、特に、一種の有機ＰＧＡパッケージのピン表面実装方法に関する。
【０００２】
【従来の技術】
機能性或いは経済性を考慮し、基板上の電子部品を交換する場合が多くあるが、基板を新たに設計しもとの基板と交換するのはコストがかかる。例えば、コンピュータ使用者はそのコンピュータをグレードアップして機能を更に強大とするか或いは更に低電圧サポートのマイクロプロセッサに交換しようとはしても、コストの増加する基板交換は希望しないものである。しかし、このような改変は、通常達成しがたく、その原因は、一般に業界で行われている電子部品のパッケージはほとんどが表面実装（ｓｕｒｆａｃｅ ｍｏｕｎｔｉｎｇ）技術或いはスルーホール実装（ｔｈｒｏｕｇｈ−ｈｏｌｅ ｍｏｕｎｔｉｎｇ）技術により電子パッケージ部品を基板にはんだ付けしているが、基板上より電子部品を抜き取ると、基板の破壊をもたらしうるためである。
【０００３】
電子部品を交換する周知の方法としては、基板上にソケット或いはアダプタを形成し、該ソケット或いはアダプタを電子部品と基板間の接続の媒体となす方法がある。この電子部品はＰＧＡの形式が利用される傾向にあり、ソケット或いはアダプタに挿入される。この状況下で、電子部品の交換は、直接ソケット或いはアダプタより抜き取り、新たな電子部品をソケット或いはアダプタに挿入すれば完成し、基板の交換を不要としている。
【０００４】
ＰＧＡパッケージは広く集積回路パッケージに応用され、ピンの配列はパッケージ底部より直角に延伸され並びに膨大な数を収容でき、それは高い入出力を有する高密度の複雑な回路の基本要求を満足する。図１及び図２は周知の典型的なＰＧＡパッケージ１００であり、ＰＧＡ基板１０１を具え、該ＰＧＡ基板１０１に凹部１０２が設けられ冷却板１０３がＰＧＡ基板１０１に連結されている。チップ１０４は冷却板１０３の凹部１０２に置かれる。導電金線１０５がＰＧＡ基板１０１とチップ１０４を接続している。ワイヤボンディングの後、凹部１０２は封止樹脂１０６で充填され金線１０５とチップ１０６を被覆し外界の腐蝕侵害より保護している。外向きに延伸されたピン１０７は基板１０１の表面上において突出し、後続の、基板１０１とソケット或いはアダプタとの電気的接続に供される。前述の構成は、別に放熱装置を冷却板１０３の背面１０９に付加して冷却効果を更に増加することができる。
【０００５】
もう一種類のＰＧＡパッケージの集積回路チップは図２に示されるようである。ＰＧＡパッケージ２００は、ソルダバンプ２０３がＰＧＡ基板２０２とチップ２０１の間に嵌設されている。該チップ２０１の下向き面は封止樹脂の機能を有する樹脂２０４で、その敏感な電子接続が保護される。外向きに延伸されたピン２０５は基板２０２の表面上の適当な区域に設けられて、チップ２０１とソケット或いはアダプタとの電気的接続に用いられる。良好な冷却効果を得るため、冷却装置が通常チップ２０１の背面２０６に接続される。このようなパッケージはフリップチップＰＧＡ（ＦＣ−ＰＧＡ）パッケージと称され、並びに既にＩＢＭ社の提出した米国パテントＮｏ．３，９２１，２８５及び米国パテントＮｏ．４，０９２，６９７に記載されている。
【０００６】
このほか、二種類のよく見られるピン付着方式（ピン１０７及び２０５の付着方式）は、スルーホール或いは表面実装によりピンを有機ＰＧＡ基板に付着させる方法で、図３、４に示されるとおりである。図３にあって、貫通型導電孔ピン嵌設方式はＰＧＡ基板３０１に応用され、該ＰＧＡ基板３０１は電気めっき金属層３０３を具えた導電スルーホール３０２（ｃｏｎｄｕｃｔｉｖｅ ｔｈｒｏｕｇｈ ｈｏｌｅ）を具え、ピン３０４を受け取り、且つソルダ材料でソルダジョイントを形成する。
【０００７】
図４は周知の技術中、非貫通型導電孔のピン嵌設構造を示す（即ちその導電孔は基板４０１を貫通していない）。そのうちＰＧＡ基板４０１は回路層４０１ａ及び有機誘電層４０１ｂを具え、並びに電気めっき金属層４０３を具えた孔４０２が設けられて、ピン４０４を受け取り、且つソルダ材料４０５がソルダジョイントを形成する。
【０００８】
図５はＰＧＡ基板５０３に用いられる表面実装方式を示し、並びにパッド５０１及び絶縁保護層５０２が有機基板５０３の表面上に形成されている。該保護層５０２はただ一部のパッド５０１を被覆し、並びに開口５０４を保留してピン５０５を受け取り及びソルダ材料５０６がソルダジョイントを形成する。
【０００９】
上述のスルーホール技術の主要な欠点は、スルーソルダリングを実行するためにスルーホール口径が通常１５ｍｉｌより大きくなければならず、このため電子部品の縮小化に不利であることである。反対に表面実装技術に関しては、ソルダジョイントの強度は開口５０４の大きさ及びソルダ高度ｈと正比例を成し、図５に示されるように、その強度はスルーホール技術のソルダジョイントよりずっと脆弱である。
【００１０】
【発明が解決しようとする課題】
このため、本発明は、このような従来の技術の問題を解決し、更に強度の高いソルダジョイントを提供し、高い信頼度、低製造コストの、ピンのＰＧＡ基板への表面実装方法を提供する。
【００１１】
本発明の主要な目的は、一種のＰＧＡ基板へのピン表面実装の工程を提供することにあり、それは特に、更に高い強度と信頼度を有して電気的にソケット或いはアダプタに電気的接続できるＰＧＡ基板上のソルダジョイントを形成できる方法であるものとする。
【００１２】
本発明の別の目的は、一種のＰＧＡ基板へのピン表面実装の工程を提供することにあり、そのうち絶縁保護層にパッドを被覆させず、且つソルダ材料を完全に保護層で囲まれた凹部内に充填させ、ピン固定後に、ソルダ材料が緊密強固にパッドを被覆固定できる方法であるものとする。
【００１３】
【課題を解決するための手段】
請求項１の発明は、ＰＧＡパッケージのピン表面実装方法において、
ａ．回路パターンがレイアウトされると共に少なくとも一つの表面に少なくとも一つの導電性のピンに接続される少なくとも一つのパッドであって、該パッドの側壁と該パッドの下表面が傾斜角θをなし、該傾斜角は９０度より小さい上記パッドが設けられた配線基板を提供するステップ、
ｂ．パターン化されて該パッドを露出させており且つパッドのいかなる部分も未被覆でパッドの周囲を囲んで一つの凹部を形成する保護層を該配線基板の表面上に形成するステップ、
ｃ．該凹部内のパッド上にピンとソルダ材料を放置するステップ、
ｄ．該ソルダ材料を溶融させる温度下で、該ピンを該パッドにソルダリングし、且つ該ソルダ材料に該パッドを被覆させるステップ、
以上のステップを具えたことを特徴とする、ＰＧＡパッケージのピン表面実装方法としている。
請求項２の発明は、請求項１に記載のＰＧＡパッケージのピン表面実装方法において、パッドの表面をバリア層で被覆することを特徴とする、ＰＧＡパッケージのピン表面実装方法としている。
請求項３の発明は、請求項２に記載のＰＧＡパッケージのピン表面実装方法において、パッドの表面のバリア層がニッケル製の接着層と金製の保護層を具えたことを特徴とする、ＰＧＡパッケージのピン表面実装方法としている。
請求項４の発明は、請求項１に記載のＰＧＡパッケージのピン表面実装方法において、ソルダ材料が合金とされ、二種類以上の金属元素を溶煉してなり、その金属元素は、鉛、錫、銀、銅、ビスマス、アンチモン、亜鉛、チタン、ニッケル、アルミニウム、マグネシウム、インジウム、ガリウムとされることを特徴とする、ＰＧＡパッケージのピン表面実装方法としている。
【００１４】
【発明の実施の形態】
本発明はＰＧＡ基板へのピン表面実装の工程を提供する。本発明によると、まず回路パターンがレイアウトされると共に少なくとも一つの表面に少なくとも一つの導電性のピンを具えた有機配線基板を提供し、この配線基板の表面上に絶縁保護層を形成し、該保護層をパターン化して該パッドを露出させ、且つパッドの周囲を囲むように凹部を形成する。凹部内のパッド上にピンとソルダ材料を放置する。そのうち保護層はパッドのいかなる部分も被覆せず、ソルダ材料を完全にパッド周辺と保護層の空隙部分に充填できる。該ソルダ材料を溶融可能な温度下で、該ピンを該パッド上にはんだ付けし、該ソルダ材料に該パッドを被覆させ且つ固定させ、こうしてＰＧＡパッケージのピン表面実装工程を完成する。
【００１５】
【実施例】
本発明は一種の表面実装技術によりピンを有機ＰＧＡ基板に接合する工程を提供する。それは、ＰＧＡパッケージ基板とソケット或いはアダプタとの電気的接続のソルダジョイント強度及び信頼度を向上する。
【００１６】
図６を参照されたい。本発明によると、まず有機ＰＧＡ基板１を提供する。それは、各有機絶縁層３間にレイアウトされた回路層２と、ＰＧＡ基板１表面に設けられたパッド４を具えている。上述の回路層２（導電層）は多種類の導電材料、例えば金属、導電性高分子（ｃｏｎｄｕｃｔｉｖｅ ｐｏｌｙｍｅｒ）、金属粉ドープ樹脂或いは炭素粉ドープ樹脂とされうる。そのうち、金属の金、銅、アルミニウムで該回路層２を形成するのが好ましい。上述の有機絶縁層３は有機材料、繊維強化有機材料或いは顆粒強化（ｐａｒｔｉｃｌｅ−ｒｅｉｎｆｏｒｃｅｄ）有機材料で組成され、それは、エポキシ樹脂、ポリイミド、トリアジンベースビスマルイミド樹脂（ｂｉｓｍａｌｅｉｍｉｄｅ ｔｒｉａｚｉｎｅ−ｂａｓｅｄ）、シアネートエステル（ｃｙａｎａｔｅ ｅｓｔｅｒ）、ポリベンゾシクロブタン或いはそのガラス繊維の複合材料とされうる。上述のパッド４は一般には金属、例えば銅で形成され、厚さは約１ｍｉｌとされ、直径は１０〜３０ｍｉｌとされる。バリア層５は、接着層５’（ａｄｈｅｓｉｏｎ ｌａｙｅｒ）と、金で組成された保護層５”を具え、該パッド４を被覆する。しかし、該バリア層５もまた、ニッケル、銀、錫、クロム、チタン、金或いはそれらの合金で組成され、電気めっき、無電気めっき或いはＰＶＤの方式で形成される。導電孔７（ｃｏｎｄｕｃｔｉｖｅ ｖｉａ）は該パッド４の下に設けられ、該パッド４と回路層２の電子信号伝送経路とされる。この実施例では、該パッド４はいわゆるパッド中導電孔（ｖｉａ−ｉｎ−ｐａｄ）の形式とされる。絶縁保護層８が基板１表面に形成されて回路層２を保護し電気的隔離効果を保持する。しかし注意すべきは、該絶縁保護層８はパッド４のどの部位も被覆していないことである。
【００１７】
図７に示されるように、絶縁保護層８は上述の有機絶縁層３の表面に位置し、並びにパッド４を被覆せず、且つ絶縁保護層８の孔縁９とパッド４の外周辺１０に距離ｄが存在する。絶縁保護層８の孔縁９は凹部を形成し後述のピンの表面実装プロセスに応用される。
【００１８】
続いて、ピン１１が該パッド４の上にはんだ付けされ、これは図８に示されるとおりである。該ピン１１は通常、金属リードとされ、好ましくは銅が使用され、その表面がバリア層（図示せず）で被覆され得て、該バリア層は、ニッケル製の接着層と金属保護層を具えている。該バリア層はまた、銀、錫、クロム、チタン、金或いはそれらの合金で組成され、それは電気めっき、無電気めっき或いはＰＶＤの方式で形成される。ピン１１及びパッド４の間のソルダジョイントは多くの形式が可能で、先にスクリーン印刷してソルダ材料１２及び又はフラックス（ｆｌｕｘ）を該パッド４の上に置き、続いて、リフロー温度で、フラックスを付着させたピン１１をパッド４上に置き、冷却後にソルダジョイントを完成する。別の実施例では、まずソルダ材料１２及び又はフラックスを同時にパッド４とピン１１の一端上に置き、続いてパッド４及びピン１１をリフロー温度でソルダ接合させる。しかし、上述の各実施例において述べられた保護層５”は一旦ソルダ材料１２に接触すると、一部の金属が該ソルダ材料１２中に溶融する。且つ該ソルダ材料１２は合金とされ、二種類以上の金属元素を溶煉してなり、その金属元素は、鉛、錫、銀、銅、ビスマス、アンチモン、亜鉛、チタン、ニッケル、アルミニウム、マグネシウム、インジウム、ガリウム等とされる。ソルダ過程の後、超音波のようなクリーニングステップにより、フラックスの残さを除去する。しかし、ここで注意すべきは、実務経験によると、通常に獲得されるパッド４と基板１表面の接着強度はピン１１と基板１のソルダジョイントの接着強度より高く、この点は非常に重要であり、これによりソルダ材料１２のパッド４に対する保持力が増強し、十分にピン１１と基板１のソルダジョイント強度を高めることができる。
【００１９】
本発明の実施例によると、パッド４の側壁１３はややパッド４の中央に向けて傾斜し、図８に示されるようであり、それは一般のリソグラフィーエッチング技術で注意深く達成される。この例によると、この傾斜側壁１３はソルダ材料１２とピン１１の接触面積を増加でき、これにより更に大きな接着強度を提供し、これにより更に一歩、ピン１１と基板１のソルダジョイント強度を増加しうる。傾斜側壁１３下のソルダ材料１２は該側壁１３を保持し、これによりソルダ材料１２が更に容易に更に大きな上向きの引張力に耐えることができる（即ちパッド４表面に垂直な引張力に対して）。
【００２０】
重要であることは、上述の絶縁保護層８の形成工程が十分に絶縁保護層８に傾斜側壁１４を保有させることができるようにすることであり、これによりソルダ材料１２が容易に凹部１５に充填される。同様に、上述の距離ｄは十分に良好に制御でき、もし距離ｄが小さ過ぎると、ソルダ材料１２が凹部１５を完全に充填しにくい。しかし、もし距離ｄが大き過ぎると、ソルダ材料１２が横向きに流動しやすく、且つこれによりソルダ材料１２の高さが低くなりピン１１とソルダ材料１２の接触面積が減ってピン１１と基板１のソルダジョイント強度が低下する。
【００２１】
図９に示されるように、絶縁保護層８が凸面型側壁１６を有する場合、ソルダ材料１２は該凹部１５に比較的流入しにくく、空孔１７を形成する。このため、ソルダジョイントの信頼度が減る。通常は紫外光（ＵＶ）の露光と現像時間により側壁１４或いは１６の傾斜度を制御するが、これはこの技術の分野を熟知する者が適当な試験を行えば分かることである。
【００２２】
本発明のもう一つの実施例は表面実装技術の応用とされ、それは「パッド中導電孔」の状況に限定されるわけではなく、任意の形式のパッドに応用されうる。図１０に示されるように、もう一種類の形式のパッド１８と導電孔２０を回路層１９（ｔｒａｃｅ）で電気的に接続し、絶縁保護層８ａは堆積されるがパッド１８のいかなる部分も被覆せず、一部の回路層１９を被覆する。前述したように、本発明に記載の表面実装技術でピンをパッド１８に接合できる。
【００２３】
本発明のさらに一つの実施例において、ピンの形状或いは構造は限定されない。図１１に示されるように、この実施例によると、樹状突起（ｄｅｎｄｒｉｔｅｓ）２２を具えたピン２１によりソルダ材料１２とピン２１の間の接触面積が増され、比較的高い接着強度を獲得できる。
【００２４】
当然上述のパッド４の形状或いは構造は限定されず、図１２に示されるように、凹部２４を具えたパッド２３がピン１１ａを収容可能で、これによりソルダ材料１２とピン１１ａの間の接触面積が増加し、比較的高い接着強度を獲得でき、当然またソルダジョイント強度も高めることができる。
【００２５】
【発明の効果】
総合すると、本発明は一種のＰＧＡパッケージのピン表面実装方法を提供し、高強度と信頼度を以てソケット或いはアダプタに電気的接続されるＰＧＡ基板上のソルダジョイントの良好な信頼度を提供する。
【００２６】
以上は本発明のＰＧＡパッケージのピン表面実装方法を説明するために記載されたものであり、本発明の実施範囲を限定するものではなく、本発明に基づきなしうる細部の修飾或いは改変は、いずれも本発明の請求範囲に属するものとする。
【図面の簡単な説明】
【図１】 周知の技術中の、ワイヤボンディング方式で完成したチップキャリアの表示図である。
【図２】 周知の技術のフリップチップＰＧＡパッケージの表示図である。
【図３】 周知の技術中の貫通型導電孔のピン実装構造表示図である。
【図４】 周知の技術中の非貫通型導電孔のピン実装構造表示図である。
【図５】 周知の技術中の表面実装のピン構造の表示図である。
【図６】 本発明の実施例の基板表面のスルーホールに位置するボンディングパッドの表示図である。
【図７】 本発明の実施例の基板表面のスルーホールに位置するボンディングパッドの平面図である。
【図８】 本発明のもう一つの実施例の表面実装のピン構造の表示図である。
【図９】 本発明のもう一つの実施例の空孔が形成された表面実装ピン構造の表示図である。
【図１０】 本発明のもう一つの実施例中のボンディングパッドが導電孔と保護層に接続された状態を示す平面図である。
【図１１】 本発明のもう一つの実施例中の表面実装ピンの末端が樹枝凸状構造を有する表示図である。
【図１２】 本発明のもう一つの実施例中のピン収容凹部を具えたボンディングパッドの構造表示図である。
【符号の説明】
１００、２００ ＰＧＡパッケージ
１、１０１、２０２、３０１、４０１、５０３ 基板
１０２、１５、２４ 凹部
１０３ 冷却板
１０４、２０１ チップ
１０５ 導電金線
１０６ 封止樹脂
１１、１１ａ、２１、２０５、３０４、４０４、５０５ ピン
１０８ 基板表面
２０３ ソルダバンプ
２０４ 樹脂
２０６ チップ背面
３０３、４０３ 電気めっき金属層
１２、３０５、４０５ ソルダ材料
２、４０１ａ 回路層
４０１ｂ 誘電層
７、２０、４０２ 導電孔
４、１８、２３、５０１ パッド
８、８ａ、５０２ 絶縁保護層
５０４ 開口
３ 絶縁層
５ バリア層
５’ 接着層
５” 保護層
９ 保護層孔縁
１３ パッド側壁
１４ 保護層側壁
１６ 凸面形保護層側壁
１７ 空隙
１９ 回路層（ｔｒａｃｅ）
２２ 樹状突起
Claims (4)
- ＰＧＡパッケージのピン表面実装方法において、
ａ．回路パターンがレイアウトされると共に少なくとも一つの表面に少なくとも一つの導電性のピンに接続される少なくとも一つのパッドであって、該パッドの側壁と該パッドの下表面が傾斜角θをなし、該傾斜角は９０度より小さい上記パッドが設けられた配線基板を提供するステップ、
ｂ．パターン化されて該パッドを露出させており且つパッドのいかなる部分も未被覆でパッドの周囲を囲んで一つの凹部を形成する保護層を該配線基板の表面上に形成するステップ、
ｃ．該凹部内のパッド上にピンとソルダ材料を放置するステップ、
ｄ．該ソルダ材料を溶融させる温度下で、該ピンを該パッドにソルダリングし、且つ該ソルダ材料に該パッドを被覆させるステップ、
以上のステップを具えたことを特徴とする、ＰＧＡパッケージのピン表面実装方法。 - 請求項１に記載のＰＧＡパッケージのピン表面実装方法において、パッドの表面をバリア層で被覆することを特徴とする、ＰＧＡパッケージのピン表面実装方法。
- 請求項２に記載のＰＧＡパッケージのピン表面実装方法において、パッドの表面のバリア層がニッケル製の接着層と金製の保護層を具えたことを特徴とする、ＰＧＡパッケージのピン表面実装方法。
- 請求項１に記載のＰＧＡパッケージのピン表面実装方法において、ソルダ材料が合金とされ、二種類以上の金属元素を溶煉してなり、その金属元素は、鉛、錫、銀、銅、ビスマス、アンチモン、亜鉛、チタン、ニッケル、アルミニウム、マグネシウム、インジウム、ガリウムとされることを特徴とする、ＰＧＡパッケージのピン表面実装方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002037708A JP4112872B2 (ja) | 2002-02-15 | 2002-02-15 | Ｐｇａパッケージのピン表面実装方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002037708A JP4112872B2 (ja) | 2002-02-15 | 2002-02-15 | Ｐｇａパッケージのピン表面実装方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003243561A JP2003243561A (ja) | 2003-08-29 |
| JP4112872B2 true JP4112872B2 (ja) | 2008-07-02 |
Family
ID=27779219
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002037708A Expired - Fee Related JP4112872B2 (ja) | 2002-02-15 | 2002-02-15 | Ｐｇａパッケージのピン表面実装方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4112872B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP7169793B2 (ja) * | 2018-07-09 | 2022-11-11 | 日本特殊陶業株式会社 | 保持装置 |
| CN113113395A (zh) * | 2021-03-25 | 2021-07-13 | Tcl华星光电技术有限公司 | 基板以及发光基板的制备方法 |
| CN113573493B (zh) * | 2021-07-20 | 2022-08-12 | 荣耀终端有限公司 | 一种电路板、电子设备以及电路板的生产方法 |
| CN113782498B (zh) * | 2021-07-27 | 2024-05-17 | 华为数字能源技术有限公司 | 电源模块及功率器件 |
-
2002
- 2002-02-15 JP JP2002037708A patent/JP4112872B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2003243561A (ja) | 2003-08-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3963484B2 (ja) | 電子部品及び半導体装置並びにこれらの製造方法 | |
| US6232147B1 (en) | Method for manufacturing semiconductor device with pad structure | |
| JP3898891B2 (ja) | バイアプラグアダプター | |
| US6646338B2 (en) | Film carrier tape, semiconductor assembly, semiconductor device, and method of manufacturing the same, mounted board, and electronic instrument | |
| US6610591B1 (en) | Methods of ball grid array | |
| JP2592038B2 (ja) | 半導体チップ実装方法および基板構造体 | |
| JP3447961B2 (ja) | 半導体装置の製造方法及び半導体製造装置 | |
| US20110204506A1 (en) | Thermal Interface Material Design for Enhanced Thermal Performance and Improved Package Structural Integrity | |
| JPH098451A (ja) | チップ実装回路カードを作製する方法 | |
| JPH098447A (ja) | チップ実装回路カード構造 | |
| JP2005109496A (ja) | プリ半田構造を形成するための半導体パッケージ基板及びプリ半田構造が形成された半導体パッケージ基板、並びにこれらの製法 | |
| KR100206866B1 (ko) | 반도체 장치 | |
| JP2000022027A (ja) | 半導体装置、その製造方法およびパッケージ用基板 | |
| US20020130411A1 (en) | Bga substrate via structure | |
| EP0971406A2 (en) | Chip-sized semiconductor device | |
| US20090072383A1 (en) | Semiconductor device, electronic component module, and method for manufacturing semiconductor device | |
| US6543676B2 (en) | Pin attachment by a surface mounting method for fabricating organic pin grid array packages | |
| TWI406342B (zh) | 具有非阻焊限定型防焊層之半導體封裝及其製造方法 | |
| JP2001250876A (ja) | 半導体装置及びその製造方法 | |
| JP4112872B2 (ja) | Ｐｇａパッケージのピン表面実装方法 | |
| JP2943788B2 (ja) | 電子部品搭載用配線基板 | |
| JPH07226456A (ja) | Ｉｃパッケージ及びその製造方法 | |
| US20110061907A1 (en) | Printed circuit board and method of manufacturing the same | |
| JP4045708B2 (ja) | 半導体装置、電子回路装置および製造方法 | |
| JP3800298B2 (ja) | バンプの形成方法及び半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050119 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060517 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060523 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20060823 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20060828 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061121 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070313 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20070612 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20070615 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070620 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080401 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080410 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4112872 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110418 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110418 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120418 Year of fee payment: 4 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120418 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130418 Year of fee payment: 5 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130418 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140418 Year of fee payment: 6 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |