CN113782498B - 电源模块及功率器件 - Google Patents

电源模块及功率器件 Download PDF

Info

Publication number
CN113782498B
CN113782498B CN202110848867.2A CN202110848867A CN113782498B CN 113782498 B CN113782498 B CN 113782498B CN 202110848867 A CN202110848867 A CN 202110848867A CN 113782498 B CN113782498 B CN 113782498B
Authority
CN
China
Prior art keywords
circuit board
layer
power module
power
main body
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202110848867.2A
Other languages
English (en)
Other versions
CN113782498A (zh
Inventor
廖小景
彭浩
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Huawei Digital Power Technologies Co Ltd
Original Assignee
Huawei Digital Power Technologies Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Huawei Digital Power Technologies Co Ltd filed Critical Huawei Digital Power Technologies Co Ltd
Priority to CN202110848867.2A priority Critical patent/CN113782498B/zh
Publication of CN113782498A publication Critical patent/CN113782498A/zh
Priority to EP22186838.3A priority patent/EP4125123A1/en
Priority to US17/874,594 priority patent/US20230036995A1/en
Application granted granted Critical
Publication of CN113782498B publication Critical patent/CN113782498B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/20—Structure, shape, material or disposition of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
    • H05K1/0203—Cooling of mounted components
    • H05K1/0207—Cooling of mounted components using internal conductor planes parallel to the surface for thermal conduction, e.g. power planes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
    • H05K1/0203—Cooling of mounted components
    • H05K1/0209—External configuration of printed circuit board adapted for heat dissipation, e.g. lay-out of conductors, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H01L2224/081—Disposition
    • H01L2224/0812—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/08151—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/08221—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/08225—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/24221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/24225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/24227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the HDI interconnect not connecting to the same level of the item at which the semiconductor or solid-state body is mounted, e.g. the semiconductor or solid-state body being mounted in a cavity or on a protrusion of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09372—Pads and lands
    • H05K2201/09381—Shape of non-curved single flat metallic pad, land or exposed part thereof; Shape of electrode of leadless component
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227—Other objects, e.g. metallic pieces
    • H05K2201/10295—Metallic connector elements partly mounted in a hole of the PCB
    • H05K2201/10303—Pin-in-hole mounted pins
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10704—Pin grid array [PGA]

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Combinations Of Printed Boards (AREA)

Abstract

本申请涉及电子产品结构技术领域，尤其涉及到电源模块及功率器件。电源模块包括主体、第一焊盘和多个金属连接柱，其中，主体具有第一面和第二面，主体包括封装体、封装基层和电源芯片，封装基层、电源芯片和第一焊盘均设置于封装体中，电源芯片与封装基层连接，电源芯片远离封装基层的一端与第一焊盘连接；每个金属连接柱均具有与第一焊盘连接的第一端，以及穿过主体延伸至主体第一面外侧的第二端，位于主体第一面外侧的金属连接柱形成有多个凸出部。本申请中的电源模块能够提高与电路板的焊接性能，且该电源模块还能够与现有的电路板配合，防止材料的浪费。

Description

电源模块及功率器件
技术领域
本申请涉及电子产品结构技术领域，尤其涉及到电源模块及功率器件。
背景技术
现有技术中，为了降低电源模块的尺寸，电源模块采用表贴的方式与电路板连接，而在采用表贴方式与电路板焊接时，由于电源模块自身的重量较大，容易把焊点压扁，导致焊接不良；另外，采用表贴方式时，传统的电路板也并不能够满足表贴的连接方式，进而会导致部分的电路板无法使用。
因此，亟待生产一种新型的电源模块以解决上述的技术问题。
发明内容
本申请提供了一种电源模块及功率器件，其中，该电源模块能够提高与电路板的焊接性能，且该电源模块还能够与现有的电路板配合，防止材料的浪费。
第一方面，本申请提供的电源模块包括主体、第一焊盘和多个金属连接柱，其中，主体具有第一面和第二面，主体包括封装体、封装基层和电源芯片，封装基层、电源芯片和第一焊盘均设置于封装体中，电源芯片与封装基层连接，电源芯片远离封装基层的一端与第一焊盘连接；每个金属连接柱均具有与第一焊盘(远离电源芯片)连接的第一端，以及穿过主体延伸至主体第一面外侧的第二端，位于主体第一面外侧的金属连接柱形成有多个凸出部。
在具体实施的过程中，与电源模块配合的电路板的形式可以为两种，一种是电路板上设有与凸出部配合的开口，凸出部探入该开口中，并与电路板上的走线层实现电连接；其中，凸出部与电路板上的走线层可以通过焊接的方式连接，且由于凸出部的设置，可以提高电源模块与电路板之间焊接的性能，以保证电源模块与电路板之间连接的稳定性。当通过凸出部与电路板焊接时，电源模块与电路板之间会存在一定的间隙，当电源模块短路产生较高的温度时，电源模块与电路板之间通过金属连接柱以及热辐射的方式传输热量，可以减小电路板接收到的热量，降低电路板被烧坏的几率；另一种电路板上设有过孔，且过孔的侧壁上覆盖有走线层，为了与此种电路板连接，可以在凸出部上连接有插针，通过插针再与设置有过孔的电路板连接，进而使设置有过孔的电路板也能够得到利用，防止材料的浪费。
需要说明的是，金属连接柱延伸至主体第一面外侧的部分(即凸出部)的长度可以根据具体的使用情况进行确定，此处不进行具体的限定。另外，多个凸出部的长度相同，以使每个凸出部均能够与电路板上的走线层配合，且金属连接柱的外轮廓可以为多边形或者是圆形。
在一种可能实施例中，为了保证电源模块的散热能力，使电源模块能够持续稳定的工作，电源模块上还可以包括第二焊盘和散热器，第二焊盘设置在主体第二面的表面，散热器连接在第二焊盘背离第二面的一侧。其中，散热器与第二焊盘之间可以通过焊接的方式连接在一起。
在上述的实施例中，多个凸出部可以呈多种形式分布于主体的第一面，例如：多个凸出部呈阵列分布于主体的第一面，或者，多个凸出部呈圆环形分布于主体的第一面，凸出部在主体第一面分布的形式还可以为多种，此处不进行列举。
为了提高封装结构的散热效果，此处的封装基层可以包括导热基板以及设置于导热基板两侧的第一散热层和第二散热层，第一散热层和第二散热层可以用导热性良好的铜、铝、镍等材料制备。其中，第二散热层以露出封装体的形式设置，能够起到更好的散热效果。
在一种可能实施例中，封装基层需要走线至封装体表面，为了保持第一焊盘的厚度，可以在封装基层上焊接或电镀形成金属块，该金属块背离封装基层的表面与电源芯片背离封装基层的表面共面，金属块也与第一焊盘连接。
第二方面，本申请还提供了一种功率器件，该功率器件包括上述任一技术方案中的电源模块，还包括与电源模块连接的电路板，其中，电路板具体的功能可以根据实际的需要进行调整。另外，具有上述的电源模块的功率器件，功率器件中的电源模块可以适应不同结构的电路板，进而可以降低功率器件的制造成本，防止材料的浪费。
在一种可能的实施例中，电路板可以包括基板、走线层和保护层，其中，走线层和保护层依次设置于基板的上方，且保护层上设有多个开口，多个开口用于与金属连接柱配合，以使金属连接柱能够探入至开口中，并与走线层电连接。为了使金属连接柱与走线层的电连接更加的稳定，在电源模块与电路板之间可以设有连接结构，连接结构可以使电源模块与电路板两者之间的位置相对固定，进而使金属连接柱与走线层之间的位置相对固定，以提高金属连接柱与走线层之间电连接的稳定性，降低电源模块与电路板之间的连接部产生短路、并烧坏电路板的概率。
具体而言，连接结构的形式可以为多种，例如：连接结构可以包括焊接层，焊接层可以位于开口中，焊接层将金属连接柱与走线层连接固定，且焊接层还具有导电的功能，以使金属连接柱与走线层稳定的机械连接，还使金属连接柱与走线层之间具有电连接。其中，焊接层可以包括锡膏，在实际应用的过程中，可以将锡膏填充于开口中的走线层上，将金属连接柱与开口配合即可。
连接结构还可以包括多个支撑部，每个支撑部的两端分别设置有第一连接部和第二连接部，第一连接部可以固定连接于主体的第一面，以使支撑部的一端与主体的第一面固定连接，第二连接部可以通过粘接的方式固定连接于保护层的外表面。这样，当电源模块与电路板连接时，金属连接柱探入至开口并与走线层电连接时，一端固定于主体第一面的支撑部可以与保护层固定连接，以使电源模块与电路板之间的位置相对固定，进而使设置于电源模块上的金属连接柱与设置于电路板上走线层之间的位置相对固定，从而保证了电源模块与电路板之间电连接的稳定性。
需要说明的是，当金属连接柱与走线层电连接时，金属连接柱位于主体的第一面与电路板的保护层之间的长度与支撑部以及第一连接部和第二连接部的长度之和相同(支撑部以及第一连接部和第二连接部与金属连接柱平行设置)，进而保证支撑部以及第一连接部和第二连接部将电源模块与电路板连接时，金属连接柱还能够与走线层保持稳定的电连接的状态。
在具体设置支撑部时，还可以将支撑部设置为具有弹性的结构，且支撑部的弹力小于电源模块的重力，以使支撑部、第一连接部和第二连接部的长度大于金属连接柱位于主体的第一面与电路板的保护层之间的长度时，金属连接柱远离第一焊盘的一端也能够与走线层保持电连接。
在上述的实施例中，为了便于使电源模块与电路板电连接，提高电源模块与电路板对接的速度，可以将金属连接柱的尺寸设置成小于开口的尺寸。
在一种可能实施例中，电路板包括基板以及设置于基板上的走线层和保护层，另外，电路板上还设有多个过孔，且每个过孔的侧壁均被走线层覆盖；此时，电源模块为了与电路板电连接，还可以在金属连接柱上套设有插针，插针用于过孔配合，且插针与覆盖于过孔侧壁的走线层压接，进而保证电源模块与电路板电连接。
需要说明的是，在插针的端部设置于金属连接柱配合套筒，以使电路板的结构形式改变时，插针能够快捷的与电源模块上的金属连接柱配合，使电源模块与改变结构形式的电路板电连接。
附图说明
图1a为本申请实施例提供的电源模块的结构示意图；
图1b为图1a中主体的结构示意图；
图2为本申请实施例提供的功率器件的一种结构示意图；
图3为图2中功率器件的电路板的结构示意图；
图4为本申请实施例提供的功率器件的又一种结构示意图；
图5为本申请实施例提供的功率器件的又一种结构示意图。
附图标记：
1-电源模块；10-主体；101-封装体；102-电源芯片；103-封装基层；1030-导热基板；1031-第一散热层；1032-第二散热层；11-第一焊盘；12-金属连接柱；13-第二焊盘；14-散热器；15-金属块；2-电路板；20-基板；21-走线层；22-保护层；220-开口；23-过孔；3-焊接层；4-支撑部；40-第一连接部；41-第二连接部；5-插针。
具体实施方式
为了使本申请的目的、技术方案和优点更加清楚，下面将结合附图对本申请作进一步地详细描述。
目前，业界常用的大功率电源模块一般采用Housing封装，TOP中间出pin，只需将pin针焊接在基板上或插入外壳热塑性塑料件内，后续进行灌胶即可。常用小功率与智能功率模块(intelligent power module，IPM)为molding封装，侧边出pin，为lead-frame(基础框架)上自带pin，冲压打弯成型。以上两种方式需要用到Pin针或者框架出Pin，进而导致了整体尺寸较大。为了降低电源模块尺寸，电源模块可以为设置为表贴式电源模块，但是，表贴式电源模块在与电路板连接时，容易将电源模块与电路板之间的焊点压扁，进而导致电源模块与电路板之间接触不良。另外，采用表贴方式时，传统的电路板也并不能够满足表贴的连接方式，进而会导致部分的电路板无法使用。
为此，本申请提供一种电源模块，能够提高电路板的焊接性能，且该电源模块还能够与现有的电路板配合，防止材料的浪费。
以下实施例中所使用的术语只是为了描述特定实施例的目的，而并非旨在作为对本申请的限制。如在本申请的说明书和所附权利要求书中所使用的那样，单数表达形式“一个”、“一种”、“所述”、“上述”、“该”和“这一”旨在也包括例如“一个或多个”这种表达形式，除非其上下文中明确地有相反指示。
在本说明书中描述的参考“一个实施例”或“一些实施例”等意味着在本申请的一个或多个实施例中包括结合该实施例描述的特定特征、结构或特点。由此，在本说明书中的不同之处出现的语句“在一个实施例中”、“在一些实施例中”、“在其他一些实施例中”、“在另外一些实施例中”等不是必然都参考相同的实施例，而是意味着“一个或多个但不是所有的实施例”，除非是以其他方式另外特别强调。术语“包括”、“包含”、“具有”及它们的变形都意味着“包括但不限于”，除非是以其他方式另外特别强调。
图1a为本申请实施例提供的电源模块的结构示意图，图1b为图1a中主体的结构示意图，如图1a和图1b所示，电源模块1可以包括主体10、第一焊盘11和多个金属连接柱12；主体具有相对设置的第一面(图1a中a箭头所指的面)和第二面(图1a中b箭头所指的面)，主体10包括封装体101、封装基层103和电源芯片102，封装基层103、电源芯片102和第一焊盘11均设置于封装体101中(即第一焊盘11位于主体10中)，电源芯片102与封装基层103连接，电源芯片102远离封装基层103的一端与第一焊盘11连接；其中，第一焊盘11设置于所述主体10朝向所述第一面的一侧，金属连接柱12的第一端与位于主体10内的第一焊盘11连接，金属连接柱12的第二端延伸到主体10第一面的外侧，以使主体10第一面的外侧形成有多个凸出部。电源模块1与电路板电连接时，电路板上可以设置有与凸出部配合的多个开口，每一个相对设置的开口与凸出部中，凸出部可以探入到开口中与电路板上的走线层进行连接，以实现电源模块与电路板之间的电连接；此时，凸出部与电路板上的走线层可以通过焊接的方式连接，且由于凸出部的设置，可以提高凸出部与走线层之间焊接的接触面积，使电源模块1与电路板之间焊接的性能较高，以保证电源模块1与电路板之间连接的稳定性。另外，在电源模块1与电路板连接的过程中，由于凸出部与开口配合，使电源模块1与电路板连接后，电源模块1与电路板之间存在一定的间隙，当电源模块1短路产生较高的温度时，电源模块1与电路板之间通过金属连接柱12以及热辐射的方式传输热量，可以减小电路板接收到的热量，进而降低电路板被烧坏的几率。再者，电路板还可以为设置有过孔的电路板，过孔的侧壁覆盖有走线层，电源模块1与此种电路板电连接时，可以在凸出部上连接有插针，插针可以与过孔配合并与过孔侧壁的走线层电连接，这样，不仅可以提高电源模块1的适配性，还可使具有过孔形式的电路板也能够得到利用，防止材料的浪费。
需要说明的是，为了便于金属连接柱12连接于第一焊盘11，在主体10上还可以设有多个开孔，具体而言，开孔设置于主体10的第一面，开孔向第一焊盘11所在的位置延伸，且开孔贯穿第一焊盘11与主体10第一面的表面，金属连接柱12穿过开孔与第一焊盘11连接。另外，电源芯片102产生的热量可以通过封装基层103一侧导出。
在一种可能的实施例中，继续参照图1a，电源模块1还可以包散热器14和第二焊盘13，第二焊盘13可以设置在主体10的第二面，散热器14安装在第二焊盘13远离主体10的一端。散热器14的设置可以提高电源模块1的散热能力，以保证电源模块1能够持续稳定的工作。其中，散热器14与第二焊盘13可以通过焊接的方式连接，即在散热器14和第二焊盘13之间可以设置有焊接层，以使散热器14固定于第二焊盘13。其中，散热器14还可以用过其他的方式固定连接于第二焊盘13远离主体10的一侧，此处不再进行列举。
在上述的实施例中，多个凸出部(金属连接柱12延伸至主体10第一面以外的部分)可以呈多种形式分布于主体10的第一面，例如：多个凸出部呈圆环形、圆形或者呈阵列分布于主体10的第一面，多个凸出部还可呈其他的形式分布于主体10的第一面，只要是能够保证金属连接柱12与电路板稳定的电连接即可，此处不进行列举。
需要说明的是，金属连接柱12延伸至主体10第一面外侧的部分(凸出部)的长度也可以根据的情况进行调整，只要能够保证金属连接柱12与走线层电连接时，电源模块1与电路板之间存在间隙即可，此处不进行具体的限定。另外，多个金属连接柱12延伸至主体10第一面外侧部分的长度应相同，以使电源模块1在与电路板配合时，每个金属连接柱12均能够与电路板上的走线层电连接，防止部分的金属连接柱12与走线层接触不良的问题产生，进而提高电源模块1与电路板连接的稳定性；再者，多个金属连接柱12平行设置，且多个金属连接柱12可以与垂直于主体10设置，多个金属连接柱12也可以与主体10呈夹角设置，且多个金属连接柱12远离主体10第一面的一端到主体10第一面的距离相同，进而可以保证电源模块1在与电路板连接时，多个金属连接柱12均能够与走线层电连接，或，多个金属连接柱12均不能够与走线层电连接。
其中，金属连接柱12的外轮廓可以为圆形或者多边形，只要是金属连接柱12能够凸出于主体10的第一面，并能够探入至电路板的开口中与电路板的走线层连接即可，此处不进行具体的限定。
在一种实施例中，封装基层103可以包括导热基板1030和设置于导热基板1030两侧的第一散热层1031和第二散热层1032，上述的电源芯片102设置于第一散热层1031背离导热基板1030的表面，第二散热层1032则露出于封装体101。
需要注意的是，在图1b中，封装基层103为一个，两个电源芯片102和金属块15均设置于封装基层103的第一散热层1031上；其中，导热基板1030设定为导热性良好的绝缘材质，例如陶瓷、高导热金属等。在导热基板1030相对的两侧分别形成第一散热层1031和第二散热层1032可以使得电源芯片102的热量能够自导热基板1030一侧散出。此处，金属块15的材质可以为铜、铝、镍、金或其合金。
图2为本申请实施例提供的一种功率器件的结构示意图，如图2所示，功率器件可以包括上述任一技术方案中的电源模块1，还包括与电源模块1连接的电路板2，其中，电路板2所具有的功能可以根据实际的需求进行调整。另外，由于功率器件包括上述的电源模块1，该电源模块1可以与不同结构类型的电路板2配合，以防止原有的电路板1不能够使用被浪费，降低功率器件的制造成本。
在具体实施例的过程中，图3为图2中电路板的结构示意图，如图2和图3所示，当电源模块1与电路板2之间形成功率模块时，电路板2的结构可以为两种，其中一种电路板2可以包括基板20、走线层21和保护层22，走线层21设置在基板20与保护层22之间，保护层22上设有多个开口220，在保护层22的厚度方向上，开口220可以贯穿保护层22，以使电源模块1与电路板2连接时，金属连接柱12延伸至主体10外部的部分(凸出部)可以探入至开口220中，并能够与走线层21电连接，以保证电源模块1与电路板2连接后形成的功率器件工作的稳定性。另外，保护层22包括液态光致阻焊剂(俗称绿油)，液态光致阻焊剂可以涂覆在走线层21上，且在涂覆的过程中，可以预留多个未涂覆的区域，多个未涂覆的区域形成上述的开口220。保护层22的设置可以减少走线层21被污染的几率，还可防止因灰尘、水份等外界环境因素造成绝缘恶化、腐蚀，提高电路板2工作的稳定性。
继续参照图2和图3，为了保证电源模块1与电路板2之间电连接的稳定性，可以在电源模块1与电路板2之间设置有连接结构，连接结构可以保证电源模块1与电路板2之间位置的相对固定，且当电源模块1与电路板2之间的位置相对固定时，设置于电源模块1上金属连接柱12探入到电路板2的保护层22上开口220中的位置也是相对固定的，只要是控制好电源模块1与电路板2之间的相对位置，就可以保证电源模块1上的金属连接柱12与电路板2中的走线层21保持接触的状态，进而提高电源模块1与电路板2之间电连接的稳定性。
具体来说，将电路板2与电源模块1连接的连接结构可以有多种，例如：连接结构可以包括焊接层3，焊接层3可以设置在开口220中，焊接层3可以将金属连接柱12探入到开口220中的部分与保护层22以及走线层21焊接，并且焊接层3可以使金属连接柱12与走线层21电连接。由于，焊接层3设置于开口220中，金属连接柱12探入开口220中通过焊接层3与走线层21连接，此时，焊接层3实际所起到的作用是将金属连接柱12与走线层21固定，并使金属连接柱12与走线层21电连接，进而可以规避现有技术中，电源模块1与电路板2之间焊点被压扁挤出的问题，以提高电源模块1与电路板2之间焊接的性能。当连接结构为焊接层3时，组成焊接层3的材料具体可以是锡膏，锡膏可以填充在开口220中，金属连接柱12探入到开口220中，锡膏可以将金属连接柱12探入开口220的部分与走线层21焊接，以实现电源模块1与电路板2的连接，且由于锡膏填充于开口220中，锡膏在将金属连接柱12与走线层21焊接时，锡膏受金属连接柱12的挤压，部分锡膏可以沿金属连接柱12的长度方向贴敷于金属连接柱12，另一部分的锡膏会在金属连接柱12与走线层21之间(另一部分也位于开口220中)，进而可以提高金属连击柱12与走线层21之间的焊接性能。
图4为本申请实施例提供的功率器件的又一种结构示意图，图4与图2中连接结构的具体形式不同，如图4所示，为了保证电源模1块与电路板2之间电连接的稳定性，设置于电源模块1与电路板2之间的连接结构还可以包括多个支撑部4和设置在每个支撑部4两端的第一连接部40和第二连接部41，第一连接部41与主体10的第一面连接，第二连接部42与保护层22连接，以使电源模块1与电路板2之间的位置相对固定。在具体实施的过程中，支撑部4可以通过第一连接部40固定设置于主体10的第一面(即连接结构固定设置于电源模块1)，第二连接部41可以是粘胶层，当金属连接柱12探入至开口中，并与走线层21保持电连接时，粘胶层(第二连接部41)与保护层22粘接，将电源模块1与电路板2之间的位置固定，以使金属连接柱12以及走线层21的位置也相对固定，进而保证电源模块1与电路板2之间保持电连接。在此种设置方式中，金属连接柱12与走线层21之间可以不通过焊接的方式，依旧能够保持稳定的电连接，另外，金属连接柱12与走线层22之间也可以设置有导电胶，通过设置导电胶使金属连接柱12与走线层21之间连接的稳定性更高。
其中，为了使第二连接部41与保护层22连接时，金属连接柱12与走线层21之间保持接触(电连接)，支撑部4可以为刚性材料制备，此时，支撑部4以及设置于支撑部4两端的第一连接部40和第二连接部41可以与金属连接柱12平行设置，且支撑部4、第一连接部41和第二连接部42的长度之和与金属连接柱12位于主体10第一面与保护层21之间的长度相同。或者，支撑部4可以为弹性材料制备，此时，支撑部4可以为弹性结构，且支撑部4的弹力小于电源模块1的重力时，支撑部4以及设置于支撑部4两端的第一连接部40和第二连接部41可以与金属连接柱12平行设置，且支撑部4、第一连接部40和第二连接部41的长度之和大于金属连接柱12位于主体10第一面与保护层21之间的长度，电源模块1在与电路板2连接时，支撑部4在重力的作用下会被压缩，以使电源模块1与电路板2机械连接时，设置于电源模块上的金属连接柱12也会与电路板2上的走线层21电连接。
在上述的实施例中，为了保证电源模块1与电路板2之间电连接的稳定性，设置于电源模块1与电路板2之间的连接结构还可以包括多个支撑部4和设置在每个支撑部4两端的第一连接部40和第二连接部41，第一连接部40与主体10的第一面连接，第二连接部41与保护层22连接，以使电源模块1与电路板2之间的位置相对固定。在具体实施的过程中，第二连接部41可以固定连接在保护层22上，第一连接40部可以是粘胶层，当电源模块1与电路板2需要电连接，且电源模块1与电路板2之间的位置需要相对固定时，金属连接柱12探入开口中，且金属连接柱12在与走线层21接触(电连接)时，第一连接部41与主体10第一面粘接，以实现电源模块1与电路板2之间位置的相对固定，进而保证金属连接柱12与走线层21之间能够稳定的电连接，防止电源模块1与电路板2连接时出现连接不良的情况。
需要说明的是，当连接结构包括支撑部4以及设置在支撑部4两端的第一连接部40和第二连接部41时，第一连接部40和第二连接部41也可以均为粘接层。在具体设置连接结构时，其中第一部分的支撑部4可以通过第一连接部40粘接在主体10第一面，第二部分的支撑部4可以通过第二连接部41粘接在保护层，此时，电源模块1上通过第一连接部40固定连接有第一部分支撑部4，电路板2上通过第二连接部41固定连接有第二部分支撑部4，且设置于电源模块1上的第一部分支撑部4和设置于电路板2上的第二部分支撑部4交错设置，以使电源模块1在与电路板2连接时，连接于第一部分支撑部4上的第二连接部41与保护层22粘接，连接于第二部分支撑部4上的第一连接部40与主体10第一面粘接，进而完成电源模块1与电路板2之间位置的固定，此种方式中，金属连接柱12与走线层21之间的电连接依旧稳定，以保证电源模块1与电路板2形成的功率器件工作的稳定性更高。
在上述的实施例中，为了提高金属连接柱与电路板之间连接的便捷性，提高金属连接柱与电路板之间对接的速度，金属连接柱的尺寸可以小于开口的尺寸。另外，将金属连接柱的尺寸设置为小于开口的尺寸，还可以使设置于电源模块上的金属连接柱与设置于电路板上的开口存在有一定的转配误差。
在一种可能的实施例中，图5为本申请实施例提供的功率器件的又一种结构示意图，且图5中电路板的结构形式与图2中的不同，当电源模块1上设置有多个金属连接柱12时，与电源模块1配合形成功率器件的电路板2可能还为初始的结构，即电路板2包括基板20、走线层21和保护层22，其中，部分的走线层21设置于保护层22和基板20之间，且电路板2上还设有贯穿基板20、走线层21以及保护层22的过孔23，每个过孔23的侧壁均被走线层21所覆盖；此时，为了使电源模块4与电路板2连接，将此种形式的电路板2也能够得到应用，防止此种形成的电路板2被浪费，功率器件还可以包括插针5，插针5的一端具有套管，插针5的另一端可以为呈尖状的镂空结构，插针5可以通过套管套在金属连接柱12上，插针5的另一端可以探入过孔23中，探入过孔23中的插针5与覆盖于过孔23侧壁上的走线层21压接，以使探针5与走线层21电连接，从而保证电源模块1与电路板2之间具有稳定的电连接。
需要说明的是，电源模块1上的金属连接柱12与插针5还可以通过焊接或者是粘接的方式连接，且当金属连接柱12与插针5通过粘接的方式连接时，粘接材料为导电材料。另外，电源模块1上的金属连接柱12的设置不仅使电源模块1可以与设置有开口的电路板2连接，还可以与设置有过孔23的电路板2通过插针5连接，以使电源模块1能够适用于两种不同形式的电路板2，且在与两种不同形式的电路板2配合的过程中，电源模块1也能够快捷的对自身的结构形式进行改变，以使用电源模块1的适用性更强。
以上，仅为本申请的具体实施方式，但本申请的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本申请揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本申请的保护范围之内。因此，本申请的保护范围应以权利要求的保护范围为准。

Claims (13)

1.一种电源模块，其特征在于，包括：主体、第一焊盘和多个金属连接柱；
所述主体包括封装体、封装基层和电源芯片，所述封装基层、所述电源芯片和所述第一焊盘均设置于所述封装体中，所述电源芯片与所述封装基层连接，所述电源芯片远离所述封装基层的一端与所述第一焊盘连接；
每个所述金属连接柱的第一端均与所述第一焊盘连接，所述金属连接柱的第二端穿过所述主体延伸至所述主体第一面的外侧，以使所述主体第一面的外部形成有多个凸出部；
凸出部用于与电路板的开口配合，并通过开口与电路板内的走线层电连接；
所述封装基层包括导热基板以及设置于所述导热基板两侧的第一散热层和第二散热层，所述电源芯片设置于所述第一散热层上，所述第二散热层露出所述封装体；
还包括金属块，所述金属块固定于所述第一散热层，所述金属块与所第一焊盘连接，且所述金属块背离所述封装基层的表面与所述电源芯片背离所述封装基层的表面共面。
2.根据权利要求1所述的电源模块，其特征在于，多个所述凸出部呈阵列分布于所述主体的第一面。
3.根据权利要求1或2所述的电源模块，其特征在于，所述金属连接柱的外轮廓为多边形或圆形。
4.根据权利要求1或2所述的电源模块，其特征在于，所述电源模块还包括第二焊盘和散热器，所述焊盘设置于所述主体的第二面，所述第二面与所述第一面相对设置，所述散热器设置于所述第二焊盘背离所述主体的一侧。
5.一种功率器件，其特征在于，包括如权利要求1至4任一项所述的电源模块，还包括与所述电源模块电连接的电路板。
6.根据权利要求5所述的功率器件，其特征在于，所述电路板包括基板以及依次设置于所述基板上的走线层和保护层，所述保护层上设有与多个所述金属连接柱配合的多个开口，每一对相对应的所述金属连接柱与所述开口中，所述金属连接柱探入所述开口并与所述走线层电连接；
所述功率器件还包括连接结构，所述连接结构设置于所述电源模块与所述电路板之间，所述连接结构用于使所述电源模块与所述电路板的位置相对固定。
7.根据权利要求6所述的功率器件，其特征在于，所述连接结构包括设置于所述开口中的焊接层，所述焊接层用于将所述金属连接柱与所述走线层固定。
8.根据权利要求7所述的功率器件，其特征在于，所述焊接层包括锡膏。
9.根据权利要求6所述的功率器件，其特征在于，所述连接结构包括多个支撑部，以及设置于每个所述支撑部两端的第一连接部和第二连接部，所述第一连接部和所述主体的第一面连接，所述第二连接部与所述保护层连接。
10.根据权利要求9所述的功率器件，其特征在于，所述支撑部以及第一连接部和第二连接部的长度与所述连接柱位于所述主体朝向保护层一侧的表面与所述保护层背离所述基板一侧的表面间的长度相同。
11.根据权利要求9所述的功率器件，其特征在于，所述支撑部为弹性支撑柱。
12.根据权利要求6至11任一项所述的功率器件，其特征在于，所述金属连接柱的尺寸小于所述开口的尺寸。
13.根据权利要求6所述的功率器件，其特征在于，所述电路板包括基板以及设置于所述基板上的走线层和保护层；其中，所述电路板上还设有多个过孔，且所述走线层将所述孔的侧壁覆盖；
所述功率器件还包括与多个所述过孔对应的多个插针，每一对相对应的所述插针与所述过孔中，所述插针的第一端与所述金属连接柱连接，所述插针的另一端探入所述过孔并与所述过孔压接。
CN202110848867.2A 2021-07-27 2021-07-27 电源模块及功率器件 Active CN113782498B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN202110848867.2A CN113782498B (zh) 2021-07-27 2021-07-27 电源模块及功率器件
EP22186838.3A EP4125123A1 (en) 2021-07-27 2022-07-26 Power supply module and power device
US17/874,594 US20230036995A1 (en) 2021-07-27 2022-07-27 Power supply module and power device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110848867.2A CN113782498B (zh) 2021-07-27 2021-07-27 电源模块及功率器件

Publications (2)

Publication Number Publication Date
CN113782498A CN113782498A (zh) 2021-12-10
CN113782498B true CN113782498B (zh) 2024-05-17

Family

ID=78836086

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110848867.2A Active CN113782498B (zh) 2021-07-27 2021-07-27 电源模块及功率器件

Country Status (3)

Country Link
US (1) US20230036995A1 (zh)
EP (1) EP4125123A1 (zh)
CN (1) CN113782498B (zh)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003243561A (ja) * 2002-02-15 2003-08-29 Phoenix Precision Technology Corp Ｐｇａパッケージのピン表面実装方法
CN108346645A (zh) * 2017-01-24 2018-07-31 比亚迪股份有限公司 一种功率模块及其制造方法
WO2019219533A1 (de) * 2018-05-15 2019-11-21 Robert Bosch Gmbh Verbundanordnung aus drei gestapelten fügepartnern
CN110767614A (zh) * 2019-10-10 2020-02-07 华为技术有限公司 封装结构和电子装置
CN112885808A (zh) * 2021-01-21 2021-06-01 长鑫存储技术有限公司 封装基板以及封装结构

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8198712B2 (en) * 2006-06-07 2012-06-12 International Rectifier Corporation Hermetically sealed semiconductor device module
EP2538761B1 (en) * 2011-06-20 2014-01-29 STMicroelectronics Srl Intelligent Power Module and related assembling method
TWI476888B (zh) * 2011-10-31 2015-03-11 Unimicron Technology Corp 嵌埋穿孔中介層之封裝基板及其製法
SG10201400396WA (en) * 2014-03-05 2015-10-29 Delta Electronics Int’L Singapore Pte Ltd Package structure and stacked package module with the same
DE102015221062B4 (de) * 2015-10-28 2020-04-23 Vincotech Gmbh Halbleiterschaltungsanordnung mit gepresstem gel und montageverfahren
CN109492622A (zh) * 2018-12-25 2019-03-19 上海思立微电子科技有限公司 用于屏下光学指纹的识别组件及电子设备

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003243561A (ja) * 2002-02-15 2003-08-29 Phoenix Precision Technology Corp Ｐｇａパッケージのピン表面実装方法
CN108346645A (zh) * 2017-01-24 2018-07-31 比亚迪股份有限公司 一种功率模块及其制造方法
WO2019219533A1 (de) * 2018-05-15 2019-11-21 Robert Bosch Gmbh Verbundanordnung aus drei gestapelten fügepartnern
CN110767614A (zh) * 2019-10-10 2020-02-07 华为技术有限公司 封装结构和电子装置
CN112885808A (zh) * 2021-01-21 2021-06-01 长鑫存储技术有限公司 封装基板以及封装结构

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
王加祥.《电路板的焊接、组装与调试》.西安电子科技大学出版社,2016,第39-41页. *

Also Published As

Publication number Publication date
US20230036995A1 (en) 2023-02-02
EP4125123A1 (en) 2023-02-01
CN113782498A (zh) 2021-12-10

Similar Documents

Publication Publication Date Title
JP2755252B2 (ja) 半導体装置用パッケージ及び半導体装置
US8004070B1 (en) Wire-free chip module and method
CN112018049A (zh) 一种芯片封装结构及一种电子设备
CN102164453A (zh) 电路模块
RU2423803C2 (ru) Монтажная панель для электронного компонента
JP2004063604A (ja) パワーモジュール及びこのパワーモジュールを用いた冷蔵庫
JP3079773B2 (ja) 熱伝導スペーサーの実装構造
CN113782498B (zh) 电源模块及功率器件
CN110416200B (zh) 一种功率模块封装结构及制作方法
CN215818718U (zh) 印制电路板及电子设备
WO2022004332A1 (ja) 回路構成体
CN212381467U (zh) 金属基线路板
RU99115468A (ru) Модуль с полупроводниковыми микросхемами и способ его изготовления
JP4510975B2 (ja) 回路基板
KR20050111477A (ko) 발광 다이오드 및 이의 제작 방법
JP2009158769A (ja) 半導体装置
CN218587504U (zh) 电助力自行车控制器
JP2002118215A (ja) 半導体装置
CN213845260U (zh) 一种半导体散热结构
JP3555304B2 (ja) 電子装置
CN216902900U (zh) 电路板和控制装置
JP2809316B2 (ja) 電子部品搭載用基板
JP2564645Y2 (ja) 発熱部品を有する混成集積回路装置
TWI673835B (zh) 功率晶片覆晶封裝結構及其封裝方法
JP2000124578A (ja) ハイブリッドモジュール及びその製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant