CN112885808A - 封装基板以及封装结构 - Google Patents

封装基板以及封装结构 Download PDF

Info

Publication number
CN112885808A
CN112885808A CN202110082929.3A CN202110082929A CN112885808A CN 112885808 A CN112885808 A CN 112885808A CN 202110082929 A CN202110082929 A CN 202110082929A CN 112885808 A CN112885808 A CN 112885808A
Authority
CN
China
Prior art keywords
pad
package substrate
line
conductive layer
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202110082929.3A
Other languages
English (en)
Other versions
CN112885808B (zh
Inventor
卢宗正
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Changxin Memory Technologies Inc
Original Assignee
Changxin Memory Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Changxin Memory Technologies Inc filed Critical Changxin Memory Technologies Inc
Priority to CN202110082929.3A priority Critical patent/CN112885808B/zh
Publication of CN112885808A publication Critical patent/CN112885808A/zh
Priority to EP21895916.1A priority patent/EP4060729A4/en
Priority to US17/439,915 priority patent/US20230087325A1/en
Priority to JP2022547937A priority patent/JP2023514986A/ja
Priority to PCT/CN2021/100847 priority patent/WO2022156133A1/zh
Priority to KR1020227029994A priority patent/KR20220133992A/ko
Application granted granted Critical
Publication of CN112885808B publication Critical patent/CN112885808B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/4824—Pads with extended contours, e.g. grid structure, branch structure, finger structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49805—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the leads being also applied on the sidewalls or the bottom of the substrate, e.g. leadless packages for surface mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H01L2224/48228—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item the bond pad being disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83191—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0651—Wire or wire-like electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06562—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking at least one device in the stack being rotated or offset
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Structure Of Printed Boards (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

本申请涉及一种封装基板以及封装结构。其中，封装基板包括：第一导电层，位于基底的顶部，包括电源线以及信号线，电源线用于为芯片供电，信号线用于为芯片提供信号；第二导电层，位于基底的底部，包括第一焊盘以及局部互连线，第一焊盘与信号线电连接，多个相关联的第一焊盘通过局部互连线电连接。本申请通过局部互连线连接相关联的第一焊盘的方式，将多个相关联的信号线连接，从而使得基底的顶部不再需要plating bar的设置。因此，可以使得电源线的线宽有效拓宽，横截面有效增加，从而有效降低电源线的直流电阻阻抗，进而有效防止直流压降超标的问题。

Description

封装基板以及封装结构
技术领域
本申请涉及半导体技术领域，特别是涉及一种封装基板以及封装结构。
背景技术
封装对应用于各种集成电路的芯片都起着重要的作用。应用于芯片封装的封装基板起着安放、固定、密封、保护芯片和增强电热性能的作用。同时，其还是沟通芯片与外部电路的桥梁。封装技术的好坏还直接影响到芯片自身性能的发挥和与之连接的印制电路板(PCB)的设计和制造，因此它是至关重要的。
目前，一些封装基板的设计中，采取在基底的顶部设置电镀条(plating bar)的方式，将为芯片提供信号的多个相关联的信号线连接。这种设计大大占用了的基底顶部的面积，导致基底顶部的各电源线需要避开plating bar而设置。这就使得电源线通常线长较长且线宽较细，从而具有较高的直流电阻，进而导致可能会出现直流压降超标的问题。
发明内容
基于此，有必要针对现有技术中的电源线可能会出现直流压降超标的问题提供一种封装基板以及封装结构。
为了实现上述目的，一方面，本申请提供了一种封装基板，应用于芯片封装，包括：
电源线以及信号线，所述电源线用于为芯片供电，所述信号线用于为所述芯片提供信号；
第二导电层，位于所述基底的底部，包括第一焊盘以及局部互连线，所述第一焊盘与所述信号线对应电连接，多个所述第一焊盘通过所述局部互连线电连接
在其中一个实施例中，所述第一焊盘与对应的所述信号线通过所述局部互连线电连接。
在其中一个实施例中，所述第二导电层包括走线层与焊盘层，所述局部互连线位于所述走线层，所述第一焊盘位于所述焊盘层，所述焊盘层形成于所述走线层上，所述局部互连线的未被所述第一焊盘覆盖的部分具有弯折角，所述弯折角为钝角。
在其中一个实施例中，所述第一导电层还包括第一焊点以及第二焊点，所述第一焊点以及所述第二焊点均用于与所述芯片电连接，所述信号线连接所述第一焊点，所述电源线连接所述第二焊点。
在其中一个实施例中，同一所述电源线连接多个所述第二焊点。
在其中一个实施例中，所述电源线包括线本体以及连接部，所述连接部连接所述线本体与所述第二焊点。
在其中一个实施例中，所述封装基板还包括第三导电层以及第一导电插塞，所述第三导电层位于所述第一导电层与所述第二导电层之间，且包括第一连接线，所述第一连接线通过第一导电插塞分别与所述信号线以及所述第一焊盘电连接。
在其中一个实施例中，所述第二导电层还包括第二焊盘，所述第二焊盘与所述电源线电连接。
在其中一个实施例中，所述封装基板还包括第二导电插塞，所述第二焊盘与所述电源线通过所述第二导电插塞电连接。
在其中一个实施例中，所述封装基板还包括第三导电层，所述第三导电层位于所述第一导电层与所述第二导电层之间，且包括第二连接线，所述第二连接线通过第二导电插塞分别与所述电源线以及所述第二焊盘电连接。
在其中一个实施例中，同一所述电源线连接多个第二导电插塞。
在其中一个实施例中，沿所述电源线的长度方向以及宽度方向均设置多个第二导电插塞。
在其中一个实施例中，所述第一焊盘以及所述第二焊盘在所述基底的底部阵列排布。
本申请还提供了一种封装结构，包括芯片、引线以及上述任一项所述的封装基板，所述引线一端连接所述芯片，且另一端连接所述封装基板。
在其中一个实施例中，所述芯片的数量为多个，多个所述芯片堆叠设置，所述封装结构还包括胶粘膜层，所述胶粘膜层连接相邻两个所述芯片以及所述封装基板与所述芯片。
在其中一个实施例中，多个所述芯片交错堆叠，相邻两个所述芯片分别在相对的两侧通过所述引线与所述封装基板电连接。
在其中一个实施例中，所述封装结构还包括塑封层，所述塑封层覆盖所述芯片。
本申请的封装基板以及封装结构具有如下有益效果：
本申请的封装基板以及封装结构，基底底部的第一焊盘与基底顶部的信号线电连接。通过局部互连线连接相关联的第一焊盘的方式，将多个相关联的信号线连接，从而使得基底的顶部不再需要plating bar的设置。
这样可以大大腾出基底的顶部空间，进而给电源线留下走线空间，使得电源线不再需要绕行。因此，本申请可以使得电源线的线宽有效拓宽，横截面有效增加，从而有效降低电源线的直流电阻阻抗，进而有效防止直流压降超标的问题。
附图说明
为了更清楚地说明本申请实施例或传统技术中的技术方案，下面将对实施例或传统技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为一实施例中提供的封装结构的结构示意图；
图2为一实施例中提供的封装结构的剖面示意图；
图3为一实施例中提供的封装基板在一个角度下的结构示意图；
图4为一实施例中提供的封装基板在另一个角度下的结构示意图；
图5为一实施例中提供的第二导电层的局部平面结构示意图；
图6为一实施例中提供的封装基板的剖面局部结构示意图；
图7为传统技术的封装基板平面结构示意图。
附图标记说明：
100-基体；200-封装基板；210-基底；220-第一导电层；221-电源线；222-信号线；223-第一焊点；224-第二焊点；230-第二导电层；231-第一焊盘；232-局部互连线；2321-引入端，2322-互连线；233-第二焊盘；240-第三导电层；241-第一连接线；242-第二连接线；第三导电层250-第一导电插塞；260-第二导电插塞；300-引线
具体实施方式
为了便于理解本申请，下面将参照相关附图对本申请进行更全面的描述。附图中给出了本申请的首选实施例。但是，本申请可以以许多不同的形式来实现，并不限于本文所描述的实施例。相反地，提供这些实施例的目的是使对本申请的公开内容更加透彻全面。
除非另有定义，本文所使用的所有的技术和科学术语与属于本申请的技术领域的技术人员通常理解的含义相同。本文中在本申请的说明书中所使用的术语只是为了描述具体的实施例的目的，不是旨在于限制本申请。
应当明白，当元件或层被称为“在...上”、“与...相邻”、“连接到”或“耦合到”其它元件或层时，其可以直接地在其它元件或层上、与之相邻、连接或耦合到其它元件或层，或者可以存在居间的元件或层。相反，当元件被称为“直接在...上”、“与...直接相邻”、“直接连接到”或“直接耦合到”其它元件或层时，则不存在居间的元件或层。应当明白，尽管可使用术语第一、第二、第三等描述各种元件、部件、区、层、掺杂类型和/或部分，这些元件、部件、区、层、掺杂类型和/或部分不应当被这些术语限制。这些术语仅仅用来区分一个元件、部件、区、层、掺杂类型或部分与另一个元件、部件、区、层、掺杂类型或部分。因此，在不脱离本申请教导之下，下面讨论的第一元件、部件、区、层、掺杂类型或部分可表示为第二元件、部件、区、层或部分；举例来说，可以将第一导电插塞换成为第二导电插塞，且类似地，可以将第二导电插塞换成为第一导电插塞。
空间关系术语例如“在...下”、“在...下面”、“下面的”、“在...之下”、“在...之上”、“上面的”等，在这里可以用于描述图中所示的一个元件或特征与其它元件或特征的关系。应当明白，除了图中所示的取向以外，空间关系术语还包括使用和操作中的器件的不同取向。例如，如果附图中的器件翻转，描述为“在其它元件下面”或“在其之下”或“在其下”元件或特征将取向为在其它元件或特征“上”。因此，示例性术语“在...下面”和“在...下”可包括上和下两个取向。此外，器件也可以包括另外地取向(譬如，旋转90度或其它取向)，并且在此使用的空间描述语相应地被解释。
在此使用时，单数形式的“一”、“一个”和“所述/该”也可以包括复数形式，除非上下文清楚指出另外的方式。还应明白，当术语“组成”和/或“包括”在该说明书中使用时，可以确定所述特征、整数、步骤、操作、元件和/或部件的存在，但不排除一个或更多其它的特征、整数、步骤、操作、元件、部件和/或组的存在或添加。同时，在此使用时，术语“和/或”包括相关所列项目的任何及所有组合。
在电路结构中，通常人们只关注那些电流较大的走线网络，而忽视了一些电流看起来很小的走线网络。但是，发明人发现，在一些细长的走线网络，由于具有较高的直流电阻，即使流过的电流很小，也可能产生直流压降超标的问题。
请参阅图7，如背景技术所言，一些封装基板的设计中(例如低功率双倍数据速率(low power double data rate，LPDDR)封装基板的设计中)，采取在封装基板的基底的顶部设置电镀条10的方式，将多个相关联的信号线222连接。但是，这种设计，会导致同样位于基底的顶部的电源线221需要避开电镀条10而设置。从而使得封装基板上的电源线221都分散开，从而形成细长的走线网络，进而导致可能会出现直流压降超标的问题。
针对于此，本申请提出了一种可以防止直流压降超标的问题的封装基板以及封装结构。
在一个实施例中，请参阅图1，提供一种封装结构，包括芯片100、封装基板200以及引线300。引线300可以为金属线等，其一端连接芯片100，且另一端连接封装基板200。
芯片100可以为应用于各种集成电路的芯片。同一封装结构上，芯片100的数量可以为一个，也可以为多个。
作为示例，请参阅图2，当芯片100的数量为多个时，多个芯片100可以堆叠设置，从而提高封装结构集成密度。
此时，可以设置封装结构还包括胶粘膜层400。胶粘膜层400连接相邻两个芯片100以及封装基板200与芯片100。请参阅图2，封装基板200与最底部的芯片200之间以及相邻两个芯片100之间均通过胶粘膜层400连接。
进一步地，还可以设置多个芯片交错堆叠，相邻两个芯片100分别在相对的两侧通过引线300与封装基板200电连接。
具体地，请参阅图2，在封装基板200上，自下而上依次设置的各个芯片100中，第一片芯片、第三片芯片以及第五片芯片在芯片的左侧通过引线300与封装基板200电连接，而第二片芯片、第四片芯片以及第六片芯片在芯片的右侧通过引线300与封装基板200电连接。
此时，引线密度可以被有效降低，从而降低了引线工艺难度。并且，引线密度降低可以有效防止各个引线之间的相互干扰，从而提高封装结构的可靠性。
此外，封装结构还可以包括塑封层500。塑封层500覆盖芯片100，从而可以将芯片与外界隔离，以防止空气中的杂质对芯片电路腐蚀而造成芯片电气性能下降。另一方面，塑封层500封装后的芯片也更便于安装和运输。
在一个实施例中，请参阅图3以及图4，封装基板200包括基底210、第一导电层220以及第二导电层230。第一导电层220位于基底210的顶部。第二导电层230位于基底210的底部。
第一导电层220以及第二导电层230可以但不限于为金属层。
第一导电层220包括电源线221以及信号线222。电源线221用于为芯片100供电。具体地，电源线221可以包括提供VDDQ、VPP、VDD等电源电压的多种类型的电源线221。信号线222用于为芯片100提供信号。具体地，信号线222可以包括传输DQ、DQS等信号的多种类型的信号线。
第二导电层230包括第一焊盘231。第一焊盘231上可以形成第一焊球(未图示)，进而与外部电路电连接。第一焊球可以但不限于为锡球。
同时，第一焊盘231与信号线222对应电连接，进而为信号线222提供信号。
同时，在本实施例中，第二导电层230还包括局部互连线232。局部互连线232连接多个相关联的第一焊盘231。
由于第一焊盘231与信号线222电连接，因此将多个相关联的第一焊盘231连接即可以实现将多个相关联的信号线222连接。
可以理解的是，这里的“多个”表示两个或者两个以上。“多个相关联的信号线”即“需要电连接在一起的同种类型的多个信号线”，“多个相关联的第一焊盘”即“与多个相关联的信号线电连接的多个第一焊盘”。
本实施例通过局部互连线232连接相关联的第一焊盘231的方式，将多个相关联的信号线222连接，从而使得基底210的顶部不再需要plating bar(即电镀条10)的设置。
这样可以大大腾出基底210的顶部空间，进而给电源线留下走线空间，使得电源线不再需要绕行。因此，本实施例可以使得电源线的线宽有效拓宽，横截面有效增加，从而有效降低电源线的直流电阻阻抗，进而有效防止直流压降超标的问题。
在一个实施例中，请参阅图5，第一焊盘231与对应的信号线222通过局部互连线232电连接。即局部互连线232的一端电连接信号线222，另一端电连接第一焊盘231，进而实现第一焊盘231与对应的信号线222的电连接。此时，可以便于第一焊盘231的灵活排布。
当然，第一焊盘231与信号线222电连接的方式并不限于此，例如，第一焊盘231也可以直接通过相应的导电插塞与信号线222取得连接。
在一个实施例中，第二导电层230包括走线层与焊盘层。局部互连线232位于走线层，第一焊盘231位于焊盘层。并且，焊盘层形成于走线层上。
即，在本实施例中，局部互连线232与第一焊盘231在不同的膜层形成。并且，焊盘层在走线层形成之前形成。
此时，可以根据局部互连线232与第一焊盘231的实际需求，通过不同的工艺过程形成局部互连线232与第一焊盘231。
本实施例中，由于形成于第一焊盘231下的局部互连线232连接多个相关联的不同第一焊盘231。因此，其有被第一焊盘231覆盖的部分，也有未被第一焊盘231覆盖的部分。
局部互连线232的未被第一焊盘231覆盖的部分可以具有弯折角。此时，进一步地，可以设置弯折角为钝角，进而防止局部互连线232在弯折处出现信号发射，从而影响电信号的传输。
作为示例，走线层可以通过电镀工艺形成。此时，请继续参阅图5，局部互连线232可以包括引入端2321与连接引入端2321的至少两个互连线2322。电镀工艺过程中，电镀液自引入端2321位置引入，流至各个互连线2312的位置，从而形成包括引入端2321与互连线2322的局部互连线232。
当然，在本实施例中，走线层并不一定通过上述电镀工艺形式形成。
或者，在一些实施例中，第二导电层230的设置形式也可以并不限于设置成包括走线层与焊盘层的形式。
例如，局部互连线232与第一焊盘231也可以在相同的导电膜层形成。此时，第一焊盘231与对应的信号线222也可以通过局部互连线232电连接。当然，第一焊盘231也可以直接通过相应的导电插塞等与对应的信号线222电连接。
或者，第二导电层230可以包括更多导电功能膜层，本申请对此均没有限制。
在一个实施例中，请继续参阅图3，第一导电层220还包括第一焊点223以及第二焊点224。第一焊点223以及第二焊点224均通过引线300与芯片100电连接。
并且，第一焊点223连接信号线222，进而使得信号线222为芯片提供信号。第二焊点224连接电源线221，进而使得电源线221为芯片供电。
可以理解的是，第一焊点223以及第二焊点224为用于与引线300连接的导电区域。同时，芯片100上通常也会设有与第一焊点223以及第二焊点224相对应的芯片焊点，用于与引线300连接。
各引线300通常通过打线工艺分别连接至芯片的芯片焊点与第一焊点223或者第二焊点223。
第一焊点223以及第二焊点224的设置可以便于引线300的连接。当然，本申请第一导电层220的设置形式并不以此为限制。
例如，在一些实施例中，由于电源线221线宽较大，因此可以直接将引线300连接在电源线221上，而不设置第二焊点224。
或者，在同一实施例中，不同的引线300也可以以不同的方式电连接电源线。具体地，可以设置部分引线300连接至第二焊点224进而与电源线221电连接，部分引线300直接连接至电源线221。
在一个实施例中，可以设置同一电源线221连接多个第二焊点224。此时，可以在基底210的顶部将连接多个第二焊点224的同种类型的电源线221形成一个完整的平面，进而进一步降低电源线221阻抗，并且可以简化第一导电层220的结构，从而便于其加工形成。
在一个实施例中，电源线221包括线本体2211以及连接部2212。连接部2212连接线本体2211与第二焊点224。
本实施例通过将电源线221分为线本体2211与连接部2212，进而便于将线本体线宽设置的相对宽，从而降低直流阻抗。同时，连接部2212的设置，便于在同一电源线221连接多个第二焊点224的情况下，将第一焊点223与第二焊点224排布成一列，从而便于工艺加工。
在一个实施例中，请参考图6，封装基板200还包括第三导电层240以及第一导电插塞250。第三导电层可以但不限于为金属层。
第三导电层240位于第一导电层220与第二导电层230之间。
并且，第三导电层240包括第一连接线241。第一连接线241通过第一导电插塞250分别与信号线222以及第一焊盘231电连接，从而使得信号线222与对应的第一焊盘231电连接。
具体地，对于同一第一连接线241，其一端通过第一导电层220与第三导电层240之间的第一导电插塞250与信号线222电连接；同时，其另一端通过第二导电层230与第三导电层240之间的第一导电插塞250与第一焊盘231电连接。
在本实施例中，通过第三导电层240的设置可以将使得与信号线222连接的第一焊盘231自由灵活排布，而不受信号线222位置的影响。
当第一焊盘231与对应的信号线222通过局部互连线232电连接时，更具体地，对于同一第一连接线241，其一端通过第一导电层220与第三导电层240之间的第一导电插塞250与信号线222电连接；同时，其另一端通过第二导电层230与第三导电层240之间的第一导电插塞250与局部互连线232电连接(请同时参阅图5)，从而实现与第一焊盘231的电连接。
当然，本申请并不限于此，在一些实施例中，也可以不设有第三导电层240。此时，可以直接将各信号线222通过第一导电插塞250而与对应的第一焊盘231连接。
在一个实施例中，请参阅图4，第二导电层230还包括第二焊盘233。第二焊盘233上可以形成第二焊球(未图示)，进而与外部电路电连接。第二焊球可以但不限于为锡球，其可以与第一焊球在同一工序中形成。
同时，第二焊盘233与电源线221对应电连接，从而为电源线221供电。
当第二导电层230包括走线层与焊盘层时，可以设置第二焊盘233与第一焊盘231同时位于焊盘层(即二者可以同层形成)，而局部互连线232位于走线层。
进一步地，封装基板还可以包括第二导电插塞260，进而使得第二焊盘233与电源线221可以方便地通过第二导电插塞260电连接。
在一个实施例中，请参阅图6，封装基板包括第三导电层240，第三导电层位于第一导电层220与第二导电层230之间。
并且，第三导电层240包括第二连接线242。第二连接线242通过第二导电插塞260分别与电源线221以及第二焊盘233电连接。
具体地，对于同一第二连接线242，其一端通过第一导电层220与第三导电层240之间的第二导电插塞260与电源线221电连接；同时，其另一端通过第二导电层230与第三导电层240之间的第二导电插塞260与第二焊盘233电连接。
这里，第二连接线242的另一端通过第二导电层230与第三导电层240之间的第二导电插塞260与第二焊盘233电连接，可以是第二导电插塞260直接与第二焊盘233连接，也可以是第二导电插塞260通过其他的导电结构与第二焊盘233连接，本申请对此并没有限制。
在本实施例中，通过第三导电层240的设置可以将使得与电源线221连接的第二焊盘233自由灵活排布，而不受电源线221位置的影响。
此时，可以进一步地，设置第一焊盘231以及第二焊盘233在基底210的底部阵列排布，从而可以有效利用基底210的底部的空间，提高封装基板的可靠性。
这里，具体地，请参阅图4，第一焊盘231以及第二焊盘233可以在基底210的底部排布成多个阵列(如图4中排列了四个阵列)。并且，多个阵列之间的空白区域可以设置有局部互连线232，进而使得局部互连线232的设置空间更大，从而可以更加自由灵活地在第二导电层230布局局部互连线232。
此时，如果电连接信号线222与第一焊盘231的第一导电插塞250与局部互连线232连接，则连接局部互连线232的部分第一导电插塞250也可以设置在阵列之间的空白区域，进而便于第一导电插塞250的布局设置。
具体地，此时可以同时在第三导电层240设置第一连接线241与第二连接线242。第一连接线241通过第一导电插塞250分别与信号线222以及第一焊盘231电连接。第二连接线242通过第二导电插塞260分别与电源线221以及第二焊盘233电连接，从而使得第一焊盘231以及第二焊盘233在基底210的底部阵列排布。
在一个实施例中，请参阅图2，由于设置在基底210的顶部的电源线221具有足够的设置空间，因此,设置同一电源线221连接多个第二导电插塞260，从而可以有效增加连接过孔区域，形成更好的回流，降低直流压降。
作为示例，沿电源线221的长度方向以及宽度方向均可以设置多个第二导电插塞260，从而可以形成更好的回流，进一步降低直流压降。
作为示例，当封装基板包括第三导电层240时，同一电源线221可以通过多个第二导电插塞260连接第三导电层240的第二连接线242。或者，当封装基板不包括第三导电层240时，同一电源线221可以通过多个第二导电插塞260连接第二导电层230的多个第二焊盘233。
综上，本申请提供的封装基板以及封装结构，基底底部的第一焊盘与基底顶部的信号线电连接。通过局部互连线连接相关联的第一焊盘的方式，将多个相关联的信号线连接，从而使得基底的顶部不再需要plating bar的设置。
这样可以大大腾出基底的顶部空间，进而给电源线留下走线空间，使得电源线不再需要绕行。因此，本申请可以使得电源线的线宽有效拓宽，横截面有效增加，从而有效降低电源线的直流电阻阻抗，进而有效防止直流压降超标的问题。
上实施例的各技术特征可以进行任意的组合，为使描述简洁，未对上述实施例各个技术特征所有可能的组合都进行描述，然而，只要这些技术特征的组合不存在矛盾，都应当认为是本说明书记载的范围。
以上实施例仅表达了本申请的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对申请专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本申请构思的前提下，还可以做出若干变形和改进，这些都属于本申请的保护范围。因此，本申请专利的保护范围应以所附权利要求为准。

Claims (17)

1.一种封装基板，应用于芯片封装，其特征在于，包括：
第一导电层，位于基底的顶部，包括电源线以及信号线，所述电源线用于为芯片供电，所述信号线用于为所述芯片提供信号；
第二导电层，位于所述基底的底部，包括第一焊盘以及局部互连线，所述第一焊盘与所述信号线对应电连接，多个相关联的所述第一焊盘通过所述局部互连线电连接。
2.根据权利要求1所述的封装基板，其特征在于，所述第一焊盘与对应的所述信号线通过所述局部互连线电连接。
3.根据权利要求2所述的封装基板，其特征在于，所述第二导电层包括走线层与焊盘层，所述局部互连线位于所述走线层，所述第一焊盘位于所述焊盘层，所述焊盘层形成于所述走线层上，所述局部互连线的未被所述第一焊盘覆盖的部分具有弯折角，所述弯折角为钝角。
4.根据权利要求1或2所述的封装基板，其特征在于，所述第一导电层还包括第一焊点以及第二焊点，所述第一焊点以及所述第二焊点均用于与所述芯片电连接，所述信号线连接所述第一焊点，所述电源线连接所述第二焊点。
5.根据权利要求4所述的封装基板，其特征在于，同一所述电源线连接多个所述第二焊点。
6.根据权利要求5所述的封装基板，其特征在于，所述电源线包括线本体以及连接部，所述连接部连接所述线本体与所述第二焊点。
7.根据权利要求1或2所述的封装基板，其特征在于，所述封装基板还包括第三导电层以及第一导电插塞，所述第三导电层位于所述第一导电层与所述第二导电层之间，且包括第一连接线，所述第一连接线通过第一导电插塞分别与所述信号线以及所述第一焊盘电连接。
8.根据权利要求1或2所述的封装基板，其特征在于，所述第二导电层还包括第二焊盘，所述第二焊盘与所述电源线对应电连接。
9.根据权利要求8所述的封装基板，其特征在于，所述封装基板还包括第二导电插塞，所述第二焊盘与所述电源线通过所述第二导电插塞电连接。
10.根据权利要求9所述的封装基板，其特征在于，所述封装基板还包括第三导电层，所述第三导电层位于所述第一导电层与所述第二导电层之间，且包括第二连接线，所述第二连接线通过第二导电插塞分别与所述电源线以及所述第二焊盘电连接。
11.根据权利要求9或10所述的封装基板，其特征在于，同一所述电源线连接多个第二导电插塞。
12.根据权利要求11所述的封装基板，其特征在于，沿所述电源线的长度方向以及宽度方向均设置多个第二导电插塞。
13.根据权利要求10所述的封装基板，其特征在于，所述第一焊盘以及所述第二焊盘在所述基底的底部阵列排布。
14.一种封装结构，其特征在于，包括芯片、引线以及权利要求1-13任一项所述的封装基板，所述引线一端连接所述芯片，且另一端连接所述封装基板。
15.根据权利要求14所述的封装结构，其特征在于，所述芯片的数量为多个，多个所述芯片堆叠设置，所述封装结构还包括胶粘膜层，所述胶粘膜层连接相邻两个所述芯片以及所述封装基板与所述芯片。
16.根据权利要求15所述的封装结构，其特征在于，多个所述芯片交错堆叠，相邻两个所述芯片分别在相对的两侧通过所述引线与所述封装基板电连接。
17.根据权利要求14所述的封装结构，其特征在于，所述封装结构还包括塑封层，所述塑封层覆盖所述芯片。
CN202110082929.3A 2021-01-21 2021-01-21 封装基板以及封装结构 Active CN112885808B (zh)

Priority Applications (6)

Application Number Priority Date Filing Date Title
CN202110082929.3A CN112885808B (zh) 2021-01-21 2021-01-21 封装基板以及封装结构
EP21895916.1A EP4060729A4 (en) 2021-01-21 2021-06-18 ENCAPSULATING SUBSTRATE AND ENCAPSULATING STRUCTURE
US17/439,915 US20230087325A1 (en) 2021-01-21 2021-06-18 Package substrate and package structure
JP2022547937A JP2023514986A (ja) 2021-01-21 2021-06-18 パッケージ基板及びパッケージ構造
PCT/CN2021/100847 WO2022156133A1 (zh) 2021-01-21 2021-06-18 封装基板以及封装结构
KR1020227029994A KR20220133992A (ko) 2021-01-21 2021-06-18 패키지 기판 및 패키지 구조물

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110082929.3A CN112885808B (zh) 2021-01-21 2021-01-21 封装基板以及封装结构

Publications (2)

Publication Number Publication Date
CN112885808A true CN112885808A (zh) 2021-06-01
CN112885808B CN112885808B (zh) 2022-03-08

Family

ID=76051516

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110082929.3A Active CN112885808B (zh) 2021-01-21 2021-01-21 封装基板以及封装结构

Country Status (6)

Country Link
US (1) US20230087325A1 (zh)
EP (1) EP4060729A4 (zh)
JP (1) JP2023514986A (zh)
KR (1) KR20220133992A (zh)
CN (1) CN112885808B (zh)
WO (1) WO2022156133A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113782498A (zh) * 2021-07-27 2021-12-10 华为数字能源技术有限公司 电源模块及功率器件
WO2022156133A1 (zh) * 2021-01-21 2022-07-28 长鑫存储技术有限公司 封装基板以及封装结构

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101866904A (zh) * 2009-04-16 2010-10-20 联发科技股份有限公司 半导体芯片封装结构
CN207166845U (zh) * 2017-07-06 2018-03-30 新华三技术有限公司 一种电路板及电路板组件
CN110313881A (zh) * 2018-03-30 2019-10-11 微创（上海）医疗机器人有限公司 焊盘转接结构及电子内窥镜头端结构
CN110970413A (zh) * 2018-09-28 2020-04-07 三星电子株式会社 半导体封装件
CN111739807A (zh) * 2020-08-06 2020-10-02 上海肇观电子科技有限公司 布线设计方法、布线结构以及倒装芯片
CN112242375A (zh) * 2020-10-19 2021-01-19 Oppo广东移动通信有限公司 芯片和电子设备

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8031484B2 (en) * 2006-06-16 2011-10-04 Hong Kong Applied Science And Technology Research Institute Co., Ltd. IC packages with internal heat dissipation structures
JP5548342B2 (ja) * 2007-10-23 2014-07-16 パナソニック株式会社 半導体装置
JP2010278318A (ja) * 2009-05-29 2010-12-09 Renesas Electronics Corp 半導体装置
KR101686553B1 (ko) * 2010-07-12 2016-12-14 삼성전자 주식회사 반도체 패키지 및 패키지 온 패키지
JP6207422B2 (ja) * 2014-02-19 2017-10-04 ルネサスエレクトロニクス株式会社 電子装置
CN110112116B (zh) * 2018-02-01 2023-06-06 爱思开海力士有限公司 半导体封装件和形成半导体封装件的方法
KR20200011820A (ko) * 2018-07-25 2020-02-04 삼성전자주식회사 반도체 패키지
KR102620865B1 (ko) * 2018-12-03 2024-01-04 에스케이하이닉스 주식회사 반도체 패키지
CN112885808B (zh) * 2021-01-21 2022-03-08 长鑫存储技术有限公司 封装基板以及封装结构

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101866904A (zh) * 2009-04-16 2010-10-20 联发科技股份有限公司 半导体芯片封装结构
CN207166845U (zh) * 2017-07-06 2018-03-30 新华三技术有限公司 一种电路板及电路板组件
CN110313881A (zh) * 2018-03-30 2019-10-11 微创（上海）医疗机器人有限公司 焊盘转接结构及电子内窥镜头端结构
CN110970413A (zh) * 2018-09-28 2020-04-07 三星电子株式会社 半导体封装件
CN111739807A (zh) * 2020-08-06 2020-10-02 上海肇观电子科技有限公司 布线设计方法、布线结构以及倒装芯片
CN112242375A (zh) * 2020-10-19 2021-01-19 Oppo广东移动通信有限公司 芯片和电子设备

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022156133A1 (zh) * 2021-01-21 2022-07-28 长鑫存储技术有限公司 封装基板以及封装结构
CN113782498A (zh) * 2021-07-27 2021-12-10 华为数字能源技术有限公司 电源模块及功率器件
CN113782498B (zh) * 2021-07-27 2024-05-17 华为数字能源技术有限公司 电源模块及功率器件

Also Published As

Publication number Publication date
WO2022156133A1 (zh) 2022-07-28
KR20220133992A (ko) 2022-10-05
EP4060729A4 (en) 2023-07-12
JP2023514986A (ja) 2023-04-12
CN112885808B (zh) 2022-03-08
EP4060729A1 (en) 2022-09-21
US20230087325A1 (en) 2023-03-23

Similar Documents

Publication Publication Date Title
US7372138B2 (en) Routing element for use in multi-chip modules, multi-chip modules including the routing element and methods
US7304373B2 (en) Power distribution within a folded flex package method and apparatus
CN103370785B (zh) 具有中心触点的增强堆叠微电子组件
US6534879B2 (en) Semiconductor chip and semiconductor device having the chip
US8106490B2 (en) Semiconductor chip package
US7355272B2 (en) Semiconductor device with stacked semiconductor chips of the same type
US5606199A (en) Resin-molded type semiconductor device with tape carrier connection between chip electrodes and inner leads of lead frame
US8243465B2 (en) Semiconductor device with additional power supply paths
US7714424B2 (en) Stacked-type semiconductor package
US20070035036A1 (en) Semiconductor device, laminated semiconductor device, and wiring substrate
CN112885808B (zh) 封装基板以及封装结构
US8362614B2 (en) Fine pitch grid array type semiconductor device
JP2001156251A (ja) 半導体装置
US6181005B1 (en) Semiconductor device wiring structure
US6803666B2 (en) Semiconductor chip mounting substrate and semiconductor device using the same
US20030080418A1 (en) Semiconductor device having power supply pads arranged between signal pads and substrate edge
KR102578797B1 (ko) 반도체 패키지
JP3132478B2 (ja) 半導体装置およびその製造方法
US6188133B1 (en) Semiconductor with plurality of connecting parts arranged on lower surface of a substrate
KR101811738B1 (ko) 중앙 콘택을 구비한 적층형 마이크로전자 조립체
US6281580B1 (en) LSI package and inner lead wiring method for same
US7187065B2 (en) Semiconductor device and semiconductor device unit
JPH1012804A (ja) 半導体装置
KR100206975B1 (ko) 반도체 패키지
JPS5919471B2 (ja) 半導体モジュ−ル

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant