CN111739807A - 布线设计方法、布线结构以及倒装芯片 - Google Patents

布线设计方法、布线结构以及倒装芯片 Download PDF

Info

Publication number
CN111739807A
CN111739807A CN202010780502.6A CN202010780502A CN111739807A CN 111739807 A CN111739807 A CN 111739807A CN 202010780502 A CN202010780502 A CN 202010780502A CN 111739807 A CN111739807 A CN 111739807A
Authority
CN
China
Prior art keywords
pads
bump
signal
array
pad
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202010780502.6A
Other languages
English (en)
Other versions
CN111739807B (zh
Inventor
钱傲峰
秦刚
冯歆鹏
周骥
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NextVPU Shanghai Co Ltd
Original Assignee
NextVPU Shanghai Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NextVPU Shanghai Co Ltd filed Critical NextVPU Shanghai Co Ltd
Priority to CN202010780502.6A priority Critical patent/CN111739807B/zh
Publication of CN111739807A publication Critical patent/CN111739807A/zh
Application granted granted Critical
Publication of CN111739807B publication Critical patent/CN111739807B/zh
Priority to US17/640,752 priority patent/US11887923B2/en
Priority to PCT/CN2021/099357 priority patent/WO2022028100A1/zh
Priority to JP2022518949A priority patent/JP7394495B2/ja
Priority to KR1020227010060A priority patent/KR102723323B1/ko
Priority to EP21185416.1A priority patent/EP3951868A1/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1301—Shape
    • H01L2224/13012—Shape in top view
    • H01L2224/13014—Shape in top view being circular or elliptic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13022—Disposition the bump connector being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13026—Disposition relative to the bonding area, e.g. bond pad, of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13075—Plural core members
    • H01L2224/1308—Plural core members being stacked
    • H01L2224/13082—Two-layer arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/1601—Structure
    • H01L2224/16012—Structure relative to the bonding area, e.g. bond pad
    • H01L2224/16013—Structure relative to the bonding area, e.g. bond pad the bump connector being larger than the bonding area, e.g. bond pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16238—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area protruding from the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8138—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/81399—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1434—Memory
    • H01L2924/1435—Random access memory [RAM]
    • H01L2924/1436—Dynamic random-access memory [DRAM]
    • H01L2924/14361—Synchronous dynamic random access memory [SDRAM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15172—Fan-out arrangement of the internal vias
    • H01L2924/15173—Fan-out arrangement of the internal vias in a single layer of the multilayer substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Geometry (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Wire Bonding (AREA)

Abstract

公开了用于倒装芯片中的封装基板的布线设计方法、布线结构和倒装芯片。该布线设计方法包括：将凸点焊盘排布成行和列的阵列，所述凸点焊盘用于与倒装晶片上的导电凸点相键合，所述凸点焊盘包括信号焊盘和非信号焊盘；向非信号焊盘提供过孔；以及利用一层布线将信号焊盘的子集引出到倒装晶片在封装基板上的正投影区域之外，所述信号焊盘的所述子集用于承载倒装晶片的设计规范针对所述凸点焊盘的阵列所要求的所有功能信号。

Description

布线设计方法、布线结构以及倒装芯片
技术领域
本公开涉及芯片封装领域，特别是涉及一种用于倒装芯片中的封装基板的布线设计方法、布线结构和倒装芯片。
背景技术
存在与倒装芯片中的封装基板的布线设计相关的问题。在相关技术中，封装基板设计复杂，增加了基板加工的难度和交付时间，导致基板成本很高。在一些实际应用中，封装基板往往需要八层布线，且信号质量难以保证。
发明内容
根据本公开的第一方面，提供一种用于倒装芯片中的封装基板的布线设计方法。倒装芯片包括封装基板以及与封装基板相对的倒装晶片。所述方法包括以下步骤：将凸点焊盘排布成行和列的阵列，所述凸点焊盘用于与所述倒装晶片上的导电凸点相键合，所述凸点焊盘包括信号焊盘和非信号焊盘，所述非信号焊盘包括电源焊盘和接地焊盘；向所述非信号焊盘提供过孔，以将所述电源焊盘电连接至所述封装基板中的电源层，并将所述接地焊盘电连接至所述封装基板中的接地层；以及利用一层布线将所述信号焊盘的子集引出到所述倒装晶片在所述封装基板上的正投影区域之外，所述信号焊盘的所述子集用于承载所述倒装晶片的设计规范针对所述凸点焊盘的阵列所要求的所有功能信号。
根据本公开的第二方面，提供一种用于倒装芯片中的封装基板的布线结构。倒装芯片包括封装基板以及与封装基板相对的倒装晶片。所述布线结构包括：凸点焊盘，在所述封装基板上被排布成行和列的阵列，所述凸点焊盘用于与所述倒装晶片上的导电凸点相键合，所述凸点焊盘包括信号焊盘和非信号焊盘，所述非信号焊盘包括电源焊盘和接地焊盘；过孔，包括电源过孔和接地过孔，所述电源过孔用于将所述电源焊盘电连接至所述封装基板中的电源层，所述接地过孔用于将所述接地焊盘电连接至所述封装基板中的接地层；以及一层布线，用于将所述信号焊盘的子集引出到所述倒装晶片在所述封装基板上的正投影区域之外，所述信号焊盘的所述子集用于承载所述倒装晶片的设计规范针对所述凸点焊盘的阵列所要求的所有功能信号。
根据本公开的第三方面，提供一种倒装芯片，包括：倒装晶片、与所述倒装晶片相对的封装基板、以及本公开第二方面中所述的布线结构。
附图说明
附图示例性地示出了实施例并且构成说明书的一部分，与说明书的文字描述一起用于讲解实施例的示例性实施方式。所示出的实施例仅出于例示的目的，并不限制权利要求的范围。在所有附图中，相同的附图标记指代类似但不一定相同的要素。
图1是根据本公开示例性实施例的倒装芯片的结构的剖面示意图和顶视示意图；
图2是根据本公开示例性实施例的布线设计方法的流程图；
图3是根据本公开示例性实施例的通过图2的方法的一个步骤形成的结构的示意图；
图4是根据本公开示例性实施例的通过图2的方法的另一个步骤形成的结构的示意图；
图5是根据本公开示例性实施例的通过图2的方法的又一个步骤形成的结构的示意图；
图6是根据本公开示例性实施例的通过图2的方法的再一个步骤执行前后的结构变化示意图；
图7是根据本公开示例性实施例的通过图2的方法的再一个步骤形成的结构的右侧部分示意图；
图8是根据本公开示例性实施例的通过图2的方法的另一个步骤形成的结构的左侧部分示意图；
图9是根据本公开示例性实施例的导电凸点与凸点焊盘的剖面示意图和顶视示意图；并且
图10是根据本公开示例性实施例的作为图2的布线设计方法的一个示例的流程图。
具体实施方式
将理解的是，尽管术语第一、第二、第三等等在本文中可以用来描述各种元件、部件、区、层和/或部分，但是这些元件、部件、区、层和/或部分不应当由这些术语限制。这些术语仅用来将一个元件、部件、区、层或部分与另一个元件、部件、区、层或部分相区分。因此，下面讨论的第一元件、部件、区、层或部分可以被称为第二元件、部件、区、层或部分而不偏离本公开的教导。
本文中使用的术语仅出于描述特定实施例的目的并且不意图限制本公开。如本文中使用的，单数形式“一个”、“一”和“该”意图也包括复数形式，除非上下文清楚地另有指示。将进一步理解的是，术语“包括”和/或“包含”当在本说明书中使用时指定所述及特征、整体、步骤、操作、元件和/或部件的存在，但不排除一个或多个其他特征、整体、步骤、操作、元件、部件和/或其群组的存在或添加一个或多个其他特征、整体、步骤、操作、元件、部件和/或其群组。如本文中使用的，术语“和/或”包括相关联的列出项目中的一个或多个的任意和全部组合，并且短语“A和B中的至少一个”是指仅A、仅B、或A和B两者。
将理解的是，当元件或层被称为“在另一个元件或层上”、“连接到另一个元件或层”、“耦合到另一个元件或层”或“邻近另一个元件或层”时，其可以直接在另一个元件或层上、直接连接到另一个元件或层、直接耦合到另一个元件或层或者直接邻近另一个元件或层，或者可以存在中间元件或层。相反，当元件被称为“直接相邻”时，没有中间元件或层存在。然而，在任何情况下“在…上”或“直接在…上”都不应当被解释为要求一个层完全覆盖下面的层。
本文中参考本公开的理想化实施例的示意性图示（以及中间结构）描述本公开的实施例。正因为如此，应预期例如作为制造技术和/或公差的结果而对于图示形状的变化。因此，本公开的实施例不应当被解释为限于本文中图示的区的特定形状，而应包括例如由于制造导致的形状偏差。因此，图中图示的区本质上是示意性的，并且其形状不意图图示器件的区的实际形状并且不意图限制本公开的范围。
除非另有定义，本文中使用的所有术语（包括技术术语和科学术语）具有与本公开所属领域的普通技术人员所通常理解的相同含义。将进一步理解的是，诸如那些在通常使用的字典中定义的之类的术语应当被解释为具有与其在相关领域和/或本说明书上下文中的含义相一致的含义，并且将不在理想化或过于正式的意义上进行解释，除非本文中明确地如此定义。
在相关技术中，倒装芯片的封装基板典型地采用多排设置的圆形凸点焊盘。由于圆形凸点焊盘的占用面积较大，信号焊盘必须通过不同的布线层引出到封装基板的外部。例如，第1、3排的信号焊盘通过信号线在第一层中引出，第5、7行的信号焊盘通过信号线在第三层中引出。这样，加上电源层、接地层、封装锡球层等，封装基板往往需要八层或更多层的结构。并且，相关技术中的信号走线通常基于塞孔制作工艺（via in pad）实现，导致在封装基板的中心区域，即在倒装晶片在封装基板的正投影区域内，布线的宽度较小。只有在封装基板的外围区域，才能采用正常的布线宽度，导致部分布线阻抗不连续，影响布线内信号的质量。另外，使用较多数量的过孔来实现信号焊盘的引出，使得电源布线的空间被进一步压缩，从而导致电源信号连接不充分，引起电压压降的问题。
本公开的实施例提供一种用于倒装芯片中的封装基板的布线设计方法、布线结构和倒装芯片。通过设置凸点焊盘的形状、尺寸、位置和/或取向，增大了可用于信号布线的空间，使得能够利用一层布线完成所有需要的信号焊盘的引出。在一些实施例中，可以实现4层封装基板的设计。在一些实施例中，采用该布线设计方法制造的封装基板中，信号焊盘无需过孔，这样可以实现电源的充分连接，保证电源网络上的压降在很小的范围内。在一些实施例中，每个信号焊盘的布线在信号路径上可以具有一致的宽度，从而实现连续的信号阻抗，有利于改进信号质量。
图1示意性地示出了根据本公开示例性实施例的倒装芯片100的局部结构。图1的上半部分为倒装芯片100的局部剖面示意图，并且图1的下半部分为对应于该局部剖面示意图的顶视示意图。
如图1所示，倒装芯片100包括倒装晶片110和封装基板120，倒装晶片110与封装基板120相对设置。倒装晶片110面向封装基板120的一侧具有多个导电凸点130，封装基板120面向倒装晶片110的一侧具有对应的凸点焊盘140，凸点焊盘140与导电凸点130相键合。封装基板120的另一侧可以具有锡球（未示出），封装基板120可以通过焊球与PCB电路板（未示出）相连接。
示例性地，图1中所示的倒装芯片100可以是双倍数据速率内存（DDR）芯片，更具体地，可以是DDR2、LPDDR2、DDR3、LPDDR3、DDR4、LPDDR4、LPDDR4X、DDR5、或LPDDR5等高速内存接口中的高速接口物理层（DDR PHY IP）模块。但是，这并不意图限制本公开的范围。
图2是根据本公开示例性实施例的布线设计方法200的流程图。如图2所示，该布线设计方法200包括：将凸点焊盘排布成行和列的阵列（步骤201）；向非信号焊盘提供过孔（步骤203）；以及利用一层布线将信号焊盘的子集引出到倒装晶片在封装基板上的正投影区域之外（步骤205）。为了方便描述，倒装晶片在封装基板上的正投影区域在下文中简称为“正投影区域”。
图3至图9示意性地示出了通过图2的布线设计方法200形成的布线结构，并且图10示出了布线设计方法200的一个具体示例。为了说明的目的，下面结合附图详细描述布线设计方法200。在步骤201，将凸点焊盘排布成行和列的阵列。凸点焊盘用于与倒装晶片上的导电凸点相键合。凸点焊盘包括信号焊盘和非信号焊盘，非信号焊盘包括电源焊盘和接地焊盘。
在图3的示例结构300中，凸点焊盘的阵列包括信号焊盘3401和非信号焊盘，非信号焊盘包括电源焊盘3403和接地焊盘3402。更具体地，电源焊盘3403可分为第一电源网络的电源焊盘34031和第二电源网络的电源焊盘34032。为了描述的方便，凸点焊盘的阵列的行方向是指沿着阵列的两个维度中的一个维度的方向，在该方向上凸点焊盘的数量更多或者阵列的跨度更大，而列方向是指沿着阵列的两个维度中的另一个维度的方向，在该方向上凸点焊盘的数量更少或者阵列的跨度更小。在图3的示例中，上下方向作为凸点焊盘的阵列的行方向。虚线框中数字1至7标示了凸点焊盘的行数，从右至左分别为第1行、第2行、……、第7行。相应地，在该示例中，左右方向为凸点焊盘的阵列的列方向。将理解的是，7行凸点焊盘只是示意性和示例性的，并不意图限制本公开的范围。
根据一些实施例，将凸点焊盘排布成使得奇数行凸点焊盘与偶数行凸点焊盘在阵列的列方向上相对于彼此错开。在图3的示例中，第1行、第3行、第5行和第7行的凸点焊盘与第2行、第4行和第6行的凸点焊盘在列方向上彼此错开设置。
根据一些实施例，将凸点焊盘排布成行和列的阵列还可以包括：将凸点焊盘排布成使得在每个奇数行中，信号焊盘的数量大于非信号焊盘的数量，并且在每个偶数行中，信号焊盘的数量小于非信号焊盘的数量。在图3的示例中，在奇数行中，信号焊盘3401的数量大于非信号焊盘3402和3403的数量。以第1行为例，其包括24个信号焊盘3401和3个非信号焊盘。以第3行为例，其包括23个信号焊盘3401和4个非信号焊盘。在奇数行中，信号焊盘3401的数量占总焊盘数的大多数，主要用于信号的传递。在偶数行中，信号焊盘的数量小于非信号焊盘的数量。以第2行为例，其包括5个信号焊盘3401和21个非信号焊盘。以第4行为例，其包括2个信号焊盘3401和25个非信号焊盘。在偶数行中，非信号焊盘的数量占总焊盘数的大多数，主要用于非信号的传递。通过这样的焊盘排列，可以更充分地利用焊盘之间的空隙用于布线。
将理解的是，上面描述的焊盘排列是示例性的，在其他实施例中，可以采用其他的排列图案。在替换性实施例中，将凸点焊盘排布成行和列的阵列还可以包括：将凸点焊盘排布成使得在阵列的前n行中，信号焊盘的数量大于非信号焊盘的数量，其中0 < n < N，n为整数，并且N为阵列的总行数。此处，阵列的前n行是指凸点焊盘的阵列中，从列方向上最靠近正投影区域的一条边缘的一行开始的连续n行。在图3的示例中，阵列的总行数N为7，并且倒装晶片的正投影区域的边缘包括沿着阵列的行方向（上下方向）的第一边缘EG1和沿着阵列的列方向（左右方向）的第二边缘EG2。于是，阵列的前n行是指在凸点焊盘的阵列中，从列方向上最靠近正投影区域的一条边缘（即，第一边缘EG1）的一行开始的连续n行。例如，n为3时，前n行是指图3中所示的第1至第3行。需要理解的是，上面只是参考图3描述了前n行的含义，但是并不要求图3所示的焊盘排列图案满足在前n行中，信号焊盘的数量大于非信号焊盘的数量。
在一些实施例中，方法200可以可选地包括步骤202，如图2中的虚线框所指示的。在步骤202，调整至少一部分凸点焊盘的位置，以使得不同行中的一部分电源焊盘能够共享过孔并且不同行中的一部分接地焊盘能够共享过孔。
参考图4，示例结构400是图3的示例结构300的局部放大，并且为了图示的清楚性，被示出为相对于示例结构300旋转了90度。此时，左右方向为行方向，并且上下方向为列方向。示例结构400包括信号焊盘4401、接地焊盘4402和电源焊盘4403，并且电源焊盘4403包括第一电源网络的电源焊盘44031和第二电源网络的电源焊盘44032。图4中还示出了正投影区域的第一边缘EG1。
通过调整凸点焊盘的位置，使得第6行、第4行和第2行中的三个接地焊盘4402能够共享过孔，并且使得第4行和第2行中的第一电源网络的电源焊盘44031能够共享过孔。共享过孔能够减少过孔数量，避免过多地占用布线空间。
根据一些实施例，调整凸点焊盘的位置可以包括：将不同行中的多个电源焊盘排布成在列方向上彼此直接相对；以及将不同行中的多个接地焊盘排布成在列方向上彼此直接相对。在本上下文中，短语“焊盘A和B彼此直接相对”是指焊盘A和B彼此间隔开，其间没有另外的焊盘。在图4的示例中，不同偶数行（第2行、第4行、第6行）的接地焊盘4402在列方向上彼此直接相对，不同偶数行（第2行和第4行）的第一电源网络的电源焊盘44031彼此直接相对。
根据一些实施例，将不同行中的多个电源焊盘排布成在列方向上彼此直接相对可以包括：将不同行中的多个电源焊盘排布成在列方向上对齐。继续参考图4，不同偶数行（第2行和第4行）的第一电源网络的电源焊盘44031在列方向对齐，如图中虚线框所示。
根据一些实施例，将不同行中的多个接地焊盘排布成在列方向上彼此直接相对可以包括：将不同行中的多个接地焊盘排布成在列方向上对齐。继续参考图4，不同偶数行（第2行、第4行、第6行）的接地焊盘4402在列方向上对齐，如图中虚线框所示。
在上面的实施例中，参考图4所示的特定焊盘排列图案描述了对于凸点焊盘的位置的调整。将理解的是，在其他实施例中，这样的焊盘位置调整也适用于其他的焊盘排列图案，即，将不同行中的多个电源焊盘排布成在列方向上彼此直接相对，以及将不同行中的多个接地焊盘排布成在列方向上彼此直接相对。
在步骤203，向非信号焊盘提供过孔，以将电源焊盘电连接至封装基板中的电源层，并将接地焊盘电连接至封装基板中的接地层。
参考图5，示例结构500是在图4的示例结构400的基础上添加过孔而得到的。示例结构500包括信号焊盘5401、接地焊盘5402和电源焊盘5403，并且电源焊盘5403包括第一电源网络的电源焊盘54031和第二电源网络的电源焊盘54032。图5中还示出了正投影区域的第一边缘EG1。如图5所示，向作为非信号焊盘的电源焊盘5403和接地焊盘5402提供过孔550、560和570，以将电源焊盘5403电连接至封装基板中的电源层（未示出），并将接地焊盘5402电连接至封装基板中的接地层（未示出）。
根据一些实施例，向非信号焊盘提供过孔可以包括：向不同行中的多个电源焊盘提供公用电源过孔，公用电源过孔将多个电源焊盘电连接至电源层；以及向不同行中的多个接地焊盘提供公用接地过孔，公用接地过孔将多个接地焊盘电连接至接地层。在图5的示例中，向不同偶数行（第2行、第4行和第6行）的接地焊盘5402提供公用接地过孔550，以将接地焊盘5402电连接至封装基板中的接地层（未示出）。另外，向不同偶数行（第2行和第4行）的第一电源网络的电源焊盘54031提供公用电源过孔560，以将电源焊盘54031电连接至封装基板中的电源层（未示出）。
根据一些实施例，向不同行中的多个电源焊盘提供公用电源过孔可以包括：将公用电源过孔排布成与多个电源焊盘在列方向上对齐。继续参考图5，每个公用电源过孔560与两个第一电源网络的电源焊盘54031在列方向上对齐。
根据一些实施例，多个电源焊盘的长度方向平行于列方向。对于每个电源焊盘，长度方向是该电源焊盘具有最大尺寸的方向。将公用电源过孔排布成与多个电源焊盘在列方向上对齐可以包括：将公用电源过孔排布成与多个电源焊盘中的一个电源焊盘的长度方向上的一端之间的距离小于阈值距离。阈值距离可以为5 um、10 um、15 um、20 um等等。因此，公用电源过孔与多个电源焊盘中的一个焊盘的长度方向上的一端可以直接接触，或者它们之间可以存在间隙。当公用电源过孔和电源焊盘的一端之间存在间隙的情况下，它们可以通过布线彼此电连接。继续参考图5，电源焊盘5403的长度方向（即，电源焊盘5403具有最大尺寸的方向）平行于列方向，且每个公用电源过孔560与一个电源焊盘54031的长度方向上的一端之间的距离小于阈值距离。示例性地，公用电源过孔560位于电源焊盘54031的上端，并与电源焊盘54031的上端直接接触。示例性地，过孔本身的直径为100 um。
根据一些实施例，向不同行中的多个接地焊盘提供公用接地过孔可以包括：将公用接地过孔排布成与多个接地焊盘在列方向上对齐。继续参考图5，公用接地过孔550与不同偶数行（第2行、第4行和第6行）的接地焊盘5402在列方向上对齐。
根据一些实施例，多个接地焊盘的长度方向平行于列方向，并且将公用接地过孔排布成与多个接地焊盘在列方向上对齐可以包括：将公用接地过孔排布成与该多个接地焊盘中的一个接地焊盘的长度方向上的一端之间的距离小于阈值距离。示例性地，阈值距离可以为5 um、10 um、15 um、20 um等等。因此，公用接地过孔与多个接地焊盘中的一个焊盘的长度方向上的一端可以直接接触，或者它们之间可以存在间隙。当公用接地过孔和接地焊盘的一端之间存在间隙的情况下，它们可以通过布线彼此电连接。继续参考图5，接地焊盘5402的长度方向（即，接地焊盘5402具有最大尺寸的方向）平行于列方向，且每个公用接地过孔550与一个接地焊盘的长度方向上的一端之间的距离小于阈值距离。示例性地，公用接地过孔550位于接地焊盘5402的上端，并与接地焊盘5402的上端直接接触。
利用上述排布结构，非信号焊盘（即，电源焊盘和接地焊盘）的过孔仅占用列方向上的通路，因此，对布线空间的影响较小。这有利于通过一层布线将所需要的信号焊盘引出。
根据一些实施例，方法200还可以可选地包括步骤204，如图2中的虚线框所指示的。在步骤204，调整至少一部分凸点焊盘的取向。
参考图6，示出了步骤204执行前后一部分凸点焊盘的取向的变化。如图6所示，将一部分凸点焊盘的取向由竖直方向调整为水平方向。调整之后，使得凸点焊盘的长度方向与出线方向一致，布线出线的空隙增大，从而能够在相邻的行之间设置更多条布线。这使得利用一层布线将信号焊盘引出到正投影区域之外成为可能。在图6的示例中，正投影区域的两条相交的边缘由第一边缘EG1和第二边缘EG2示意性地表示。
根据一些实施例，凸点焊盘的阵列与正投影区域的至少第一边缘之间没有另外的焊盘。例如，凸点焊盘的阵列位于正投影区域内的外围区带中，如图6所示。在这样的实施例中，调整凸点焊盘的取向可以包括：使凸点焊盘的第一子集取向为具有垂直于第一边缘的第一长度方向；以及使凸点焊盘的第二子集取向为具有不同于所述第一长度方向的长度方向。根据一些实施例，凸点焊盘的阵列与正投影区域的相交的第一边缘和第二边缘之间没有另外的焊盘。凸点焊盘的第二子集包括：阵列中的至少一行凸点焊盘中的一部分凸点焊盘，该至少一行凸点焊盘作为整体比阵列中的其他行更远离第一边缘；以及阵列中的至少一列凸点焊盘中的一部分凸点焊盘，该至少一列凸点焊盘作为整体比阵列中的其他列更靠近第二边缘。凸点焊盘的第一子集包括凸点焊盘的阵列中除第二子集之外的凸点焊盘。
现在参考图7和图8。图7示出了将图2的布线设计方法200应用于图3的示例结构300所得到的凸点焊盘阵列的局部区域700（对应于图3的示例结构300的上侧部分）。图8示出了将图2的布线设计方法200应用于图3的示例结构300所得到的凸点焊盘阵列的局部区域800（对应于图3的示例结构300的下侧部分）。
在图7所示的局部区域700中，凸点焊盘的阵列包括信号焊盘7401、接地焊盘7402和电源焊盘7403，并且电源焊盘7403包括第一电源网络的电源焊盘74031和第二电源网络的电源焊盘74032。凸点焊盘的阵列与正投影区域的相交的第一边缘EG1和第二边缘EG2之间没有另外的焊盘，使得凸点焊盘可以从第一边缘EG1和第二边缘EG2引出。然而，凸点焊盘的阵列与正投影区域的除第一边缘和第二边缘之外的其他边缘之间可能存在另外的焊盘（图7中未示出），使得凸点焊盘无法从这些其他边缘引出。因此，需要对凸点焊盘的取向进行适当地设置。在该示例中，凸点焊盘的第二子集包括至少一行（例如，第4至7行）凸点焊盘中的一部分凸点焊盘（该第4至7行作为整体比阵列中的其他行（即，第1至3行）更远离第一边缘EG1），并且这一部分凸点焊盘被取向为具有基本上水平的长度方向。此外，凸点焊盘的第二子集还包括至少一列（例如，从右往左的第1至3列）凸点焊盘中的一部分凸点焊盘（该第1至3列作为整体比阵列中的其他列更靠近第二边缘EG2），并且这一部分凸点焊盘也被取向为具有基本上水平的长度方向。除第二子集之外的凸点焊盘形成凸点焊盘的第一子集，它们被取向为具有垂直于第一边缘EG1的第一长度方向。这样，第二子集中的凸点焊盘相对于第一子集中的凸点焊盘被不同地取向。
类似地，在图8所示的局部区域800中，凸点焊盘的阵列包括信号焊盘8401、接地焊盘8402和电源焊盘8403，并且电源焊盘8403包括第一电源网络的电源焊盘84031和第二电源网络的电源焊盘84032。在该局部区域800中，凸点焊盘的第二子集包括至少一行（例如，第6行和第7行）凸点焊盘中的一部分凸点焊盘（第6行和第7行作为整体比阵列中的其他行更远离第一边缘EG1），并且这一部分凸点焊盘被取向为具有基本上水平的长度方向。除第二子集之外的凸点焊盘形成凸点焊盘的第一子集，它们被取向为具有垂直于第一边缘EG1的第一长度方向。因此，第二子集中的凸点焊盘相对于第一子集中的凸点焊盘被不同地取向。
在上面描述的实施例中，阵列的行方向可以平行于第一边缘，并且阵列的列方向可以平行于第二边缘。例如，在图7中，阵列的行方向平行于第一边缘EG1，并且阵列的列方向平行于第二边缘EG2。
在步骤205，利用一层布线将信号焊盘的子集引出到倒装晶片在封装基板上的正投影区域之外，信号焊盘的该子集用于承载倒装晶片的设计规范针对所述凸点焊盘的阵列所要求的所有功能信号。在本文中，术语“子集”包括所列出项目中的一些或全部，即包括了“全集”的情况。术语“功能信号”是指除电源和地之外的信号，例如控制信号和/或数据信号。
根据一些实施例，凸点焊盘的阵列与正投影区域的相交的第一边缘和第二边缘之间没有另外的焊盘，并且凸点焊盘的阵列与正投影区域的除第一边缘和第二边缘之外的其他边缘之间存在另外的焊盘。可选地，阵列的行方向可以平行于第一边缘，并且阵列的列方向可以平行于第二边缘。在这些实施例中，对信号焊盘进行布线可以包括：在满足线宽和线距规范的基础上，利用凸点焊盘的阵列与正投影区域的其他边缘之间的间隙，将信号焊盘的所述子集中的第一组信号焊盘引出到正投影区域之外，其中，位于阵列中最远离第一边缘的一行中的至少一部分信号焊盘属于所述第一组信号焊盘；以及利用凸点焊盘的阵列与第一边缘和第二边缘之间的间隙，将信号焊盘的所述子集中的除所述第一组信号焊盘之外的剩余信号焊盘引出到正投影区域之外。
参考图7，凸点焊盘的阵列与相交的第一边缘EG1和第二边缘EG2之间没有另外的焊盘，但是凸点焊盘的阵列与正投影区域的除第一边缘EG1和第二边缘EG2之外的其他边缘之间存在另外的焊盘。具体地，图7示出了凸点焊盘的阵列与封装基板的另一焊盘区域之间的间隙GP1。另外，图8示出了凸点焊盘的阵列与封装基板的另一焊盘区域之间的间隙GP2。在图8中，还示出了位于凸点焊盘的阵列的上侧和左侧的多个另外的焊盘8901。由于这些另外的焊盘8901的存在，凸点焊盘的阵列的布线受到限制。为了有效地利用封装基板上的空间，可以利用间隙GP1和GP2，通过第一组布线将第7行（以及可选地，其它若干行）中的倒装晶片的设计规范所要求的信号焊盘中的一部分（即，“第一组信号焊盘”）引出到正投影区域之外，并且利用凸点焊盘的阵列与第一边缘和第二边缘之间的间隙，通过第二组布线将设计规范所要求的剩余信号焊盘引出到正投影区域之外。
虽然上面关于图7描述了凸点焊盘的阵列与正投影区域的除第一边缘EG1和第二边缘EG2之外的其他边缘之间存在另外的焊盘的实施例，但是其他实施例也是可能的。
根据一些实施例，凸点焊盘的阵列与正投影区域的仅第一边缘之间没有另外的焊盘，并且凸点焊盘的阵列与正投影区域的除第一边缘之外的其他边缘之间存在另外的焊盘。在这些实施例中，可以采用与上面描述的实施例类似的布线方法。具体地，对信号焊盘进行布线可以包括：在满足线宽和线距规范的基础上，利用凸点焊盘的阵列与正投影区域的其他边缘之间的间隙，通过第一组布线将信号焊盘的所述子集中的第一组信号焊盘引出到正投影区域之外，其中，位于阵列中最远离第一边缘的一行（在上面的示例中，为第7行）中的至少一部分信号焊盘属于所述第一组信号焊盘；以及利用凸点焊盘的阵列与正投影区域的第一边缘之间的间隙，将信号焊盘的所述子集中的除所述第一组信号焊盘之外的剩余信号焊盘引出到所述正投影区域之外。
根据一些实施例，位于阵列的非边缘行且位于同一列中的一部分信号焊盘具有相同的长度方向，对于每个信号焊盘，长度方向是该信号焊盘具有最大尺寸的方向。利用一层布线将信号焊盘的子集引出到正投影区域之外可以包括：对于位于阵列的非边缘行且位于同一列中的一部分信号焊盘，在满足线宽和线距规范的基础上：利用布线将第一信号焊盘从该第一信号焊盘的长度方向上的轴线的第一侧引出；并且利用布线将与第一信号焊盘位于同一列中且与第一信号焊盘直接相对的第二信号焊盘从该轴线的第二侧引出，第二侧关于轴线与第一侧相对。此处，“非边缘行”是指第m行的集合，其中1<m<N，m为整数，N为凸点焊盘阵列的总行数。
参考图7，边缘行包括第1行和第7行，非边缘行包括第2行、第3行、第4行、第5行和第6行，其中，位于第3行的信号焊盘7701和位于第5行的信号焊盘7702位于同一列中，且信号焊盘7701和信号焊盘7702直接相对。如图7中所示，信号焊盘7701的最大尺寸方向为列方向，信号焊盘7702的最大尺寸方向也为列方向。因此，信号焊盘7701和信号焊盘7702具有相同的长度方向，并且信号焊盘7701在其长度方向上具有轴线AX。在满足线宽和线距规范的基础上：利用布线将信号焊盘7701从该信号焊盘7701的长度方向上的轴线AX的第一侧，例如，左侧引出第一边缘EG1，并且利用布线将信号焊盘7702焊盘从该轴线AX的第二侧，例如右侧引出第一边缘EG1。在替换性实施例中，还可以利用布线将信号焊盘7701从轴线AX的右侧引出，并且将信号焊盘7702从轴线AX的左侧引出。
对于倒装晶片的设计规范没有要求引出的信号焊盘（例如，图7中的凸点焊盘780或者图8中的凸点焊盘880），可以做无连接处理。对于无连接的凸点焊盘，不进行布线，可以节省布线空间。图7和图8中，在无连接凸点焊盘780或880两端设置短引线是基于凸点焊盘的力学因素考虑，通过这种设置能够保证封装基板的力学稳定。
根据一些实施例，线宽和线距规范允许每两个凸点焊盘之间最多通过两条布线。
对于封装基板来说，对布线宽度和布线间隔均有一定的要求。例如，线宽和线距均不小于20 um。下面的表1列出了一个示例的线宽和线距规范。符号A、B、C、D、E和F所代表的项目可参考图1，其中A为焊盘间距，B为焊盘到相邻布线边缘的距离，C为焊盘宽度，D为焊盘长度，E为布线宽度，并且F为布线间隔。
表1
Figure 711270DEST_PATH_IMAGE002
将理解的是，上述数值仅为示例性描述，并不构成对本公开的限制。基于这样的线宽和线距规范，参考图1，在两个凸点焊盘140之间，能够通过两根信号线170。因此，有利于信号焊盘通过一层布线引出封装基板。
借助于上面描述的布线设计方法200，可以实现四层结构的封装基板：信号布线层、电源层、接地层和封装锡球层。这减小了基板的加工难度，缩短了基板的交付时间，降低了基板成本。由于通过一层布线将所需要的信号焊盘引出，所以无需为信号焊盘提供过孔。这使得电源焊盘和接地焊盘可以充分地分别连接到电源层和接地层，保证电压压降在较小的范围内。
根据一些实施例，布线设计方法200还可以包括，在调整凸点焊盘的位置之前：设置凸点焊盘的形状，以及设置凸点焊盘的尺寸。根据一些实施例，设置凸点焊盘的形状可以包括：将凸点焊盘设置成使得每个凸点焊盘在封装基板上的正投影具有圆角矩形的形状。根据一些实施例，设置凸点焊盘的尺寸可以包括：在满足线宽和线距规范的基础上，将每个凸点焊盘设置成该凸点焊盘的长度尺寸大于该凸点焊盘的宽度尺寸的三倍。
现在参考图9。图9的左半部分示意性地示出了彼此键合的导电凸点930与凸点焊盘940的剖面视图，并且图9的右半部分示意性地示出了导电凸点930和凸点焊盘940的顶视图。由顶视图可以看出，凸点焊盘940在封装基板上的正投影为圆角矩形。在本上下文中，椭圆形也可以认为是一种特殊的圆角矩形。在图9的示例中，凸点焊盘940的长度为85 um，宽度为25 um。与圆焊盘相比，采用圆角矩形或椭圆形焊盘减少了占用的面积，增加了布线空间。在一些示例中，可以在凸点焊盘区域的内部和外部均采用20 um走线，同时实现50 Ohm的阻抗，从而可以得到较好的信号质量。
根据一些实施例，布线设计方法200还可以包括，在向非信号焊盘提供过孔的步骤203之后：确定电源焊盘是否通过过孔中的对应过孔被电连接至电源层，并且接地焊盘是否通过过孔中的对应过孔被电连接至接地层；以及响应于确定电源焊盘已电连接至电源层，并且接地焊盘已电连接至接地层，前进至调整所述凸点焊盘的取向的步骤204。
根据一些实施例，布线设计方法200还可以包括：确定信号焊盘的子集是否已通过一层布线引出到正投影区域之外；以及响应于确定信号焊盘的子集已通过一层布线引出到正投影区域之外，对封装基板进行电气仿真。
根据一些实施例，布线设计方法200还可以包括：响应于电气仿真的结果表明倒装晶片的设计规范被满足，生成封装基板的布线设计文件。
下面参考图10来说明这些对于布线设计方法200附加的处理。图10示出了布线设计方法200的一个具体示例1000。在该示例中，步骤1001、1004、1005和1007分别对应于上面关于图2描述的步骤201、202、203和204，并且步骤1008和1009对应于上面关于图2描述的步骤205。设置凸点焊盘的形状的步骤1002和设置凸点焊盘的尺寸的步骤1003也已经在上文中参考图9进行了描述。出于简洁性起见，这些步骤的细节不再赘述。
在步骤1006，在向非信号焊盘（即，电源焊盘和接地焊盘）提供过孔之后，检查非信号布线是否完成。具体地，确定电源焊盘是否通过对应过孔被电连接至电源层，并且接地焊盘是否通过对应过孔被电连接至接地层。如果电源焊盘已电连接至电源层，并且接地焊盘已电连接至接地层，则前进至步骤1007以调整凸点焊盘的取向。否则，返回步骤1004以重新调整凸点焊盘的位置，并且重新执行步骤1005和1006，直至非信号布线完成。
在步骤1010，在利用一层布线将倒装晶片的设计规范所要求信号焊盘引出之后，检查所要求的所有信号焊盘是否均被引出。具体地，确定信号焊盘的所述子集（即，倒装晶片的设计规范所要求信号焊盘）是否已通过一层布线引出到正投影区域之外。如果信号焊盘的所述子集已通过一层布线引出到正投影区域之外，则对封装基板进行电气仿真。否则，返回步骤1004以重新调整凸点焊盘的位置，并继续执行后续步骤。
在步骤1011，对完成的布线设计进行电气仿真。通过电气仿真，检查布线设计是否满足倒装芯片的设计规范所规定的设计频率要求。示例性地，对于应用于LPDDR4的布线设计，需要达到3200 MBPS的传输速率。如果电气仿真的结果表明倒装晶片的能够达到设计频率要求，则进入步骤1012。否则，返回步骤1008以对信号焊盘重新布线。
在步骤1012，可以保存针对封装基板的布线设计。保存的该布线设计可以用于实际的封装基板制造过程。
将理解的是，虽然各个操作在上文中被图示和描述为按照特定的顺序，但是这不应理解为要求这些操作必须以所图示和描述的特定顺序或者按顺行次序执行，也不应理解为要求必须执行所有图示和描述的操作以获得期望的结果。例如，在图2中，向非信号焊盘提供过孔（步骤203）可以在调整凸点焊盘的取向（步骤204）之后。在图10中，对第1、3、5行的信号焊盘布线的步骤1008可以与对第7行的信号焊盘布线的步骤1009同时进行，或者在步骤1009之后执行。更一般地，步骤1008和1009可以合并为一个步骤，例如如图2中所示的步骤205。
根据本公开的一个方面，提供了一种用于倒装芯片中的封装基板的布线结构。该倒装芯片包括封装基板以及与封装基板相对的倒装晶片。该布线结构包括：凸点焊盘，在封装基板上被排布成行和列的阵列，凸点焊盘用于与所述倒装晶片上的导电凸点相键合，凸点焊盘包括信号焊盘和非信号焊盘，非信号焊盘包括电源焊盘和接地焊盘；过孔，包括电源过孔和接地过孔，电源过孔将电源焊盘电连接至封装基板中的电源层，接地过孔将接地焊盘电连接至封装基板中的接地层；以及一层布线，将信号焊盘的子集引出到倒装晶片在封装基板上的正投影区域之外，信号焊盘的该子集用于承载倒装晶片的设计规范所要求的所有功能信号。
根据本公开的一个方面，提供了一种倒装芯片。该倒装芯片包括：倒装晶片、与所述倒装晶片相对的封装基板、以及如上所述的任意一种布线结构。
布线结构和倒装芯片的细节已经在上面关于图1至图10进行了详细描述，为了简洁性起见，在此不再赘述。它们具有与上面关于布线设计方法200描述的那些相同的优点。
在本公开的一些实施例中，通过设置凸点焊盘的形状、尺寸、位置和/或取向，增大了信号布线空间，使得能够利用一层布线完成所有需要的信号焊盘的引出。在一些实施例中，可以实现4层封装基板的设计。在一些实施例中，采用该布线设计方法制造的封装基板中，信号焊盘无需过孔，这样可以实现电源的充分连接，保证电源网络上的压降在较小的范围内。在一些实施例中，每个信号焊盘的布线在信号路径上可以具有一致的宽度，从而实现连续的信号阻抗，有利于改进信号质量。
虽然在附图和和前面的描述中已经详细地说明和描述了本公开，但是这样的说明和描述应当被认为是说明性的和示意性的，而非限制性的；本公开不限于所公开的实施例。通过研究附图、公开内容和所附的权利要求书，本领域技术人员在实践所要求保护的主题时，能够理解和实现对于所公开的实施例的变型。在权利要求书中，词语“包括”不排除未列出的其他元件或步骤，不定冠词“一”或“一个”不排除多个，并且术语“多个”是指两个或两个以上。在相互不同的从属权利要求中记载了某些措施的仅有事实并不表明这些措施的组合不能用来获益。

Claims (46)

1.一种用于倒装芯片中的封装基板的布线设计方法，所述倒装芯片包括所述封装基板以及与所述封装基板相对的倒装晶片，所述方法包括以下步骤：
将凸点焊盘排布成行和列的阵列，所述凸点焊盘用于与所述倒装晶片上的导电凸点相键合，所述凸点焊盘包括信号焊盘和非信号焊盘，所述非信号焊盘包括电源焊盘和接地焊盘；
向所述非信号焊盘提供过孔，以将所述电源焊盘电连接至所述封装基板中的电源层，并将所述接地焊盘电连接至所述封装基板中的接地层；以及
利用一层布线将所述信号焊盘的子集引出到所述倒装晶片在所述封装基板上的正投影区域之外，所述信号焊盘的所述子集用于承载所述倒装晶片的设计规范针对所述凸点焊盘的阵列所要求的所有功能信号。
2.如权利要求1所述的方法，其中，所述将凸点焊盘排布成行和列的阵列包括：
将所述凸点焊盘排布成使得奇数行凸点焊盘与偶数行凸点焊盘在所述阵列的列方向上相对于彼此错开。
3.如权利要求2所述的方法，其中，所述将凸点焊盘排布成行和列的阵列还包括：
将所述凸点焊盘排布成使得在每个奇数行中，信号焊盘的数量大于非信号焊盘的数量，并且在每个偶数行中，信号焊盘的数量小于非信号焊盘的数量。
4.如权利要求2所述的方法，其中，所述将凸点焊盘排布成行和列的阵列还包括：
将所述凸点焊盘排布成使得在所述阵列的前n行中，信号焊盘的数量大于非信号焊盘的数量，其中0 < n < N，n为整数，并且N为所述阵列的总行数，
其中，所述阵列的前n行是指所述凸点焊盘的阵列中，从所述列方向上最靠近所述正投影区域的一条边缘的一行开始的连续n行。
5.如权利要求1所述的方法，其中，所述向所述非信号焊盘提供过孔包括：
向不同行中的多个电源焊盘提供公用电源过孔，所述公用电源过孔将所述多个电源焊盘电连接至所述电源层；以及
向不同行中的多个接地焊盘提供公用接地过孔，所述公用接地过孔将所述多个接地焊盘电连接至所述接地层。
6.如权利要求5所述的方法，其中，所述向不同行中的多个电源焊盘提供公用电源过孔包括：
将所述公用电源过孔排布成与所述多个电源焊盘在所述阵列的列方向上对齐。
7.如权利要求6所述的方法，
其中，所述多个电源焊盘的长度方向平行于所述列方向，其中对于每个电源焊盘，长度方向是该电源焊盘具有最大尺寸的方向；
其中，所述将所述公用电源过孔排布成与所述多个电源焊盘在所述列方向上对齐包括：将所述公用电源过孔排布成使得该公用电源过孔与所述多个电源焊盘中的一个电源焊盘的长度方向上的一端之间的距离小于阈值距离。
8.如权利要求5至7中任一项所述的方法，其中，所述向不同行中的多个接地焊盘提供公用接地过孔包括：
将所述公用接地过孔排布成与所述多个接地焊盘在所述阵列的列方向上对齐。
9.如权利要求8所述的方法，
其中，所述多个接地焊盘的长度方向平行于所述列方向，其中对于每个接地焊盘，长度方向是该接地焊盘具有最大尺寸的方向；
其中，所述将所述公用接地过孔排布成与所述多个接地焊盘在所述列方向上对齐包括：将所述公用接地过孔排布成使得该公用接地过孔与所述多个接地焊盘中的一个接地焊盘的长度方向上的一端之间的距离小于阈值距离。
10.如权利要求1所述的方法，
其中，所述凸点焊盘的阵列与所述正投影区域的相交的第一边缘和第二边缘之间没有另外的焊盘，并且所述凸点焊盘的阵列与所述正投影区域的除所述第一边缘和第二边缘之外的其他边缘之间存在另外的焊盘，
其中，所述利用一层布线将所述信号焊盘的子集引出到所述倒装晶片在所述封装基板上的正投影区域之外包括：
在满足线宽和线距规范的基础上：
利用所述凸点焊盘的阵列与所述正投影区域的其他边缘之间的间隙，将所述信号焊盘的所述子集中的第一组信号焊盘引出到所述正投影区域之外，其中，位于所述阵列中最远离所述第一边缘的一行中的至少一部分信号焊盘属于所述第一组信号焊盘；以及
利用所述凸点焊盘的阵列与所述第一边缘和第二边缘之间的间隙，将所述信号焊盘的所述子集中的除所述第一组信号焊盘之外的剩余信号焊盘引出到所述正投影区域之外。
11.如权利要求1所述的方法，
其中，所述凸点焊盘的阵列与所述正投影区域的仅第一边缘之间没有另外的焊盘，并且所述凸点焊盘的阵列与所述正投影区域的除所述第一边缘之外的其他边缘之间存在另外的焊盘，
其中，所述利用一层布线将所述信号焊盘的子集引出到所述倒装晶片在所述封装基板上的正投影区域之外包括：
在满足线宽和线距规范的基础上：
利用所述凸点焊盘的阵列与所述正投影区域的其他边缘之间的间隙，将所述信号焊盘的所述子集中的第一组信号焊盘引出到所述正投影区域之外，其中，位于所述阵列中最远离所述第一边缘的一行中的至少一部分信号焊盘属于所述第一组信号焊盘；以及
利用所述凸点焊盘的阵列与所述正投影区域的第一边缘之间的间隙，将所述信号焊盘的所述子集中的除所述第一组信号焊盘之外的剩余信号焊盘引出到所述正投影区域之外。
12.如权利要求1所述的方法，
其中，位于所述阵列的非边缘行且位于同一列中的一部分信号焊盘具有相同的长度方向，其中对于每个信号焊盘，长度方向是该信号焊盘具有最大尺寸的方向，
其中，所述利用一层布线将所述信号焊盘的子集引出到所述倒装晶片在所述封装基板上的正投影区域之外包括：
对于所述位于所述阵列的非边缘行且位于同一列中的一部分信号焊盘，在满足线宽和线距规范的基础上：
利用布线将第一信号焊盘从该第一信号焊盘的长度方向上的轴线的第一侧引出；并且
利用布线将与所述第一信号焊盘位于同一列中且与所述第一信号焊盘直接相对的第二信号焊盘从该轴线的第二侧引出，所述第二侧关于所述轴线与所述第一侧相对。
13.如权利要求10至12中任一项所述的方法，其中，所述线宽和线距规范允许每两个凸点焊盘之间最多通过两条布线。
14.如权利要求1所述的方法，还包括：
在所述向所述非信号焊盘提供过孔的步骤之前，调整至少一部分所述凸点焊盘的位置，以使得不同行中的一部分电源焊盘能够共享过孔并且不同行中的一部分接地焊盘能够共享过孔。
15.如权利要求14所述的方法，其中，所述调整至少一部分所述凸点焊盘的位置包括：
将不同行中的多个电源焊盘排布成在所述阵列的列方向上彼此直接相对；以及
将不同行中的多个接地焊盘排布成在所述列方向上彼此直接相对。
16.如权利要求15所述的方法，其中，所述将不同行中的多个电源焊盘排布成在所述列方向上彼此直接相对包括：
将所述不同行中的多个电源焊盘排布成在所述列方向上对齐。
17.如权利要求15或16所述的方法，其中，所述将不同行中的多个接地焊盘排布成在所述列方向上彼此直接相对包括：
将所述不同行中的多个接地焊盘排布成在所述列方向上对齐。
18.如权利要求1所述的方法，还包括：
在所述利用一层布线将所述信号焊盘的子集引出到所述倒装晶片在所述封装基板上的正投影区域之外的步骤之前，调整至少一部分所述凸点焊盘的取向。
19.如权利要求18所述的方法，
其中，所述凸点焊盘的阵列与所述正投影区域的至少第一边缘之间没有另外的焊盘，
其中，所述调整至少一部分所述凸点焊盘的取向包括：
使所述凸点焊盘的第一子集取向为具有垂直于所述第一边缘的第一长度方向；以及
使所述凸点焊盘的第二子集取向为具有不同于所述第一长度方向的长度方向。
20.如权利要求19所述的方法，
其中，所述凸点焊盘的阵列与所述正投影区域的相交的第一边缘和第二边缘之间没有另外的焊盘，
其中，所述凸点焊盘的第二子集包括：
所述阵列中的至少一行凸点焊盘中的一部分凸点焊盘，所述至少一行凸点焊盘作为整体比所述阵列中的其他行更远离所述第一边缘；以及
所述阵列中的至少一列凸点焊盘中的一部分凸点焊盘，所述至少一列凸点焊盘作为整体比所述阵列中的其他列更靠近所述第二边缘，
其中，所述凸点焊盘的第一子集包括所述凸点焊盘的阵列中除所述第二子集之外的凸点焊盘。
21.如权利要求14所述的方法，还包括，在所述调整至少一部分所述凸点焊盘的位置之前：
设置所述凸点焊盘的形状；以及
设置所述凸点焊盘的尺寸。
22.如权利要求21所述的方法，其中，所述设置所述凸点焊盘的形状包括：
将所述凸点焊盘设置成使得每个凸点焊盘在所述封装基板上的正投影具有圆角矩形的形状。
23.如权利要求21或22所述的方法，其中，所述设置所述凸点焊盘的尺寸包括：
在满足线宽和线距规范的基础上，将每个凸点焊盘设置成该凸点焊盘的长度尺寸大于该凸点焊盘的宽度尺寸的三倍。
24.如权利要求18所述的方法，还包括，在向所述非信号焊盘提供过孔之后：
响应于确定所述电源焊盘已电连接至所述电源层，并且所述接地焊盘已电连接至所述接地层，前进至所述调整所述凸点焊盘的取向的步骤。
25.如权利要求1所述的方法，还包括：
响应于确定所述信号焊盘的所述子集已通过一层布线引出到所述正投影区域之外，对所述封装基板进行电气仿真。
26.一种用于倒装芯片中的封装基板的布线结构，所述倒装芯片包括所述封装基板以及与所述封装基板相对的倒装晶片，所述布线结构包括：
凸点焊盘，在所述封装基板上被排布成行和列的阵列，所述凸点焊盘用于与所述倒装晶片上的导电凸点相键合，所述凸点焊盘包括信号焊盘和非信号焊盘，所述非信号焊盘包括电源焊盘和接地焊盘；
过孔，包括电源过孔和接地过孔，所述电源过孔用于将所述电源焊盘电连接至所述封装基板中的电源层，所述接地过孔用于将所述接地焊盘电连接至所述封装基板中的接地层；以及
一层布线，用于将所述信号焊盘的子集引出到所述倒装晶片在所述封装基板上的正投影区域之外，所述信号焊盘的所述子集用于承载所述倒装晶片的设计规范针对所述凸点焊盘的阵列所要求的所有功能信号。
27.如权利要求26所述的布线结构，其中，奇数行的凸点焊盘与偶数行的凸点焊盘在所述阵列的列方向上相对于彼此错开。
28.如权利要求27所述的布线结构，
其中，在每个奇数行中，信号焊盘的数量大于非信号焊盘的数量，
其中，在每个偶数行中，信号焊盘的数量小于非信号焊盘的数量。
29.如权利要求27所述的布线结构，其中，在所述阵列的前n行中，信号焊盘的数量大于非信号焊盘的数量，其中0 < n < N，n为整数，并且N为所述阵列的总行数。
30.如权利要求26所述的布线结构，其中，
所述电源过孔包括公用电源过孔，所述公用电源过孔将不同行中的多个电源焊盘电连接至所述电源层，
所述接地过孔包括公用接地过孔，所述公用接地过孔将不同行中的多个接地焊盘电连接至所述接地层。
31.如权利要求30所述的布线结构，其中，所述公用电源过孔与所述多个电源焊盘在所述阵列的列方向上对齐。
32.如权利要求31所述的布线结构，
其中，所述多个电源焊盘的长度方向平行于所述列方向，其中对于每个电源焊盘，长度方向是该电源焊盘具有最大尺寸的方向，
其中，所述公用电源过孔与所述多个电源焊盘中的一个电源焊盘的长度方向上的一端之间的距离小于阈值距离。
33.如权利要求30至32中任一项所述的布线结构，其中，所述公用接地过孔与所述多个接地焊盘在所述阵列的列方向上对齐。
34.如权利要求33所述的布线结构，
其中，所述多个接地焊盘的长度方向平行于所述列方向，其中对于每个接地焊盘，长度方向是该接地焊盘具有最大尺寸的方向，
其中，所述公用接地过孔与所述多个接地焊盘中的一个接地焊盘的长度方向上的一端之间的距离小于阈值距离。
35.如权利要求26所述的布线结构，
其中，所述凸点焊盘的阵列与所述正投影区域的相交的第一边缘和第二边缘之间没有另外的焊盘，并且所述凸点焊盘的阵列与所述正投影区域的除所述第一边缘和第二边缘之外的其他边缘之间存在另外的焊盘，
其中，所述一层布线满足线宽和线距规范，并且包括：
第一组布线，所述第一组布线利用所述凸点焊盘的阵列与所述正投影区域的其他边缘之间的间隙，将所述信号焊盘的所述子集中的第一组信号焊盘引出到所述正投影区域之外，其中，位于所述阵列中最远离所述第一边缘的一行中的至少一部分信号焊盘属于所述第一组信号焊盘；以及
第二组布线，所述第二组布线利用所述凸点焊盘的阵列与所述第一边缘和第二边缘之间的间隙，将所述信号焊盘的所述子集中的除所述第一组信号焊盘之外的剩余信号焊盘引出到所述正投影区域之外。
36.如权利要求26所述的布线结构，
其中，所述凸点焊盘的阵列与所述正投影区域的仅第一边缘之间没有另外的焊盘，并且所述凸点焊盘的阵列与所述正投影区域的除所述第一边缘之外的其他边缘之间存在另外的焊盘，
其中，所述一层布线满足线宽和线距规范，并且包括：
第一组布线，所述第一组布线利用所述凸点焊盘的阵列与所述正投影区域的其他边缘之间的间隙，将所述信号焊盘的所述子集中的第一组信号焊盘引出到所述正投影区域之外，其中，位于所述阵列中最远离所述第一边缘的一行中的至少一部分信号焊盘属于所述第一组信号焊盘；以及
第二组布线，所述第二组布线利用所述凸点焊盘的阵列与所述正投影区域的第一边缘之间的间隙，将所述信号焊盘的所述子集中的除所述第一组信号焊盘之外的剩余信号焊盘引出到所述正投影区域之外。
37.如权利要求26所述的布线结构，
其中，位于所述阵列的非边缘行且位于同一列中的一部分信号焊盘具有相同的长度方向，其中对于每个信号焊盘，长度方向是该信号焊盘具有最大尺寸的方向，
其中，对于所述位于所述阵列的非边缘行且位于同一列中的一部分信号焊盘，在满足线宽和线距规范的基础上：
第一信号焊盘从该第一信号焊盘的长度方向上的轴线的第一侧引出；并且
与所述第一信号焊盘位于同一列中且与所述第一信号焊盘直接相对的第二信号焊盘从该轴线的第二侧引出，所述第二侧关于所述轴线与所述第一侧相对。
38.如权利要求35至37中任一项所述的布线结构，其中，所述线宽和线距规范允许每两个凸点焊盘之间最多通过两条布线。
39.如权利要求26所述的布线结构，其中，不同行中的多个电源焊盘在所述阵列的列方向上彼此直接相对，并且不同行中的多个接地焊盘在所述列方向上彼此直接相对。
40.如权利要求39所述的布线结构，其中，所述不同行中的多个电源焊盘在所述列方向上对齐。
41.如权利要求39或40所述的布线结构，其中，所述不同行中的多个接地焊盘在所述列方向上对齐。
42.如权利要求26所述的布线结构，其中，
所述凸点焊盘的阵列与所述正投影区域的至少第一边缘之间没有另外的焊盘，
所述凸点焊盘的第一子集具有垂直于所述第一边缘的第一长度方向，以及
所述凸点焊盘的第二子集具有不同于所述第一长度方向的长度方向。
43.如权利要求42所述的布线结构，
其中，所述凸点焊盘的阵列与所述正投影区域的相交的第一边缘和第二边缘之间没有另外的焊盘，
其中，所述凸点焊盘的第二子集包括：
所述阵列中的至少一行凸点焊盘中的一部分凸点焊盘，所述至少一行凸点焊盘作为整体比所述阵列中的其他行更远离所述第一边缘，以及
所述阵列中的至少一列凸点焊盘中的一部分凸点焊盘，所述至少一列凸点焊盘作为整体比所述阵列中的其他列更靠近所述第二边缘，
其中，所述凸点焊盘的第一子集包括所述凸点焊盘的阵列中除所述第二子集之外的凸点焊盘。
44.如权利要求26所述的布线结构，其中，所述凸点焊盘中的每个凸点焊盘在所述封装基板上的正投影具有圆角矩形的形状。
45.如权利要求44所述的布线结构，其中，在满足线宽和线距规范的基础上，每个凸点焊盘的长度尺寸大于该凸点焊盘的宽度尺寸的三倍。
46.一种倒装芯片，包括：
倒装晶片；
封装基板，与所述倒装晶片相对；以及
如权利要求26至45中任一项所述的布线结构。
CN202010780502.6A 2020-08-06 2020-08-06 布线设计方法、布线结构以及倒装芯片 Active CN111739807B (zh)

Priority Applications (6)

Application Number Priority Date Filing Date Title
CN202010780502.6A CN111739807B (zh) 2020-08-06 2020-08-06 布线设计方法、布线结构以及倒装芯片
US17/640,752 US11887923B2 (en) 2020-08-06 2021-06-10 Wiring design method, wiring structure, and flip chip
PCT/CN2021/099357 WO2022028100A1 (zh) 2020-08-06 2021-06-10 布线设计方法、布线结构以及倒装芯片
JP2022518949A JP7394495B2 (ja) 2020-08-06 2021-06-10 配線設計方法、配線構造、およびフリップチップ
KR1020227010060A KR102723323B1 (ko) 2020-08-06 2021-06-10 배선 설계 방법, 배선 구조, 및 플립 칩
EP21185416.1A EP3951868A1 (en) 2020-08-06 2021-07-13 Wiring design method, wiring structure, and flip chip

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010780502.6A CN111739807B (zh) 2020-08-06 2020-08-06 布线设计方法、布线结构以及倒装芯片

Publications (2)

Publication Number Publication Date
CN111739807A true CN111739807A (zh) 2020-10-02
CN111739807B CN111739807B (zh) 2020-11-24

Family

ID=72658067

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010780502.6A Active CN111739807B (zh) 2020-08-06 2020-08-06 布线设计方法、布线结构以及倒装芯片

Country Status (5)

Country Link
US (1) US11887923B2 (zh)
EP (1) EP3951868A1 (zh)
JP (1) JP7394495B2 (zh)
CN (1) CN111739807B (zh)
WO (1) WO2022028100A1 (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112885808A (zh) * 2021-01-21 2021-06-01 长鑫存储技术有限公司 封装基板以及封装结构
WO2022028100A1 (zh) * 2020-08-06 2022-02-10 上海肇观电子科技有限公司 布线设计方法、布线结构以及倒装芯片
CN114400214A (zh) * 2022-01-07 2022-04-26 广东气派科技有限公司 一种改善Flip chip晶圆电路层裂纹的方法
CN115696737A (zh) * 2022-11-01 2023-02-03 超聚变数字技术有限公司 电路板和计算设备
CN118657112A (zh) * 2024-08-16 2024-09-17 苏州亿麦矽半导体技术有限公司 一种布线调整方法及装置

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114580338B (zh) * 2022-02-21 2023-02-28 北京百度网讯科技有限公司 模拟布线方法、制造方法、芯片及装置、设备、存储介质

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040188856A1 (en) * 2002-04-29 2004-09-30 Chi-Hsing Hsu [flip-chip die and flip-chip package substrate]
CN101728351A (zh) * 2008-10-16 2010-06-09 英业达股份有限公司 接垫布局
JP2011228486A (ja) * 2010-04-20 2011-11-10 Panasonic Corp 電子機器
CN102487021A (zh) * 2010-12-03 2012-06-06 新科金朋有限公司 形成用于倒装半导体管芯的焊盘布局的半导体器件和方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200531611A (en) * 2004-02-04 2005-09-16 Koninkl Philips Electronics Nv Method and apparatus for increasing routing density for a circuit board
JP2006100710A (ja) 2004-09-30 2006-04-13 Seiko Epson Corp 電子部品の実装構造及び、該実装構造を備えた記録装置
CN101587877A (zh) 2008-05-22 2009-11-25 全懋精密科技股份有限公司 封装基板的结构及其制法
KR101632399B1 (ko) 2009-10-26 2016-06-23 삼성전자주식회사 반도체 패키지 및 그 제조방법
US20120098120A1 (en) * 2010-10-21 2012-04-26 Taiwan Semiconductor Manufacturing Company, Ltd. Centripetal layout for low stress chip package
US9553040B2 (en) 2012-03-27 2017-01-24 Mediatek Inc. Semiconductor package
CN104851863B (zh) 2015-04-17 2017-11-28 华为技术有限公司 一种集成电路、引线键合封装芯片及倒装封装芯片
US10263106B2 (en) 2017-03-31 2019-04-16 Intel IP Corporation Power mesh-on-die trace bumping
TWI698157B (zh) * 2019-01-02 2020-07-01 瑞昱半導體股份有限公司 主控元件及電路基板
CN111739807B (zh) 2020-08-06 2020-11-24 上海肇观电子科技有限公司 布线设计方法、布线结构以及倒装芯片

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040188856A1 (en) * 2002-04-29 2004-09-30 Chi-Hsing Hsu [flip-chip die and flip-chip package substrate]
CN101728351A (zh) * 2008-10-16 2010-06-09 英业达股份有限公司 接垫布局
JP2011228486A (ja) * 2010-04-20 2011-11-10 Panasonic Corp 電子機器
CN102487021A (zh) * 2010-12-03 2012-06-06 新科金朋有限公司 形成用于倒装半导体管芯的焊盘布局的半导体器件和方法

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022028100A1 (zh) * 2020-08-06 2022-02-10 上海肇观电子科技有限公司 布线设计方法、布线结构以及倒装芯片
US11887923B2 (en) 2020-08-06 2024-01-30 NextVPU (Shanghai) Co., Ltd. Wiring design method, wiring structure, and flip chip
CN112885808A (zh) * 2021-01-21 2021-06-01 长鑫存储技术有限公司 封装基板以及封装结构
CN112885808B (zh) * 2021-01-21 2022-03-08 长鑫存储技术有限公司 封装基板以及封装结构
CN114400214A (zh) * 2022-01-07 2022-04-26 广东气派科技有限公司 一种改善Flip chip晶圆电路层裂纹的方法
CN114400214B (zh) * 2022-01-07 2023-02-10 广东气派科技有限公司 一种改善Flip chip晶圆电路层裂纹的方法
CN115696737A (zh) * 2022-11-01 2023-02-03 超聚变数字技术有限公司 电路板和计算设备
CN118657112A (zh) * 2024-08-16 2024-09-17 苏州亿麦矽半导体技术有限公司 一种布线调整方法及装置

Also Published As

Publication number Publication date
JP2022549662A (ja) 2022-11-28
US11887923B2 (en) 2024-01-30
CN111739807B (zh) 2020-11-24
US20230154840A1 (en) 2023-05-18
JP7394495B2 (ja) 2023-12-08
WO2022028100A1 (zh) 2022-02-10
EP3951868A1 (en) 2022-02-09
KR20220065781A (ko) 2022-05-20

Similar Documents

Publication Publication Date Title
CN111739807B (zh) 布线设计方法、布线结构以及倒装芯片
JP5164273B2 (ja) マルチダイ集積回路デバイス
JP4746770B2 (ja) 半導体装置
US8054643B2 (en) Semiconductor module, wiring board, and wiring method
US7728444B2 (en) Wiring board
US11019724B2 (en) Printed circuit board and communications device
TWI575669B (zh) 半導體裝置
JP6128756B2 (ja) 半導体パッケージ、積層型半導体パッケージ及びプリント回路板
US8861215B2 (en) Semiconductor device
CN209914166U (zh) 一种阵列焊盘差分布线结构及连接器封装
JP2008182062A (ja) 半導体装置
US7107561B2 (en) Method of sizing via arrays and interconnects to reduce routing congestion in flip chip integrated circuits
US20120267792A1 (en) Semiconductor device
CN217546421U (zh) 一种pcb过孔扇出结构
KR102723323B1 (ko) 배선 설계 방법, 배선 구조, 및 플립 칩
US9480161B2 (en) Thin low profile strip dual in-line memory module
CN109509737B (zh) 电子封装构件以及电路布局结构
JP2004031531A (ja) 高密度配線板及びその製造方法
KR100702016B1 (ko) 양면 실장 메모리 모듈의 인쇄 회로 기판 및 이를이용하는 양면 실장 메모리 모듈
US11281833B1 (en) Methods and systems for exchange bus routing
JP2011151065A (ja) 半導体集積回路
CN105374694B (zh) 芯片装置及其凸块配置方法
US20020113307A1 (en) High-density flip-chip interconnect
JP6449132B2 (ja) 信号処理装置
US20110074042A1 (en) Electronic device

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant