CN209914166U - 一种阵列焊盘差分布线结构及连接器封装 - Google Patents
一种阵列焊盘差分布线结构及连接器封装 Download PDFInfo
- Publication number
- CN209914166U CN209914166U CN201822273240.5U CN201822273240U CN209914166U CN 209914166 U CN209914166 U CN 209914166U CN 201822273240 U CN201822273240 U CN 201822273240U CN 209914166 U CN209914166 U CN 209914166U
- Authority
- CN
- China
- Prior art keywords
- differential
- ground
- pads
- pad
- adjacent
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Abstract
本实用新型公开了一种阵列焊盘差分布线结构及连接器封装,所述差分布线结构包括若干差分焊盘和地焊盘,所述若干差分焊盘与地焊盘上均设有通孔,其中每行中相邻的两个差分焊盘为差分对,相邻的两个地焊盘为地对,所述差分对与所述地对间隔排布,以一个差分对和一个地对为最小单位,相邻的所述最小单位之间的间隔为布线通道。相比常规的单线模式布线设计更加简单;同时兼顾了大部分工厂工艺参数,满足极限工艺加工要求;相对采用盲孔设计,降低加工难度和成本,同时也降低设计复杂度,同时保证了差分对信号布线的耦合性,提升差分对信号的信号质量。
Description
技术领域
本实用新型涉及PCB板布线领域,尤其是涉及一种阵列焊盘差分布线结构及连接器封装。
背景技术
随着电子行业的不断发展,PCB体积变小,线路更加密集,对信号质量的要求越来越高, PCB设计难度也越来越大。在PCB布线设计时,为了更好的信号质量,信号线的长度,层级等等都需要精确的计算设计。目前,高速差分对在高速电路PCB设计中应用越来越广泛, PCB板卡之间的高速差分对连接器有时候会采用焊盘为菱形焊盘阵列的贴装连接器封装,如图1所示,在水平和垂直方向上,焊盘中心间距为0.8mm,焊盘行数和列数通常≥10。此类连接器主要用途为高速差分信号传输,在管脚定义上的特点为每两个相邻的管脚为差分对网络,而差分对相邻的6个焊盘一般为地网络。在PCB设计中,需要对连接器上的所有网络打孔和布线。常用的通孔打孔出线方式有两种,一种过孔打在焊盘中心,如图2所示,另一种过孔打在焊盘的缝隙中间,如图3所示。这两种打孔方式,过孔的中心距离为0.8mm。过孔尺寸一般采用的是孔径0.2mm,焊盘直径为0.4mm,则两孔焊盘之间的边缘距离为0.4mm。由于信号线到过孔焊盘的边缘距离至少0.1mm,即使采用大部分加工厂的极限加工工艺的0.1mm布线宽度、0.1mm信号线边缘距离的差分对布线方式,也需要两个过孔之间的间距为0.5mm以上。所以这两种打孔方式都将导致高速差分线在连接器内只能按单端线模式布线,如图4所示。该布线方式将导致差分对无法保持耦合,同时最里边的差分对从外圈的差分对两孔之间穿过,导致差分对的信号完整性问题。为满足信号完整性要求,另一种方法是采用盲孔设计,最外一圈焊盘使用1-3的盲孔后在第3层进行差分对布线,最外圈的差分对次外圈采用1-5盲孔后在第5层进行差分对布线,依次类推,需根据焊盘圈数确定采用的盲孔种类。然而此方法将增加加工难度和加工成本。
实用新型内容
本发明旨在至少在一定程度上解决相关技术中的技术问题之一。为此,本发明的一个目的是提供一种简单、耦合性高的阵列焊盘差分布线结构及连接器封装。
本发明所采用的技术方案是:一种阵列焊盘差分布线结构,其包括若干差分焊盘和地焊盘,所述若干差分焊盘与地焊盘上均设有通孔,其中每行中相邻的两个差分焊盘为差分对,相邻的两个地焊盘为地对,所述差分对与所述地对间隔排布,以差分对和地对为最小单位,相邻的最小单位之间的间隔为布线通道。
进一步,相邻的连个最小单位的间距大于最小单位中差分对与地对之间的距离。
进一步,其中奇数行上的通孔和偶数行上的通孔分别相对于焊盘的中心沿着垂直方向互为反方向偏移预设距离a,其中奇数列上的通孔和偶数列上的通孔分别相对于焊盘的中心沿着水平方向互为反方向偏移预设距离b。
进一步,所述布线通道的宽度大于0.5mm。
进一步,所述焊盘的间距小于等于0.8mm。
本实用新型还提供了一种连接器封装,包括:其包括如上述的阵列焊盘差分布线结构。
本实用新型的有益效果是:本实用新型以相邻的最小单位之间的间隔作为差分线的布线通道,内层差分对布线时操作方便快捷,相比常规的单线模式布线设计更加简单;同时兼顾了大部分工厂工艺参数,满足极限工艺加工要求;相对采用盲孔设计,降低加工难度和成本,同时也降低设计复杂度,同时保证了差分对信号布线的耦合性,提升差分对信号的信号质量。
附图说明
图1是现有技术中0.8mm焊盘中心间距连接器的菱形焊盘阵列示意图;
图2是现有技术中0.8mm焊盘中心间距连接器焊盘中心打孔方式示意图;
图3是现有技术中0.8mm焊盘中心间距连接器焊盘缝隙中心打孔方式示意图;
图4是现有技术中0.8mm焊盘中心间距连接器打孔后PCB内层差分对布线示意图;
图5是本实用新型的一具体实施中焊盘偏移的示意图;
图6是本实用新型的一具体实施例中布线示意图。
具体实施方式
需要说明的是,在不冲突的情况下,本申请中的实施例及实施例中的特征可以相互组合。
一种阵列焊盘差分布线结构,其包括若干差分焊盘和地焊盘,所述若干差分焊盘与地焊盘上均设有通孔,其中每行相邻的两个差分焊盘为差分对,相邻的两个地焊盘为地对,所述差分对与所述地对间隔排布,以差分对和地对为最小单位,相邻的最小单位之间的间隔为布线通道。
进一步作为优选的实施方式,相邻的连个最小单位的间距大于最小单位中差分对与地对之间的距离。其中奇数行上的通孔和偶数行上的通孔分别相对于焊盘的中心沿着垂直方向互为反方向偏移预设距离a,其中奇数列上的通孔和偶数列上的通孔分别相对于焊盘的中心沿着水平方向互为反方向偏移预设距离b。
本实用新型还提供了一种连接器封装,包括:其包括如上述的阵列焊盘差分布线结构。
同理本实用新型中的阵列焊盘封装结构还可以应用到PCB板上,在此不做赘述。
实施例1
参考图5,其示出了一种阵列焊盘差分布线结构,其中焊盘1中心间距为0.8mm,焊盘 1直径为0.4mm,焊盘1中心打通孔2,孔径为0.2mm。本例中,设定最上一行定义为第一行3,最左一列定义为第一列4,第一行3的第一、二个焊盘为差分对,第三、第四个焊盘为地网络,依次类推;第二行的第一、二个焊盘为地网络,第三、四个焊盘为差分对网络,依次类推。
参考图6,把第一行3、第三行5等所有奇数行的管脚上过孔整体向下移动0.05mm,第二行6、第四行7等所有偶数行的管脚上过孔整体向上移动0.05mm,然后把第一列4、第三列8等所有奇数列的管脚上过孔向右移动0.05mm,第二列9、第四列10等所有偶数列的管脚上过孔向左移动0.05mm。完成后,每隔两行的过孔的焊盘间距为0.5mm,即留出0.5mm 的通道作为差分对的布线的布线通道11。内层布线时,差分对按0.1mm线宽、0.1mm信号线之间边缘间距、0.1mm信号线边缘到过孔焊盘边缘间距进行布线。。
如果差分信号定义和本例中不一致,可调整过孔位置,使得每一对差分线和相邻的两个地孔的组成的四个孔阵列的中心距离为0.3mm,每四个差分对和地网络的过孔阵列的孔中心距离为0.5mm,保证留出0.5mm的布线通道。
以上是对本实用新型的较佳实施进行了具体说明,但本发明创造并不限于所述实施例,熟悉本领域的技术人员在不违背本实用新型精神的前提下还可做出种种的等同变形或替换,这些等同的变形或替换均包含在本申请权利要求所限定的范围内。
Claims (6)
1.一种阵列焊盘差分布线结构,其包括若干差分焊盘和地焊盘,其特征在于,
所述若干差分焊盘与地焊盘上均设有通孔,其中每行中相邻的两个差分焊盘为差分对,相邻的两个地焊盘为地对,所述差分对与所述地对间隔排布,以一个差分对和一个地对为最小单位,相邻的所述最小单位之间的间隔为布线通道。
2.根据权利要求1所述的阵列焊盘差分布线结构,其特征在于,相邻的连个最小单位的间距大于最小单位中差分对与地对之间的距离。
3.根据权利要求1所述的阵列焊盘差分布线结构,其特征在于,其中奇数行上的通孔和偶数行上的通孔分别相对于焊盘的中心沿着垂直方向互为反方向偏移预设距离a,其中奇数列上的通孔和偶数列上的通孔分别相对于焊盘的中心沿着水平方向互为反方向偏移预设距离b。
4.根据权利要求1所述的阵列焊盘差分布线结构,其特征在于,所述布线通道的宽度大于0.5mm。
5.根据权利要求1所述的阵列焊盘差分布线结构,其特征在于,所述焊盘的间距小于等于0.8mm。
6.一种连接器封装,其特征在于,包括:其包括如权利要求1至5任一项所述的阵列焊盘差分布线结构。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201822273240.5U CN209914166U (zh) | 2018-12-29 | 2018-12-29 | 一种阵列焊盘差分布线结构及连接器封装 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201822273240.5U CN209914166U (zh) | 2018-12-29 | 2018-12-29 | 一种阵列焊盘差分布线结构及连接器封装 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN209914166U true CN209914166U (zh) | 2020-01-07 |
Family
ID=69025644
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201822273240.5U Active CN209914166U (zh) | 2018-12-29 | 2018-12-29 | 一种阵列焊盘差分布线结构及连接器封装 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN209914166U (zh) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN113133219A (zh) * | 2021-04-25 | 2021-07-16 | 无锡江南计算技术研究所 | 一种基于交错阵列封装ddr4信号分配方法、芯片 |
WO2024001878A1 (zh) * | 2022-06-27 | 2024-01-04 | 华为技术有限公司 | 基板、载板、芯片封装结构及电子设备 |
-
2018
- 2018-12-29 CN CN201822273240.5U patent/CN209914166U/zh active Active
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN113133219A (zh) * | 2021-04-25 | 2021-07-16 | 无锡江南计算技术研究所 | 一种基于交错阵列封装ddr4信号分配方法、芯片 |
WO2024001878A1 (zh) * | 2022-06-27 | 2024-01-04 | 华为技术有限公司 | 基板、载板、芯片封装结构及电子设备 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4761524B2 (ja) | プリント配線板及びプリント回路板 | |
US11019724B2 (en) | Printed circuit board and communications device | |
CN111739807B (zh) | 布线设计方法、布线结构以及倒装芯片 | |
CN209914166U (zh) | 一种阵列焊盘差分布线结构及连接器封装 | |
US11777257B2 (en) | Memory slot and printed circuit board and network system | |
EP4171179A1 (en) | Printed circuit board and electronic device with printed circuit board | |
US7329818B2 (en) | Transmission circuit board | |
EP1075026A2 (en) | Multilayer circuit board layout | |
CN105826285B (zh) | 芯片及电子设备 | |
CN104822225A (zh) | 一种电路板和印刷电路板组件 | |
US8570764B2 (en) | Backplane and backplane communication system | |
CN215988713U (zh) | 一种基板及其封装结构 | |
DE102013213363A1 (de) | Ball Grid Array (BGA) und Leiterplatten (PCB)-Via-Raster zum Reduzieren von Differentialmodus-Übersprechen zwischen differentiellen Sende- und Empfangs-Signalpaaren | |
CN113571480A (zh) | 一种基板及其封装结构 | |
CN220173477U (zh) | 一种多排引脚连接器的通孔pcb封装布局及电子设备 | |
CN109509737B (zh) | 电子封装构件以及电路布局结构 | |
CN106604520B (zh) | 印刷电路板结构 | |
CN216600179U (zh) | Pcb板结构 | |
KR100702016B1 (ko) | 양면 실장 메모리 모듈의 인쇄 회로 기판 및 이를이용하는 양면 실장 메모리 모듈 | |
CN218514574U (zh) | Pcb板防信号串扰的bga过孔结构 | |
CN108990258B (zh) | 一种pcb板及一种电子设备 | |
TWI622150B (zh) | 電子封裝構件以及電路佈局結構 | |
JP6449132B2 (ja) | 信号処理装置 | |
KR20070057335A (ko) | 차동 엇물림 구조를 가지는 메모리 모듈 탭 | |
CN115633445A (zh) | 一种电路板 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GR01 | Patent grant | ||
GR01 | Patent grant |