CN115633445A - 一种电路板 - Google Patents
一种电路板 Download PDFInfo
- Publication number
- CN115633445A CN115633445A CN202211279409.2A CN202211279409A CN115633445A CN 115633445 A CN115633445 A CN 115633445A CN 202211279409 A CN202211279409 A CN 202211279409A CN 115633445 A CN115633445 A CN 115633445A
- Authority
- CN
- China
- Prior art keywords
- hole
- circuit board
- pin
- ground
- holes
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
- H05K1/115—Via connections; Lands around holes or via connections
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0215—Grounding of printed circuits by connection to external grounding means
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0237—High frequency adaptations
- H05K1/025—Impedance arrangements, e.g. impedance matching, reduction of parasitic impedance
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
- H05K1/115—Via connections; Lands around holes or via connections
- H05K1/116—Lands, clearance holes or other lay-out details concerning the surrounding of a via
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Structure Of Printed Boards (AREA)
Abstract
本发明实施例公开了一种电路板。该电路板包括:多个孔盘和多个管脚焊盘,多个孔盘和多个管脚焊盘一一对应;其中,孔盘设置有扇出孔,管脚焊盘设置有信号管脚,电路板上设置有多个伴随地孔;伴随地孔位于靠近孔盘的位置,各孔盘均对应至少两个伴随地孔;孔盘与对应的管脚焊盘相接。本发明实施例提供的电路板,能够减小阻抗不连续发生的概率,保证信号完整性,同时可降低电路板的加工难度、缩短加工周期以及节省加工费用。
Description
技术领域
本发明实施例涉及电路技术,尤其涉及一种电路板。
背景技术
随着交换机、服务器等的技术发展,电路板如PCB板信号的速率也越来越高,对信号和传输质量的要求也在不断提高。同时,交换机、服务器等的系统架构也越来越复杂,电路板的板级用到越来越多的高速连接器,且芯片封装越来越精细化,板级的互联效果也非常重要,这些都与PCB设计相关。
现有的电路板,在设计时通常进行常规的扇出打孔或在管脚焊盘上直接打孔,但常规的扇出打孔方式存在阻抗不连续,影响信号完整性的问题,而在管脚焊盘上直接打孔则会使得电路板的加工难、加工周期长以及加工费用较高。
发明内容
本发明实施例提供一种电路,以减小阻抗不连续发生的概率,保证信号完整性,同时可降低电路板的加工难度、缩短加工周期以及节省加工费用。
本发明实施例提供了一种电路板,包括:多个孔盘和多个管脚焊盘,多个孔盘和多个管脚焊盘一一对应;
其中,孔盘设置有扇出孔,管脚焊盘设置有信号管脚,电路板上设置有多个伴随地孔;伴随地孔位于靠近孔盘的位置,各孔盘均对应至少两个伴随地孔;孔盘与对应的管脚焊盘相接。
从上述技术方案可以看出,本发明实施例提供的电路板,多伴随地孔设计,能够减小伴随地孔周围的走线之间的信号串扰,孔盘与对应的管脚焊盘相接,可以解决因孔盘与管脚焊盘之间存在间距,使得连接孔盘与管脚焊盘的走线在孔盘与管脚焊盘之外的部分,带来更多的阻抗不连续而影响走线传输的信号完整性,从而减小阻抗不连续,保证信号完整性,同时不存在管脚焊盘上打孔所需的复杂制程,从而可降低电路板的加工难度、加工周期以及加工费用。
可选的,孔盘两两相邻设置为一组,各组孔盘行列交错排布。这样设置,便于相邻组孔盘之间的走线角度调整,多角度走线,同时节省空间满足封装空间需求。
可选的,通过接地焊盘连接的两个伴随地孔之间的信号走线为蛇形走线、锯齿形走线、波浪形走线中的任意一种,两个伴随地孔相邻且为相邻组孔盘对应的伴随地孔。这样能够在信号走线的位置有效规避玻纤效应影响,保证信号走线传输的信号可靠性。
可选的,信号走线和信号走线相邻的各伴随地孔的距离与伴随地孔和信号走线的加工制程相关,能够防止信号走线与相邻的伴随地孔,因距离过小发生短路情况而影响信号传输质量。
可选的,信号走线与靠近信号走线一侧的两个相邻的伴随地孔的连线平行。这样设置,可使得信号走线上各个位置的信号都距离伴随地孔对应的孔盘较远,防止孔盘对信号走线传输的信号的影响。
可选的,各孔盘均对应两个伴随地孔,每组孔盘对应四个伴随地孔。多个伴随地孔设计,可减少伴随地孔周围走线的信号串扰,同时伴随地孔之间的走线所占空间减小,能够降低对伴随地孔周围走线及电源通道的影响。
可选的,孔盘和管脚焊盘的形状包括圆形和椭圆形中的至少一种,孔盘和管脚焊盘的大小相同或不同,以满足实际布线需求。
可选的,扇出孔的孔壁和孔盘对应的管脚焊盘的距离与扇出孔和管脚焊盘的加工制程相关,以防止因扇出孔与管脚焊盘之间的距离过小而对管脚焊盘产生破坏。
可选的,扇出孔与扇出孔所在孔盘对应的各伴随地孔的距离相同。这样设置,可以避免因扇出孔与扇出孔所在孔盘对应的各伴随地孔的距离不同影响阻抗。
可选的,扇出孔和伴随地孔均为通孔。通孔设计可解决使用直接焊盘打孔方式时的PCB板加工难度大,加工周期长,加工费用较高的问题。
本发明实施例提供的电路板,包括多个孔盘和多个管脚焊盘,多个孔盘和多个管脚焊盘一一对应;其中,孔盘设置有扇出孔,管脚焊盘设置有信号管脚,电路板上设置有多个伴随地孔;伴随地孔位于靠近孔盘的位置,各孔盘均对应至少两个伴随地孔;孔盘与对应的管脚焊盘相接。本发明实施例提供的电路板,多伴随地孔设计,能够减小伴随地孔周围的走线之间的信号串扰,孔盘与对应的管脚焊盘相接,可以解决因孔盘与管脚焊盘之间存在间距,使得连接孔盘与管脚焊盘的走线在孔盘与管脚焊盘之外的部分,带来更多的阻抗不连续而影响走线传输的信号完整性,从而减小阻抗不连续发生的概率,保证信号完整性,同时不存在管脚焊盘上打孔所需的复杂制程,从而可降低电路板的加工难度、缩短加工周期以及降低加工费用。
附图说明
图1是现有技术中的一种电路板的部分结构示意图;
图2是现有技术中的另一种电路板的部分结构示意图;
图3是现有技术中的一种伴随地孔的分布示意图;
图4是现有技术中的一种走线的分布示意图;
图5是本发明实施例提供的一种电路板的部分结构示意图;
图6是本发明实施例提供的一种走线的分布示意图;
图7是本发明实施例提供的一种伴随地孔的分布示意图。
具体实施方式
下面结合附图和实施例对本发明作进一步的详细说明。可以理解的是,此处所描述的具体实施例仅仅用于解释本发明,而非对本发明的限定。另外还需要说明的是,为了便于描述,附图中仅示出了与本发明相关的部分而非全部结构。
图1是现有技术中的一种电路板的部分结构示意图,图2是现有技术中的另一种电路板的部分结构示意图。参考图1和图2,现有的电路板如PCB板的BGA(Ball Grid Array,球栅阵列结构的PCB)常规打孔方式包括Fan-out打孔即扇出打孔和via in pad即直接在焊盘打孔两种打孔方式。Fan-out打孔方式:找到BGA的管脚焊盘1,预留孔盘2边沿到管脚焊盘1边沿的安全距离(安全距离可以根据实际制作需求设定),依照管脚焊盘1的排序方向打孔,部分Fan-out打孔方向如图1所示。如图2所示,via in pad打孔方式是直接将孔打在管脚焊盘1。
图3是现有技术中的一种伴随地孔的分布示意图,图4是现有技术中的一种走线的分布示意图。结合图1至图4,孔盘2有一个相邻的伴随地孔3,孔盘2与孔盘2之间的走线4较为平直。常规Fan-out打孔存在的问题是:管脚焊盘1与孔盘2之间有走线,使得阻抗不连续;管脚焊盘与管脚焊盘的间距较小,封装空间不足,无法使用常规Fan-out打孔方式;无法满足高速率信号的伴随地孔设计要求;Fan-out所占空间较长,同层线中只能处理一列管脚焊盘的走线,所需走线层较多。Via in pad方式存在的问题:所占空间较长,同层线中只能处理一列管脚焊盘的走线,所需走线层较多;需采用POFV(Plating Over Filled Via,树脂塞孔电镀)的制程,导致PCB成本上升,且POFV工艺所需时间也会增加。
基于上述问题,本实施例提供了一种电路板。图5是本发明实施例提供的一种电路板的部分结构示意图。参考图5,该电路板包括:多个孔盘10和多个管脚焊盘20,多个孔盘10和多个管脚焊盘20一一对应。
其中,孔盘10设置有扇出孔11,管脚焊盘20设置有信号管脚21,电路板上设置有多个伴随地孔30;伴随地孔30位于靠近孔盘10的位置,各孔盘10均对应至少两个伴随地孔30;孔盘10与对应的管脚焊盘20相接。
具体的,可采用预设角度的走线和线长进行打孔,在孔盘10形成扇出孔11,并在孔盘10周边形成伴随地孔30。多个伴随地孔30通过接地焊盘两两连接,接地线31连接接地焊盘。两两连接的伴随地孔30为不同孔盘对应的伴随地孔30,两两连接的伴随地孔30之间有信号走线40。示例性地,如图5所示,沿X方向和Y方向均排布有孔盘10,孔盘10可以是圆形,也可以是椭圆形。孔盘10两两相邻设置,两两相邻的孔盘10沿Y方向排布。各孔盘10均对应两个伴随地孔30,各伴随地孔30均靠近各自对应的孔盘10。通过接地焊盘连接两个伴随地孔30的接地线31有两个方向,其中一个方向在X方向和Y方向之间,另一个方向在X方向的反方向和Y方向的反方向之间。信号走线40可以沿X方向分布,也可以沿Y方向分布,图5中示意性地示出了信号走线40沿X方向分布。各孔盘10相接的管脚焊盘20均位于对应的孔盘10的一侧,如位于孔盘10的右侧并与孔盘10相接,孔盘10对应的伴随地孔30位于孔盘10的左侧,同一孔盘10对应的两个伴随地孔30的连线与X方向有夹角,且夹角可以为零也可以不为零。扇出孔11的左右两侧都可出线,图5中示意出了扇出孔11右侧出线,出线连接到与扇出孔11所在孔盘10相接的管脚焊盘20。各孔盘10对应至少两个伴随地孔30,多伴随地孔30设计,能够减小伴随地孔30周围的走线之间的信号串扰。孔盘10与对应的管脚焊盘20直接相接,孔盘10与管脚焊盘20相接的位置没有间距,解决了因孔盘10与管脚焊盘20之间存在间距,使得连接孔盘10与管脚焊盘20的走线在孔盘10与管脚焊盘20之外的部分,带来更多的阻抗不连续而影响走线传输的信号完整性。
本实施例提供的电路板,包括多个孔盘和多个管脚焊盘,多个孔盘和多个管脚焊盘一一对应;其中,孔盘设置有扇出孔,管脚焊盘设置有信号管脚,电路板上设置有多个伴随地孔;伴随地孔位于靠近孔盘的位置,各孔盘均对应至少两个伴随地孔;孔盘与对应的管脚焊盘相接。本实施例提供的电路板,多伴随地孔设计,能够减小伴随地孔周围的走线之间的信号串扰,孔盘与对应的管脚焊盘相接,可以解决因孔盘与管脚焊盘之间存在间距,使得连接孔盘与管脚焊盘的走线在孔盘与管脚焊盘之外的部分,带来更多的阻抗不连续而影响走线传输的信号完整性,从而减小阻抗不连续发生的概率,保证信号完整性,同时不存在管脚焊盘上打孔所需的复杂制程,从而可降低电路板的加工难度、缩短加工周期以及节省加工费用。
可选的,孔盘10两两相邻设置为一组,各组孔盘行列交错排布。
示例性地,参考图5,孔盘10可以两两相邻设置,两个相邻的孔盘10作为一组,各组孔盘行列交错排布。以四行四列为例,四行四列共排布有八组孔盘,每行排布有两组孔盘,每列排布有两组孔盘,第一行的两组孔盘分别位于第一行第一列和第一行第三列,第二行的两组孔盘分别位于第二行第二列和第二行第四列,第三行与第一行排布方式相同,第四行与第二行排布方式相同,电路板上的各组孔盘以此行列交错排布。这样设置,便于相邻组孔盘之间的走线角度调整,多角度走线,同时节省空间满足封装空间需求。
需要说明的是,本实施例中的孔盘10是排布设置方式仅为示意性说明,具体排布设置方式可根据实际电路板设计需求设定,在此不做限定。
可选的,通过接地焊盘连接的两个伴随地孔30之间的信号走线40为蛇形走线、锯齿形走线、波浪形走线中的任意一种,两个伴随地孔30相邻且为相邻组孔盘对应的伴随地孔30。
示例性地,图6是本发明实施例提供的一种走线的分布示意图。参考图5和图6,信号走线40为蛇形走线,信号走线40并不受限于0°或90°走线方式。由于0°或90°走线方式会使得走线方向与PCB介质层的玻纤束的经纬向相平行,这样会导致走线受玻纤效应的影响较大。其中,玻纤效应是构成PCB介质层的玻璃纤维束网状结构之间的间隙引起介质层的相对介电常数局部变化的现象。PCB的介质层一般由玻纤布和树脂组成,玻纤布的玻璃纤维束空隙填充树脂,由于玻纤布和树脂的介电常数相差较大(玻纤布一般在6左右,树脂是2.5),在靠近玻纤的走线上信号感受到的介电常数较大,而在玻纤束之间窗口区域走线的信号感受到的介电常数较小,从而导致了玻纤效应。在本实施例中,基于孔盘10和管脚焊盘20以及伴随地孔30的位置分布,可以将信号走线40的走线方式设置为非0°或90°走线方式,而是其他角度的蛇形走线方式,这样能够在信号走线40的位置有效规避玻纤效应影响,保证信号走线40传输的信号可靠性。
并且,如图5所示,在Y方向上,在相邻组孔盘之间的两组信号走线40靠近相邻的伴随地孔30的位置,即蛇形走线的走线角度变化的位置,信号走线40圆滑,弧度线过渡。其中,蛇形走线的角度和圆弧大小可以根据实际的扇出孔11和伴随地孔30的大小具体设置,在此不做限定。
可选的,信号走线40和信号走线40相邻的各伴随地孔30的距离与伴随地孔30和信号走线40的加工制程相关。
具体的,信号走线40在蚀刻和伴随地孔在打孔形成过程中,若信号走线40与信号走线40相邻的各伴随地孔30的距离过小如小于4mil,可能会导致信号走线40与相邻的伴随地孔30之间发生短路。因此,根据伴随地孔30和信号走线40的加工制程,设置信号走线40和信号走线40相邻的各伴随地孔30的距离,如将信号走线40与信号走线40相邻的各伴随地孔30的距离均设置为大于或等于4mil,能够防止信号走线40与相邻的伴随地孔30,因距离过小发生短路情况而影响信号传输质量。
可选的,信号走线40与靠近信号走线40一侧的两个相邻的伴随地孔30的连线平行。
其中,信号走线40的两侧均有多个相邻的伴随地孔30,信号走线40与靠近信号走线40一侧的两个相邻的伴随地孔30的连线平行,并与靠近信号走线40另一侧的两个相邻的伴随地孔30的连线也平行。这样设置,可使得信号走线40上各个位置的信号都距离伴随地孔30对应的孔盘10较远,防止孔盘10对信号走线40传输的信号的影响。
可选的,各孔盘10均对应两个伴随地孔30,每组孔盘对应四个伴随地孔30。
示例性地,图7是本发明实施例提供的一种伴随地孔的分布示意图。参考图5和图7,以图5和图7中的X方向和Y方向为例,每组孔盘中的两个孔盘沿Y方向排布,在Y方向上,孔盘10对应的伴随地孔30位于孔盘10的一侧。多个伴随地孔30设计,可减少伴随地孔30周围走线的信号串扰,同时伴随地孔30之间的走线所占空间减小,能够降低对伴随地孔30周围走线及电源通道的影响。
并且,如图5和图7所示,在Y方向上,孔盘10对应的伴随地孔30位于孔盘10的一侧,孔盘10相接的管脚焊盘20位于孔盘的另一侧,每组孔盘中的两个孔盘10相接的管脚焊盘20沿Y方向排布。孔盘10和伴随地孔30规整,孔盘10与相接的管脚焊盘20之外的空间较大,能有效规避走线互穿的问题,减少走线之间的信号串扰。
需要说明的是,本实施例中的各孔盘10对应的伴随地孔30的数量仅为示意性说明,具体可根据实际电路板设计需求设定,在此不做限定。
可选的,孔盘10和管脚焊盘20的形状包括圆形和椭圆形中的至少一种,孔盘10和管脚焊盘20的大小相同或不同。
具体的,参考图5和图6,两个扇出孔11可以一起形成,孔盘10为椭圆形,扇出孔11也可以单独形成,孔盘10为圆形,图5和图6中示意出了椭圆形孔盘和圆形孔盘。管脚焊盘20的相邻层反焊盘可以根据管脚焊盘的大小设置,换层过孔的反焊盘以及孔盘10和管脚焊盘20的大小可以根据实际仿真情况确定尺寸。孔盘10和管脚焊盘20的大小相近,以满足实际布线需求。
可选的,扇出孔11的孔壁和孔盘10对应的管脚焊盘20的距离与扇出孔11和管脚焊盘20的加工制程相关。
具体的,扇出孔11在打孔形成和管脚焊盘20制作形成过程中,若扇出孔11的孔壁与孔盘10对应的管脚焊盘20的距离过小如小于3mil,可能会导致在形成扇出孔11的工艺过程中,因扇出孔11与管脚焊盘20之间的距离过小而对管脚焊盘20产生破坏。为此,根据扇出孔11和管脚焊盘20的加工制程,设置扇出孔11的孔壁和孔盘10对应的管脚焊盘20的距离,如将扇出孔11的边沿与孔盘10对应的管脚焊盘20的距离设置为大于或等于3mil,以防止因扇出孔11与管脚焊盘20之间的距离过小而对管脚焊盘20产生破坏。
可选的,扇出孔11与扇出孔11所在孔盘10对应的各伴随地孔30的距离相同。这样设置,可以避免因扇出孔11与扇出孔11所在孔盘10对应的各伴随地孔30的距离不同影响阻抗。
可选的,扇出孔11和伴随地孔30均为通孔。具体的,通孔设计可解决使用via inpad打孔方式时的PCB板加工难度大,加工周期长,加工费用较高的问题。
本实施例提供的电路板,多个伴随地孔设计,可减少伴随地孔周围走线的信号串扰,同时伴随地孔之间的走线所占空间减小,能够降低对伴随地孔周围走线及电源通道的影响;孔盘与对应的管脚焊盘相接,可以解决因孔盘与管脚焊盘之间存在间距,使得连接孔盘与管脚焊盘的走线在孔盘与管脚焊盘之外的部分,带来更多的阻抗不连续而影响走线传输的信号完整性,从而减小阻抗不连续发生的概率,保证信号完整性,同时不存在管脚焊盘上打孔所需的复杂制程,从而可降低电路板的加工难度、缩短加工周期以及节省加工费用。并且,信号走线为蛇形走线、锯齿形走线、波浪形走线中的任意一种,能够在信号走线的位置有效规避玻纤效应影响,保证信号走线传输的信号可靠性。
注意,上述仅为本发明的较佳实施例及所运用技术原理。本领域技术人员会理解,本发明不限于这里所述的特定实施例,对本领域技术人员来说能够进行各种明显的变化、重新调整、结合和替代而不会脱离本发明的保护范围。因此,虽然通过以上实施例对本发明进行了较为详细的说明,但是本发明不仅仅限于以上实施例,在不脱离本发明构思的情况下,还可以包括更多其他等效实施例,而本发明的范围由所附的权利要求范围决定。
Claims (10)
1.一种电路板,其特征在于,包括:多个孔盘和多个管脚焊盘,所述多个孔盘和所述多个管脚焊盘一一对应;
其中,所述孔盘设置有扇出孔,所述管脚焊盘设置有信号管脚,所述电路板上设置有多个伴随地孔;所述伴随地孔位于靠近所述孔盘的位置,各所述孔盘均对应至少两个所述伴随地孔;所述孔盘与对应的所述管脚焊盘相接。
2.根据权利要求1所述的电路板,其特征在于,所述孔盘两两相邻设置为一组,各组孔盘行列交错排布。
3.根据权利要求2所述的电路板,其特征在于,通过接地焊盘连接的两个伴随地孔之间的信号走线为蛇形走线、锯齿形走线、波浪形走线中的任意一种,所述两个伴随地孔相邻且为相邻组孔盘对应的伴随地孔。
4.根据权利要求3所述的电路板,其特征在于,所述信号走线和所述信号走线相邻的各伴随地孔的距离与所述伴随地孔和所述信号走线的加工制程相关。
5.根据权利要求3所述的电路板,其特征在于,所述信号走线与靠近所述信号走线一侧的两个相邻的伴随地孔的连线平行。
6.根据权利要求2所述的电路板,其特征在于,各所述孔盘均对应两个所述伴随地孔,每组孔盘对应四个所述伴随地孔。
7.根据权利要求1所述的电路板,其特征在于,所述孔盘和所述管脚焊盘的形状包括圆形和椭圆形中的至少一种,所述孔盘和所述管脚焊盘的大小相同或不同。
8.根据权利要求1所述的电路板,其特征在于,所述扇出孔的孔壁和所述孔盘对应的所述管脚焊盘的距离与所述扇出孔和所述管脚焊盘的加工制程相关。
9.根据权利要求1所述的电路板,其特征在于,所述扇出孔与所述扇出孔所在孔盘对应的各所述伴随地孔的距离相同。
10.根据权利要求1所述的电路板,其特征在于,所述扇出孔和所述伴随地孔均为通孔。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202211279409.2A CN115633445A (zh) | 2022-10-19 | 2022-10-19 | 一种电路板 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202211279409.2A CN115633445A (zh) | 2022-10-19 | 2022-10-19 | 一种电路板 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN115633445A true CN115633445A (zh) | 2023-01-20 |
Family
ID=84906788
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202211279409.2A Pending CN115633445A (zh) | 2022-10-19 | 2022-10-19 | 一种电路板 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN115633445A (zh) |
-
2022
- 2022-10-19 CN CN202211279409.2A patent/CN115633445A/zh active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0018489B1 (en) | A module for an array of integrated circuit chips, accomodating discretionary fly wire connections | |
US20010039646A1 (en) | Structure having multiple levels of programmable integrated circuits for interconnecting electronic components | |
JPH10335532A (ja) | 多層回路基板 | |
US6373139B1 (en) | Layout for a ball grid array | |
JPS58127357A (ja) | 集積回路チツプ・モジユ−ル | |
US7095107B2 (en) | Ball assignment schemes for integrated circuit packages | |
CN111739807B (zh) | 布线设计方法、布线结构以及倒装芯片 | |
US6815621B2 (en) | Chip scale package, printed circuit board, and method of designing a printed circuit board | |
US20120241208A1 (en) | Signal routing Optimized IC package ball/pad layout | |
JP2004207727A (ja) | 信号伝達用多層pc基板の層数減少方法 | |
KR20020016867A (ko) | 라우팅층에 대한 신호 라인수를 최대화하기 위한 가변피치 콘택 어레이를 가진 집적 회로 다이 및/또는 패키지 | |
CN209914166U (zh) | 一种阵列焊盘差分布线结构及连接器封装 | |
KR100625062B1 (ko) | 높은 배선 능력을 갖춘 고밀도 마이크로비아 기판 | |
CN112366193B (zh) | 一种桥接芯片及半导体封装结构 | |
CN206879213U (zh) | 电路板及电子设备 | |
CN115633445A (zh) | 一种电路板 | |
US20110168433A1 (en) | Contact equipment and circuit package | |
CN210899808U (zh) | 一种差分对布线结构以及具有该结构的电路板 | |
US8853553B2 (en) | Ball grid array (BGA) and printed circuit board (PCB) via pattern to reduce differential mode crosstalk between transmit and receive differential signal pairs | |
CN112770492A (zh) | 一种高速信号过孔的设计方法、系统及存储介质 | |
EP3772239B1 (en) | Printed circuit board connection for integrated circuits using two routing layers | |
CN109509737B (zh) | 电子封装构件以及电路布局结构 | |
US7105926B2 (en) | Routing scheme for differential pairs in flip chip substrates | |
CN111741600B (zh) | 一种电路板和电子设备 | |
US20070114578A1 (en) | Layout structure of ball grid array |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination |