DE102013213363A1

DE102013213363A1 - Ball Grid Array (BGA) und Leiterplatten (PCB)-Via-Raster zum Reduzieren von Differentialmodus-Übersprechen zwischen differentiellen Sende- und Empfangs-Signalpaaren

Info

Publication number: DE102013213363A1
Application number: DE102013213363.4A
Authority: DE
Inventors: Regee Petaja; Mark A. Hinton; Minh V. Quach
Original assignee: Avago Technologies General IP Singapore Pte Ltd
Current assignee: Avago Technologies International Sales Pte Ltd
Priority date: 2012-07-13
Filing date: 2013-07-08
Publication date: 2014-01-16
Also published as: US8853553B2; US20140014404A1

Abstract

Ein Ball Grid Array (BGA) und Via Raster enthält eine Leiterplatte (PCB), die eine Oberfläche hat, auf welcher eine Mehrzahl von Regionen gebildet sind und ein differentielles Sende- (TX) und Empfangscluster (RX) ein differentielles Sendesignalpaar und ein differentielles Empfangssignalpaar aufweist, welche mittels zumindest eines Teils der Mehrzahl von Regionen auf der Oberfläche der PCB gebildet sind, wobei das differentielle Sendesignalpaar und das differentielle Empfangssignalpaar Knoten aufweisen, welche in einer diagonalen Orientierung angeordnet sind, in welcher jeder Knoten des differentiellen Empfangssignalpaars äquidistant zu jedem Knoten des differentiellen Sendesignalpaars ist.

Description

Hintergrund
Eine moderne integrierte Schaltung (IC) muss sehr strenge Design- und Performance-Spezifikationen erfüllen. In vielen Anwendungen für Kommunikationsvorrichtungen werden Sende- und Empfangssignale mittels eines differentiellen Signals übertragen. Ein differentielles Signal ist eines, das mittels zwei komplementären Signalen auf unterschiedlichen Leitern dargestellt wird, wobei der Begriff ”differentiell” den Unterschied zwischen den zwei komplementären Signalen darstellt. Ein ”differentielles Paar” ist eine Kommunikations-Methodik, die zwei getrennte Leiter verwendet (d. h. das differentielle Paar), um ein differentielles Kommunikationssignal zu übertragen. Alle differentiellen Signale haben auch, was als ”common mode” bezeichnet wird, welcher den Mittelwert der beiden differentiellen Signale darstellt. Einer der Leiter überträgt eine ”wahre” oder ”positive” Version des differentiellen Kommunikationssignals, während der andere Leiter die ”komplementäre” oder ”negative” Version des differentiellen Kommunikationssignals überträgt.
Einer der Designfaktoren, welcher zu berücksichtigen ist, ist der Einfluss von Signal-Übersprechen zwischen zwei differentiellen Paaren von Sende- und Empfangssignalleitern. Signal-Übersprechen ist der Einfluss oder das Vermischen von Signalenergie von einem Leiter zu einem nahe gelegenen Leiter. Übersprechen vermindert die Signalintegrität und kann in extremen Fällen zu Fehlern im Kommunikationskanal führen. In einer modernen IC, der Schaltungsvorrichtung, welche auch als der ”Chip” bezeichnet wird, ist diese typischerweise durch eine Zwischenstruktur, welche manchmal als Interposer oder Paket bezeichnet wird, an einer gedruckten Leiterplatte angebracht. Das Schaltungslayout des Chips ist typischerweise ein sehr dichtes zweidimensionales Array von Leitern. Die zwischengeschaltete Struktur verhält sich wie eine mechanische und elektrische Schnittstelle, um das dichte Array von Schaltungskontakten auf dem Chip zu einem weniger dichten Array von Kontakten auf der PCB ”auszubreiten”. Der Chip ist typischerweise mittels eines Arrays von fine-pitch Lotkugeln an der zwischengeschalteten Struktur angebracht. Die zwischengeschaltete Struktur ist typischerweise an der PCB mittels eines Arrays von Lotkugeln angebracht, das wesentlich weniger dicht ist als das Array von Lotperlen, das den Chip an der zwischengeschalteten Struktur anbringt. Das Array von Lotkugeln, das die zwischengeschaltete Struktur an der PCB anbringt, wird als ein Ball Grid Array (BGA) oder als ein BGA Pattern bezeichnet.
Frühere Versuche, das Signal-Übersprechen zwischen Signalen zu minimieren, welche auf differentiellen Paaren übertragen werden, enthalten das Zuordnen der differentiellen Paare auf dem BGA Layout mit einem oder mehr Strom- oder Masseleitern, welche die zwei differentiellen Paare voneinander trennen, um die Signalisolierung zu verstärken und das Übersprechen zwischen den differentiellen Paaren zu minimieren. Unglücklicherweise verbraucht diese Lösung wertvolle Fläche auf der PCB und mag nicht die effizienteste Verwendung des BGA Patterns sein.
Daher wäre es wünschenswert, eine Möglichkeit zu haben, das differentielle Signal-Übersprechen zu minimieren, während die Effizienz eines BGA Layouts maximiert wird.
Zusammenfassung
In einer Ausführungsform enthält ein Ball Grid Array (BGA) und Via Raster eine gedruckte Leiterplatte (PCB), die eine Oberfläche hat, auf der eine Mehrzahl von Regionen gebildet sind und ein Sende- (TX) und Empfangscluster (RX), welches ein differentielles Sendesignalpaar und ein differentielles Empfangssignalpaar aufweist, welche mittels zumindest eines Teils von der Mehrzahl von Regionen auf der Oberfläche der PCB gebildet sind, wobei das differentielle Sendesignalpaar und das differentielle Empfangssignalpaar Knoten aufweisen, welche in einer diagonalen Orientierung angeordnet sind, in welcher jeder Knoten des differentiellen Empfangssignalpaars äquidistant von jedem Knoten des differentiellen Sendesignalpaars ist.
Andere Ausführungsbeispiele sind ebenfalls bereitgestellt. Andere Systeme, Verfahren, Merkmale und Vorteile der Erfindung sind oder werden für den Fachmann durch die Betrachtung der folgenden Figuren und detaillierten Beschreibung offensichtlich. Es ist beabsichtigt, dass all solche zusätzlichen Systeme, Verfahren, Merkmale und Vorteile, welche in dieser Beschreibung enthalten sind, innerhalb des Schutzbereichs der Erfindung sind und durch die beigefügten Ansprüche geschützt sind.
Kurze Beschreibung der Zeichnungen
Die Erfindung kann mit Bezug auf die folgenden Zeichnungen besser verstanden werden. Die Komponenten in den Zeichnungen sind nicht unbedingt maßstabsgetreu, stattdessen liegt der Schwerpunkt auf einem klaren Darstellen der Grundsätze der vorliegenden Erfindung. Zudem bezeichnen gleiche Referenznummern in den Zeichnungen korrespondierende Teile in den verschiedenen Ansichten.
1 ist eine schematische Darstellung eines Teils einer integrierten Schaltungs(IC)-Baugruppe, in welcher das Ball Grid Array (BGA) und Leiterplattenvia Raster implementiert werden können, zum Reduzieren von Differentialmodus-Übersprechen zwischen differentiellen Sende- und Empfangssignalpaaren
2 ist ein schematisches Querschnittsdiagramm, das einen Teil der PCB von 1 zeigt
3 ist eine Draufsicht, die einen Teil der Oberfläche der PCB von 2 zeigt
4 ist eine Draufsicht von einem Segment des Quadranten von 3
Detaillierte Beschreibung
Ein Ball Grid Array (BGA) und Leiterplattenvia Raster zum Reduzieren von Differentialmodus-Übersprechen zwischen differentiellen Sende- und Empfangssignalpaaren kann in jeder integrierten Schaltung (IC) verwendet werden, in der es wünschenswert ist, die Signalisolierung zwischen differentiellen Signalpaaren zu erhöhen. Beispiele von integrierten Schaltungen, die das BGA und PCB-Via Raster verwenden können, um das Differentialmodus-Übersprechen zwischen differentiellen Sende- und Empfangssignalpaaren zu reduzieren, schließen ein, aber sind nicht beschränkt auf eine anwendungsspezifische integrierte Schaltung (ASIC), eine zentrale Verarbeitungseinheit (CPU), ein anwendungsspezifisches Standardprodukt (ASSP), oder jeden anderen Chip oder Schaltung, welche einen BGA oder eine ähnliche Schnittstellenverbindung verwendet. Zunehmende Signalisolierung zwischen differentiellen Signalpaaren reduziert Signal-Übersprechen zwischen differentiellen Signalpaaren und lässt größere Flexibilität im Zuordnen von Schaltungsbahnen und Leitern in einem BGA Raster und in einem PCB-Via Raster zu. Das Ball Grid Array (BGA) und Leiterplattenvia Raster zum Reduzieren von Differentialmodus-Übersprechen zwischen differentiellen Sende- und Empfangssignalpaaren wird im Folgenden als in einem speziellen IC Paket implementiert beschrieben. Allerdings kann das Ball Grid Array (BGA) und Leiterplattenvia Raster, um Differentialmodus-Übersprechen zwischen differentiellen Sende- und Empfangssignalpaaren zu reduzieren, in jedem IC Paket implementiert werden, wo es wünschenswert ist, die Signalisolierung zwischen nahe gelegenen Leitern zu erhöhen.
1 ist eine schematische Darstellung, die einen Teil einer integrierten Schaltungsbaugruppe 100 zeigt, in welcher das Ball Grid Array (BGA) und Leiterplattenvia Raster zum Reduzieren von Differentialmodus-Übersprechen zwischen differentiellen Sende- und Empfangssignalpaaren implementiert werden kann. Die Baugruppe 100 weist eine gedruckte Leiterplatte (PCB) 102 auf, über welcher ein Schaltungspaket 105 lokalisiert und an die PCB mittels Lotkugeln 122 befestigt ist.
Ein Beispiel für ein Schaltungspaket 105 kann ein DRAM Paket oder ein anderes Schaltungspaket sein. Ferner kann das Schaltungspaket 105 ein Flip-Chip Paket sein oder ein anderes, dem Fachmann bekanntes Schaltungspaket. Die PCB 102 kann jede Single-Layer- oder Multi-Layer Struktur sein, welche zum Anbringen eines Schaltungspakets verwendet wird, wie beispielsweise das aus dem Stand der Technik bekannte Schaltungspaket 105. Die Lotkugeln 122 sind ein Beispiel von einer Befestigungsstruktur, die verwendet werden kann, um das Schaltungspaket 105 elektrisch und mechanisch an der PCB 102 anzubringen. Die Lotkugeln 122 sind typischerweise in einem Gitterlayout angeordnet, wo jede Lotkugel zu einer elektrischen Verbindung korrespondiert. Die elektrische Verbindung kann ein Signalanschluss, ein Stromanschluss oder ein Masseanschluss sein.
Das Schaltungspaket 105 weist ein Schaltungselement auf, auch als ”Chip” 106 bezeichnet, welcher mittels Lotkugeln 124 auf einer Laminatstruktur 104 lokalisiert und befestigt ist. Die Laminatstruktur wird auch als ”Paket Substrat” oder als ”Substrat” bezeichnet. Der Chip 106 weist im Allgemeinen die aktiven Schaltungselemente der ASIC Schaltkreise auf. Die Lotkugeln 124 sind ein Beispiel für eine Befestigungsstruktur, die verwendet werden kann, um den Chip 106 elektrisch und mechanisch an die Laminatstruktur 104 zu befestigen und sind dem Fachmann bekannt.
Die Laminatstruktur 104 weist im Allgemeinen einen Laminatkern und eine oder mehrere Schichten auf, die auf einer oder auf beiden Seiten des Laminatkerns gebildet sind. Die Laminatstruktur 104 wirkt wie eine mechanische und elektrische Schnittstelle, um das dichte Array von Schaltungskontakten auf dem Chip 106 zu dem weniger dichten Array von Kontakten auf der PCB ”auszubreiten”, dargestellt mittels der Lotkugeln 122. Der Chip 106 ist typischerweise mittels eines Arrays von fine-pitch Lotkugeln 124 an der Laminatstruktur befestigt. Die Laminatstruktur 104 ist typischerweise an der PCB 102 mittels eines Arrays von Lotkugeln 122 angebracht. Das Array von Lotkugeln 122 ist wesentlich weniger dicht als das Array von Lotkugeln 124, das den Chip 106 an der Laminatstruktur 104 befestigt. Das Array von Lotkugeln 122, das die Laminatstruktur 104 an die PCB befestigt, wird als ein Ball Grid Array oder als BGA Muster bezeichnet.
Die Laminatstruktur 104 weist im Allgemeinen ein Stromverteilungsnetzwerk und Signalverteilungsverbindungen auf, manchmal als Schaltungsbahnen bezeichnet, welche Strom und Signalverbindungen zwischen der PCB 102 und dem Chip 106 übertragen. Im Allgemeinen diktieren der Formfaktor und das Array von Lotkugeln 124 des Chips 106, dass die Verbindung zur PCB 102 und dem Array von Lotkugeln 122 durch eine adaptive Verbindung auftritt. Die Laminatstruktur 104 dient dieser adaptiven Verbindungsfunktion eines Koppelns des Chips 106 an die PCB 102, und verteilt die Verbindungen zwischen dem Chip 106 und der PCB 102. Die Laminatstruktur 104 weist im Allgemeinen eine oder mehrere Leistungsschichten, Masseschichten und Verdrahtungsverbindungen auf. Die Laminatstruktur 104 kann auch einen oder mehrere Durchgänge enthalten, bezeichnet als ”Vias”, welche elektrische Konnektivität zwischen und unter den verschiedenen Schichten der Laminatstruktur 104 bereitstellen.
In der gezeigten Ausführungsform ist der Chip 106 über der Laminatstruktur 104 lokalisiert und eine Peripherie des Chips 106 ist im Allgemeinen in der Peripherie der Laminatstruktur 104 enthalten. Ferner ist die Laminatstruktur 104 über der PCB 102 lokalisiert und eine Peripherie der Laminatstruktur 104 ist im Allgemeinen in einer Peripherie der PCB 102 enthalten.
2 ist ein schematisches Querschnittsdiagramm 200, das einen Teil der PCB 102 von 1 zeigt. 2 zeigt nur einen Teil der PCB 102 von 1 und ist dazu gedacht, Beispielelemente der PCB 102 zu zeigen, die relevant für die Beschreibung des Ball Grid Arrays (BGA) und Leiterplattenvia Raster zum Reduzieren von Differentialmodus-Übersprechen zwischen differentiellen Sende- und Empfangssignalpaaren sind. Die PCB 102 weist eine obere Oberfläche 262 auf, über die die Lotkugeln 122 angeordnet sind.
Die PCB 102 weist eine Anzahl von Schichten 210 auf. Die Schichten 210 weisen im Allgemeinen die Laminatstruktur auf, welche die PCB 102 bildet. In der nachstehend beschriebenen Ausführungsform, weisen die Schichten 210 eine untere Masseschicht 212, eine Stripline TX Schicht 214, eine erste Zwischen-Masseschicht 216, eine Stripline RX Schicht 218, eine zweite Zwischen-Massenschicht 220, eine Leistungsschicht 222, die als PWR3 bezeichnet ist, eine Leistungsschicht 224, die als PWR2 bezeichnet ist, eine dritte Zwischen-Masseschicht 226, eine Leistungsschicht 228, die als PWR1 bezeichnet ist, eine vierte Zwischen-Masseschicht 230, eine Signalschicht 232, eine fünfte Zwischen-Masseschicht 234, eine Signalschicht 236 und eine obere Masseschicht 238 auf. Die Schichten 212 bis 238 sind nur für anschauliche Zwecke dargestellt und können in einer anderen Weise angeordnet sein, abhängig von dem Design und der Implementierung der PCB 102. Ferner können mehr oder weniger Schichten implementiert sein, abhängig von dem Design der PCB 102 und des Chips 106 (1).
Das beispielhafte Teil der PCB 102 weist zudem einen beispielhaften Empfangspfad (RX) 240 und einen beispielhaften Sendepfad (TX) 250 auf. Der RX Pfad 240 stellt eine Signalkomponente eines differentiellen Empfangssignalpaars dar und der TX Pfad 250 stellt eine Signalkomponente eines differentiellen Sendesignalpaars dar.
Der RX Pfad 240 weist einen Verbinder 241, ein Via 242, einen Signalleiter 244, ein Via 246 und eine Lotkugel 122a auf. In einer Ausführungsform werden das Via 242 und das Via 246 als ”partielles” oder ”blindes” Via bezeichnet, weil sie sich nicht vollständig durch die PCB 102 erstrecken. Der Signalleiter 244 weist einen Teil der oben erwähnten Stripline RX Schicht 218 auf. Der Verbinder 241 kann zum Beispiel ein SMA (Subminiatur Version A) sein, wie er dem Fachmann bekannt ist.
Der TX Pfad 250 weist einen Verbinder 251, ein Via 252, einen Signalleiter 253, ein Via 254, ein kapazitives Element 256, ein Via 257, einen Signalleiter 258, ein Via 259 und eine Lotkugel 122b auf. In einer Ausführungsform werden die Vias 254 und 257 als ”partiell” oder ”blind” bezeichnet, weil sie sich nicht vollständig durch die PCB 102 erstrecken. Die Vias 252 und 259 werden als ”Durchgangsvias” oder ”Durchkontaktierungsvias” bezeichnet, weil sie sich vollständig durch die PCB 102 erstrecken. Die Signalleiter 253 und 258 sind Teile der oben beschriebenen Stripline TX Schicht 214. Der Verbinder 251 kann zum Beispiel ein SMA (Subminiatur Version A) sein, wie er dem Fachmann bekannt ist.
3 ist eine Draufsicht, die ein Teil der Oberfläche 262 der PCB 102 von 2 zeigt. In einer Ausführungsform weist das Teil einen Quadranten 300 einer vollständigen PCB 102 auf. Der Quadrant 300 ist im Allgemeinen in eine Mehrzahl von Bereichen unterteilt, welche Regionen 302 definieren, die über die Oberfläche 262 angeordnet sind. In der gezeigten Ausführungsform in 3 gibt es 22 horizontale Regionen und 19 vertikale Regionen, welche den Quadranten 300 bilden. Jede Region 302 kann einer bestimmten funktionalen Verbindung zugeordnet werden. Im Beispiel von 3 kann jede Region 302 einer von sechs möglichen funktionalen Verbindungen zugeordnet werden. Zum Beispiel kann jede Region als ein Sendesignal (TX) 312, ein Empfangssignal (RX) 314, ein Massesignal (GND) 316, ein Stromsignal (PWR) 318, ein VDD Spannungssignal 320 und ein VSS Spannungssignal 322 zugeordnet werden.
Die Oberfläche 262 ist im Allgemeinen derart organisiert, dass die VSS und VDD funktionalen Verbindungen die in einem Abschnitt 304 lokalisiert sind. Die VSS und VDD funktionalen Anschlüsse gehören im Allgemeinen zur Core-Logik, die mit dem Chip 106 (1) assoziiert ist. Die Sende- (TX) und Empfangssignale (RX) sind typischerweise als Differentialsignalpaar implementiert. Ein differentielles Sendepaar und ein differentielles Empfangspaar sind in einem diagonalen Format angeordnet, das als ein TX/RX Cluster 330 bezeichnet wird. Eine Mehrzahl von TX/RX Clustern 330 sind im Allgemeinen entlang der oberen horizontalen und seitlichen vertikalen Peripherie der Oberfläche 262 angeordnet. Jedes TX/RX Cluster 330 ist im Allgemeinen von einem weiteren TX/RX Cluster mittels zumindest einer Masseregion 316 getrennt. Zum Beispiel ist das TX/RX Cluster 332 von den benachbarten TX/RX Clustern 334, 336 und 338 mittels zumindest einer Masseregion 316 getrennt.
4 ist eine Draufsicht von einem Segment 400 des Quadranten 300 von 3. Das Segment 400 weist TX/RX Cluster 332 und TX/RX Cluster 336 auf. Das TX/RX Cluster 332 ist von dem TX/RX Cluster 336 mittels zumindest einer Masseregion 316 getrennt (3).
Gemäß einer Ausführungsform des Ball Grid Arrays und gedruckte Leiterplattenvia Rasters zum Reduzieren von Differentialmodus-Übersprechen zwischen differentiellen Sende- und Empfangssignalpaaren, weist das TX/RX Cluster 332 ein differentielles Empfangssignalpaar auf, welches RXn Knoten 412 und RXp Knoten 414 aufweist; und weist ein differentielles Sendesignalpaar auf, welches TXn Knoten 418 und TXp Knoten 418 aufweist. Die Nomenklatur ”p” bezeichnet ein ”positiv” oder ”wahr” Signal und die Nomenklatur ”n” bezeichnet ein ”negativ” oder ”komplementäres” Signal. Die Lage des ”n” und ”p” Signals jedes differentiellen Paars sind beliebig und können umgekehrt sein. In ähnlicher Weise können die Lage der TX Signale und RX Signale innerhalb eines TX/RX Clusters 330 umgekehrt sein.
Der RXn Knoten 412 weist eine Lotkugel 432 und ein Via 433 auf. Ein Pad (nicht gezeigt) ist typischerweise mit dem Via 433 assoziiert. Das Via 433 und die anderen hierin beschriebenen Vias können ein partielles Via oder ein Durchgangsvia sein. Der RXp Knoten 414 weist eine Lotkugel 434 und ein Via 435 auf. Ein Pad (nicht gezeigt) ist typischerweise mit dem Via 435 assoziiert. Der TXn Knoten 416 weist eine Lotkugel 436 und ein Via 437 auf. Ein Pad (nicht gezeigt) ist typischerweise mit dem Via 437 assoziiert. Der TXp Knoten 418 weist eine Lotkugel 438 und ein Via 439 auf. Ein Pad (nicht gezeigt) ist typischerweise mit dem Via 439 assoziiert. Der RXn Knoten 412, RXp Knoten 414, TXn Knoten 416 und der TXp Knoten 418 sind äquidistant zueinander und mittels eines Abstands ”x” voneinander getrennt.
In ähnlicher Weise weist der RXn Knoten 422 eine Lotkugel 442 und ein Via 443 auf. Ein Pad (nicht gezeigt) ist typischerweise mit dem Via 443 assoziiert. Der RXp Knoten 424 weist eine Lotkugel 444 und ein Via 445 auf. Ein Pad (nicht gezeigt) ist typischerweise mit dem Via 445 assoziiert. Der TXn Knoten 426 weist eine Lotkugel 446 und ein Via 447 auf. Ein Pad (nicht gezeigt) ist typischerweise mit dem Via 477 assoziiert. Der TXp Knoten 428 weist eine Lotkugel 448 und ein Via 449 auf. Ein Pad (nicht gezeigt) ist typischerweise mit dem Via 449 assoziiert. Der RXn Knoten 422, RXp Knoten 424, TXn Knoten 426 und der TXp Knoten 428 sind ebenfalls äquidistant zueinander und mittels des Abstands ”x” voneinander getrennt.
In Hinblick auf das TX/RX Cluster 332 minimiert das diagonale Layout und das äquidistante Rastermaß der differentiellen Sende- und Empfangssignalpaarknoten das Differentialmodus-Übersprechen an den Empfangspaarknoten, RXn 412 und RXp 414. Zum Beispiel weist das Übersprechen, welches am RXn Knoten 412 auftritt, das Übersprechen auf, welches mittels des TXp Knotens 418 vermittelt wird, und das Übersprechen auf, welches mittels des TXn Knotens 416 vermittelt wird. In ähnlicher Weise weist das Übersprechen, das am RXp Knoten 414 auftritt, das Übersprechen auf, welches mittels des TXp Knotens 418 und vermittelt wird, und das Übersprechen auf, das mittels des TXn Knotens 416 vermittelt wird. Aufgrund der physikalischen Symmetrie des diagonalen Layouts des RXn Knotens 412 und dadurch, dass der RXp Knoten 414 äquidistant (getrennt mittels Abstand ”x”) zum TXp Knoten 418 und dem TXn Knoten 416 ist, wird das Übersprechen, welches vom TXp Knoten 418 zu dem RXn Knoten 412 vermittelt wird gleich zu dem Übersprechen, welches vom TXp Knoten 418 zum RXp Knoten 414 vermittelt wird, und das Übersprechen, welches vom TXn Knoten 416 zum RXn Knoten 412 vermittelt wird, gleich zu dem Übersprechen, welches vom TXn Knoten 416 zu dem RXp Knoten 414 vermittelt wird. Dementsprechend ist das Übersprechen, welches mittels des TXn Knotens 416 und mittels des TXp Knotens 418, zum RXn Knoten 412 und zum RXp Knoten 414 vermittelt wird, gleich und daher beträgt die Differenz im Übersprechen, welche zum RXn Knoten 412 und zum RXp Knoten 414 vermittelt wird, netto gleich Null.
In Hinblick auf das TX/RX Cluster 336 minimieren das diagonale Layout und das äquidistante Rastermaß der differentiellen Sende- und Empfangssignalpaarknoten in ähnlicher Weise das Differentialmodus-Übersprechen am Empfängerpaarknoten, RXn 422 und RXp 424. Zum Beispiel weist das Übersprechen, welches am RXn Knoten 422 auftritt, das Übersprechen auf, welches mittels des TXp Knotens 428 und das Übersprechen, welches mittels des TXn Knotens 426 vermittelt wird. In ähnlicher Weise weist das Übersprechen, welches am RXp Knoten 424 auftritt, das Übersprechen auf, welches mittels des TXp Knotens 428 vermittelt wird und das Übersprechen, welches mittels des TXn Knotens 426 vermittelt wird. Aufgrund der physikalischen Symmetrie des diagonalen Layouts des RXn Knotens 422 und dadurch, dass der RXp Knoten 424 äquidistant (getrennt mittels Abstand ”x”) zum TXp Knoten 428 und zum TXn Knoten 426 ist, wird das Übersprechen, welches vom TXp Knoten 428 zu dem RXn Knoten 422 vermittelt wird gleich zu dem Übersprechen, welches vom TXp Knoten 428 zum RXp Knoten 424 vermittelt wird, und das Übersprechen, welches vom TXn Knoten 426 zum RXn Knoten 422 vermittelt wird, wird gleich zu dem Übersprechen, welches vom TXn Knoten 426 zu dem RXp Knoten 424 vermittelt wird. Dementsprechend ist das Übersprechen, welches mittels des TXn Knotens 426 und mittels des TXp Knotens 428 zum RXn Knoten 422 und zum RXp Knoten 424 vermittelt wird, gleich und daher beträgt die Differenz des Übersprechens, welches zum RXn Knoten 422 und zum RXp Knoten 424 vermittelt wird, netto gleich Null.
Diese Offenbarung beschreibt die Erfindung detailliert unter Verwendung veranschaulichender Ausführungsformen. Allerdings ist zu verstehen, dass die mittels den beigefügten Ansprüchen definierte Erfindung nicht auf die konkret beschriebenen Ausführungsformen beschränkt ist.

Claims

Ein Ball Grid Array (BGA) und Via Raster, welches aufweist: eine gedruckte Leiterplatte (PCB), die eine Oberfläche hat, auf welcher eine Mehrzahl von Regionen gebildet sind; und ein Sende- (TX) und Empfangs (RX) Cluster, welches ein differentielles Sendesignalpaar und ein differentielles Empfangssignalpaar aufweisen, die mittels zumindest eines Teils der Mehrzahl von Regionen auf der Oberfläche der PCB gebildet sind, wobei das differentielle Sendesignalpaar und das differentielle Empfangssignalpaar Knoten aufweisen, welche in einer diagonalen Orientierung angeordnet sind, in welcher jeder Knoten des differentiellen Empfangssignalpaars äquidistant zu jedem Knoten des differentiellen Sendesignalpaars ist.
Das Ball Grid Array (BGA) und Via Raster gemäß Anspruch 1, wobei eine Mehrzahl von TX/RX Clustern mittels zumindest einer Masseregion voneinander getrennt sind.
Das Ball Grid Array (BGA) und Via Raster gemäß Anspruch 1 oder 2, wobei jeder Knoten des differentiellen Signalpaars an eine Lotkugel verbunden ist und/oder wobei jeder Knoten des differentialen Signalpaars ein Via aufweist.
Das Ball Grid Array (BGA) und Via Raster gemäß einem der Ansprüche 1 bis 3, wobei jeder Knoten des differentiellen Empfangssignalpaars äquidistant zu jedem Knoten des differentiellen Sendesignalpaars ist, was in einem netto Differentialmodus-Übersprechen von Null resultiert, welches an das differentielle Empfangssignalpaar vermittelt wird.
Ein Verfahren zum Kommunizieren mittels eines Ball Grid Arrays (BGA) und Via Rasters, welches aufweist: Bereitstellen einer gedruckten Leiterplatte (PCB), um eine Oberfläche zu haben, auf welcher eine Mehrzahl von Regionen gebildet sind; und Bereitstellen eines Sende- (TX) und Empfangsclusters (RX), welches ein differentielles Sendesignalpaar und ein differentielles Empfangssignalpaar aufweist, unter Verwenden von zumindest eines Teils der Mehrzahl von Regionen auf der Oberfläche der PCB, wobei das differentielle Sendesignalpaar und das differentielle Empfangssignalpaar Knoten aufweisen, welche in einer diagonalen Orientierung angeordnet sind, in welcher jeder Knoten des differentiellen Empfangssignalpaars äquidistant zu jedem Knoten des differentiellen Sendesignalpaars ist.
Das Verfahren gemäß Anspruch 5, welches ferner ein Trennen einer Mehrzahl von TX/RX Clustern aufweist, mittels zumindest einer Masseregion, und/oder welches ferner ein Verbinden jedes Knotens des differentiellen Signalpaars an eine Lotkugel aufweist.
Das Verfahren gemäß Anspruch 5 oder 6, wobei jeder Knoten des differentiellen Signalpaars ein Via aufweist.
Das Verfahren gemäß Anspruch 7, wobei jeder Knoten des differentiellen Empfangssignalpaars äquidistant zu jedem Knoten des differentiellen Sendesignalpaars ist, was in einem Netto Differentialmodus-Übersprechen von Null resultiert, welches an das differentielle Empfangssignalpaar vermittelt wird.
Ein Ball Grid Array (BGA) und Via Raster für eine gedruckte Leiterplatte (PCB), welche aufweisen: eine gedruckte Leiterplatte (PCB), welche eine Oberfläche hat, auf welcher eine Mehrzahl von Regionen gebildet sind; und ein Sende- (TX) und Empfangscluster (RX), welches ein differentielles Sendesignalpaar und ein differentielles Empfangssignalpaar aufweist, welche unter Verwenden zumindest eines Teils von der Mehrzahl von Regionen auf der Oberfläche der PCB gebildet wird, wobei das differentielle Sendesignalpaar und das differentielle Empfangssignalpaar Knoten aufweisen, welche in einer diagonalen Orientierung angeordnet sind, in welcher jeder Knoten des differentiellen Empfangssignalpaars äquidistant zu jedem Knoten des differentiellen Sendesignalpaars ist, wobei eine Mehrzahl von TX/RX Clustern mittels zumindest einer Masseregion voneinander getrennt sind.
Das Ball Grid Array (BGA) und Via Raster für eine gedruckte Leiterplatte (PCB) gemäß Anspruch 9, wobei jeder Knoten des differentiellen Signalpaars an eine Lotkugel verbunden ist und/oder wobei jeder Knoten des differentiellen Signalpaars ein Via aufweist und/oder wobei jeder Knoten des differentiellen Empfangssignalpaars äquidistant zu jedem Knoten des differentiellen Sendesignalpaars ist, was in einem Netto Differentialmodus-Übersprechen von Null resultiert, welches an das differentielle Empfangssignalpaar vermittelt wird.