DE112009000351T5 - Mikroelektronischer Baustein, der Siliziumpatches für Zwischenverbindungen hoher Dichte enthält, und Verfahren zum Herstellen desselben - Google Patents

Mikroelektronischer Baustein, der Siliziumpatches für Zwischenverbindungen hoher Dichte enthält, und Verfahren zum Herstellen desselben Download PDF

Info

Publication number
DE112009000351T5
DE112009000351T5 DE112009000351T DE112009000351T DE112009000351T5 DE 112009000351 T5 DE112009000351 T5 DE 112009000351T5 DE 112009000351 T DE112009000351 T DE 112009000351T DE 112009000351 T DE112009000351 T DE 112009000351T DE 112009000351 T5 DE112009000351 T5 DE 112009000351T5
Authority
DE
Germany
Prior art keywords
chip
interconnect structure
interconnect
substrate
electrically conductive
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE112009000351T
Other languages
English (en)
Other versions
DE112009000351B4 (de
Inventor
Ravi Tempe Mahajan
Sandeep Chandler Sane
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of DE112009000351T5 publication Critical patent/DE112009000351T5/de
Application granted granted Critical
Publication of DE112009000351B4 publication Critical patent/DE112009000351B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H05K1/142—Arrangements of planar printed circuit boards in the same plane, e.g. auxiliary printed circuit insert mounted in a main printed circuit
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/492—Bases or plates or solder therefor
    • H01L23/4924—Bases or plates or solder therefor characterised by the materials
    • H01L23/4926—Bases or plates or solder therefor characterised by the materials the materials containing semiconductor material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/1605—Shape
    • H01L2224/1607—Shape of bonding interfaces, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16238—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area protruding from the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15192—Resurf arrangement of the internal vias
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H05K1/141—One or more single auxiliary printed circuits mounted on a main printed circuit, e.g. modules, adapters
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/183—Components mounted in and supported by recessed areas of the printed circuit board
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0183—Dielectric layers
    • H05K2201/0187—Dielectric layers with regions of different dielectrics in the same layer, e.g. in a printed capacitor for locally changing the dielectric properties
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10674—Flip chip

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Wire Bonding (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

Mikroelektronischer Baustein, umfassend:
ein Substrat;
ein Siliziumpatch, der in das Substrat eingebettet ist;
eine erste Zwischenverbindungsstruktur an einem ersten Ort des Siliziumpatches und eine zweite Zwischenverbindungsstruktur an einem zweiten Ort des Siliziumpatches; und
eine elektrische Leitung im Siliziumpatch, die die erste Zwischenverbindungsstruktur und die zweite Zwischenverbindungsstruktur miteinander verbindet.

Description

  • GEBIET DER ERFINDUNG
  • Die offenbarten Ausführungsformen der Erfindung betreffen allgemein mikroelektronische Bausteine und betreffen spezieller elektronische Verbindungen innerhalb mikroelektronischer Bausteine.
  • STAND DER TECHNIK
  • Zur Verbesserung der Leistungsfähigkeit integrieren Produkte mit Zentralen Verarbeitungseinheiten (CPU) zunehmend mehrere Chips innerhalb des CPU-Bausteins nebeneinander oder in einem Mehrchipmodul-(MCM)-Format. Durch diese Entwicklung wird, zusammen mit anderen Faktoren, wie zum Beispiel dem lang anhaltenden Trend zu verstärkter Miniaturisierung, die Mikroelektronikindustrie in eine Situation gebracht, in der es nicht mehr möglich ist, eine ausreichende Zahl von Bausteinverbindungen (die durch Ein/Ausgänge (E/A) pro Millimeter (mm) Bausteinkante pro Schicht gemessen wird) im verfügbaren Raum unterzubringen. Eine unzureichende Zahl von Bausteinverbindungen würde die Bandbreitenmöglichkeiten für die betroffene Schnittstelle begrenzen, und daher würde die Kommunikation Logik-Logik und/oder Logik-Speicher leiden. Der aktuelle Ansatz der allmählichen Steigerungen der E/A-Dichte durch Skalieren der C4-(Controlled Collapse Chip Connect)-Zwischenverbindung und der Substrat-Leitung/Zwischenräume könnte in Zukunft zumindest für einige Anwendungen ungeeignet sein.
  • KURZBESCHREIBUNG DER ZEICHNUNGEN
  • Die offenbarten Ausführungsformen sind beim Lesen der folgenden ausführlichen Beschreibung in Verbindung mit den begleitenden Figuren in den Zeichnungen besser zu verstehen.
  • 1 ist eine Draufsicht auf einen mikroelektronischen Baustein gemäß einer Ausführungsform der Erfindung.
  • 2 ist eine Querschnittsansicht des mikroelektronischen Bausteins von 1 gemäß einer Ausführungsform der Erfindung.
  • Die 3–5 sind Querschnittsansichten eines Abschnitts des mikroelektronischen Bausteins von 1 und 2 gemäß verschiedenen Ausführungsformen der Erfindung.
  • 6 ist ein Flussdiagramm, das ein Verfahren: zum Herstellen eines mikroelektronischen Bausteins gemäß einer Ausführungsform der Erfindung erläutert.
  • Aus Gründen der Einfachheit und Klarheit der Erläuterung illustrieren die Zeichnungsfiguren die allgemeine Art der Konstruktion, und Beschreibungen und Details bekannter Merkmale und Verfahren können weggelassen werden, um nicht unnötig die Diskussion der beschriebenen Ausführungsformen der Erfindung zu beeinträchtigen. Außerdem sind die Elemente in den Zeichnungsfiguren nicht notwendigerweise maßstabsgerecht gezeichnet worden. Zum Beispiel können die Abmessungen der Elemente in den Figuren gegenüber anderen Elementen übertrieben sein, um das Verständnis für die Ausführungsformen der vorliegenden Erfindung zu verbessern. Dieselben Bezugsnummern in verschiedenen Figuren bezeichnen dieselben Elemente, während ähnliche Bezugsnummern ähnliche Elemente bezeichnen können, aber nicht notwendigerweise müssen.
  • Die Begriffe ”erster”, ”zweiter”, ”dritter”, ”vierter” und dergleichen in der Beschreibung und in den Ansprüchen, falls vorhanden, werden zum Unterscheiden ähnlicher Elemente verwendet und nicht notwendigerweise zum Beschreiben einer speziellen sequentiellen oder chronologischen Reihenfolge. Es versteht sich, dass die Begriffe, die so verwendet werden, unter geeigneten Umständen austauschbar sind, so dass die Ausführungsformen der Erfindung, die hierin beschrieben werden, zum Beispiel in anderer Reihenfolge als der hierin erläuterten oder anderweitig beschriebenen betrieben werden können. Wenn analog hierin ein Verfahren beschrieben wird, das eine Reihe von Schritten umfasst, ist die Reihenfolge solcher Schritte, wie sie hierin vorgestellt wird, nicht notwendigerweise die einzige Reihenfolge, in der solche Schritte ausgeführt werden können, und bestimmte Schritte der angegebenen Schritte können möglicherweise weggelassen werden und/oder bestimmte andere Schritte, die hierin nicht beschrieben werden, können möglicherweise zum Verfahren hinzugefügt werden. Ferner sollen die Begriffe ”umfassen”, ”einschließen”, ”haben” und Abwandlungen derselben eine nicht exklusive Einbeziehung derart abdecken, dass ein Prozess, Verfahren, Objekt oder Vorrichtung, die eine Liste von Elementen umfassen, nicht notwendigerweise auf diese Elemente beschränkt sind, sondern andere Elemente einschließen können, die nicht ausdrücklich in der Liste aufgeführt sind oder einem solchen Prozess, Verfahren, Objekt oder Vorrichtung inhärent sind.
  • Die Begriffe ”links”, ”rechts”, ”vorn”, ”hinten”, ”oben”, ”unten”, ”über”, ”unter” und dergleichen in der Bezeichnung und in den Ansprüchen, falls vorhanden, werden für Zwecke der Beschreibung verwendet und nicht notwendigerweise zum Beschreiben dauerhafter relativer Positionen. Es versteht sich, dass die Begriffe, die so verwendet werden, unter geeigneten Umständen austauschbar sind, so dass die Ausführungsformen der Erfindung, die hierin beschrieben werden, zum Beispiel in anderen Ausrichtungen als den hierin erläuterten oder anderweitig beschriebenen betrieben werden können. Der Begriff ”verbunden”, wie hierin verwendet, ist als direkt oder indirekt auf elektrische oder nichtelektrische Weise angeschlossen definiert. Objekte, die hierin als ”nebeneinander” oder ”benachbart” zueinander beschrieben werden, können in körperlichem Kontakt zueinander stehen, in enger Nachbarschaft zueinander oder im selben allgemeinen Bereich, je nachdem, was in dem Kontext geeignet ist, in dem der Ausdruck verwendet wird. Das mehrfache Auftreten des Ausdrucks ”in einer Ausführungsform” hierin bezieht sich nicht notwendigerweise auf dieselbe Ausführungsform.
  • AUSFÜHRLICHE BESCHREIBUNG DER ZEICHNUNGEN
  • In einer Ausführungsform der Erfindung umfasst ein mikroelektronischer Baustein ein Substrat, einen Siliziumpatch, der in das Substrat eingebettet ist, eine erste Zwischenverbindungsstruktur an einem ersten Ort des Siliziumpatches und eine zweite Zwischenverbindungsstruktur an einem zweiten Ort des Siliziumpatches und eine elektrische Leitung im Siliziumpatch, die die erste Zwischenverbindungsstruktur und die zweite Zwischenverbindungsstruktur miteinander verbindet.
  • Ausführungsformen der Erfindung können für eine beträchtlich erhöhte E/A-Dichte und damit für eine beträchtlich erhöhte Bandbreite für die Kommunikation zwischen Chips in einem mikroelektronischen Baustein sorgen. Allgemein gesagt, betten Ausführungsformen der Erfindung Teile von Silizium mit Lötkontakthügeln und feinen Leitungen hoher Dichte ein, wobei die letzteren unter Verwendung herkömmlicher Siliziumprozesse hergestellt werden. Bei der Bestückung mit dem Logik- oder Speicherchip können herkömmliche Montageprozesse verwendet werden, die im Fachgebiet bekannt sind.
  • Zum Beispiel ergibt ein minimaler Abstand der Zwischenverbindungen von 150 Mikrometern (hierin nachstehend ”μm” genannt) mit einer Leiterbreite/-abstand von 10 μm eine E/A-Dichte von ca. 28 E/A pro mm pro Schicht. Würden diese Werte zum Beispiel auf einen Abstand von 80 μm und eine Leiterbreite/-abstand von 2 μm geschrumpft werden, würde sich die E/A-Dichte auf ca. 100 E/A pro mm pro Schicht erhöhen. Neben der stark erhöhten Kommunikationsbandbreite, die sich aus einer solchen E/A-Dichte ergeben würde, können die Ausführungsformen der Erfindung (zumindest teilweise) auf Grund des entwickelten Zustandes der Siliziumprozesstechnologie auch verbesserte Montageprozesse ermöglichen. Dementsprechend sorgen Ausführungsformen der Erfindung für eine neue Möglichkeit, hochdichte Zwischenverbindungen zwischen dem Logik-Logikchip und/oder Logik-Speicherchip herzustellen, wodurch die Verbindungsleitungen hoher Bandbreite ermöglicht werden, die erforderlich sind, um die zukünftigen Anforderungen zu erfüllen.
  • Ferner können Ausführungsformen der Erfindung wegen der reduzierten Nichtübereinstimmung der thermischen Ausdehnungskoeffizienten (CTE) bei den Löthöckern, die den größten Abstand vom neutralen Punkt (DNP) und an anderer Stelle haben, zu Verbesserungen in der mechanischen Gesamtzuverlässigkeit (zum Beispiel Reduzierungen in der Rissbildung bei Löthöckern, ILD-Ausfälle und dergleichen) führen. Zum Beispiel und wie ferner unten diskutiert wird, kann das Einbetten von Silizium in ein Bausteinsubstrat je nach der Geometrie des eingebetteten Siliziums den effektiven thermischen Ausdehnungskoeffizienten (CTE) des Substrats auf einen Wert reduzieren, der dem CTE der zugehörigen Chips besser angepasst ist. Die Reduzierung des effektiven thermischen Substrat-CTE hat zusätzlich, zu den oben genannten, mehrere potenzielle mechanische Vorteile, einschließlich Verringerung der Übertragung von Spannungen auf die fragilen dielektrischen (ILD)-Zwischenschichten mit niedrigem k-Wert in den ausgangsseitigen Silizium-Zwischenverbindungsschichten, Verringerung der Verformung nach Montage und Verringerung von thermischen Spannungen im Grenzflächenmaterial (TIM) während der Zuverlässigkeitsprüfungen.
  • Mit Bezug nun auf die Zeichnungen, ist 1 eine Draufsicht auf einen mikroelektronischen Baustein 100 gemäß einer Ausführungsform der Erfindung. Wie in 1 illustriert, umfasst der mikroelektronische Baustein 100 ein Substrat 110 und einen Siliziumpatch 120, der in Substrat 110 eingebettet ist. Der mikroelektronische Baustein 100 umfasst ferner eine Zwischenverbindungsstruktur 131 am Ort 141 im Siliziumpatch 120, eine Zwischenverbindungsstruktur 132 an einem Ort 142 im Siliziumpatch 120 und eine elektrische Leitung 150 im Siliziumpatch 120, die die Zwischenverbindungsstruktur 131 und die Zwischenverbindungsstruktur 132 miteinander verbindet. In der illustrierten Ausführungsform ist die Zwischenverbindungsstruktur 131 eine von mehreren Zwischenverbindungsstrukturen, die sich am Ort 141 befinden, und die Zwischenverbindungsstruktur 132 ist eine von mehreren Zwischenverbindungsstrukturen, die sich am Ort 142 befinden. Zum Beispiel können diese mehreren Zwischenverbindungsstrukturen zum Maximieren der Zahl der Verbindungsleitungen ausgelegt werden, die sie ermöglichen.
  • Zum Beispiel kann Substrat 110 ein herkömmliches organisches Substrat sein, wie es im Fachgebiet bekannt ist. Als weiteres Beispiel können die Zwischenverbindungsstruktur 131 und/oder die Zwischenverbindungsstruktur 132 eine Kupfersäule oder dergleichen umfassen. In. einer Ausführungsform umfasst die Kupfersäule ein Verzahnungsmerkmal, wie in einer nachfolgenden Figur dargestellt und weiter unten diskutiert wird.
  • Als weiteres Beispiel kann eine Breite der elektrischen Leitung 150 (sowie die Breiten aller ähnlichen elektrischen Leitungen, die hierin beschrieben werden) nicht größer als ca. 0,2 Mikrometer (hierin nachstehend ”μm” genannt) sein, während der Abstand zwischen mindestens einem Paar von benachbarten Zwischenverbindungsstrukturen nicht größer als 80 μm ist. Für den Fachmann auf dem Gebiet ist sofort erkennbar, dass diese Abstände und Leitungsbreiten beträchtlich kleiner als die sind, welche bei der aktuell verfügbaren Technologie für Kupferleitungen in Polymerschichten möglich sind. Ein Vorteil des Einbettens von Silizium in Substrate gemäß den Ausführungsformen der Erfindung ist, dass die Siliziumprozesse bereits so weit fortgeschritten sind, dass solche kleinen Abstände und Leitungsbreiten innerhalb der Reichweite der aktuellen Technologie liegen.
  • Der mikroelektronische Baustein 100 umfasst ferner einen Chip 161 und einen Chip 162 über Substrat 110. In 1 werden die Umrisse von Chip 161 und Chip 162 in gestrichelten Linien angezeigt, mit denen angegeben wird, dass sie sich oberhalb des Siliziumpatches 120 und des Substrates 110 befinden. Mit anderen Worten, 1 zeigt Chip 161 und Chip 162, als ob sie transparent wären (bis auf die Umrisse), so dass darunter liegende Details zu sehen sind. Allgemein ist Ort 141 der Bereich des Siliziumpatches 120, der sich unter Chip 161 befindet, und Ort 142 ist der Bereich des Siliziumpatches 120, der sich unter Chip 162 befindet.
  • 1 zeigt auch eine elektrische Leitung 155, die ein unmarkiertes Paar von Zwischenverbindungsstrukturen (eine von Ort 141 und eine von Ort 142) verbindet, und zeigt ferner zusätzliche Siliziumpatches 170, zusätzliche Zwischenverbindungsstrukturen 180 und zusätzliche Chips 190. Beachten Sie, dass nur einige der zusätzlichen Zwischenverbindungsstrukturen 180 mit einer Bezugsnummer in 1 angegeben sind; unmarkierte Zwischenverbindungsstrukturen 180 in der Figur sollten leicht auf der Grundlage ihres Aussehens von den Zwischenverbindungsstrukturen 180 unterscheidbar sein, die markiert sind. Zum Beispiel kann jeder der Siliziumpatches 170 dem Siliziumpatch 120 ähnlich sein. In einer Ausführungsform überlappen oder berühren sich die Siliziumpatches 170 nicht, um potenzielle Probleme mit der Flexibilität zu vermeiden, die anderenfalls auftreten könnten. Als weiteres Beispiel kann jede der Zwischenverbindungsstrukturen 180 der Zwischenverbindungsstruktur 131 und/oder der Zwischenverbindungsstruktur 132 ähnlich sein. Und als weiteres Beispiel kann jeder der Chips 190 dem Chip 161 und/oder dem Chip 162 ähnlich sein.
  • In der Praxis werden viele elektrisch leitfähige Leitungen, wie zum Beispiel die elektrischen Leitungen 150 und 155 innerhalb der eingebetteten Siliziumpatches dicht gepackt, was einen sehr geringen Abstand sowie Zwischenverbindungen sehr hoher Dichte ermöglicht. Das RC-Verhalten dieser Zwischenverbindungen kann unter Verwendung herkömmlicher Siliziumherstellungsprozesse beherrscht werden.
  • 2 ist eine Querschnittsansicht des mikroelektronischen Bausteins 100 entlang einer Linie II-II von 1. In 2 sind das Substrat 110, Siliziumpatch 120, Zwischenverbindungsstrukturen 131 und 132 an den jeweiligen Orten 141 und 142, elektrische Leitungen 150 und 155, Chips 161 und 162, einer der zusätzlichen Siliziumpatches 170 und einer der zusätzlichen Chips 190 sichtbar. Aus Gründen der Klarheit werden in 2 die Siliziumpatches 120 und 170 mit Kreuzschraffierung gezeigt. Es ist zu beachten, dass die Kreuzschraffierung nicht bei den Siliziumpatches gezeigt wird, die in 1 dargestellt sind.
  • Wie in 2 illustriert, erstrecken sich die elektrischen Leitungen 150 und 155 bis in dieselbe Tiefe in Siliziumpatch 120. Andererseits enthält der Siliziumpatch 170 ein Paar von (unmarkierten) elektrischen Leitungen, die sich im Siliziumpatch 170 bis in unterschiedliche Tiefen erstrecken. Jede dieser Anordnungen oder beide oder eine andere Anordnung kann gemäß verschiedenen Ausführungsformen der Erfindung für elektrische Leitungen in Siliziumpatches verwendet werden. In einer Ausführungsform kann die Tiefe der Siliziumpatches selbst im Substrat 110 zwischen etwa 70 und 100 μm liegen.
  • Wie ferner in 2 illustriert, enthält Substrat 110 eine Vertiefung (oder Vertiefungen), die darin ein Puffermaterial 210 hat. Siliziumpatch 120 (sowie Siliziumpatch 170) ist in die Vertiefung benachbart zum Puffermaterial 210 eingebettet. Zum Beispiel kann das Puffermaterial 210 ein Material auf Silikonbasis oder dergleichen sein, welches ein nachgiebiges Kissen (mit Bindungsfähigkeit) bereitstellt, um so für einen Stresspuffer zwischen dem Silizium der Siliziumpatches 120 und 170 und dem organischen Material von Substrat 110 zu sorgen. Unabhängig von der Zusammensetzung dient das Puffermaterial 210 zum Abschwächen der Höhe der CTE-Spannungen, die sowohl die Siliziumpatches wie auch das Substrat auf Grund der Nichtübereinstimmung des CTE der beiden Materialien erfahren.
  • In Fortsetzung des Themas der Nichtübereinstimmung des CTE kann es nützlich sein, hier zu erwähnen, dass das Vorhandensein von Siliziumpatches 120 und 170 in Substrat 110 den effektiven CTE von Substrat 110 von einem Wert von ca. 17 Teilen pro Million pro Kelvin (ppm/K) (ohne die Siliziumpatches) auf einen Wert von ca. 10–12 ppm/K mit den Siliziumpatches reduziert. (Der tatsächliche CTE-Wert des Substrats mit eingebetteten Siliziumpatches hängt von der Geometrie des eingebetteten Siliziums ab). Mehrere Vorteile dieser Verringerung des effektiven Substrat-CTE sind bereits oben erwähnt worden.
  • In der illustrierten Ausführungsform umfasst der mikroelektronische Baustein 100 ferner die elektrischen Leitungen 220 in Substrat 110. (Aus Gründen der Einfachheit werden sie als in Substrat 110 endend dargestellt, ohne dass sie mit irgendetwas verbunden sind, würden natürlich aber in Wirklichkeit weiterführen und die vorgesehene elektrische Verbindung herstellen). Die elektrischen Leitungen 220 können an den Orten und/oder an anderen Orten nach Bedarf gemäß den Entwurfsanforderungen für den mikroelektronischen Baustein 100 dargestellt werden. Zum Beispiel können die elektrischen Leitungen 220 Speiseleitungen sein und können als solche in geringerer Zahl vorhanden sein und/oder können wegen der höheren Stromstärke, die sie führen müssen, größere Abmessungen haben als die elektrischen Leitungen 150 und 155 (die, wie oben erwähnt, als Bus-Zwischenverbindungsleitungen hoher Bandbreite und hoher Dichte zwischen den Bausteinchips ausgelegt sind). Es versteht sich, dass einige oder alle der elektrischen Leitungen 220 stattdessen für andere Zwecke verwendet werden könnten, und es versteht sich ferner, dass die elektrischen Leitungen 220 sich außerhalb der Siliziumpatches, wie dargestellt, oder innerhalb der Siliziumpatches befinden könnten.
  • Ein Merkmal 275 in 2 umfasst die Zwischenverbindungsstruktur 131 und umfasst ferner eine elektrisch leitfähige Struktur 231 sowie (in einigen Fällen) verschiedene andere zusätzliche Strukturen und/oder Details, die nun in Verbindung mit den 3–5 beschrieben werden, welche Querschnittsansichten des angegebenen Abschnitts des mikroelektronischen Bausteins 100 gemäß den verschiedenen Ausführungsformen der Erfindung sind. Diese Details sind nicht in 2 enthalten, da der kleinere Maßstab dieser Figur ihre Einbeziehung nicht ohne weiteres erlaubt und auch da 2 ausreichend allgemein sein soll, um viele mögliche Konfigurationen von Merkmal 275 abzudecken. Analog können bestimmte Details, die in 2 dargestellt sind, in den 3–5 ausgelassen werden. Zum Beispiel kann die elektrisch leitfähige Struktur 231 der elektrisch leitfähigen Zwischenverbindungsstruktur 131 ähnlich sein.
  • 3 illustriert eine Ausführungsform, bei der ein Lötkontakthügel 310 sich zwischen der elektrisch leitfähigen Zwischenverbindungsstruktur 131 und der elektrisch leitfähigen Zwischenverbindungsstruktur 231 befindet. Ein Lötkontakthügel zwischen den Kupfersäulen (oder anderen Zwischenverbindungsstrukturen) kann unter Verwendung bekannter Prozesse gebildet werden, ist leicht herzustellen und eignet sich, neben anderen möglichen Vorteilen, zur Selbstausrichtung.
  • 4 illustriert eine Ausführungsform, bei der die Zwischenverbindungsstruktur 131 und die elektrisch leitfähige Struktur 231 so zusammengedrückt werden, dass sie die Diffusionsschweißung erleichtern. Zum Beispiel kann dieser Prozess die Montagetemperatur senken und den resultierenden Spannungszustand in der Verbindung und dem Gesamtaufbau ändern.
  • 5 illustriert eine Ausführungsform, bei der die Zwischenverbindungsstruktur 131 und die elektrisch leitfähige Struktur 231 mit Verzahnungsmerkmalen wie denen bereitgestellt werden, die die schwalbenschwanzähnliche Verbindung bilden, bei der ein Vorsprung 510 auf der Zwischenverbindungsstruktur 131 so ausgelegt ist, dass er in eine Öffnung 520 in der elektrisch leitfähigen Struktur 231 passt und dadurch die zwei Zwischenverbindungsstrukturen miteinander verzahnt. Zum Beispiel kann dieses Verfahren die Ausrichtung der zwei Siliziumelemente, die miteinander verbunden werden, verbessern. Viele andere Arten von Verzahnungsmerkmalen sind ebenfalls möglich, wie von Fachleuten auf diesem Gebiet zu erkennen ist.
  • 6 ist ein Flussdiagramm, das ein Verfahren 600 zum Herstellen eines mikroelektronischen Bausteins gemäß einer Ausführungsform der Erfindung erläutert. Ein Schritt 610 von Verfahren 600 besteht darin, ein Substrat bereitzustellen, das darin eingebettet einen Siliziumpatch hat. Zum Beispiel kann das Substrat dem Substrat 110 ähnlich sein und der Siliziumpatch kann dem Siliziumpatch 120 ähnlich sein, die beide zuerst in 1 gezeigt werden.
  • Ein Schritt 620 von Verfahren 600 besteht darin, eine erste Zwischenverbindungsstruktur an einem ersten Ort des Siliziumpatches und eine zweite Zwischenverbindungsstruktur an einem zweiten Ort des Siliziumpatches zu bilden. Zum Beispiel kann die erste Zwischenverbindungsstruktur der Zwischenverbindungsstruktur 131 ähnlich sein, und die zweite Zwischenverbindungsstruktur kann der Zwischenverbindungsstruktur 132 ähnlich sein, die beide zuerst in 1 gezeigt werden.
  • Ein Schritt 630 von Verfahren 600 besteht darin, die erste Zwischenverbindungsstruktur und die zweite Zwischenverbindungsstruktur elektrisch miteinander zu verbinden.
  • Ein Schritt 640 von Verfahren 600 besteht darin, einen ersten Chip über dem ersten Ort und einen zweiten Chip über dem zweiten Ort bereitzustellen. Zum Beispiel kann der erste Chip dem Chip 161 ähnlich sein, und der zweite Chip kann dem Chip 162 ähnlich sein, die beide zuerst in 1 gezeigt werden.
  • Ein Schritt 650 von Verfahren 600 besteht darin, den ersten Chip und den zweiten Chip miteinander elektrisch zu verbinden. In einer Ausführungsform umfasst Schritt 650 das Bereitstellen einer ersten elektrisch leitfähigen Struktur am ersten Chip und das Bereitstellen einer ersten Lötverbindung zwischen der ersten elektrisch leitfähigen Struktur und der ersten Zwischenverbindungsstruktur. Zum Beispiel kann die erste elektrisch leitfähige Struktur der elektrisch leitfähigen Struktur 231 ähnlich sein, die zuerst in 2 gezeigt wird. Als weiteres Beispiel kann die erste Lötverbindung dem Lötkontakthügel 310 ähnlich sein, der zuerst in 3 gezeigt wird. In einer weiteren Ausführungsform umfasst Schritt 650 das Zusammenpressen der ersten elektrisch leitfähigen Struktur und der ersten Zwischenverbindungsstruktur, um zwischen ihnen eine Diffusionsbindung zu bilden.
  • In einer anderen Ausführungsform hat die erste Zwischenverbindungsstruktur ein erstes Verzahnungsmerkmal und die erste elektrisch leitfähige Struktur hat ein drittes Verzahnungsmerkmal. Zum Beispiel kann das erste Verzahnungsmerkmal dem Vorsprung 510 ähnlich sein, und das dritte Verzahnungsmerkmal kann der Öffnung 520 ähnlich sein, die beide in 5 gezeigt werden. In dieser Ausführungsform kann Schritt 650 das Verzahnen des ersten Verzahnungsmerkmals und des dritten Verzahnungsmerkmal umfassen.
  • Ein Schritt 660 von Verfahren 600 besteht darin, den zweiten Chip und die zweite Zwischenverbindungsstruktur miteinander elektrisch zu verbinden. In einer Ausführungsform können Schritt 660 und Schritt 650 als Teil desselben Schritts ausgeführt werden und können in derselben oder einer anderen Ausführungsform gleichzeitig ausgeführt werden. In derselben oder einer weiteren Ausführungsform umfasst Schritt 660 das Bereitstellen einer zweiten elektrisch leitfähigen Struktur am zweiten Chip und das Bereitstellen einer zweiten Lötverbindung zwischen der zweiten elektrisch leitfähigen Struktur und der zweiten Zwischenverbindungsstruktur. Zum Beispiel kann die zweite elektrisch leitfähige Struktur der elektrisch leitfähigen Struktur 231 ähnlich sein, die zuerst in 2 gezeigt wird. Als weiteres Beispiel kann die zweite Lötverbindung dem Lötkontakthügel 310 ähnlich sein, der zuerst in 3 gezeigt wird. In einer weiteren Ausführungsform umfasst Schritt 660 das Zusammenpressen der zweiten elektrisch leitfähigen Struktur und der zweiten Zwischenverbindungsstruktur, um zwischen ihnen eine Diffusionsbindung zu bilden.
  • In einer anderen Ausführungsform hat die zweite Zwischenverbindungsstruktur ein zweites Verzahnungsmerkmal und die zweite elektrisch leitfähige Struktur hat ein viertes Verzahnungsmerkmal. Zum Beispiel kann das zweite Verzahnungsmerkmal dem Vorsprung 510 ähnlich sein, und das vierte Verzahnungsmerkmal kann der Öffnung 520 ähnlich sein, die beide in 5 gezeigt werden. In dieser Ausführungsform kann Schritt 660 das Verzahnen des zweiten Verzahnungsmerkmals und des vierten Verzahnungsmerkmals umfassen.
  • Es versteht sich, dass die vorhergehenden Schritte eine Ausführungsform der Erfindung erläutern, wie erwähnt, und auf verschiedene Weise geändert werden können, ohne den Anwendungsbereich der Erfindung zu überschreiten. Beispielsweise kann Schritt 650 und/oder Schritt 660 vor der Ausführung von Schritt 630 ausgeführt werden. Mit anderen Worten, der erste Chip und die erste Zwischenverbindungsstruktur und/oder der zweite Chip und die zweite Zwischenverbindungsstruktur können elektrisch miteinander verbunden werden, bevor die erste und zweite Zwischenverbindungsstruktur elektrisch miteinander verbunden sind.
  • Obwohl die Erfindung mit Bezug auf spezielle Ausführungsformen beschrieben wurde, werden Fachleute auf dem Gebiet erkennen, dass verschiedene Änderungen vorgenommen werden können, ohne von Geist oder Anwendungsbereich der Erfindung abzuweichen. Dementsprechend soll die Offenbarung von Ausführungsformen der Erfindung den Anwendungsbereich der Erfindung erläutern und nicht einschränken. Der Anwendungsbereich der Erfindung soll nur bis zu dem Umfang eingeschränkt werden, der durch die angehängten Ansprüche gefordert wird. Für einen Fachmann auf diesem Gebiet ist zum Beispiel ohne weiteres ersichtlich, dass die mikroelektronischen Bausteine und damit im Zusammenhang stehende Verfahren, die hierin diskutiert werden, in einer Reihe von Ausführungsformen implementiert werden können und dass die vorhergehende Diskussion bestimmter Ausführungsformen nicht notwendigerweise eine vollständige Beschreibung aller möglichen Ausführungsformen darstellt.
  • Außerdem sind der Nutzen, andere Vorteile und Lösungen für Probleme mit Bezug auf spezielle Ausführungsformen beschrieben worden. Nutzen, Vorteile, Lösungen für Probleme und jedes Element oder alle Elemente, die bewirken, dass Nutzen, Vorteile oder Problemlösungen vorhanden sind oder verstärkt werden, dürfen jedoch nicht als kritische, erforderliche oder wesentliche Merkmale oder Elemente von einigen oder allen Ansprüchen ausgelegt werden.
  • Außerdem sind Ausführungsformen und Beschränkungen, die hierin offenbart werden, nach der Zueignungslehre nicht für die Öffentlichkeit reserviert, wenn die Ausführungsformen und/oder Beschränkungen: (1) nicht ausdrücklich in den Ansprüchen beansprucht werden; und (2) Äquivalente von ausdrücklichen Elementen und/oder Beschränkungen in den Ansprüchen nach der Äquivalentlehre sind oder möglicherweise sind.
  • ZUSAMMENFASSUNG
  • Ein mikroelektronischer Baustein umfasst ein Substrat (110), einen Siliziumpatch (120), der in das Substrat eingebettet ist, eine erste Zwischenverbindungsstruktur (131) an einem ersten Ort und eine zweite Zwischenverbindungsstruktur (132) an einem zweiten Ort des Siliziumpatches und eine elektrische Leitung (150) im Siliziumpatch, die die erste Zwischenverbindungsstruktur und die zweite Zwischenverbindungsstruktur miteinander verbindet.

Claims (20)

  1. Mikroelektronischer Baustein, umfassend: ein Substrat; ein Siliziumpatch, der in das Substrat eingebettet ist; eine erste Zwischenverbindungsstruktur an einem ersten Ort des Siliziumpatches und eine zweite Zwischenverbindungsstruktur an einem zweiten Ort des Siliziumpatches; und eine elektrische Leitung im Siliziumpatch, die die erste Zwischenverbindungsstruktur und die zweite Zwischenverbindungsstruktur miteinander verbindet.
  2. Mikroelektronischer Baustein nach Anspruch 1, wobei das Substrat eine Vertiefung enthält, die ein Puffermaterial darin hat; und der Siliziumpatch in die Vertiefung neben dem Puffermaterial eingebettet ist.
  3. Mikroelektronischer Baustein nach Anspruch 1, wobei mindestens eine der ersten und zweiten Zwischenverbindungsstrukturen eine Kupfersäule umfasst.
  4. Mikroelektronischer Baustein nach Anspruch 3, wobei die Kupfersäule ein Verzahnungsmerkmal umfasst.
  5. Mikroelektronischer Baustein nach Anspruch 1, wobei die Breite der elektrisch leitfähigen Leitung nicht größer als ca. 0,2 Mikrometer ist.
  6. Mikroelektronischer Baustein nach Anspruch 1, der ferner umfasst: eine Speiseleitung im Substrat.
  7. Mikroelektronischer Baustein nach Anspruch 1, wobei das Substrat einen effektiven thermischen Ausdehnungskoeffizienten zwischen etwa 10 ppm/K und etwa 12 ppm/K hat.
  8. Mikroelektronischer Baustein, umfassend: ein Substrat; einen ersten Chip und einen zweiten Chip über dem Substrat; einen Siliziumpatch, der in das Substrat eingebettet ist; mehrere erste Zwischenverbindungsstrukturen im Siliziumpatch unter dem ersten Chip und mehrere zweite Zwischenverbindungsstrukturen im Siliziumpatch unter dem zweiten Chip; und eine elektrische Leitung, die eine erste der mehreren ersten Zwischenverbindungsstrukturen und eine erste der mehreren zweiten Zwischenverbindungsstrukturen miteinander verbindet.
  9. Mikroelektronischer Baustein nach Anspruch 8, wobei das Substrat eine Vertiefung enthält, die ein Puffermaterial darin hat; und der Siliziumpatch in die Vertiefung neben dem Puffermaterial eingebettet ist.
  10. Mikroelektronischer Baustein nach Anspruch 9, wobei ein Abstand zwischen zumindest einem Paar von benachbarten Zwischenverbindungsstrukturen in mindestens einer der mehreren ersten und zweiten Zwischenverbindungsstrukturen nicht größer als 80 Mikrometer ist.
  11. Mikroelektronischer Baustein nach Anspruch 9, wobei das Substrat einen effektiven thermischen Ausdehnungskoeffizienten zwischen etwa 10 ppm/K und etwa 12 ppm/K hat.
  12. Mikroelektronischer Baustein nach Anspruch 9, wobei jede der mehreren ersten und zweiten Zwischenverbindungsstrukturen eine Kupfersäule umfasst.
  13. Mikroelektronischer Baustein nach Anspruch 12, wobei mindestens eine der Kupfersäulen ein Verzahnungsmerkmal umfasst.
  14. Mikroelektronischer Baustein nach Anspruch 12, wobei die Breite der elektrisch leitfähigen Leitung nicht größer als ca. 0,2 Mikrometer ist.
  15. Mikroelektronischer Baustein nach Anspruch 14, der ferner umfasst: eine Speiseleitung im Substrat.
  16. Verfahren zur Herstellung eines mikroelektronischen Bausteins, wobei das Verfahren umfasst: Bereitstellen eines Substrats, das einen Siliziumpatch hat, welcher darin eingebettet ist; Bilden einer ersten Zwischenverbindungsstruktur an einem ersten Ort des Siliziumpatches und einer zweiten Zwischenverbindungsstruktur an einem zweiten Ort des Siliziumpatches; und elektrisches Verbinden der ersten Zwischenverbindungsstruktur und der zweiten Zwischenverbindungsstruktur miteinander.
  17. Verfahren nach Anspruch 16, das ferner umfasst: Bereitstellen eines ersten Chips über dem ersten Ort und eines zweiten Chips über dem zweiten Ort; elektrisches Verbinden des ersten Chips und der ersten Zwischenverbindungsstruktur miteinander; und elektrisches Verbinden des zweiten Chips und der zweiten Zwischenverbindungsstruktur miteinander.
  18. Verfahren nach Anspruch 17, wobei das elektrische Verbinden des ersten Chips und der ersten Zwischenverbindungsstruktur miteinander folgendes umfasst: Bereitstellen einer ersten elektrisch leitfähigen Struktur am ersten Chip; und Bereitstellen einer ersten Lötverbindung zwischen der ersten elektrisch leitfähigen Struktur und der ersten Zwischenverbindungsstruktur; und das elektrische Verbinden des zweiten Chips und der zweiten Zwischenverbindungsstruktur miteinander folgendes umfasst: Bereitstellen einer zweiten elektrisch leitfähigen Struktur am zweiten Chip; und Bereitstellen einer zweiten Lötverbindung zwischen der zweiten elektrisch leitfähigen Struktur und der zweiten Zwischenverbindungsstruktur.
  19. Verfahren nach Anspruch 17, wobei das elektrische Verbinden des ersten Chips und der ersten Zwischenverbindungsstruktur miteinander folgendes umfasst: Bereitstellen einer ersten elektrisch leitfähigen Struktur am ersten Chip; und Zusammendrücken der ersten elektrisch leitfähigen Struktur und der ersten Zwischenverbindungsstruktur; und das elektrische Verbinden des zweiten Chips und der zweiten Zwischenverbindungsstruktur miteinander folgendes umfasst: Bereitstellen einer zweiten elektrisch leitfähigen Struktur am zweiten Chip; und Zusammendrücken der zweiten elektrisch leitfähigen Struktur und der zweiten Zwischenverbindungsstruktur.
  20. Verfahren nach Anspruch 17, wobei die erste Zwischenverbindungsstruktur ein erstes Verzahnungsmerkmal hat; die zweite Zwischenverbindungsstruktur ein zweites Verzahnungsmerkmal hat; das elektrische Verbinden des ersten Chips und der ersten Zwischenverbindungsstruktur miteinander folgendes umfasst: Bereitstellen einer ersten elektrisch leitfähigen Struktur am ersten Chip, wobei die erste elektrisch leitfähige Struktur ein drittes Verzahnungsmerkmal hat; und Verzahnen des ersten Verzahnungsmerkmals und des dritten Verzahnungsmerkmals; und das elektrische Verbinden des zweiten Chips und der zweiten Zwischenverbindungsstruktur miteinander folgendes umfasst: Bereitstellen einer zweiten elektrisch leitfähigen Struktur am zweiten Chip, wobei die zweite elektrisch leitfähige Struktur ein viertes Verzahnungsmerkmal hat; und Verzahnen des zweiten Verzahnungsmerkmals und des vierten Verzahnungsmerkmals.
DE112009000351.6T 2008-03-31 2009-03-29 Mikroelektronischer Baustein, der Siliziumpatches für Zwischenverbindungen hoher Dichte enthält, und Verfahren zum Herstellen desselben Active DE112009000351B4 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US12/059,133 US8064224B2 (en) 2008-03-31 2008-03-31 Microelectronic package containing silicon patches for high density interconnects, and method of manufacturing same
US12/059,133 2008-03-31
PCT/US2009/038708 WO2009146007A2 (en) 2008-03-31 2009-03-29 Microelectronic package containing silicon patches for high density interconnects, and method of manufacturing same

Publications (2)

Publication Number Publication Date
DE112009000351T5 true DE112009000351T5 (de) 2011-05-05
DE112009000351B4 DE112009000351B4 (de) 2014-07-17

Family

ID=41116900

Family Applications (3)

Application Number Title Priority Date Filing Date
DE112009005519.2T Active DE112009005519B4 (de) 2008-03-31 2009-03-29 Mikroelektronischer Baustein, der Silliziumpatches für Zwischenverbindungen hoher Dichte enthält, und Verfahren zum Herstellen desselben
DE112009000351.6T Active DE112009000351B4 (de) 2008-03-31 2009-03-29 Mikroelektronischer Baustein, der Siliziumpatches für Zwischenverbindungen hoher Dichte enthält, und Verfahren zum Herstellen desselben
DE112009005576.1T Active DE112009005576B4 (de) 2008-03-31 2009-03-29 Mikroelektronisches Package und Verfahren zur Herstellung eines mikroelektronischen Packages

Family Applications Before (1)

Application Number Title Priority Date Filing Date
DE112009005519.2T Active DE112009005519B4 (de) 2008-03-31 2009-03-29 Mikroelektronischer Baustein, der Silliziumpatches für Zwischenverbindungen hoher Dichte enthält, und Verfahren zum Herstellen desselben

Family Applications After (1)

Application Number Title Priority Date Filing Date
DE112009005576.1T Active DE112009005576B4 (de) 2008-03-31 2009-03-29 Mikroelektronisches Package und Verfahren zur Herstellung eines mikroelektronischen Packages

Country Status (8)

Country Link
US (2) US8064224B2 (de)
JP (1) JP2011515842A (de)
KR (1) KR101182010B1 (de)
CN (1) CN101960589B (de)
DE (3) DE112009005519B4 (de)
GB (1) GB2470866B (de)
TW (1) TWI425602B (de)
WO (1) WO2009146007A2 (de)

Families Citing this family (97)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8514036B2 (en) * 2007-08-14 2013-08-20 Wemtec, Inc. Apparatus and method for mode suppression in microwave and millimeterwave packages
US8816798B2 (en) * 2007-08-14 2014-08-26 Wemtec, Inc. Apparatus and method for electromagnetic mode suppression in microwave and millimeterwave packages
US9000869B2 (en) 2007-08-14 2015-04-07 Wemtec, Inc. Apparatus and method for broadband electromagnetic mode suppression in microwave and millimeterwave packages
US8064224B2 (en) 2008-03-31 2011-11-22 Intel Corporation Microelectronic package containing silicon patches for high density interconnects, and method of manufacturing same
US8227904B2 (en) 2009-06-24 2012-07-24 Intel Corporation Multi-chip package and method of providing die-to-die interconnects in same
US8735735B2 (en) * 2010-07-23 2014-05-27 Ge Embedded Electronics Oy Electronic module with embedded jumper conductor
DE102011006632A1 (de) 2011-04-01 2012-10-04 Robert Bosch Gmbh Elektronikmodul
US10163877B2 (en) * 2011-11-07 2018-12-25 Taiwan Semiconductor Manufacturing Co., Ltd. System in package process flow
WO2013081633A1 (en) 2011-12-02 2013-06-06 Intel Corporation Stacked memory allowing variance in device interconnects
US8680684B2 (en) * 2012-01-09 2014-03-25 Invensas Corporation Stackable microelectronic package structures
US9799627B2 (en) * 2012-01-19 2017-10-24 Semiconductor Components Industries, Llc Semiconductor package structure and method
EP2812919B1 (de) * 2012-02-08 2021-07-07 Xilinx, Inc. Gestapelte chipanordnung mit mehreren interposern
US8742576B2 (en) * 2012-02-15 2014-06-03 Oracle International Corporation Maintaining alignment in a multi-chip module using a compressible structure
US9871012B2 (en) * 2012-08-31 2018-01-16 Qualcomm Incorporated Method and apparatus for routing die signals using external interconnects
US8872349B2 (en) 2012-09-11 2014-10-28 Intel Corporation Bridge interconnect with air gap in package assembly
US9136236B2 (en) 2012-09-28 2015-09-15 Intel Corporation Localized high density substrate routing
US8912670B2 (en) 2012-09-28 2014-12-16 Intel Corporation Bumpless build-up layer package including an integrated heat spreader
US9190380B2 (en) 2012-12-06 2015-11-17 Intel Corporation High density substrate routing in BBUL package
US8866308B2 (en) * 2012-12-20 2014-10-21 Intel Corporation High density interconnect device and method
US9236366B2 (en) * 2012-12-20 2016-01-12 Intel Corporation High density organic bridge device and method
US8901748B2 (en) * 2013-03-14 2014-12-02 Intel Corporation Direct external interconnect for embedded interconnect bridge package
US9646894B2 (en) * 2013-03-15 2017-05-09 Taiwan Semiconductor Manufacturing Company, Ltd. Packaging mechanisms for dies with different sizes of connectors
US9070644B2 (en) 2013-03-15 2015-06-30 Taiwan Semiconductor Manufacturing Company, Ltd. Packaging mechanisms for dies with different sizes of connectors
US9119313B2 (en) * 2013-04-25 2015-08-25 Intel Corporation Package substrate with high density interconnect design to capture conductive features on embedded die
JP2014236188A (ja) * 2013-06-05 2014-12-15 イビデン株式会社 配線板及びその製造方法
US9349703B2 (en) 2013-09-25 2016-05-24 Intel Corporation Method for making high density substrate interconnect using inkjet printing
US9159690B2 (en) 2013-09-25 2015-10-13 Intel Corporation Tall solders for through-mold interconnect
EP3058586B1 (de) * 2013-10-16 2020-11-11 Intel Corporation Paketsubstrat mit einem integrierten schaltkreis
US9642259B2 (en) * 2013-10-30 2017-05-02 Qualcomm Incorporated Embedded bridge structure in a substrate
WO2015079551A1 (ja) * 2013-11-29 2015-06-04 株式会社日立製作所 半導体装置および情報処理装置
US9397071B2 (en) * 2013-12-11 2016-07-19 Intel Corporation High density interconnection of microelectronic devices
US9275955B2 (en) 2013-12-18 2016-03-01 Intel Corporation Integrated circuit package with embedded bridge
US9713255B2 (en) 2014-02-19 2017-07-18 Intel Corporation Electro-magnetic interference (EMI) shielding techniques and configurations
WO2015130264A1 (en) * 2014-02-26 2015-09-03 Intel Corporation Embedded multi-device bridge with through-bridge conductive via signal connection
CN104952838B (zh) * 2014-03-26 2019-09-17 英特尔公司 局部高密度基底布线
US9583426B2 (en) 2014-11-05 2017-02-28 Invensas Corporation Multi-layer substrates suitable for interconnection between circuit modules
US20160143137A1 (en) * 2014-11-17 2016-05-19 Samsung Electro-Mechanics Co., Ltd. Printed circuit board and method of manufacturing the same, and electronic component module
US11069734B2 (en) 2014-12-11 2021-07-20 Invensas Corporation Image sensor device
KR102207272B1 (ko) * 2015-01-07 2021-01-25 삼성전기주식회사 인쇄회로기판, 그 제조방법, 및 전자부품 모듈
US9379090B1 (en) * 2015-02-13 2016-06-28 Qualcomm Incorporated System, apparatus, and method for split die interconnection
US10074630B2 (en) * 2015-04-14 2018-09-11 Amkor Technology, Inc. Semiconductor package with high routing density patch
US10283492B2 (en) 2015-06-23 2019-05-07 Invensas Corporation Laminated interposers and packages with embedded trace interconnects
US10163856B2 (en) 2015-10-30 2018-12-25 Taiwan Semiconductor Manufacturing Company, Ltd. Stacked integrated circuit structure and method of forming
US9852994B2 (en) * 2015-12-14 2017-12-26 Invensas Corporation Embedded vialess bridges
US10978423B2 (en) 2015-12-22 2021-04-13 Intel Corporation Projecting contacts and method for making the same
WO2017111950A1 (en) * 2015-12-22 2017-06-29 Intel Corporation Electronic assembly that includes a bridge
TWI701782B (zh) * 2016-01-27 2020-08-11 美商艾馬克科技公司 半導體封裝以及其製造方法
SG10201913140RA (en) 2016-03-21 2020-03-30 Agency Science Tech & Res Semiconductor package and method of forming the same
KR101966328B1 (ko) * 2016-03-29 2019-04-05 삼성전기주식회사 인쇄회로기판 및 그 제조방법
JP6625491B2 (ja) 2016-06-29 2019-12-25 新光電気工業株式会社 配線基板、半導体装置、配線基板の製造方法
WO2018004620A1 (en) 2016-06-30 2018-01-04 Qian Zhiguo Bridge die design for high bandwidth memory interface
US10833020B2 (en) 2016-06-30 2020-11-10 Intel Corporation High density interconnect structures configured for manufacturing and performance
KR102595896B1 (ko) * 2016-08-08 2023-10-30 삼성전자 주식회사 인쇄회로기판 및 이를 가지는 반도체 패키지
EP3288076B1 (de) 2016-08-25 2021-06-23 IMEC vzw Halbleiterchipgehäuse und verfahren zur herstellung des gehäuses
US11239186B2 (en) 2016-09-23 2022-02-01 Intel Corporation Die with embedded communication cavity
US11128029B2 (en) 2016-09-26 2021-09-21 Intel Corporation Die with embedded communication cavity
WO2018063400A1 (en) * 2016-09-30 2018-04-05 Intel Corporation Multi-chip package with high density interconnects
US20180096938A1 (en) * 2016-09-30 2018-04-05 Advanced Micro Devices, Inc. Circuit board with multiple density regions
TW202404049A (zh) 2016-12-14 2024-01-16 成真股份有限公司 標準大宗商品化現場可編程邏輯閘陣列(fpga)積體電路晶片組成之邏輯驅動器
US11625523B2 (en) 2016-12-14 2023-04-11 iCometrue Company Ltd. Logic drive based on standard commodity FPGA IC chips
US20180240778A1 (en) * 2017-02-22 2018-08-23 Intel Corporation Embedded multi-die interconnect bridge with improved power delivery
WO2018174869A1 (en) * 2017-03-22 2018-09-27 Intel Corporation Multiple die package using an embedded bridge connecting dies
US11476185B2 (en) 2017-04-01 2022-10-18 Intel Corporation Innovative way to design silicon to overcome reticle limit
US10447274B2 (en) 2017-07-11 2019-10-15 iCometrue Company Ltd. Logic drive based on standard commodity FPGA IC chips using non-volatile memory cells
US10957679B2 (en) 2017-08-08 2021-03-23 iCometrue Company Ltd. Logic drive based on standardized commodity programmable logic semiconductor IC chips
US10156688B1 (en) * 2017-08-17 2018-12-18 Avago Technologies International Sales Pte. Limited Passive alignment system and an optical communications module that incorporates the passive alignment system
US10630296B2 (en) 2017-09-12 2020-04-21 iCometrue Company Ltd. Logic drive with brain-like elasticity and integrality based on standard commodity FPGA IC chips using non-volatile memory cells
US10163798B1 (en) * 2017-12-22 2018-12-25 Intel Corporation Embedded multi-die interconnect bridge packages with lithotgraphically formed bumps and methods of assembling same
US10475767B2 (en) 2018-01-04 2019-11-12 Kabushiki Kaisha Toshiba Electronic device
US10608642B2 (en) 2018-02-01 2020-03-31 iCometrue Company Ltd. Logic drive using standard commodity programmable logic IC chips comprising non-volatile radom access memory cells
US10623000B2 (en) 2018-02-14 2020-04-14 iCometrue Company Ltd. Logic drive using standard commodity programmable logic IC chips
US10580738B2 (en) * 2018-03-20 2020-03-03 International Business Machines Corporation Direct bonded heterogeneous integration packaging structures
US10796999B2 (en) 2018-03-30 2020-10-06 Intel Corporation Floating-bridge interconnects and methods of assembling same
US10608638B2 (en) 2018-05-24 2020-03-31 iCometrue Company Ltd. Logic drive using standard commodity programmable logic IC chips
US10622321B2 (en) * 2018-05-30 2020-04-14 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor structures and methods of forming the same
US11462419B2 (en) 2018-07-06 2022-10-04 Invensas Bonding Technologies, Inc. Microelectronic assemblies
US10535608B1 (en) 2018-07-24 2020-01-14 International Business Machines Corporation Multi-chip package structure having chip interconnection bridge which provides power connections between chip and package substrate
US11309334B2 (en) 2018-09-11 2022-04-19 iCometrue Company Ltd. Logic drive using standard commodity programmable logic IC chips comprising non-volatile random access memory cells
US11393758B2 (en) * 2018-09-12 2022-07-19 Intel Corporation Power delivery for embedded interconnect bridge devices and methods
MY202246A (en) * 2018-10-22 2024-04-19 Intel Corp Devices and methods for signal integrity protection technique
US11211334B2 (en) 2018-11-18 2021-12-28 iCometrue Company Ltd. Logic drive based on chip scale package comprising standardized commodity programmable logic IC chip and memory IC chip
KR102615197B1 (ko) 2018-11-23 2023-12-18 삼성전자주식회사 반도체 패키지
US10916507B2 (en) 2018-12-04 2021-02-09 International Business Machines Corporation Multiple chip carrier for bridge assembly
TW202401593A (zh) * 2018-12-07 2024-01-01 美商艾馬克科技公司 半導體封裝和其製造方法
US11296053B2 (en) 2019-06-26 2022-04-05 Invensas Bonding Technologies, Inc. Direct bonded stack structures for increased reliability and improved yield in microelectronics
US11227838B2 (en) 2019-07-02 2022-01-18 iCometrue Company Ltd. Logic drive based on multichip package comprising standard commodity FPGA IC chip with cooperating or supporting circuits
US10985154B2 (en) 2019-07-02 2021-04-20 iCometrue Company Ltd. Logic drive based on multichip package comprising standard commodity FPGA IC chip with cryptography circuits
US11887930B2 (en) 2019-08-05 2024-01-30 iCometrue Company Ltd. Vertical interconnect elevator based on through silicon vias
US11532580B2 (en) * 2019-08-29 2022-12-20 Taiwan Semiconductor Manufacturing Company Ltd. Interconnect structure, semiconductor structure including interconnect structure and method for forming the same
US11637056B2 (en) 2019-09-20 2023-04-25 iCometrue Company Ltd. 3D chip package based on through-silicon-via interconnection elevator
US11164817B2 (en) 2019-11-01 2021-11-02 International Business Machines Corporation Multi-chip package structures with discrete redistribution layers
US11094637B2 (en) 2019-11-06 2021-08-17 International Business Machines Corporation Multi-chip package structures having embedded chip interconnect bridges and fan-out redistribution layers
US11600526B2 (en) 2020-01-22 2023-03-07 iCometrue Company Ltd. Chip package based on through-silicon-via connector and silicon interconnection bridge
US11631647B2 (en) 2020-06-30 2023-04-18 Adeia Semiconductor Bonding Technologies Inc. Integrated device packages with integrated device die and dummy element
US11728273B2 (en) 2020-09-04 2023-08-15 Adeia Semiconductor Bonding Technologies Inc. Bonded structure with interconnect structure
US11764177B2 (en) 2020-09-04 2023-09-19 Adeia Semiconductor Bonding Technologies Inc. Bonded structure with interconnect structure
US11791270B2 (en) * 2021-05-10 2023-10-17 International Business Machines Corporation Direct bonded heterogeneous integration silicon bridge

Family Cites Families (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5612760A (en) * 1979-07-10 1981-02-07 Nec Corp Multi chip lsi package
US4745081A (en) * 1985-10-31 1988-05-17 International Business Machines Corporation Method of trench filling
US4711804A (en) * 1986-07-02 1987-12-08 General Electric Company Circuit board construction
JPH0734455B2 (ja) * 1986-08-27 1995-04-12 日本電気株式会社 多層配線基板
JPH02116167A (ja) * 1988-10-25 1990-04-27 Nec Corp 半導体装置とその製造方法
US4989063A (en) * 1988-12-09 1991-01-29 The United States Of America As Represented By The Secretary Of The Air Force Hybrid wafer scale microcircuit integration
JPH0383398A (ja) * 1989-08-26 1991-04-09 Shinko Electric Ind Co Ltd 配線基板及びその製造方法
JPH07263620A (ja) * 1994-03-22 1995-10-13 Hitachi Ltd 半導体装置
DE69531654T2 (de) * 1994-06-15 2004-07-29 Seiko Epson Corp. Verfahren zur herstellung eines dünnschicht-halbleiter-transistors
JP2591499B2 (ja) 1994-10-21 1997-03-19 日本電気株式会社 半導体装置
JP2972096B2 (ja) 1994-11-25 1999-11-08 シャープ株式会社 樹脂封止型半導体装置
TW373308B (en) * 1995-02-24 1999-11-01 Agere Systems Inc Thin packaging of multi-chip modules with enhanced thermal/power management
US6750091B1 (en) * 1996-03-01 2004-06-15 Micron Technology Diode formation method
US5998244A (en) * 1996-08-22 1999-12-07 Micron Technology, Inc. Memory cell incorporating a chalcogenide element and method of making same
US5778523A (en) * 1996-11-08 1998-07-14 W. L. Gore & Associates, Inc. Method for controlling warp of electronic assemblies by use of package stiffener
US6071779A (en) * 1998-01-13 2000-06-06 Texas Instruments Incorporated Source line fabrication process for flash memory
US6100113A (en) * 1998-07-13 2000-08-08 Institute Of Microelectronics Very thin multi-chip-package and method of mass producing the same
US6317331B1 (en) * 1998-08-19 2001-11-13 Kulicke & Soffa Holdings, Inc. Wiring substrate with thermal insert
US6351393B1 (en) * 1999-07-02 2002-02-26 International Business Machines Corporation Electronic package for electronic components and method of making same
JP2001319992A (ja) * 2000-02-28 2001-11-16 Shinko Electric Ind Co Ltd 配線基板、半導体装置及びそれらの製造方法
US6664483B2 (en) * 2001-05-15 2003-12-16 Intel Corporation Electronic package with high density interconnect and associated methods
GB0128351D0 (en) * 2001-11-27 2002-01-16 Koninkl Philips Electronics Nv Multi-chip module semiconductor devices
US6717066B2 (en) * 2001-11-30 2004-04-06 Intel Corporation Electronic packages having multiple-zone interconnects and methods of manufacture
JP4380130B2 (ja) 2002-09-13 2009-12-09 ソニー株式会社 半導体装置
CN100555589C (zh) * 2005-06-29 2009-10-28 皇家飞利浦电子股份有限公司 制造半导体组件的方法
US7294552B2 (en) * 2005-08-29 2007-11-13 Delphi Technologies, Inc. Electrical contact for a MEMS device and method of making
US7876577B2 (en) * 2007-03-12 2011-01-25 Tyco Electronics Corporation System for attaching electronic components to molded interconnection devices
US7742307B2 (en) * 2008-01-17 2010-06-22 Raytheon Company High performance power device
US8064224B2 (en) 2008-03-31 2011-11-22 Intel Corporation Microelectronic package containing silicon patches for high density interconnects, and method of manufacturing same

Also Published As

Publication number Publication date
GB2470866A (en) 2010-12-08
DE112009005519B4 (de) 2021-08-19
DE112009005519A5 (de) 2014-12-31
CN101960589A (zh) 2011-01-26
WO2009146007A2 (en) 2009-12-03
US20110241208A1 (en) 2011-10-06
US20090244874A1 (en) 2009-10-01
WO2009146007A3 (en) 2010-01-21
US8441809B2 (en) 2013-05-14
TW200950034A (en) 2009-12-01
DE112009000351B4 (de) 2014-07-17
KR101182010B1 (ko) 2012-09-11
DE112009005576B4 (de) 2024-05-08
JP2011515842A (ja) 2011-05-19
GB201015981D0 (en) 2010-11-03
GB2470866B (en) 2012-10-03
KR20100116689A (ko) 2010-11-01
TWI425602B (zh) 2014-02-01
US8064224B2 (en) 2011-11-22
CN101960589B (zh) 2012-10-10

Similar Documents

Publication Publication Date Title
DE112009000351B4 (de) Mikroelektronischer Baustein, der Siliziumpatches für Zwischenverbindungen hoher Dichte enthält, und Verfahren zum Herstellen desselben
DE60026905T2 (de) Chipträger
DE60131934T2 (de) Vor- und rückseitig elektrisch leitendes Substrat und seine Herstellung
EP0035093B1 (de) Anordnung zum Packen mehrerer schnellschaltender Halbleiterchips
DE102010030760B4 (de) Halbleiterbauelement mit Durchgangskontaktierungen mit einem Verspannungsrelaxationsmechanismus und Verfahren zur Herstellung eines solchen
DE10049551A1 (de) Gestapeltes Halbleiterbauteil
DE112008002459T5 (de) Integrierte-Schaltkreis-Bausteine mit hoch-dichten bumpless bild-up layers und einem Substrat mit dichtevermindertem Kern oder einem kernlosen Substrat
DE102008048420A1 (de) Chip-Anordnung und Verfahren zum Herstellen einer Chip-Anordnung
DE102018123837B4 (de) Halbleiterpackage und Halbleitermodul mit demselben
DE102011079708B4 (de) Trägervorrichtung, elektrische vorrichtung mit einer trägervorrichtung und verfahren zur herstellung dieser
EP2724597A2 (de) Elektronische baugruppe und verfahren zu deren herstellung
DE102006011473B4 (de) Mehrchipgehäuse und Verfahren zum Bilden von Mehrchipgehäusen für eine ausgeglichene Leistung
DE112015007233T5 (de) Mikroprozessorgehäuse mit masseisolationsgewebestruktur mit kontakthöckern auf erster ebene
DE112016003985T5 (de) Mehrschichtsubstrat und Verfahren zur Herstellung desselben
DE112010004254T5 (de) Mikroelektronische Baugruppe und Verfahren zu ihrer Herstellung
DE102013103138A1 (de) Gedrehte Halbleiterbauelementgehäuse auf Wafer-Ebene vom Fan-Out-Typ und Verfahren zum Herstellen gedrehter Halbleiterbauelementgehäuse auf Wafer-Ebene vom Fan-Out-Typ
DE19842481B4 (de) Stapelbarer Halbleiterchip und Verfahren zur Herstellung eines gestapelten Halbleiterchipmoduls
DE112005000438T5 (de) Eine Zwischenverbindungsstruktur und ein Verfahren zum Verbinden von vergrabenen Signalleitungen mit elektrischen Vorrichtungen
DE112020000571B4 (de) Abstandselement für eine datenübertragung von chip zu chip in einer integrierten schaltung sowie entsprechendes fertigungsverfahren
DE10238051B4 (de) Integrierte Flip-Chip-Halbleiterschaltung
DE102022118842A1 (de) Verbindungsstrukturen zur verbesserung der signalintegrität innerhalb gestapelter chips
DE102018216399A1 (de) Verfahren zum Herstellen eines Leistungs-Halbleitermoduls und Leistungs-Halbleitermodul
DE10084657B4 (de) Modulkarte und Herstellverfahren für diese
DE102007050433A1 (de) Halbleitermodul und Verfahren zum Herstellen eines Halbleitermoduls
WO2007014800A1 (de) Chipmodul zum einbau in sensorchipkarten für fluidische anwendungen sowie verfahren zur herstellung eines derartigen chipmoduls

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
R016 Response to examination communication
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R130 Divisional application to

Ref document number: 112009005519

Country of ref document: DE

Effective date: 20140321

R020 Patent grant now final