CN104952838B

CN104952838B - 局部高密度基底布线

Info

Publication number: CN104952838B
Application number: CN201410116450.7A
Authority: CN
Inventors: R·斯塔克斯托恩; D·马利克; J·S·居泽尔; C-P·秋; D·库尔卡尼; R·V·马哈詹
Original assignee: Intel Corp
Current assignee: Intel Corp
Priority date: 2014-03-26
Filing date: 2014-03-26
Publication date: 2019-09-17
Anticipated expiration: 2034-03-26
Also published as: CN104952838A

Abstract

于此总体描述了对于局部高密度基底布线的系统和方法的实施例。在一个或多个实施例中，设备包含介质、第一和第二电路元件、互连元件、以及介电层。所述介质中能够包含低密度布线。所述互连元件能够被嵌入于所述介质中，并且所述互连元件中能够包含多个导电部件，所述导电部件能够电耦合至所述第一电路元件和所述第二电路元件。所述互连元件中能够包含高密度布线。所述介电层能够在所述互连管芯之上，所述介电层包含穿过所述介电层的所述第一和第二电路元件。

Description

局部高密度基底布线

技术领域

此公开总体上涉及电子芯片架构。

背景技术

诸如电子装置的半导体装置能够包含基底布线（routing），该基底布线比被附着至基底的芯片中的一些布线具有更低的密度。该装置能够包含复杂的布线方案，尤其在其中附着的芯片包含比基底中的布线更高密度的布线的区域中能够包含复杂的布线方案。

附图说明

图1示出了与一个或多个实施例一致的包含局部高密度基底布线的设备的范例；

图2示出了与一个或多个实施例一致的高密度互连元件的范例；

图3示出了与一个或多个实施例一致的包含局部高密度基底布线的另一个设备的范例；

图4示出了与一个或多个实施例一致的制造具有局部高密度基底布线的设备的技术的范例；

图5示出了与一个或多个实施例一致的电子装置的范例。

具体实施方式

下面的描述和图样充分地示例了具体实施例，以使得本领域技术人员能够对其进行实施。其它的实施例能够并入结构的、逻辑的、电气的、工艺、或其它变化。能够将一些实施例中的部分和特征包含于其它实施例的部分和特征中或替代其它实施例的部分和特征。权利要求中阐述的实施例涵盖那些权利要求的所有可得到的等效物。

于此总体描述了对于局部高密度基底布线的系统和方法的实施例。在一个或多个实施例中，设备包含介质、第一和第二电路元件、一个或多个互连元件、以及介电层。介质中能够包含低密度布线。互连元件能够被嵌入于介质中，并且互连元件中能够包含多个导电部件，导电部件中的一个导电部件能够电耦合至第一电路元件和第二电路元件。互连元件中能够包含高密度布线。介电层能够在互连元件之上，介电层能够包含穿过该介电层的第一和第二电路元件。

基底解决方案（substrate solution）能够用于提供芯片至芯片的互连。封装基底中的I/O（输入/输出）密度能够由基底的最小迹线和空间尺寸来确定。最小迹线和空间尺寸能够受到平版印刷的分辨率和基底制备工艺中使用的镀覆工艺的限制。此限制能够是实现分辨率的经济成本的函数。多芯片基底中的布线密度能够比芯片级布线工艺中的布线密度稀疏（less dense）大约一百（100）倍。与使用较低的布线密度相关联的问题能够包含基底的专用于I/O的较大的区域以及降低的系统和功率性能。

与现有的多芯片封装基底相关联的问题能够是无法以有成本效益的或制备友好的方式对于基本布线利用芯片级布线密度。问题的解决方案能够包含使用包含被嵌入于介质（例如，基底）中的芯片级布线（例如，高密度布线）的高密度互连元件（例如，互连管芯（die）或互连芯片）。此解决方案能够提供允许创建局部高带宽（例如，密度）的芯片至芯片的互连的局部高密度布线元件或修改封装设计的能力，并且添加能够得益于高带宽的芯片至芯片的互连的功能性而不要求制造工艺的重大变化。该解决方案也能够仅在高密度互连是有用的地方提供高密度互连，从而，容许对基底的高密度互连是没用的或不期望的区域中的常规的封装布线（例如，低密度布线）使用比较便宜的平版印刷和镀覆工艺。在互连元件被嵌入于N-1层（例如，在基底（N层）的顶层以下的层）中或以下时，此解决方案也能够提供高密度互连元件的放置中的尺寸变化。在包含多于一个互连元件的实施例中，一个互连元件的排列能够独立于另一个互连元件。包含被嵌入于基底的顶层以下的高密度互连的实施例能够将封装芯布线和高带宽互连布线一体化至基底上的单个成像的凸起区（singleimaged bump field）中用于后续芯片附着。也能够给待被不同地并且可能更经济地布线的芯片提供该解决方案。能够将高带宽互连布线隔离至芯片的高带宽互连耦合将物理地发生的位置处或附近的部分，从而留下芯片空间的剩余部分用于低密度布线。通过包含互连元件上的大小和形状大于电路元件（例如，导电通孔）的焊盘（pad），能够容忍电路元件的放置中的变化。

图1示出了能够包含局部高密度基底布线的设备100的范例。设备100能够包含介质102A、一个或多个高密度互连元件104、可选择的介电层108、一个或多个第一电路元件110A、一个或多个第二电路元件110B、可选择的粘合层122、或一个或多个管芯114A-B。

介质102A中能够包含低密度互连布线。介质102A能够是：诸如半导体基底（除其它基底外，例如，硅、镓、铟、锗或其变化或组合）的基底；诸如玻璃增强环氧树脂的一个或多个绝缘层，该玻璃增强环氧树脂为诸如FR-4、聚四氟乙烯（Teflon）、纸棉增强环氧树脂（CEM-3）、酚醛玻璃（G3）、纸酚醛（FR-1或FR-2）、聚酯玻璃（CEM-5）；诸如玻璃的任何其它介电材料；或诸如能够用于印刷电路板（PCB）中的其任何组合。能够使用无凸起内建层工艺（bumpless buildup layer process，BBUL）或创建介质102A的其它技术来制造介质102A。BBUL工艺包含形成于诸如高密度互连元件104或管芯114的元件之下的一个或多个内建层。诸如激光打孔的微通孔形成工艺能够形成内建层和单管芯或多管芯键合焊盘之间的连接。可以使用高密度集成构图技术来形成内建层。单个管芯或多个管芯114和高密度互连元件104能够被嵌入于基底中，或者能够使用BBUL或其它工艺来电连接单个管芯或多个管芯114和高密度互连元件104。

高密度互连元件104中能够包含被设置、放置、形成、或以其它方式定位的多个导电部件106。诸如通过使用管芯布线技术以创建高密度互连元件104，导电部件106能够被定位于高密度互连元件104中（例如，高密度互连元件104中能够包含高密度基底布线），在导电部件106之间具有间隙，该间隙能够小于（例如，小于多达大约100倍）利用常规的基底布线技术可能产生的间隙。高密度互连元件104能够是诸如硅管芯的半导体管芯。高密度互连元件104能够包含玻璃、陶瓷或有机材料构成的至少一个层。

诸如图3中示出的，高密度互连元件104能够被定位于在表面以下的层（例如，N-1层或以下）处的介质102A内，或能够被定位于在介质102A的顶表面（例如，N层）之上。

诸如图2中示出的，高密度互连元件104能够包含被定位于高密度互连元件104上或至少部分地被定位于高密度互连元件104中的导电焊盘224，诸如在高密度互连元件104的顶表面226上或至少部分地在高密度互连元件104的顶表面226下面。诸如图2中示出的，导电焊盘224能够电耦合于导电部件106和电路元件110A-B之间。导电焊盘224能够包含诸如铜、金、银、铝、锌、镍、黄铜、青铜、铁等的导电金属。导电焊盘224（例如，高密度导电焊盘224）能够包含具有比电路元件110的对应的覆盖区面积大的面积的覆盖区。该配置能够容许在介质102内制备或定位高密度互连元件104中的尺寸变化。导电焊盘224能够包含圆形的、正方形的、长方形的、三角形的或其组合以及其它的覆盖区。导电焊盘224的覆盖区面积能够在大约175μm²至10000μm²之间，诸如包含50μm的覆盖区尺寸的导电焊盘224，诸如为具有大约2500μm²的覆盖区面积的正方形的或具有大约1963μm²的覆盖区面积的圆形的导电焊盘224。在一些实施例中，导电焊盘224能够包含大约1900μm²至2550μm²之间的覆盖区面积。

介电层108能够被定位于高密度互连元件104之上（介电层108的下边界的范例由介质102中的水平虚线指示）。介电层108能够包含穿过介电层108的电路元件110。包含介电层108能够有助于容许至少部分地在介质102A内或上放置、嵌入、或以其它方式定位高密度互连元件104中的尺寸变化。介电层108能够包含氧化物、或诸如绝缘材料的其它材料。

高密度互连元件104能够包含诸如能够是高密度电路元件110的第一和第二电路元件110A-B的互连电路。诸如通过将管芯114A-B的高密度导电焊盘224A-B耦合至高密度互连元件104的高密度导电焊盘224，能够将电路元件110A-B配置为电耦合至导电部件106。电路元件110A-B能够是导电通孔。电路元件110能够包含大约175μm²至3600μm²之间的覆盖区面积，诸如包含大约为30μm的覆盖区尺寸的电路元件110，诸如具有大约707μm²的覆盖区面积的基本圆形的或具有大约900μm²的覆盖区面积的基本正方形的电路元件110。在一些实施例中，电路元件110能够包含大约600μm²至1000μm²之间的覆盖区面积。

一个或多个管芯114A-B能够被定位于介质102之上。能够通过诸如焊料、胶带（tape）、胶水、或其它导电粘合剂的导电粘合剂112将管芯114A-B电耦合至电路元件110A-B。诸如通过将第一管芯114A上或至少部分地在第一管芯114A中的高密度导电焊盘224A电耦合至第二管芯114B上或至少部分地在第二管芯114B中的导电焊盘224B，导电粘合剂112能够将第一管芯114A电耦合至第二管芯114B。第一或第二管芯114A-B能够是逻辑电路（logic）、存储器、中央处理单元（CPU）、图形、无线电设备（radio）、或任何其它类型的管芯或封装体。高密度互连元件104的导电焊盘224能够被定位于电路元件110和导电部件106的端238A-B之间。

第一和第二管芯114A-B能够包含低密度互连焊盘328，该低密度互连焊盘328诸如能够用于耦合其中的电源（power）、地、或其它电耦合的。诸如通过低密度互连元件118，能够将低密度互连焊盘328电耦合至诸如电源、地、或数据总线的总线120。诸如通过传导粘合剂116，能够将低密度互连焊盘328电耦合至导电焊盘332。传导粘合剂116能够是焊料（例如，焊膏）、电镀、或诸如配置为倒装芯片互连（例如，控制的熔塌芯片连接（C4）互连）的微球的微球。

粘合层122能够可操作地防止传导粘合剂116在导体之间桥接（bridge），以便有助于防止短路。粘合层122能够是阻焊剂（solder resist）（例如，焊接掩膜）、抗导电胶（electrically conductive glue resist）、二氧化硅加载毛细管底层填料（silica ladencapillary underfill）、或可操作地防止导体之间的桥接的其它类型的绝缘体。粘合层122能够被定位于介电层108之上并且然后被有选择地去除以至少部分地暴露电路元件110或导电焊盘332或224；或者粘合层122能够被有选择地定位于介电层108之上，使得诸如电路元件110的导电元件不被粘合层122完全覆盖。诸如通过使用气压或毛细管作用，粘合层122能够被分配在管芯114的边缘处或附近并且在管芯114下面流动，以便至少部分填充在管芯114之下的导体之间的空间。

图2示出了第一或第二电路元件110或高密度互连元件104的放置中的尺寸变化的范例。通过包含包含了比待耦合至其中的电路元件110的覆盖区面积更大的覆盖区面积的高密度导电焊盘224，能够容忍电路元件110、高密度导电焊盘224、其中将形成电路元件110的孔的放置中或高密度互连元件104的放置中的一些误差。

高密度互连元件104能够同时电耦合两个以上的管芯114，诸如耦合至一个或多个存储器、逻辑电路、图形、其它CPU管芯的CPU管芯，或其它类型的管芯。

图3示出了能够在介质102B的顶层以上包含高密度互连元件104的设备300的范例。在该实施例中，能够通过诸如焊料层的粘合层334将高密度互连元件104固定就位。粘合层334能够将高密度互连元件104附接至诸如铜焊盘的可选择的金属焊盘336，或直接附接至介质102B。金属焊盘336能够用作用于消融通过粘合层334的激光的阻止层，以便阻止激光贯穿至介质102B中。该配置能够容许更好地控制高密度互连元件104放置或附着。

图4示出了制造能够包含高密度互连元件104的装置的技术400的范例。在402，高密度互连元件104能够被嵌入于介质102中。高密度互连元件104能够包含一个或多个导电部件106。在404，介电层108能够被定位于高密度互连元件104之上。在406，电路元件110能够电耦合至高密度互连元件104，以便将两个电路元件110A-B耦合至彼此。

包含使用了一个或多个高密度互连元件104电子装置的范例，以示出对于当前公开的装置申请的范例。图5示出了并入了一个或多个高密度互连元件104的电子装置500的范例。电子装置500仅仅是其中能够使用当前公开的实施例的装置的一个范例。电子装置500的范例包含但是不限于个人计算机、平板计算机、超级计算机、服务器、电信交换机、路由器、移动电话、个人数字助理、MP3或其它数字音乐播放器、无线电设备等。在此范例中，电子装置500包括数据处理系统，该数据处理系统包含耦合系统的各个构件的系统总线502。系统总线502提供电子装置500的各个构件间的通信链接并且能够实现为单个总线、总线的组合、或以任何其它适合的方式实现。

电子组件510耦合至系统总线502。电子组件510能够包含电路或电路的组合。在一个实施例中，电子组件510包含能够是任何类型的处理器512。如于此使用的，“处理器”意指任何类型的计算电路，诸如但不限于微处理器、微控制器、复杂指令集计算（CISC）微处理器、精简指令集计算（RISC）微处理器、超长指令字（VLIW）微处理器、图形处理器、数字信号处理器（DSP）、多核处理器、或任何其它类型的处理器或处理电路。

能够包含于电子组件510中的其它类型的电路是定制电路、专用集成电路（ASIC）等，诸如，例如，用于像移动电话、呼叫机、个人数字助理、便携式计算机、双向无线电设备、以及类似的电子系统的无线装置中的一个或多个电路（诸如通信电路514）。IC能够执行任何类型的功能。

电子装置500能够包含外部存储器520，外部存储器520反过来能够包含诸如随机存取存储器（RAM）形式的主存储器522的适合于特定应用的一个或多个存储器元件、一个或多个硬盘驱动器524、和/或能够操作诸如光盘（CD）、数字视频盘（DVD）等的可拆装介质526的一个或多个驱动器。

电子装置500也能够包含显示装置516、一个或多个扬声器518、以及键盘和/或控制器530，键盘和/或控制器530能够包含鼠标、轨迹球、触摸屏、语音识别装置、或允许系统用户将信息输入至电子装置500中和从电子装置500接收信息的任何其它装置。

附加注释和范例

在范例1中，设备包括其中包含了低密度互连布线的介质。

在范例2中，范例1的设备包含第一电路元件和第二电路元件。

在范例3中，范例1-2中至少一个范例的设备包含互连元件。

在范例4中，范例1-3中至少一个范例的互连元件被嵌入于介质中。

在范例5中，范例1-4中至少一个范例的互连元件中包含高密度基底布线。

在范例6中，范例1-5中至少一个范例的互连元件包含多个导电部件。

在范例7中，范例1-6中至少一个范例的多个导电部件中的导电部件电耦合至第一电路元件和第二电路元件。

在范例8中，范例1-7中至少一个范例的设备包含介电层，该介电层在互连管芯之上，该介电层包含穿过该介电层的第一和第二电路元件。

在范例9中，范例1-8中至少一个范例的介质是基底。

在范例10中，范例1-9中至少一个范例的介质是半导体（例如，硅）基底。

在范例11中，范例1-10中至少一个范例的互连元件是互连管芯。

在范例12中，范例1-11中至少一个范例的设备包含第一管芯。

在范例13中，范例1-12中至少一个范例的第一管芯电耦合至第一电路元件。

在范例14中，范例1-13中至少一个范例的第一管芯被定位于介质之上。

在范例15中，范例1-14中至少一个范例的设备包含第二管芯。

在范例16中，范例1-15中至少一个范例的第二管芯电耦合至第二电路元件。

在范例17中，范例1-16中至少一个范例的第二管芯被定位于介质之上。

在范例18中，范例1-17中至少一个范例的第一管芯是逻辑管芯。

在范例19中，范例1-18中至少一个范例的第二管芯是存储器管芯。

在范例20中，范例1-19中至少一个范例的第一电路元件是第一导电通孔。

在范例21中，范例1-20中至少一个范例的第二电路元件是第二导电通孔。

在范例22中，范例1-21中至少一个范例的第一导电通孔电耦合至第一焊盘。

在范例23中，范例1-22中至少一个范例的第一焊盘在互连管芯的顶表面上或至少部分地在互连管芯的顶表面中。

在范例24中，范例1-23中至少一个范例的第一焊盘被定位于（1）第一导电通孔和（2）导电部件的第一端之间。

在范例25中，范例1-24中至少一个范例的第二电路元件电耦合至第二焊盘。

在范例26中，范例1-25中至少一个范例的第二焊盘在互连管芯的顶表面上或至少部分地在互连管芯的顶表面中。

在范例27中，范例1-26中至少一个范例的第二焊盘被定位于（1）第二导电通孔和（2）导电部件的第二端之间。

在范例28中，范例1-27中至少一个范例的第一焊盘包含50微米的覆盖区尺寸。

在范例29中，范例1-28中至少一个范例的第一电路元件包含大约30微米的覆盖区尺寸。

在范例30中，范例1-29中至少一个范例的设备包含粘合剂。

在范例31中，范例1-30中至少一个范例的粘合剂是阻焊剂。

在范例32中，范例1-31中至少一个范例的粘合剂在介电层之上。

在范例33中，范例1-32中至少一个范例的粘合剂不完全覆盖第一和第二电路元件。

在范例34中，范例1-33中至少一个范例的设备能够被定位于封装体中。

在范例35中，范例1-34中至少一个范例的第一焊盘通过第一导电通孔和第二导电通孔电耦合至第二管芯。

在范例36中，范例1-35中至少一个范例的第二焊盘包含具有50微米的尺寸的覆盖区。

在范例37中，范例1-36中至少一个范例的第二电路元件包含具有大约30微米的尺寸的覆盖区。

在范例38中，范例1-37中至少一个范例的互连元件是硅互连管芯。

在范例39中，方法包括将高密度互连元件104嵌入于介质102中。

在范例40中，范例1-39中至少一个范例的方法包含将第一和第二电路元件110电耦合至互连元件的导电部件106。

在范例41中，范例1-40中至少一个范例的方法包含将介电层108定位于互连元件之上。

在范例42中，范例1-41中至少一个范例的方法包含将第一管芯114A定位于介质之上。

在范例43中，范例1-42中至少一个范例的方法包含将第一管芯电耦合至第一电路元件。

在范例44中，范例1-43中至少一个范例的方法包含将第二管芯114B定位于介质之上。

在范例45中，范例1-44中至少一个范例的方法包含将第二管芯电耦合至第二电路元件。

在范例46中，范例1-45中至少一个范例的将第一管芯定位于介质之上包含将逻辑管芯定位于基底之上。

在范例47中，范例1-46中至少一个范例的将第二管芯定位于基底之上包含将存储器管芯定位于基底之上。

在范例48中，范例1-47中至少一个范例的电耦合第一和第二电路元件包含将第一和第二导电通孔电耦合至导电部件。

在范例49中，范例1-48中至少一个范例的方法包含将第一焊盘定位于互连元件的顶表面上或至少部分地定位于互连元件的顶表面中。

在范例50中，范例1-49中至少一个范例的定位第一焊盘包含将第一焊盘定位于（1）第一导电通孔和（2）导电部件的第一端之间。

在范例51中，范例1-50中至少一个范例的电耦合第一和第二导电通孔包含将第一导电通孔电耦合至第一焊盘。

在范例52中，范例1-51中至少一个范例的方法包含将第二焊盘定位于互连元件的顶表面上或至少部分地定位于互连元件的顶表面中。

在范例53中，定位第二焊盘包含将第二焊盘定位于（1）第二导电通孔和（2）导电部件的第二端之间。

在范例54中，范例1-53中至少一个范例的电耦合第一和第二导电通孔包含将第二导电通孔电耦合至第二焊盘。

在范例55中，范例1-54中至少一个范例的定位第一焊盘包含定位包含大约50微米的覆盖区尺寸的第一焊盘。

在范例56中，范例1-55中至少一个范例的电耦合第一和第二电路元件包含电耦合包含大约30微米的覆盖区尺寸的第一电路元件。

在范例57中，范例1-56中至少一个范例的方法包含将粘合层122定位于介电层之上。

实施例的以上描述包含对形成实施例的描述的部分的随附图样的参照。图样通过示例方式示出了其中能够实施本发明的具体实施例。这些实施例于此也被称作“范例”。该范例能够包含除了示出或描述的那些元件之外的元件。然而，当前发明者也预期了其中仅仅提供了示出或描述的那些元件的范例。而且，当前发明者也预期了使用关于特定范例（或者其一个或多个方面）或者关于于此示出或描述的其它范例（或者其一个或多个方面）示出或描述的那些元件（或者其一个或多个方面）的任何组合或置换的范例。

在此文件中，如专利文件中所常见的，术语“一”或“一个”用于包含一个或多于一个，独立于“至少一个”或“一个或多个”的任何其它实例或用法。在此文件中，术语“或”用于指非排它性的，使得“A或B”包含“A但不是B”、“B但不是A”以及“A和B”，除非另有指示。在此文件中，术语“包含”和“在…中”用作为相应术语“包括”和“其中”的通俗易懂英语的等效词。同样，在下面的权利要求中，术语“包含”和“包括”是开放性的，即，包含权利要求中该术语之后列出的那些元件之外的元件的系统、装置、物品、组分、构想、或工艺依然被认为落入该权利要求的范围内。而且，在下面的权利要求中，术语“第一”、“第二”以及“第三”等仅仅用作为标注，并不旨在将数值要求强加于其对象上。

以上的描述旨在是示例性的，而不是限制性的。例如，能够彼此结合地来使用以上描述的范例（或其一个或多个方面）。一旦回顾了以上描述，诸如本领域技术人员就能够使用其它实施例。提供了摘要以符合37C.F.R.§1.72（b），以容许读者快速地查明技术公开的本质。应能理解，摘要将不用于解释或限制权利要求的范围或意思。同样，实施例的以上描述中，能够将各个特征分组在一起以精简本公开。这不应解释为意指为未要求保护的公开的特征对于任何权利要求是必不可少的。相反，创造性主题能够在于少于特定公开实施例的所有特征。从而，将下面的权利要求特此并入至实施例的描述中，其中每一个权利要求基于其自身作为单独实施例，并且预期了该实施例能够以各种组合或置换彼此结合。应当参照所附权利要求连同该权利要求所赋予的等同物的完全的范围来确定本发明的范围。

Claims

1.一种半导体设备，包括：

介质，所述介质中包含低密度互连布线；

第一传导粘合剂和第二传导粘合剂；

在基底上的金属焊盘；

互连元件，所述互连元件通过第三粘合剂连接到所述金属焊盘，所述互连元件中包含高密度布线，所述互连元件包含多个导电部件，所述多个导电部件中的导电部件电耦合至所述第一传导粘合剂和所述第二传导粘合剂；

其中所述第一传导粘合剂电耦合至第一焊盘，所述第一焊盘在所述互连元件的顶表面上或至少部分地在所述互连元件的所述顶表面中，所述第一焊盘被定位于所述第一传导粘合剂和所述导电部件的第一端之间；

其中所述第一焊盘包括大于所述第一传导粘合剂的覆盖区面积的覆盖区面积；并且

其中所述金属焊盘能够用作用于消融通过所述第三粘合剂的激光的阻止层，以便阻止激光贯穿至所述基底。

2.根据权利要求1所述的设备，包括：

第一管芯，所述第一管芯电耦合至所述第一传导粘合剂，所述第一管芯在所述介质之上；以及

第二管芯，所述第二管芯电耦合至所述第二传导粘合剂，所述第二管芯在所述介质之上。

3.根据权利要求2所述的设备，其中：

所述第一管芯是逻辑管芯；并且

所述第二管芯是存储器管芯。

4.根据权利要求1所述的设备，其中，所述第一传导粘合剂是第一导电焊料，并且所述第二传导粘合剂是第二导电焊料。

5.根据权利要求4所述的设备，其中，所述第二导电焊料电耦合至第二焊盘，所述第二焊盘在所述互连元件的所述顶表面上或至少部分地在所述互连元件的所述顶表面中，所述第二焊盘被定位于所述第二导电焊料和所述导电部件的第二端之间。

6.一种制造半导体设备的方法，包括：

使用第一粘合剂将互连管芯连接到基底上的金属焊盘，所述互连管芯包含导电部件；

将第一导电粘合剂和第二导电粘合剂电耦合至所述导电部件，其中电耦合所述第一导电粘合剂和所述第二导电粘合剂包括将第一焊料和第二焊料电耦合至所述导电部件，并且其中所述导电部件之间的间隙小于位于所述基底的间隙；以及

将第一焊盘定位于所述互连管芯的顶表面上或至少部分地在所述互连管芯的所述顶表面中，并且将所述第一焊盘定位于(1)所述第一导电粘合剂和(2)所述导电部件的第一端之间，其中电耦合所述第一焊料和第二焊料包括将所述第一焊料电耦合至所述第一焊盘，并且其中所述第一焊盘包括大于所述第一导电粘合剂的覆盖区面积的覆盖区面积，并且

其中所述金属焊盘能够用作用于消融通过所述第一粘合剂的激光的阻止层，以便阻止激光贯穿至所述基底。

7.根据权利要求6所述的方法，包括：

将第一管芯定位于所述基底之上；

将所述第一管芯电耦合至所述第一导电粘合剂；

将第二管芯定位于所述基底之上；以及

将所述第二管芯电耦合至所述第二导电粘合剂。

8.根据权利要求7所述的方法，其中：

将所述第一管芯定位于所述基底之上包含将逻辑管芯定位于所述基底之上；并且

将所述第二管芯定位于所述基底之上包含将存储器管芯定位于所述基底之上。

9.根据权利要求6所述的方法，包括将所述第一焊盘定位于(1)所述第一焊料和(2)所述导电部件的第一端之间。

10.根据权利要求9所述的方法，包括将第二焊盘定位于所述互连管芯的顶表面上或至少部分地定位于所述互连管芯的所述顶表面中，将所述第二焊盘定位于(1)所述第二焊料和(2)所述导电部件的第二端之间；并且

其中，电耦合所述第一焊料和所述第二焊料包含将所述第二焊料电耦合至所述第二焊盘。

11.一种封装体，包括：

第一管芯和第二管芯；

基底；

第一导电焊料和第二导电焊料；

在基底上的金属焊盘；

互连管芯，所述互连管芯通过粘合剂连接到所述金属焊盘，所述互连管芯包含被嵌入于其中的导电部件，所述互连管芯包含在所述互连管芯的顶表面上或至少部分地在所述互连管芯的所述顶表面中的第一导电焊盘和第二导电焊盘，所述导电部件通过所述第一导电焊盘电耦合至所述第一导电焊料并且通过所述第二导电焊盘电耦合至所述第二导电焊料；

其中，所述第一管芯通过所述第一导电焊料和所述第二导电焊料电耦合至所述第二管芯；并且

其中所述金属焊盘能够用作用于消融通过所述粘合剂的激光的阻止层，以便阻止激光贯穿至所述基底。

12.根据权利要求11所述的封装体，其中，所述第一管芯是逻辑管芯并且所述第二管芯是存储器管芯。

13.一种半导体设备，包括：

半导体基底；

第一导电粘合剂和第二导电粘合剂；

在所述基底上的金属焊盘；以及

硅互连管芯，所述硅互连管芯通过第三粘合剂连接到所述金属焊盘，所述硅互连管芯包含导电部件，所述导电部件电耦合至所述第一导电粘合剂和所述第二导电粘合剂，并且

其中所述金属焊盘能够用作用于消融通过所述第三粘合剂的激光的阻止层，以便阻止激光贯穿至所述半导体基底。

14.根据权利要求13所述的设备，包括：

第一管芯，所述第一管芯电耦合至所述第一导电粘合剂，所述第一管芯在所述基底之上；以及

第二管芯，所述第二管芯电耦合至所述第二导电粘合剂，所述第二管芯在所述基底之上。

15.根据权利要求14所述的设备，其中：

所述第一管芯是逻辑管芯；并且

所述第二管芯是存储器管芯。

16.根据权利要求13所述的设备，其中，所述硅互连管芯包含在所述硅互连管芯的顶表面上或至少部分地在所述硅互连管芯的所述顶表面中的第一导电焊盘，所述第一导电焊盘电耦合至所述第一导电粘合剂，并且所述第一导电焊盘包含50微米的覆盖区尺寸。

17.根据权利要求13所述的设备，其中，所述第一导电粘合剂包含30微米的覆盖区尺寸。