CN106057769B - 用于交替的封装功能的微电子衬底 - Google Patents

用于交替的封装功能的微电子衬底 Download PDF

Info

Publication number
CN106057769B
CN106057769B CN201610364334.6A CN201610364334A CN106057769B CN 106057769 B CN106057769 B CN 106057769B CN 201610364334 A CN201610364334 A CN 201610364334A CN 106057769 B CN106057769 B CN 106057769B
Authority
CN
China
Prior art keywords
disk
contact
connectio
contact zone
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201610364334.6A
Other languages
English (en)
Other versions
CN106057769A (zh
Inventor
M·A·侯赛因
C·C·李
D·W·布朗宁
I·M·派因斯
B·P·凯利
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of CN106057769A publication Critical patent/CN106057769A/zh
Application granted granted Critical
Publication of CN106057769B publication Critical patent/CN106057769B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16237—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09972—Partitioned, e.g. portions of a PCB dedicated to different functions; Boundary lines therefore; Portions of a PCB being processed separately or differently
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227—Other objects, e.g. metallic pieces
    • H05K2201/10378—Interposers

Abstract

本公开内容涉及被制造为具有重叠的连接区的微电子衬底，例如插入器、主板、测试平台等，以使得不同的微电子设备(例如微处理器、芯片组、图形处理设备、无线设备、存储器设备、专用集成电路等)可以交替地连接到微电子衬底，以形成功能的微电子封装。

Description

用于交替的封装功能的微电子衬底
本申请是申请日为2012年6月4日、发明名称为“用于交替的封装功能的微电子衬底”的专利申请201280027841.0的分案申请。
发明背景
本公开内容通常涉及微电子设备封装的领域，且特别是涉及用于使微电子设备互连以形成功能的微电子封装的微电子衬底的制造。
附图说明
本公开内容的主题被特别指出并在说明书的总结部分中被清楚地要求。根据结合附图所做出的以下描述和所附权利要求，本公开内容的前述和其它特征将变得更加明显。应理解，附图只描绘根据本公开内容的几个实施例，并且因此不应被考虑为其范围的限制。将通过使用附图额外具体和详细地描述本公开内容，以便可更容易地确定本公开内容的优点，其中：
图1示出根据本说明书的一个实施例的衬底的侧截面图，该衬底具有连接到其的第一微电子设备。
图2示出根据本说明书的一个实施例的衬底的侧截面图，该衬底具有连接到其的第二微电子设备。
图3示出说明本说明书的衬底的实施例的图2的插图A的侧截面图。
图4示出说明根据本说明书的衬底的一个实施例的沿着图1或图2的线4-4的顶部平面图。
图5示出根据本说明书的衬底的另一实施例的顶部平面图。
图6示出根据本说明书的衬底的又一实施例的顶部平面图。
图7示出插置在第二微电子设备上的第一微电子设备的实施例的顶部平面示意图，其示出其间的公共微电子元件。
图8示出根据本说明书的一个实施例的衬底的侧截面图，其中衬底被示为具有焊接型外部互连的插入器。
图9示出根据本说明书的一个实施例的衬底的侧截面图，其中衬底被示为具有管脚型外部互连的插入器。
图10示出根据本说明书的实施例的便携式电子设备的实施例。
图11示出根据本说明书的实施例的计算机系统的实施例。
具体实施方式
在下面的详细描述中，参考附图，其通过说明的方式示出特定的实施例，其中所要求的主题可被实践。这些实施例被足够详细地描述，以使本领域中的技术人员能够实践本主题。应理解，各种实施例虽然是不同的，但并不必需是相互排他的。例如，在不偏离所要求的主题的精神和范围的情况下，在本文结合一个实施例描述的特定特征、结构或特性可在其它实施例中实现。在这个说明书中对“一个实施例”或“实施例”的引用意指结合实施例描述的特定特征、结构或特性被包括在包含在本发明中的至少一个实现中。因此，短语“一个实施例”或“在实施例中”的使用并不必需指同一实施例。此外，应理解的是，在不偏离所要求的主题的精神和范围的情况下，在每个公开的实施例内的单独元件的位置或布置可被修改。下面的详细描述因此不应在限制的意义上理解，且主题的范围连同所附权利要求享有权利的等效形式的全部范围仅由被合适说明的所附权利要求来限定。在附图中，相似的数字在数副视图中始终指相同的或类似的元件或功能，以及其中描绘的元件不必需彼此成比例，更确切地，单独的元件可被放大或减小，以便在本说明书的上下文中更容易理解该元件。
在本说明书的各种实施例中，微电子衬底被制造有重叠的连接区，以使得不同的微电子设备可以交替地连接到微电子衬底以形成功能的微电子封装。
在微电子封装的生产中，通常将一个或多个微电子设备安装在微电子衬底上用于封装目的。如本领域技术人员将理解的，微电子衬底可以是适于期望目的的任何衬底，包括但不限于插入器、主板、测试平台等。微电子设备可包括但不限于微处理器、芯片组、图形处理设备、无线设备、存储器设备、专用集成电路等。
微电子衬底可包括核心，其具有在其一个表面上形成的至少一个迹线网络。迹线网络可包括多层介电材料、导电迹线和通过介电材料层的通孔，微电子芯片、微电子设备和/或微电子部件可电连接到该介电材料层。迹线网络可实现其上安装的微电子芯片、微电子设备和/或微电子部件之间的互连，并且也可连接到外部互连，例如用于与外部部件电通信的焊球或管脚。外部互连可以形成在微电子衬底的第一表面上，或微电子衬底的相对的第二表面上。
图1-3示出根据本说明书的一个实施例的微电子衬底100的侧截面视图。如图1-3所示，微电子衬底100可包括具有第一迹线网络104的核心(core)102，该第一迹线网络104形成在衬底核心102的第一表面106上。衬底核心102可以是任何合适的材料(包括但不限于bismaleimine三嗪树脂、阻燃第四级材料、聚酰亚胺材料、玻璃加强环氧树脂基质材料等)，以及层压材料或其多层。
如本领域中的技术人员将理解的，第一微电子设备110(参见图1)或第二微电子设备120(参见图2)(例如微处理器、芯片组、存储器设备、ASIC等)可通过从在第一微电子设备110上的焊盘(未示出)延伸的多个互连122(参见图1)或通过从在第二微电子设备120上的焊盘(未示出)延伸的多个互连124(参见图2)至在第一迹线网络104中或上的其相应的接触连接盘108而连接到第一迹线网络104，以在其间产生电接触。底层填料材料(未示出)可分散在第一微电子设备110(参见图1)或第二微电子设备120(参见图2)与微电子衬底100之间，以提供机械支持、污染保护，并提高封装可靠性。
图3(图1的插图A)示出第一迹线网络104的实施例，该第一迹线网络104包括在衬底核心的第一表面106上形成的至少一个介电层(被示为元件1121-1124)与在各种介电层1121-1124上并穿过各种介电层1121-1124而形成的多个导电迹线114。虽然示出四个介电层1121-1124，然而可形成任何合适数量的层。介电层1121-1124可以是任何合适的介电材料，包括但不限于二氧化硅(SiO2)、氮氧化硅(SiOxNy)、氮化硅(Si3N4)、填充硅石的环氧树脂材料等，其可通过本领域中已知的任何已知技术(包括但不限于化学气相沉积(“CVD”)、物理气相沉积(“PVD”)、原子层沉积(“ALD”)等)来形成。导电迹线114可以是任何合适的导电材料，包括但不限于金属，例如铜、金、银、铝、其合金等，并可由本领域中已知的任何技术(包括形成穿过单独的介电层1121-1124(例如通过激光消融、离子消融和光刻蚀刻)的通孔、沉积导电材料层、以及通过本领域中的任何已知技术(包括光刻法)来图案化导电材料层)来形成，其中光刻胶材料在导电材料层上被图案化，且其部分使用光刻胶材料作为对蚀刻剂的遮蔽而被蚀刻掉。
如另外在图3中所示的，多个接触连接盘108可例如通过沉积和石印图案化技术形成在最外面的介电层(被示为元件1124)上或中。接触连接盘108可被形成为穿过最外面的介电层(被示为元件1124)延伸，以每个接触至少一个导电迹线114。阻焊层116可以在最外面的介电层(被示为元件1124)上被图案化，该最外面的介电层具有穿过其的多个开口118以暴露每个接触连接盘108的一部分。阻焊层116可以是任何合适的材料，例如聚合材料，并可用于确保多个图1的第一微电子设备互连122或图2的第二微电子设备互连124中的每个保持在期望的区域中，如本领域中的技术人员将理解的。
图4示出根据本说明书的一个实施例的微电子衬底100的顶部平面图，其示出适于容纳不同功能的微电子设备以形成功能微电子封装的接触连接盘的配置。如图4所示，微电子衬底100可包括被示为元件1081和108c的多个接触连接盘。为了清楚起见加阴影的接触连接盘108c是关于第一微电子设备110(参见图1)和第二微电子设备120(参见图2)的公共连接。接触连接盘1081(即，未加阴影的)对第一微电子设备110(参见图1)是特定的。第一连接区，即，区1可包括接触连接盘1081和108c，其可用于连接第一微电子设备110(参见图1)。第二连接区，即，区2可包括接触连接盘108c，其可用于连接第二微电子设备120(参见图2)。
在一个实施例中，第二微电子设备120(参见图2)可被视为“基本封装”，其具有相对于诸如1通道存储器的第一微电子设备110(参见图1)有较低的输入/输出计数(例如，图2的第二微电子设备互连124)的较小主体尺寸(即，形状因数)。第一微电子设备110可被视为“超集封装”，其具有相对于诸如2通道存储器的第二微电子设备120有较高的输入/输出计数(例如，图1的第一微电子设备互连122)的较大的主体尺寸或可具有在“超集封装”中添加的其它特征。公共接触连接盘108c的位置和计数在“基本封装”(例如，图2的第二微电子设备120)和“超集封装”(例如，图1的第一微电子设备110)之间不发生改变。对“超集封装”(例如，图1的第一微电子设备110)特定的接触焊盘(例如，接触连接盘1081)可被放置在“基本封装”(例如，图2的第二微电子设备120)的形状因数轮廓线的外部，例如第二接触区(区2)的外部，但在第一接触区(区1)的内部，如图4所示。
因此，可基于“超集封装”形状因数来设计微电子衬底100，以使得微电子衬底100在不对微电子衬底100做任何改变的情况下将能够使用“基本封装”(例如，图2的第二微电子设备120)或“超集封装”(例如，图1的第一微电子设备110)。因此，如本领域中的技术人员将理解的，微电子衬底100的这种设计确保了“基本封装”(例如，图2的第二微电子设备120)映射到“超集封装”(例如，第一微电子设备110)中，且对于微电子衬底100的公共接触连接盘108c反之亦然，以使得每个微电子设备(例如，第一微电子设备110和第二微电子设备120)将在同一微电子衬底(例如，微电子衬底100)上在设备级和衬底级独立地运行，以满足其相应的要求。
因此，本说明书的实施例使公共微电子衬底100能够用于两个或多个不同的微电子设备，作为可缩放设计，其可具有不同的形状因数(例如，主体尺寸)、不同的特征和/或不同的功能。
因为本说明书的实施例将允许单个微电子衬底100为多个微电子设备(例如第一微电子设备110和第二微电子设备120)提供功能，因此可实现微电子衬底设计成本和设计时间的减小。
虽然图4的实施例示出了第二连接区(区2)，且因而用于第二微电子设备120(参见图2)的操作的所有接触连接盘完全在第一连接区(区1)内(即，在用于第一微电子设备110(参见图1)的操作的接触连接盘内)，本说明书的概念没有被如此限制。如图5所示，微电子衬底100可具有仅仅部分重叠的第一连接区(区1)和第二连接区(区2)。第一连接区(区1)和第二连接区(区2)的重叠部分将包括公共接触连接盘108c(为了清楚起见被加阴影)。对第一微电子设备110(参见图1)特定的接触连接盘(元件1081)在公共接触连接盘108c的外部，并在对第二微电子设备120(参见图2)特定的接触连接盘1082的外部。同样，对第二微电子设备120(参见图2)特定的接触连接盘(元件1082)在公共接触连接盘108c的外部，并在对第一微电子设备110(参见图1)特定的接触连接盘1081的外部。
此外，应理解，至少部分地取决于第一微电子设备110或第二微电子设备120的功能，每个公共接触连接盘108c不需要由第一微电子设备110(参见图1)或由第二微电子设备120(参见图2)使用。
另外理解的是，虽然图1、2、4和5的实施例示出被配置成交替地容纳两个微电子设备(即，图1的第一微电子设备110和图2的第二微电子设备120)的微电子衬底100，然而微电子衬底100可被配置成容纳任何合适数量的交替微电子设备，其具有在它们之间被共同使用的至少一个接触连接盘(例如，图5和6的接触连接盘108c)。
此外，应理解，虽然图1、2、4和5的所示实施例示出被配置成交替地容纳两个微电子设备(例如，第一微电子设备110和第二微电子设备120)的微电子衬底100，然而本说明书的概念并不被如此限制。应理解，微电子设备100可配置成容纳具有任何合适数量的交替电子设备的任何合适数量的触点组，该交替微电子设备具有在它们之间的至少一个公共接触连接盘。图6示出具有被示为第一触点组(触点组1)和第二触点组(触点组2)的多个触点组的微电子衬底100的一个实施例。第一触点组(触点组1)可包括被示为元件1081和108c的多个接触连接盘。为了清楚起见被加阴影的接触连接盘108c可以是关于如前面讨论的“超集封装”和“基本封装”的公共连接。接触连接盘1081(即，未加阴影的)可以对“超集封装”是特定的。第一触点组(触点组1)的第一连接区(区1)可包括可用于连接“超集封装”的接触连接盘1081和108c。第一触点组(触点组1)的第二连接区(区2)可包括可用于连接“基本封装”的接触连接盘108c。同样，第二触点组(触点组2)可包括多个接触连接盘，例如元件1081’和108c’。为了清楚起见被加阴影的接触连接盘108c’可以是关于如前面讨论的“超集封装”和“基本封装”的公共连接。接触连接盘1081’(即，未加阴影的)可以对“超集封装”是特定的。第二触点组(触点组2)的第一连接区(区1’)包括可用于连接“超集封装”的接触连接盘1081’和108c’。第二触点组(触点组2)的第二连接区(区2’)可包括可用于连接“基本封装”的接触连接盘108c’。
参考图7，第一微电子设备110和第二微电子设备120可具有在基本相同的位置中的部件，以帮助迹线层和本说明书的微电子衬底100的使用。图7示出插置在第二微电子设备120上的第一微电子设备110。如所示，第一微电子设备110的微电子裸片(die)130(例如中央处理单元或图形处理单元的2通道存储器)位于与第二微电子设备120的微电子裸片130’(例如中央处理单元或图形处理单元的1通道存储器)相似的位置中。第一微电子设备110和第二微电子设备120运行所需的公共部件可位于相似的位置上，并可位于第一微电子设备110和第二微电子设备120中的较小者的覆盖区内(在本实例中，在以虚线示出的第二微电子设备120的覆盖区内)。公共部件(为了清楚起见以点化线示出)可包括但不限于输入电压电路132、外围控制电路134(例如，PCIE-外围部件互连高速)、芯片间信号总线电路136、显示电路138、存储器142(例如双数据率存储器)、以及各种操作电路144。对第一微电子设备110特定的部件可以在第二微电子设备120的覆盖区的外部，但在第一微电子裸片110的覆盖区内，例如附加的存储器146(被示为三个部分)，例如附加的双数据率存储器。
图8示出根据本发明的一个实施例的微电子设备封装160。微电子设备封装160可包括连接到微电子衬底150的第一微电子设备110，其中微电子衬底150包括具有在衬底核心102的第一表面106上形成的第一迹线网络104的衬底核心102、从衬底核心的第一表面106延伸到衬底核心102的相对的第二表面156的至少一个导电通孔152(例如电镀穿孔等)、以及以先前关于第一迹线网络104描述的方式在衬底核心的第二表面156上形成的第二迹线网络154。导电通孔可将第一迹线网络内的至少一个导电迹线114电连接到第二迹线网络154内的至少一个导电迹线158。
如本领域中的技术人员将理解的，第一微电子设备110可通过从微电子设备110上的焊盘(未示出)延伸的多个互连122(被示为焊球)连接到在第一迹线网络104中或上的其相应的接触连接盘108，以在其间产生电接触。第二迹线网络154可包括在其中或其上形成的多个外部接触连接盘162。多个外部焊接互连164(被示为焊球，例如球栅阵列)可形成在多个外部接触连接盘162上。如本领域中的技术人员将理解的，外部焊接互连164可用于通过控制熔塌芯片连接将微电子设备封装160连接到外部部件(未示出)。因此，微电子衬底150可充当插入器以在微电子设备110和外部部件(未示出)之间路由信号。
图9示出根据本发明的实施例的可选的微电子设备封装170。微电子设备封装170可具有与图8所示的实施例相同或相似的部件。多个管脚互连166可连接到多个外部接触连接盘162(而不是图8的外部焊接互连164)，以形成管脚阵列设备。因此，如本领域中的技术人员将理解的，微电子设备封装170可连接到安装在外部部件(未示出)上的插座(未示出)。
虽然参考几个微电子应用描述了本说明书的微电子衬底，应理解，这些概念可应用于各种应用，包括但不限于测试夹具、移动设备、具有中央处理单元和/或图形处理单元的桌上型计算机和服务器系统、高清多媒体接口主板等。此外，虽然特别在微电子封装的领域中采用示例描述了本说明书的微电子衬底，然而本领域技术人员将理解，在本说明书所公开的概念可应用于各种电子和微电子应用。
图10示出便携式系统/设备200(例如便携式计算机、移动电话、数码相机、数字音乐播放器、上网平板电脑/垫设备、个人数字助理、寻呼机、即时消息设备、或其它设备)的实施例。便携式系统/设备200可适于例如通过无线局域网(WLAN)系统、无线个人区域网(WPAN)系统和/或蜂窝网络无线地发送和/或接收信息。便携式系统/设备200可包括在壳体220内的衬底210。衬底210可具有电耦合到其的各种微电子设备230，包括但不限于微电子设备封装、微处理器(例如中央处理单元(CPU)、芯片组、图形处理单元、ASIC或其它命令/数据处理设备)、存储器设备等。衬底210可连接到各种外围设备，包括诸如键盘的输入设备240和诸如LCD显示器的显示设备250。应理解，显示设备250还可起输入设备的作用，如果显示设备250是触敏的。本说明书的实施例可合并到便携式系统/设备200的任何部件(包括但不限于衬底210和/或微电子部件220)中。
图11示出计算机系统300(例如桌上型计算机、服务器等)的实施例。计算机系统300可包括在壳体320内的衬底或主板310。主板310可具有电耦合到其的各种微电子设备330，包括但不限于微处理器(例如中央处理单元(CPU)、芯片组、图形处理器、ASIC或其它命令/数据处理设备)、存储器设备(例如DRAM、闪存、BIOS芯片、固态驱动器等)和任何其它合适的电气部件。衬底或主板310可连接到各种外围设备，包括输入设备(例如键盘340和/或鼠标350)和显示设备(例如监控器360)。本说明书的实施例可合并到计算机系统300的任何部件(包括但不限于主板310和/或微电子设备330)中。
因此已详细描述了本发明的实施例，应理解，由所附权利要求限定的本发明并不被在上面说明书中所阐述的特定细节所限制，因为在不偏离其精神或范围的情况下，其很多明显的变形是可行的。

Claims (6)

1.一种微电子装置，包括：
衬底，其具有第一表面；
多个接触连接盘，其形成在所述衬底的第一表面上，其中所述多个接触连接盘包括第一接触区和第二接触区，所述多个接触连接盘中的第一部分被限定在所述第一接触区中，并且所述多个接触连接盘中的第二部分被限定在所述第二接触区中，其中所述第一接触区与所述第二接触区的至少一部分重叠，其中至少一个接触连接盘在所述多个接触连接盘中的在所述第一接触区中的所述第一部分与所述多个接触连接盘中的在所述第二接触区中的所述第二部分之间是公共的，其中所述多个接触连接盘中的在所述第一接触区中的所述第一部分内限定的至少一个接触连接盘与所述多个接触连接盘中的在所述第二接触区中的所述第二部分是非公共的，并且其中所述多个接触连接盘中的在所述第二接触区中的所述第二部分内限定的至少一个接触连接盘与所述多个接触连接盘中的在所述第一接触区中的所述第一部分是非公共的；以及
连接到所述多个接触连接盘的微电子设备，其中所述微电子设备或者连接到所述多个接触连接盘中的在所述第一接触区中的所述第一部分内的所有接触连接盘，或者连接到所述多个接触连接盘中的在所述第二接触区中的所述第二部分内的所有接触连接盘。
2.如权利要求1所述的微电子装置，其中所述第一接触区所具有的在所述多个接触连接盘中的在所述第一接触区中的所述第一部分内的接触连接盘的数量大于所述多个接触连接盘中的在所述第二接触区中的所述第二部分内的接触连接盘的数量。
3.如权利要求1所述的微电子装置，其中所述衬底包括：
衬底核心；以及
第一迹线网络，其形成在所述衬底核心的第一表面上，其中所述多个接触连接盘形成在所述第一迹线网络中或形成在所述第一迹线网络上。
4.一种微电子系统，包括：
主板；
衬底，其具有第一表面和第二表面，其中所述第二表面连接到所述主板；
多个接触连接盘，其形成在所述衬底的第一表面上，其中所述多个接触连接盘包括第一接触区和第二接触区，所述多个接触连接盘中的第一部分被限定在所述第一接触区中，并且所述多个接触连接盘中的第二部分被限定在所述第二接触区中，其中所述第一接触区与所述第二接触区的至少一部分重叠，其中至少一个接触连接盘在所述多个接触连接盘中的在所述第一接触区中的所述第一部分与所述多个接触连接盘中的在所述第二接触区中的所述第二部分之间是公共的，其中所述多个接触连接盘中的在所述第一接触区中的所述第一部分内限定的至少一个接触连接盘与所述多个接触连接盘中的在所述第二接触区中的所述第二部分是非公共的，并且其中所述多个接触连接盘中的在所述第二接触区中的所述第二部分内限定的至少一个接触连接盘与所述多个接触连接盘中的在所述第一接触区中的所述第一部分是非公共的；以及
连接到所述多个接触连接盘的微电子设备，其中所述微电子设备或者连接到所述多个接触连接盘中的在所述第一接触区中的所述第一部分内的所有接触连接盘，或者连接到所述多个接触连接盘中的在所述第二接触区中的所述第二部分内的所有接触连接盘。
5.如权利要求4所述的微电子系统，其中所述第一接触区所具有的在所述多个接触连接盘中的在所述第一接触区中的所述第一部分内的接触连接盘的数量大于所述多个接触连接盘中的在所述第二接触区中的所述第二部分内的接触连接盘的数量。
6.如权利要求4所述的微电子系统，其中所述衬底包括：
衬底核心；以及
第一迹线网络，其形成在所述衬底核心的第一表面上，其中所述多个接触连接盘形成在所述第一迹线网络中或形成在所述第一迹线网络上。
CN201610364334.6A 2011-06-06 2012-06-04 用于交替的封装功能的微电子衬底 Active CN106057769B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US13/153,608 US8674235B2 (en) 2011-06-06 2011-06-06 Microelectronic substrate for alternate package functionality
US13/153,608 2011-06-06
CN201280027841.0A CN103597594B (zh) 2011-06-06 2012-06-04 用于交替的封装功能的微电子衬底

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
CN201280027841.0A Division CN103597594B (zh) 2011-06-06 2012-06-04 用于交替的封装功能的微电子衬底

Publications (2)

Publication Number Publication Date
CN106057769A CN106057769A (zh) 2016-10-26
CN106057769B true CN106057769B (zh) 2018-11-16

Family

ID=47260798

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201610364334.6A Active CN106057769B (zh) 2011-06-06 2012-06-04 用于交替的封装功能的微电子衬底
CN201280027841.0A Expired - Fee Related CN103597594B (zh) 2011-06-06 2012-06-04 用于交替的封装功能的微电子衬底

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN201280027841.0A Expired - Fee Related CN103597594B (zh) 2011-06-06 2012-06-04 用于交替的封装功能的微电子衬底

Country Status (8)

Country Link
US (2) US8674235B2 (zh)
JP (2) JP5940653B2 (zh)
KR (1) KR101555773B1 (zh)
CN (2) CN106057769B (zh)
DE (1) DE112012002370T5 (zh)
GB (1) GB2505594B (zh)
TW (1) TWI544600B (zh)
WO (1) WO2012170328A2 (zh)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8207453B2 (en) 2009-12-17 2012-06-26 Intel Corporation Glass core substrate for integrated circuit devices and methods of making the same
US9420707B2 (en) 2009-12-17 2016-08-16 Intel Corporation Substrate for integrated circuit devices including multi-layer glass core and methods of making the same
US8674235B2 (en) * 2011-06-06 2014-03-18 Intel Corporation Microelectronic substrate for alternate package functionality
WO2013133827A1 (en) * 2012-03-07 2013-09-12 Intel Corporation Glass clad microelectronic substrate
US9024394B2 (en) 2013-05-22 2015-05-05 Transient Electronics, Inc. Controlled transformation of non-transient electronics
US9204543B2 (en) 2013-12-03 2015-12-01 Infineon Technologies Ag Integrated IC package
US9859896B1 (en) * 2015-09-11 2018-01-02 Xilinx, Inc. Distributed multi-die routing in a multi-chip module
US10522949B1 (en) * 2018-08-08 2019-12-31 Qualcomm Incorporated Optimized pin pattern for high speed input/output
US10982451B2 (en) 2018-11-07 2021-04-20 Viconic Sporting Llc Progressive stage load distribution and absorption underlayment system
US11585102B2 (en) 2018-11-07 2023-02-21 Viconic Sporting Llc Load distribution and absorption underpayment system
US20190115293A1 (en) * 2018-12-12 2019-04-18 Intel Corporation Multiple ball grid array (bga) configurations for a single integrated circuit (ic) package
US20220189880A1 (en) * 2020-12-16 2022-06-16 Srinivas V. Pietambaram Microelectronic structures including glass cores

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101663926A (zh) * 2007-05-02 2010-03-03 株式会社村田制作所 部件内置模块及其制造方法

Family Cites Families (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6184905A (ja) 1984-10-03 1986-04-30 Nippon Telegr & Teleph Corp <Ntt> アンテナ装置
JPS62196376U (zh) * 1986-06-04 1987-12-14
US5631807A (en) 1995-01-20 1997-05-20 Minnesota Mining And Manufacturing Company Electronic circuit structure with aperture suspended component
JPH09298217A (ja) 1996-05-07 1997-11-18 Hitachi Ltd 半導体装置の製造方法、半導体装置および電子装置
JPH10135223A (ja) * 1996-11-01 1998-05-22 Hitachi Ltd はんだバンプの転写形成方法およびはんだバンプ転写用チップならびに半導体装置
JPH10150120A (ja) * 1996-11-19 1998-06-02 Denso Corp プリント配線基板，ｂｇａ型ｌｓｉパッケージ及び電子装置
JPH10294553A (ja) * 1997-04-18 1998-11-04 Tec Corp 回路基板
US6297565B1 (en) * 1998-03-31 2001-10-02 Altera Corporation Compatible IC packages and methods for ensuring migration path
JP2001033515A (ja) * 1999-07-22 2001-02-09 Nec Corp 半導体装置の裏面解析用基板
TW531082U (en) * 2000-05-11 2003-05-01 Asustek Comp Inc Double layout of slot hole
US20020020898A1 (en) 2000-08-16 2002-02-21 Vu Quat T. Microelectronic substrates with integrated devices
JP3558595B2 (ja) 2000-12-22 2004-08-25 松下電器産業株式会社 半導体チップ，半導体チップ群及びマルチチップモジュール
JP4023159B2 (ja) * 2001-07-31 2007-12-19 ソニー株式会社 半導体装置の製造方法及び積層半導体装置の製造方法
JP2003188508A (ja) 2001-12-18 2003-07-04 Toshiba Corp プリント配線板、面実装形回路部品および回路モジュール
TW565011U (en) * 2003-04-09 2003-12-01 Via Tech Inc Flip-chip package substrate
JP2005101082A (ja) * 2003-09-22 2005-04-14 Sharp Corp ランドパターン構造
KR100837147B1 (ko) * 2004-10-29 2008-06-11 가부시키가이샤 무라타 세이사쿠쇼 칩형 전자 부품을 내장한 다층 기판
JP2006303003A (ja) * 2005-04-18 2006-11-02 Toshiba Corp プリント基板、および情報処理装置
US7926033B2 (en) 2005-05-27 2011-04-12 Cisco Technology, Inc. Method for supporting new network element software versions in an element management system without upgrading
CN101263752B (zh) * 2005-09-20 2010-06-09 株式会社村田制作所 内装元器件的组件的制造方法及内装元器件的组件
KR100648040B1 (ko) 2005-11-25 2006-11-23 삼성전자주식회사 다수의 금속 랜드를 가지는 인터포저 기판, 및 이로부터제작되는 인터포저를 포함하는 적층 칩 패키지
TWI292947B (en) * 2006-06-20 2008-01-21 Unimicron Technology Corp The structure of embedded chip packaging and the fabricating method thereof
DE602006013137D1 (de) * 2006-09-25 2010-05-06 Borealis Tech Oy Koaxiales Kabel
TWI380427B (en) * 2007-01-16 2012-12-21 Advanced Semiconductor Eng Substrate and the semiconductor package comprising the same
JP2009231489A (ja) * 2008-03-21 2009-10-08 Akebono Brake Ind Co Ltd 加速度センサの実装構造
JP5150518B2 (ja) * 2008-03-25 2013-02-20 パナソニック株式会社 半導体装置および多層配線基板ならびにそれらの製造方法
JP5005603B2 (ja) * 2008-04-03 2012-08-22 新光電気工業株式会社 半導体装置及びその製造方法
KR101044103B1 (ko) 2008-04-03 2011-06-28 삼성전기주식회사 다층 인쇄회로기판 및 그 제조방법
US8674235B2 (en) 2011-06-06 2014-03-18 Intel Corporation Microelectronic substrate for alternate package functionality

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101663926A (zh) * 2007-05-02 2010-03-03 株式会社村田制作所 部件内置模块及其制造方法

Also Published As

Publication number Publication date
KR101555773B1 (ko) 2015-09-25
TWI544600B (zh) 2016-08-01
GB2505594B (en) 2015-11-25
JP2014517532A (ja) 2014-07-17
TW201308561A (zh) 2013-02-16
WO2012170328A2 (en) 2012-12-13
WO2012170328A3 (en) 2013-04-25
CN103597594B (zh) 2016-08-17
US8674235B2 (en) 2014-03-18
KR20140021032A (ko) 2014-02-19
US9961769B2 (en) 2018-05-01
US20140133075A1 (en) 2014-05-15
GB2505594A (en) 2014-03-05
DE112012002370T5 (de) 2014-03-06
CN106057769A (zh) 2016-10-26
GB201321487D0 (en) 2014-01-22
JP5940653B2 (ja) 2016-06-29
CN103597594A (zh) 2014-02-19
US20120305303A1 (en) 2012-12-06
JP6174195B2 (ja) 2017-08-02
JP2016154265A (ja) 2016-08-25

Similar Documents

Publication Publication Date Title
CN106057769B (zh) 用于交替的封装功能的微电子衬底
CN107636813B (zh) 具有高密度管芯至管芯连接的半导体封装及其制造方法
US9613920B2 (en) Microelectronic package utilizing multiple bumpless build-up structures and through-silicon vias
US9685390B2 (en) Microelectronic package having non-coplanar, encapsulated microelectronic devices and a bumpless build-up layer
US9699904B2 (en) Microelectronic device attachment on a reverse microelectronic package
US20140159222A1 (en) Chip-embedded printed circuit board and semiconductor package using the pcb, and manufacturing method of the pcb
CN102376667A (zh) 封装装置及其制造方法
WO2013162519A1 (en) Suspended inductor microelectronic structures
US9324580B2 (en) Process for fabricating a circuit substrate
US9570386B2 (en) Flexible package-to-socket interposer
TWI506745B (zh) 電子裝置及電子裝置製造方法
JP2005026639A (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JP2009182274A (ja) 素子搭載用基板およびその製造方法、半導体モジュールおよびその製造方法、ならびに携帯機器
US10136516B2 (en) Microelectronic device attachment on a reverse microelectronic package
TWI447877B (zh) 半導體元件封裝體
JP2006245070A (ja) 回路装置
JP2018137341A (ja) 電子デバイス及びその製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant