TW201308561A - 用於交替封裝功能的微電子基板 - Google Patents

用於交替封裝功能的微電子基板 Download PDF

Info

Publication number
TW201308561A
TW201308561A TW101118791A TW101118791A TW201308561A TW 201308561 A TW201308561 A TW 201308561A TW 101118791 A TW101118791 A TW 101118791A TW 101118791 A TW101118791 A TW 101118791A TW 201308561 A TW201308561 A TW 201308561A
Authority
TW
Taiwan
Prior art keywords
contact
substrate
microelectronic
contact pads
microelectronic device
Prior art date
Application number
TW101118791A
Other languages
English (en)
Other versions
TWI544600B (zh
Inventor
Cliff C Lee
Md Altaf Hossain
David W Browning
Itai M Pines
Brian P Kelly
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of TW201308561A publication Critical patent/TW201308561A/zh
Application granted granted Critical
Publication of TWI544600B publication Critical patent/TWI544600B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16237—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09972—Partitioned, e.g. portions of a PCB dedicated to different functions; Boundary lines therefore; Portions of a PCB being processed separately or differently
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227—Other objects, e.g. metallic pieces
    • H05K2201/10378—Interposers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Geometry (AREA)
  • Manufacturing & Machinery (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Combinations Of Printed Boards (AREA)
  • Semiconductor Memories (AREA)

Abstract

本揭露係關於微電子基板，像是插入板、主機板、測試平台以及相關的基板，其被製造以具有重疊連接區域，如此不同的微電子裝置，像是微處理器、晶片組、繪圖處理裝置、無線裝置、記憶體裝置、特定應用積體電路以及類似的裝置，可選擇附接至微電子基板以形成功能性的微電子封裝。

Description

用於交替封裝功能的微電子基板
本揭露是關於一般微電子裝置封裝的領域，且特別是關於用以連接微電子裝置的微電子基板的製造，以形成功能性的微電子封裝。
在接下來的詳細說明中，藉由說明的方式，可使申請專利範圍的標的實施的特定實施例以附圖來參照表示。這些實施例以充足的細節描述來使本領域有通常技能的人能夠實施此標的。可以了解的是，各種實施例雖然不同，但不一定互斥。例如，在此描述之特別的特徵、架構或特性，與一個實施例有關聯，但在其它實施例中，可在不悖離申請專利的標的之精神與範圍下來實現。參照至此說明書中的「一個實施例」或「一實施例」表示對關聯於此實施例描述的特別的特徵、架構或特性包括至少一個含括在本實施例中的實作/實施。因此，「一個實施例」或「在一實施例中」的詞組並不一定參照至相同之實施例。此外，可以了解的是，在每個揭露的實施例中的個別元件的位置或配置可在不悖離申請專利範圍的標的之精神與範圍下來修改。因此，接下來的詳細說明並不做為限制方向，並且標的之範圍只藉由所附之申請專利範圍適切詮釋，並與所有申請專利範圍所主張之等效物所定義。在圖式上，各數個視圖中相似的數字指涉相同或相似的元件或功能，並且 在其中描述的元件不一定互相成比例，而是為了更容易理解在本說明書內容的元件，個別的元件可被放大或縮小。
在本說明中的不同實施例中，微電子基板被製造以具有重疊的連接區域，如此不同的微電子裝置可選擇附接至不同的微電子基板上以形成功能性的微電子封裝。
在微電子封裝的生產中，為了封裝的目的，一個或多個微電子裝置典型上是安裝在微電子基板上。微電子基板可以是適合於所欲目的之任何基板，包括插入板(interposer)、主機板、測試平台以及類似之基板，其可被本領域具有知識者所了解，惟不限於此。微電子裝置可包括微處理器、晶片組、繪圖處理裝置、無線裝置、記憶體裝置、特定應用積體電路及類似的裝置，但不限於此。
微電子基板可包含具有至少一個形成在其表面的佈線網路(trace network)的核心。佈線網路可包括多層介電材料、導線(conductive trace)以及通過介電材料層的貫孔，微電子晶圓、微電子裝置及/或微電子組件可電性連接至貫孔。佈線網路可使得介於安裝於其上的微電子晶圓、微電子裝置及/或微電子組件之間能夠互相連接，並且亦可連接至外部接點(interconnects)，像是用於與外部組件電子通信的焊錫球或針腳。外部接點可形成在微電子基板第一表面上或是在微電子基板的相對第二表面上。
圖1-3說明依據本發明一實施例的微電子基板100的側剖面視圖。如圖1-3所示，微電子基板100可包括具有第一佈線網路104的核心102，佈線網路形成在基板核心 102的第一表面106之上。基板核心102可為任何適當的材料，包括雙馬來醯亞胺三氮樹脂(bismaleimine triazine resin)、4級防火材料、聚亞醯胺(polyimide)材料、環氧樹脂基材(epoxy matrix)材料增強玻璃，與類似的材料，以及其中的疊層或多層，但不限於此。
第一微電子裝置110(請看圖1)或第二微電子裝置120(請看圖2)，像是微處理器、晶片組、記憶體裝置、特定應用積體電路(Application Specific Integrated Circuit；ASIC)以及類似的裝置，可附接至第一佈線網路104，其附接是經由來自在第一微電子裝置110上的接合墊(bond pad)(未圖示)所延伸的複數個接點122(請看圖1)或是經由來自在第二微電子裝置120上的接合墊(未圖示)所延伸的複數個接點124(請看圖2)，並且延伸至他們各自的在第一佈線網路104之中或之上的接觸墊(contact land)108以使他們之間進行電性接觸，就如同本領域具有知識者所了解的一樣。底膠填充(underfill)材料(未圖示)可散布在第一微電子裝置110(請看圖1)或第二微電子裝置120(請看圖2)與微電子基板100之間以提供機械支撐、污染防護以及改善封裝可靠性。
圖3(插入在圖2的A)說明了第一佈線網路104的實施例，其包含至少一個形成在基板核心第一表面106上的介電層(如元件1121-1124所繪示)，基板核心第一表面106帶有形成在或通過各種介電層1121-1124之上的複數個導線114。雖然說明了4層介電層1121-1124，但任何 適當數目的層可被形成。介電層1121-1124可以為任何適當的介電材料，包括二氧化矽(SiO2)、矽氮氧化物(SiOxNy)、氮化矽(Si3N4)、填充環氧材料的二氧化矽以及類似的材料，但不限於此。這些材料可藉由本領域中已知的習知技藝來形成，包括化學氣相沈積法(CVD；Chemical Vapor Deposition)、物理氣相沈積法(PVD；Physical vapor deposition)、原子層沈積法(ALD；Atomic layer deposition)以及類似的方法，但不限於此。導線114可為任何適當的傳導材料，包括像是銅、金、銀、鋁、其合金以及類似的金屬，但不限於金屬，並且可藉由任何本領域習知技藝來形成，包括形成通過個別的介電層1121-1124的貫孔(像是藉由雷射切割、離子切割以及微影蝕刻(lithographic etching))、沈積導電的材料層以及藉由包括蝕刻在內的任何本領域之習知技藝來對導電材料層形成圖案，其中光阻材料於導電材料層上形成圖案以及利用光阻材料屏蔽蝕刻劑來對其中的部分進行蝕刻。
進一步如圖3所示，複數個接觸墊108可形成於最外邊的介電層(如元件1124所繪示)之上或之中，像是藉由沈積法及微影成形(lithograph patterning)技術。接觸墊108可形成以通過最外邊的介電層(如元件1124所繪示)延伸至至少一個導線114上的每個接觸點。阻焊劑層(solder resist layer)116可以透過其中的複數個開口118遍及最外邊的介電層(如元件1124所繪示)來形成圖案以曝露每個接觸墊108的部分。阻焊劑層116可以為任何適 當的材料，像是聚合物材料(polymer material)，以及可用以確保圖1的複數個第一微電子裝置的接點122或圖2的複數個第二微電子裝置的接點124中的每一個維持在所想要的區域，就如同本領域具有技藝者所了解一樣。
圖4說明微電子基板100的上平面視圖，依據本發明一實施例，說明了接觸墊的結構，其適於將不同功能的微電子裝置進行調節以形成功能性微電子封裝。如圖4所繪示，微電子基板100可包括複數個接觸墊，如元件1081及108c所表示。為了明確性而繪以陰影的接觸墊108c為關於第一微電子裝置110(請看圖1)與第二微電子裝置120(請看圖2)的共用連接處。接觸墊1081(亦即未繪以陰影處)則特定為第一微電子裝置110(請看圖1)。第一連接區域Zone 1可包括接觸墊1081與108c，其可用以與第一微電子裝置110(請看圖1)附接。第二連接區域Zone 2可包括接觸墊108c，其可用以與第二微電子裝置120(請看圖2)附接。
在一實施例中，第二微電子裝置120(請看圖2)可視為「基本封裝」，其帶著相對於第一微電子裝置110(請看圖1)較低的輸入/輸出計數(例如圖2的第二微電子裝置接點124)而具有較小的本體尺寸(亦即形狀因子)，像是1通道記憶體。第一微電子裝置110可視為「超集合(superset)封裝」，其帶著相對於第二微電子裝置120較高的輸入/輸出計數(例如圖1的第一微電子裝置接點122)而具有較大的本體尺寸，像是2通道記憶體，或是可具有 其它特徵加入至「超集合封裝」。介於「基本封裝」(例如圖2的第二微電子裝置120)與「超集合封裝」(例如圖1的第一微電子裝置110)之間的共用接觸墊108c的位置與計數並不會改變。特定為「超集合封裝」(例如圖1的第一微電子裝置110)的接觸墊(例如接觸墊1081)可置於「基本封裝」(例如圖2的第二微電子裝置120)的形狀因子的輪廓之外部，例如如圖4所示，在第二接觸區域Zone 2的外部，但是在第一接觸區域Zone 1的內部。
因此，微電子基板100可基於「超集合封裝」形狀因子來設計，如此微電子基板100在不對微電子基板100具有任何改變下能夠利用「基本封裝」(例如圖2的第二微電子裝置120)或是「超集合封裝」(例如圖1的第一微電子裝置110)的其中之一。藉此，像這樣用於微電子基板100的設計確保「基本封裝」(例如圖2的第二微電子裝置120)映照至「超集合封裝」(例如第一微電子裝置110)，並且用於共用的微電子基板100的接觸墊108c則反之亦然，如此每個微電子裝置(例如第一微電子裝置110與第二微電子裝置120)會在裝置層次上功能獨立，並且在同一個微電子基板(例如微電子基板100)的基板層次上則符合其各自的要求，就如同本領域具有技藝者所了解一樣。
藉此，本說明書的實施例，使得共用的微電子基板100能夠用於兩個或更多個不同的微電子裝置，如同可擴充的設計，其可具有不同的形狀因子(例如本體尺寸)，不 同的特徵及/或不同的功能。
當本說明書的實施例可使單一微電子基板100作用於多個微電子裝置(像是第一微電子裝置110與第二微電子基板120)時，則可實現在微電子基板的設計成本與設計時程上的減少。
雖然圖4的實施例說明第二連接區域Zone 2，並且因此所有用於第二微電子裝置120(請看圖2)的操作的接觸墊，完全在於第一連接區域Zone 1之中，亦即在第一微電子裝置110(請看圖1)的操作的接觸墊之中，本說明書的概念並不限於此。如圖5所示，微電子基板100可具有第一連接區域Zone 1，與第二連接區域Zone 2，兩者只有部分重疊。第一連接區域Zone 1與第二連接區域Zone 2的重疊部分會包含共用接觸墊108c(為了明確性而繪以陰影處)。特定為第一微電子裝置110(請看圖1)的接觸墊(元件1081)為特定為第二微電子裝置120(請看圖2)的共用接觸墊108c的外部以及接觸墊1082的外部。同樣的，特定為第二微電子裝置120(請看圖2)的接觸墊(元件1082)為特定為第一微電子裝置110(請看圖1)的共用接觸墊108c的外部與接觸墊1081的外部。
再者，可以了解的是，每個共用接觸墊108c至少部分取決於第一微電子裝置110或是第二微電子裝置120其中之一的功能不需要被第一微電子裝置110(請看圖1)或是被第二微電子裝置120(請看圖2)所使用。
更可以了解的是，雖然圖1、2、4及5的實施例繪示 微電子基板100設定以交替的適用於兩個微電子裝置(亦即圖1的第一微電子裝置110與圖2的第二微電子裝置120)，但是微電子基板100能設定以適用於任何適當的交替的微電子裝置的數量，其具有介於他們之間共同利用的至少一個接觸墊(例如像是圖5與圖6的接觸墊108c)。
進一步的來說，可以了解的是，雖然圖1、2、4及5所說明的實施例繪示了微電子基板100設定以交替的適用兩個微電子裝置(例如第一微電子裝置110與第二微電子裝置120)，但本說明書的概念不限於此。可以了解的是，微電子基板100可設定以適用於任何適當的接觸設置的數量，此接觸設置具有任何交替的微電子裝置的適當數量，此微電子裝置具有介於他們之間的至少一個共用接觸墊。圖6說明具有多個接觸設置的微電子基板100的一個實施例，其以第一接觸設置Contact Set 1，與第二接觸設置Contact Set 2來說明。如元件1081與108c所示，第一接觸設置Contact Set 1可包括複數個接觸墊。如先前所述，用於明確性而繪以陰影的接觸墊108c可為關於「超集合封裝」及「基本封裝」的共用連接處。接觸墊1081(亦即未繪以陰影處)可特定為「超集合封裝」。第一接觸設置Contact Set 1的第一連接區域Zone 1可包括接觸墊1081與108c，其可用以附接於「超集合封裝」。第一接觸設置Contact Set 1的第二連接區域Zone 2可包括接觸墊108c，其可用以附接於「基本封裝」。同樣的，如元件1081’與108c’所示，第二接觸設置Contact Set 2可 包括複數個接觸墊。如先前所討論的，用於明確性而繪以陰影的接觸墊108c’可為關於「超集合封裝」與「基本封裝」的共用連接處。接觸墊1081’(亦即未繪以陰影處)可特定為「超集合封裝」。第二接觸設置Contact Set 2的第一接觸區域Zone 1’包括接觸墊1081’與108c’，其可用以附接「超集合封裝」。第二接觸設置Contact Set 2的第二接觸區域Zone 2’可包括接觸墊108c’，其可用以附接「基本封裝」。
請參照圖7，第一微電子裝置110與第二微電子裝置120可具有實質上相同位置的組件來幫助走線層(trace layer)以及本說明書的微電子基板100的利用。圖7說明了插入在第二微電子裝置120之上的第一微電子裝置110。如同所說明的，第一微電子裝置110的微電子晶粒130，像是用於中央處理單元或繪圖處理單元的2通道記憶體，其安置於與第二微電子裝置120的微電子晶粒130’相似的位置，微電子晶粒130’則像是用於中央處理單元或繪圖處理單元的1通道記憶體。需要用於共同作用在第一微電子裝置110與第二微電子裝置120上的共用組件可安置於相似的位置，並且可在第一微電子裝置110與第二微電子裝置120的較小的覆蓋區(footprint)之內(在本圖中以虛線表示的第二微電子裝置120的覆蓋區之內)。共用組件(以用於明確性的點線做說明)可包括輸入電壓電路132、周邊控制電路134(像是PCIE-快速周邊組件互連)、晶片對晶片訊號匯流排電路136、顯示電路138、記憶體 142(像是雙倍資料傳輸率記憶體)以及各種各樣操作電路144，惟本發明不限於此。特定於第一微電子裝置110的組件可在第二微電子裝置120的覆蓋區之外，但是在第一微電子晶粒110的覆蓋區之內，像是額外的記憶體146(以三個區段做說明)，記憶體146像是額外的雙資料傳輸率記憶體。
圖8說明依據本發明一實施例的微電子裝置封裝160。微電子裝置封裝160可包括附接於微電子基板150的第一微電子裝置110，其中微電子基板150包括具有形成在基板核心102的第一表面106上的第一佈線網路104的基板核心102，具有至少一個導孔152，其由基板核心第一表面106延伸至相對基板核心102的第二表面156，像是鍍金屬的貫穿孔的導孔及類似的貫穿孔，以及具有形成在基板核心第二表面156上的第二佈線網路154，其以相關於前述的第一佈線網路104的方式形成。導孔可將在第一佈線網路內的至少一條導線114電性連接至在第二佈線網路154內的至少一條導線158。
第一微電子裝置110可透過複數個接點122(如所示之焊錫球)從在微電子裝置110上的接合墊(bond pads)(未圖示)延伸至他們各別在第一佈線網路104中或上的接觸墊108以使得他們之間進行電性接觸來進行附接，就如同本領域具有技藝者所了解一樣。第二佈線網路154可包括複數個形成於其中或其上的外部的接觸墊162。複數個外部的焊錫接點164(如所示之焊錫球，例如球形柵格陣列) 可形成於複數個外部的接觸墊162之上。外部的焊錫接點164可藉由控制塌陷晶片接合(C4,control collapse chip connection)用來將微電子裝置封裝160連接至外部組件(未圖示)，就如同本領域具有技藝者所了解一樣。藉此，微電子基板150可如插入板般作動以將介於微電子裝置110與外部組件(未圖示)之間的信號進行發送。
圖9說明了依據本發明一實施例的交替微電子裝置封裝170。微電子裝置封裝170如同圖8所說明的實施例般具有一些同樣或相似的組件。複數個針腳接點166可附接至複數個外部的接觸墊162(而非圖8的外部的焊錫接點164)以形成接腳柵格陣列(pin grid array)裝置。藉此，微電子裝置封裝170可附接至安裝在外部組件(未圖示)的插座(socket)(未圖示)，就如同本領域具有技藝者所了解一樣。
雖然本說明書之微電子裝置基板以參考至一些微電子應用來描述，但是可以了解的是此概念可以應用於各種的應用上，包括測試設備、行動裝置、具有中央處理單元及/或繪圖處理單元的桌上型及伺服系統、高解析度多媒體介面(high-definition multimedia interface)主機板以及相關的應用，但不限於此。進一步來說，雖然本說明書的微電子基板特別的以微電子封裝領域的例子來描述，但是本領域具有技藝者了解揭露於本說明書的概念可應用於各種的電子與微電子的應用上。
圖10說明了手持式系統/裝置200的實施例，像是手 持式電腦、行動電話、數位相機、數位音樂播放器、網路平板/平面電腦裝置、個人數位助理、呼叫器、即時通訊裝置或其它的裝置。手持式系統/裝置200可被採用以無線的傳送及/或接收資訊，像是無線區域網路(WLAN；Wireless Local Area Network)系統、無線個人區域網路(WPAN；Wireless Personal Area Network)及/或蜂巢式網路(cellular network)。手持式系統/裝置200可包含在外殼220內的基板210。基板210可具有電性耦接至其上的各種微電子裝置230，包括微電子裝置封裝、微處理器(像是中央處理單元(CPU)、晶片組、繪圖處理單元、特定應用積體電路(ASIC)或其它指令/資料處理裝置)、記憶體裝置及類似的裝置，但不限於此。基板210可附接至各種周邊裝置，包括輸入裝置240像是鍵板(keypad)，以及包括顯示裝置250像是LCD顯示。可以了解的是，假如顯示裝置250為觸摸感測時，顯示裝置250亦可如輸入裝置一樣作用。本說明書之實施例可結合至任何手持式系統/裝置200的組件，包括基板210及/或微電子組件220，但不限於此。
圖11說明電腦系統300的實施例，像是桌上型電腦、伺服器或類似的電腦系統。電腦系統300可包含在外殼320內的基板或主機板310。主機板310可具有電性耦接至其上的各種微電子裝置330，包括微處理器(像是多個中央處理單元(CPU)、晶片組、繪圖處理器、特定應用積體電路(ASIC)或其它指令/資料處理裝置)、記憶體裝置(像 是DRAM、快閃記憶體、BIOS晶片，固態驅動機及類似的單元)以及其它任何適合的電子組件，但不限於此。基板或主機板310可附接於各種周邊裝置，包括輸入裝置像是鍵盤340及/或滑鼠350以及顯示裝置像是顯示器360。本說明書的實施例可結合至任何電腦系統300的組件，包括主機板310及/或微電子裝置330，但不限於此。
藉此本發明的實施例已詳細描述，可以了解的是，本發明藉由所附申請專利範圍所界定，而非以上述提出的特定細節所限制，如其許多明顯的變化在不違背本發明的精神及範圍之下皆為可行。
100‧‧‧微電子基板
102‧‧‧基板核心
104‧‧‧第一佈線網路
106‧‧‧第一表面
108‧‧‧接觸墊
1081、1082、108c、1081’、108c’‧‧‧元件
110‧‧‧第一微電子裝置
1121-1124‧‧‧介電層
114‧‧‧導線
116‧‧‧阻焊劑層
118‧‧‧開口
120‧‧‧第二微電子裝置
122、124‧‧‧接點
130、130’‧‧‧微電子晶粒
132‧‧‧輸入電壓電路
134‧‧‧周邊控制電路
136‧‧‧晶片對晶片訊號匯流排電路
138‧‧‧顯示電路
142‧‧‧記憶體
144‧‧‧操作電路
146‧‧‧額外的記憶體
150‧‧‧微電子基板
152‧‧‧導孔
154‧‧‧第二佈線網路
156‧‧‧基板核心第二表面
158‧‧‧導線
160‧‧‧微電子裝置封裝
162‧‧‧接觸墊
164‧‧‧焊錫接點
166‧‧‧針腳接點
170‧‧‧微電子裝置封裝
200‧‧‧手持式系統/裝置
210‧‧‧基板
220‧‧‧外殼
230‧‧‧微電子裝置
240‧‧‧輸入裝置
250‧‧‧顯示裝置
300‧‧‧電腦系統
310‧‧‧基板
320‧‧‧外殼
330‧‧‧微電子裝置
340‧‧‧鍵盤
350‧‧‧滑鼠
360‧‧‧顯示裝置
本揭露的標的於本說明書的結尾部分特別指明並明確主張。前述與本揭露其它的特徵從接下來的敘述與所附的申請專利範圍，結合以所附圖示，將變為全然的明白。可以理解的是，所附圖示只描述關於本揭露的一些實施例，因而不被視為限制其範圍。本揭露將透過所附圖示的使用以額外的詳細說明與細節來描述，如此本揭露的優點可更容易的確定，圖示如下：
圖1說明依據本發明一實施例具有第一微電子裝置附接其上的基板的側剖面圖。
圖2說明依據本發明一實施例具有第二微電子裝置附接其上的基板的側剖面圖。
圖3說明在圖2中說明本說明書的基板之實施例的插 圖A處的側剖面圖。
圖4說明在圖1或圖2中說明依據本說明書的基板的一實施例中沿著線4-4的上平面視圖。
圖5說明依據本說明書的基板的另一實施例的上平面視圖。
圖6說明依據本說明書的基板的再一實施例的上平面視圖。
圖7說明第一微電子裝置插入在第二微電子裝置上的實施例的上平面示意圖以說明微電子元件之間的共用。
圖8說明依據本說明書一實施例的基板的側剖面圖，其中基板以具有焊錫型式的外部接點的插入板來說明。
圖9說明依據本說明書一實施例的基板的側剖面圖，其中基板以具有針腳型式的外部接點的插入板來說明。
圖10說明依據本說明書實施例的手持式電子裝置實施例。
圖11說明依據本說明書實施例的電腦系統的實施例。
100‧‧‧微電子基板
1081、108c‧‧‧元件

Claims (22)

  1. 一種一基板，包含：一第一接觸區域，具有界定於其中的複數個接觸墊；以及一第二接觸區域，具有界定於其中的複數個接觸墊，其中該第一接觸區域與該第二接觸區域的至少一部分重疊並且介於在該第一接觸區域的複數個接觸墊與該第二接觸區域的複數個接觸墊之間的至少一接觸墊為共用。
  2. 如申請專利範圍第1項所述之基板，其中該第一接觸區域適於附接一第一微電子裝置以及該第二接觸區域適於附接一第二微電子裝置，該第二微電子裝置具有不同於該第一微電子裝置之功能。
  3. 如申請專利範圍第2項所述之基板，其中介於該第一接觸區域的複數個接觸墊與該第二接觸區域的複數個接觸墊之間未共用的該第一接觸區域的複數個接觸墊中的任何接觸墊係特定為該第一微電子裝置的操作；並且其中介於該第一接觸區域的複數個接觸墊與該第二接觸區域的複數個接觸墊之間未共用的該第二接觸區域的複數個接觸墊中的任何接觸墊係特定為該第二微電子裝置的操作。
  4. 如申請專利範圍第1項所述之基板，其中該第一接觸區域在該第一接觸區域的複數個接觸墊內具有比該第二接觸區域的複數個接觸墊更多的接觸墊；並且其中該第一接觸區域完全與該第二接觸區域重疊。
  5. 如申請專利範圍第1項所述之基板，更包含： 一基板核心；以及一第一佈線網路，形成於該基板核心的第一表面上，其中該第一接觸區域的該複數個接觸墊與該第二接觸區域的該複數個接觸墊形成在該第一佈線網路之中或之上。
  6. 如申請專利範圍第5項所述之基板，更包含：一第二佈線網路，形成於該基板核心的第二表面上；以及至少一導孔，從該基板核心的第一表面延伸至該基板核心的第二表面，其中該至少一導孔將該第一佈線網路內的至少一導線電性連接至該第二佈線網路內的至少一導線。
  7. 如申請專利範圍第6項所述之基板，更包含：至少一外部接觸墊，形成在該第二佈線網路之中或之上；以及至少一外部接點，附接至該至少一外部接觸墊。
  8. 一種基板，包含：一第一複數個接觸墊；以及一第二複數個接觸墊，其中該第一複數個接觸墊的至少一接觸墊被包括在該第二複數個接觸墊內。
  9. 如申請專利範圍第8項所述之基板，其中該第一複數個接觸墊適於附接一第一微電子裝置並且該第二複數個接觸墊適於附接一第二微電子裝置，該第二微電子裝置具有不同於該第一微電子裝置之功能。
  10. 如申請專利範圍第9項所述之基板，其中介於該 第一複數個接觸墊與該第二複數個接觸墊之間未共用的該第一複數個接觸墊中的任何接觸墊係特定為該第一微電子裝置的操作；並且其中介於該第一複數個接觸墊與該第二複數個接觸墊之間未共用的該第二複數個接觸墊的任何接觸墊係特定為該第二微電子裝置的操作。
  11. 如申請專利範圍第8項所述之基板，其中該第一複數個接觸墊具有比該第二複數個接觸墊更多的接觸墊；並且其中該第二複數個接觸(墊)係在該第一複數個接觸(墊)之內。
  12. 如申請專利範圍第8項所述之基板，更包含：一基板核心；以及一第一佈線網路，形成於該基板核心的第一表面之上，其中該第一接觸區域的該複數個接觸墊與該第二接觸區域的該複數個接觸墊形成在該第一佈線網路之中或之上。
  13. 如申請專利範圍第12項所述之基板，更包含：一第二佈線網路，形成於該基板核心的第二表面上；以及至少一導孔，從該基板核心的第一表面延伸至該基板核心的第二表面，其中該至少一導孔將在該第一佈線網路內的至少一導線電性連接至在該第二佈線網路內的至少一導線。
  14. 如申請專利範圍第13項所述之基板，更包含：至少一外部接觸墊，形成在該第二佈線網路之中或之上；以及 至少一外部接點，附接至該至少一外部接觸墊。
  15. 一種系統，包含：一基板；以及至少一微電子裝置，附接至該基板；其中該基板包含：一第一接觸區域，具有界定於其中的複數個接觸墊；以及一第二接觸區域，具有界定於其中的複數個接觸墊，其中該第一接觸區域與該第二接觸區域的至少一部分重疊並且介於該第一接觸區域的複數個接觸墊與該第二接觸區域的複數個接觸墊之間的至少一接觸墊為共用；以及其中該至少一微電子裝置附接至該第一接觸區域與該第二接觸區域其中之一。
  16. 如申請專利範圍第15項所述之系統，其中該第一接觸區域適於附接一第一微電子裝置並且該第二接觸區域適於附接一第二微電子裝置，該第二微電子裝置具有不同於該第一微電子裝置的功能。
  17. 如申請專利範圍第16項所述之系統，其中介於該第一接觸區域的複數個接觸墊與該第二接觸區域的複數個接觸墊之間未共用的該第一接觸區域的複數個接觸墊中的任何接觸墊係特定為該第一微電子裝置的操作；並且其中介於該第一接觸區域的複數個接觸墊與該第二接觸區域的複數個接觸墊之間未共用的該第二接觸區域的複數個接觸墊中的任何接觸墊係特定為該第二微電子裝置的操作。
  18. 如申請專利範圍第15項所述之系統，其中該第一接觸區域在該第一接觸區域的複數個接觸墊內比該第二接觸區域的複數個接觸墊具有更多的接觸墊；並且其中該第一接觸區域完全與該第二接觸區域重疊。
  19. 一種系統，包含：至少一微電子裝置封裝，包括附接於一基板之一微電子裝置；其中該基板包含：一第一接觸區域，具有界定於其中的複數個接觸墊；以及一第二接觸區域，具有界定於其中的複數個接觸墊，其中該第一接觸區域與該第二接觸區域的至少一部分重疊並且介於該第一接觸區域的複數個接觸墊與該第二接觸區域的複數個接觸墊之間的至少一接觸墊為共用；以及其中該至少一微電子裝置附接至該第一接觸區域與該第二接觸區域其中之一。
  20. 如申請專利範圍第19項所述之系統，其中該第一接觸區域適於附接一第一微電子裝置並且該第二接觸區域適於附接一第二微電子裝置，該第二微電子裝置具有不同於該第一微電子裝置之功能。
  21. 如申請專利範圍第20項所述之系統，其中介於該第一接觸區域的複數個接觸墊與該第二接觸區域的複數個接觸墊之間未共用的該第一接觸區域的複數個接觸墊中的任何接觸墊係特定為該第一微電子裝置的操作；並且其 中介於該第一接觸區域的複數個接觸墊與該第二接觸區域的複數個接觸墊之間未共用的該第二接觸區域的接觸墊中的任何接觸墊係特定為該第二微電子裝置的操作。
  22. 如申請專利範圍第19項所述之系統，其中該第一接觸區域在該第一接觸區域的複數個接觸墊內具有比該第二接觸區域的複數個接觸墊更多的接觸墊；並且其中該第一接觸區域完全與該第二接觸區域重疊。
TW101118791A 2011-06-06 2012-05-25 用於交替封裝功能的微電子基板 TWI544600B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US13/153,608 US8674235B2 (en) 2011-06-06 2011-06-06 Microelectronic substrate for alternate package functionality

Publications (2)

Publication Number Publication Date
TW201308561A true TW201308561A (zh) 2013-02-16
TWI544600B TWI544600B (zh) 2016-08-01

Family

ID=47260798

Family Applications (1)

Application Number Title Priority Date Filing Date
TW101118791A TWI544600B (zh) 2011-06-06 2012-05-25 用於交替封裝功能的微電子基板

Country Status (8)

Country Link
US (2) US8674235B2 (zh)
JP (2) JP5940653B2 (zh)
KR (1) KR101555773B1 (zh)
CN (2) CN106057769B (zh)
DE (1) DE112012002370T5 (zh)
GB (1) GB2505594B (zh)
TW (1) TWI544600B (zh)
WO (1) WO2012170328A2 (zh)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9420707B2 (en) 2009-12-17 2016-08-16 Intel Corporation Substrate for integrated circuit devices including multi-layer glass core and methods of making the same
US8207453B2 (en) 2009-12-17 2012-06-26 Intel Corporation Glass core substrate for integrated circuit devices and methods of making the same
US8674235B2 (en) * 2011-06-06 2014-03-18 Intel Corporation Microelectronic substrate for alternate package functionality
US9445496B2 (en) * 2012-03-07 2016-09-13 Intel Corporation Glass clad microelectronic substrate
EP3000125A4 (en) 2013-05-22 2017-02-08 Transient Electronics, Inc. Controlled transformation of non-transient electronics
US9204543B2 (en) 2013-12-03 2015-12-01 Infineon Technologies Ag Integrated IC package
US9859896B1 (en) * 2015-09-11 2018-01-02 Xilinx, Inc. Distributed multi-die routing in a multi-chip module
US10522949B1 (en) * 2018-08-08 2019-12-31 Qualcomm Incorporated Optimized pin pattern for high speed input/output
US10982451B2 (en) 2018-11-07 2021-04-20 Viconic Sporting Llc Progressive stage load distribution and absorption underlayment system
US11585102B2 (en) 2018-11-07 2023-02-21 Viconic Sporting Llc Load distribution and absorption underpayment system
US20190115293A1 (en) * 2018-12-12 2019-04-18 Intel Corporation Multiple ball grid array (bga) configurations for a single integrated circuit (ic) package
US20220189880A1 (en) * 2020-12-16 2022-06-16 Srinivas V. Pietambaram Microelectronic structures including glass cores

Family Cites Families (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6184905A (ja) 1984-10-03 1986-04-30 Nippon Telegr & Teleph Corp <Ntt> アンテナ装置
JPS62196376U (zh) * 1986-06-04 1987-12-14
US5631807A (en) 1995-01-20 1997-05-20 Minnesota Mining And Manufacturing Company Electronic circuit structure with aperture suspended component
JPH09298217A (ja) 1996-05-07 1997-11-18 Hitachi Ltd 半導体装置の製造方法、半導体装置および電子装置
JPH10135223A (ja) * 1996-11-01 1998-05-22 Hitachi Ltd はんだバンプの転写形成方法およびはんだバンプ転写用チップならびに半導体装置
JPH10150120A (ja) * 1996-11-19 1998-06-02 Denso Corp プリント配線基板，ｂｇａ型ｌｓｉパッケージ及び電子装置
JPH10294553A (ja) * 1997-04-18 1998-11-04 Tec Corp 回路基板
US6297565B1 (en) * 1998-03-31 2001-10-02 Altera Corporation Compatible IC packages and methods for ensuring migration path
JP2001033515A (ja) * 1999-07-22 2001-02-09 Nec Corp 半導体装置の裏面解析用基板
TW531082U (en) * 2000-05-11 2003-05-01 Asustek Comp Inc Double layout of slot hole
US20020020898A1 (en) 2000-08-16 2002-02-21 Vu Quat T. Microelectronic substrates with integrated devices
JP3558595B2 (ja) 2000-12-22 2004-08-25 松下電器産業株式会社 半導体チップ，半導体チップ群及びマルチチップモジュール
JP4023159B2 (ja) * 2001-07-31 2007-12-19 ソニー株式会社 半導体装置の製造方法及び積層半導体装置の製造方法
JP2003188508A (ja) 2001-12-18 2003-07-04 Toshiba Corp プリント配線板、面実装形回路部品および回路モジュール
TW565011U (en) * 2003-04-09 2003-12-01 Via Tech Inc Flip-chip package substrate
JP2005101082A (ja) * 2003-09-22 2005-04-14 Sharp Corp ランドパターン構造
DE602005023039D1 (de) * 2004-10-29 2010-09-30 Murata Manufacturing Co Mehrschichtiges substrat mit elektronischer komponente des chiptyps und herstellungsverfahren dafür
JP2006303003A (ja) * 2005-04-18 2006-11-02 Toshiba Corp プリント基板、および情報処理装置
US7926033B2 (en) 2005-05-27 2011-04-12 Cisco Technology, Inc. Method for supporting new network element software versions in an element management system without upgrading
KR100935139B1 (ko) * 2005-09-20 2010-01-06 가부시키가이샤 무라타 세이사쿠쇼 부품 내장 모듈의 제조 방법 및 부품 내장 모듈
KR100648040B1 (ko) 2005-11-25 2006-11-23 삼성전자주식회사 다수의 금속 랜드를 가지는 인터포저 기판, 및 이로부터제작되는 인터포저를 포함하는 적층 칩 패키지
TWI292947B (en) * 2006-06-20 2008-01-21 Unimicron Technology Corp The structure of embedded chip packaging and the fabricating method thereof
ATE462189T1 (de) * 2006-09-25 2010-04-15 Borealis Tech Oy Koaxiales kabel
TWI380427B (en) * 2007-01-16 2012-12-21 Advanced Semiconductor Eng Substrate and the semiconductor package comprising the same
WO2008136251A1 (ja) * 2007-05-02 2008-11-13 Murata Manufacturing Co., Ltd. 部品内蔵モジュール及びその製造方法
JP2009231489A (ja) * 2008-03-21 2009-10-08 Akebono Brake Ind Co Ltd 加速度センサの実装構造
JP5150518B2 (ja) * 2008-03-25 2013-02-20 パナソニック株式会社 半導体装置および多層配線基板ならびにそれらの製造方法
JP5005603B2 (ja) * 2008-04-03 2012-08-22 新光電気工業株式会社 半導体装置及びその製造方法
KR101044103B1 (ko) 2008-04-03 2011-06-28 삼성전기주식회사 다층 인쇄회로기판 및 그 제조방법
US8674235B2 (en) 2011-06-06 2014-03-18 Intel Corporation Microelectronic substrate for alternate package functionality

Also Published As

Publication number Publication date
WO2012170328A3 (en) 2013-04-25
KR101555773B1 (ko) 2015-09-25
GB2505594A (en) 2014-03-05
GB2505594B (en) 2015-11-25
TWI544600B (zh) 2016-08-01
WO2012170328A2 (en) 2012-12-13
US20120305303A1 (en) 2012-12-06
CN103597594B (zh) 2016-08-17
US20140133075A1 (en) 2014-05-15
CN106057769A (zh) 2016-10-26
JP2014517532A (ja) 2014-07-17
CN106057769B (zh) 2018-11-16
JP6174195B2 (ja) 2017-08-02
KR20140021032A (ko) 2014-02-19
CN103597594A (zh) 2014-02-19
JP2016154265A (ja) 2016-08-25
US8674235B2 (en) 2014-03-18
US9961769B2 (en) 2018-05-01
GB201321487D0 (en) 2014-01-22
JP5940653B2 (ja) 2016-06-29
DE112012002370T5 (de) 2014-03-06

Similar Documents

Publication Publication Date Title
TWI544600B (zh) 用於交替封裝功能的微電子基板
TWI672787B (zh) 具有中介層的半導體封裝及其製造方法
TWI567901B (zh) 利用多數無凸塊增強結構及穿越矽通孔的微電子封裝
CN107636813B (zh) 具有高密度管芯至管芯连接的半导体封装及其制造方法
US9583430B2 (en) Package-on-package device
US8450856B2 (en) Semiconductor device and method of forming the same
CN108074912B (zh) 包括互连器的半导体封装
CN111223829A (zh) 半导体封装
TW200934311A (en) Circuit board having bypass pad
KR20160031121A (ko) 반도체 패키지 및 그 제조방법
KR20120060665A (ko) 반도체 패키지
JP2014517545A (ja) マイクロエレクトロニクスダイ、当該ダイを含む積層ダイ及びコンピュータシステム、当該ダイ内に多チャネル通信路を製造する方法、並びに、積層ダイパッケージの部品間での電気通信を可能にする方法
US9847322B2 (en) Semiconductor packages including through mold ball connectors and methods of manufacturing the same
TW202123411A (zh) 用於積體電路封裝體之複合式橋接晶粒至晶粒互連件
TW201342550A (zh) 嵌入式矽穿孔
JP7544439B2 (ja) 集積回路構造体および集積回路構造体の製造方法
JP2023507701A (ja) 集積回路デバイスのためのメタライゼーション層におけるスキップレベルビア
TW202310278A (zh) 半導體封裝件
KR101595216B1 (ko) 로컬화된 고밀도 기판 라우팅

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees