JP5940653B2 - 選択的パッケージ機能のためのマイクロエレクトロニクス基板 - Google Patents

選択的パッケージ機能のためのマイクロエレクトロニクス基板 Download PDF

Info

Publication number
JP5940653B2
JP5940653B2 JP2014513781A JP2014513781A JP5940653B2 JP 5940653 B2 JP5940653 B2 JP 5940653B2 JP 2014513781 A JP2014513781 A JP 2014513781A JP 2014513781 A JP2014513781 A JP 2014513781A JP 5940653 B2 JP5940653 B2 JP 5940653B2
Authority
JP
Japan
Prior art keywords
contact
lands
zone
microelectronic device
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2014513781A
Other languages
English (en)
Other versions
JP2014517532A (ja
Inventor
アルタフ フセイン，ムハンマド
アルタフ フセイン，ムハンマド
シー． リー，クリフ
シー． リー，クリフ
ダブリュー． ブローニング，デイヴィッド
ダブリュー． ブローニング，デイヴィッド
エム． パインズ，イタイ
エム． パインズ，イタイ
ピー． ケリー，ブライアン
ピー． ケリー，ブライアン
Original Assignee
インテル コーポレイション
インテル コーポレイション
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by インテル コーポレイション, インテル コーポレイション filed Critical インテル コーポレイション
Publication of JP2014517532A publication Critical patent/JP2014517532A/ja
Application granted granted Critical
Publication of JP5940653B2 publication Critical patent/JP5940653B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16237—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09972—Partitioned, e.g. portions of a PCB dedicated to different functions; Boundary lines therefore; Portions of a PCB being processed separately or differently
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227—Other objects, e.g. metallic pieces
    • H05K2201/10378—Interposers

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Manufacturing & Machinery (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Combinations Of Printed Boards (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Semiconductor Memories (AREA)

Description

本開示は、概して、マイクロエレクトロニクスデバイスのパッケージングの分野に関し、特に、機能マイクロエレクトロニクスパッケージを形成するようにマイクロエレクトロニクスデバイスを相互接続するために使用されるマイクロエレクトロニクス基板の製造に関する。
一態様において、機能マイクロエレクトロニクスパッケージを形成するように複数のマイクロエレクトロニクスデバイスを相互接続するために使用されるマイクロエレクトロニクス基板の製造方法が提供される。
一態様において、基板は、複数のコンタクトランドが画成された第１のコンタクトゾーンと、複数のコンタクトランドが画成された第２のコンタクトゾーンとを有し、第１のコンタクトゾーンは、第２のコンタクトゾーンの少なくとも一部に重なっており、少なくとも１つのコンタクトランドが、第１のコンタクトゾーンの前記複数のコンタクトランドと第２のコンタクトゾーンの前記複数のコンタクトランドとの間で共通にされる。
本開示の主題は、本明細書のまとめ部分で具体的に指摘されて明確に請求される。以下の説明及び特許請求の範囲を添付図面とともに読むことで、本開示の上述及びその他の特徴が更に十分に明らかになる。理解されるように、添付図面は、本開示に係る幾つかの実施形態を示すのみであり、故に、本開示の範囲を限定するものと見なされるべきでない。この開示は、本開示に係る利点が一層容易に解明されるよう、以下の図を含む添付図面を使用して更なる特異性及び詳細性をもって説明される。
本開示の一実施形態に従った、第１のマイクロエレクトロニクスデバイスが取り付けられた基板を示す側断面図である。 本開示の一実施形態に従った、第２のマイクロエレクトロニクスデバイスが取り付けられた基板を示す側断面図である。 本開示に係る基板の一実施形態を示す図２中の部分Ａを示す側断面図である。 本開示に係る基板の一実施形態を示す図１又は図２の直線４−４に沿った上面図である。 本開示に係る基板の他の一実施形態を示す上面図である。 本開示に係る基板の更なる他の一実施形態を示す上面図である。 第２のマイクロエレクトロニクスデバイスの上に重ねて第１のマイクロエレクトロニクスデバイスを示す上面模式図であり、それら間に共通のマイクロエレクトロニクス素子を例示している。 本開示の一実施形態に従った、はんだタイプの外部インターコネクトを有するインターポーザとして示された基板を示す側断面図である。 本開示の一実施形態に従った、ピンタイプの外部インターコネクトを有するインターポーザとして示された基板を示す側断面図である。 本開示の実施形態に従ったポータブル電子機器の一実施形態を示す図である。 本開示の実施形態に従ったコンピュータシステムの一実施形態を示す図である。
以下の詳細な説明においては、特許請求に係る主題が実施され得る特定の実施形態を例として示す添付図面を参照する。それらの実施形態は、当業者が該主題を実施することを可能にするように十分詳細に説明される。理解されるように、様々な実施形態は、相異なるものであったとしても、必ずしも相互に排他的なものではない。例えば、１つの実施形態に関連してここに記載される特定の機能、構造又は特徴は、特許請求に係る主題の精神及び範囲を逸脱することなく、その他の実施形態内で用いられ得る。本明細書内での“一実施形態”のへ言及は、その実施形態に関連して説明される特定の機能、構造又は特徴が、本発明に包含される少なくとも１つの実装形態に含まれることを意味する。故に、“一実施形態”又は“一実施形態において”という言い回しの使用は、必ずしも同一の実施形態に言及しているわけではない。また、理解されるように、開示の各実施形態内の個々の要素の位置又は構成は、特許請求に係る主題の精神及び範囲を逸脱することなく変更され得る。故に、以下の詳細な説明は限定的な意味で解されるべきものではなく、主題の範囲は、添付によってのみ定められ、添付の請求項の権利範囲に均等な範囲全体とともに適切に解釈されるものである。図面において、複数の図を通して、同一あるいは同様の要素又は機能は似通った参照符号によって参照することとし、そこに示される要素は必ずしも相互に縮尺通りにされておらず、むしろ、個々の要素は、本開示の文脈にてそれらの要素を一層容易に理解できるよう、拡大あるいは縮小されていることがある。
本開示に係る様々な実施形態において、マイクロエレクトロニクス基板は、異なる複数のマイクロエレクトロニクスデバイスがマイクロエレクトロニクス基板に選択的に取り付けられて機能マイクロエレクトロニクスパッケージを形成し得るように、重なり合う複数の接続ゾーンを有するように製造される。
マイクロエレクトロニクスパッケージの製造において、１つ以上のマイクロエレクトロニクスデバイスは典型的に、パッケージング目的でマイクロエレクトロニクス基板上にマウントされる。当業者に理解されるように、マイクロエレクトロニクス基板は、所望の目的に適した如何なる基板であってもよく、以下に限られないが、インターポーザ、マザーボード、試験プラットフォーム、及びこれらに類するものを含む。マイクロエレクトロニクスデバイスは、以下に限られないが、マイクロプロセッサ、チップセット、グラフィックス処理デバイス、無線デバイス、メモリデバイス、特定用途向け集積回路（ＡＳＩＣ）、及びこれらに類するものを含む。
マイクロエレクトロニクス基板は、一方の表面に形成された少なくとも１つの配線網を有するコアを有し得る。配線網は、複数層の誘電材料、導電配線、及び誘電材料層を貫通するビアを含むことができ、それらに、マイクロエレクトロニクスダイ、マイクロエレクトロニクスデバイス及び／又はマイクロエレクトロニクスコンポーネントが電気的に接続され得る。配線網は、その上にマウントされたマイクロエレクトロニクスダイ、マイクロエレクトロニクスデバイス及び／又はマイクロエレクトロニクスコンポーネントの間の相互接続を可能にするとともに、外部コンポーネントとの電気通信のために、例えばはんだボール又はピンなどの外部インターコネクトに接続し得る。外部インターコネクトは、マイクロエレクトロニクス基板の第１表面上、又はマイクロエレクトロニクス基板の反対側の第２表面上に形成され得る。
図１−３は、本開示の一実施形態に従ったマイクロエレクトロニクス基板１００の側断面図を例示している。図１−３に示すように、マイクロエレクトロニクス基板１００は、基板コア１０２の第１表面１０６に第１の配線網１０４が形成されたコア１０２を有し得る。基板コア１０２は如何なる適切な材料であってもよく、該材料は、以下に限られないが、ビスマレイミドトリアジン（ＢＴ）樹脂、難燃性グレード４材料、ポリイミド材料、ガラス繊維強化エポキシマトリックス材料、及びこれらに類するもの、並びにこれらの積層体若しくは複数層を含む。
当業者に理解されるように、例えばマイクロプロセッサ、チップセット、メモリデバイス、ＡＳＩＣなどの、第１のマイクロエレクトロニクスデバイス１１０（図１参照）又は第２のマイクロエレクトロニクスデバイス１２０（図２参照）が、第１のマイクロエレクトロニクスデバイス１１０上のボンドパッド（図示せず）から、あるいは第２のマイクロエレクトロニクスデバイス１２０上のボンドパッド（図示せず）から第１の配線網１０４の内部若しくは表面上のそれぞれのコンタクトランド１０８まで延在する複数のインターコネクト１２２（図１参照）又は１２４（図２参照）を介して、第１の回線網１０４に取り付けられて、それら間の電気的コンタクトが為される。機械的支持や汚染保護を提供してパッケージの信頼性を向上させるために、第１のマイクロエレクトロニクスデバイス１１０（図１参照）又は第２のマイクロエレクトロニクスデバイス１２０（図２参照）とマイクロエレクトロニクス基板１００との間にアンダーフィル材料（図示せず）が広げられてもよい。
図３（図２中の部分Ａ）は第１の配線網１０４の一実施形態を例示しており、第１の配線網１０４は、基板コアの第１表面１０６上に形成された少なくとも１つの誘電体層（要素１１２１−１１２４として示す）を、様々な誘電体層１１２１−１１２４表面及び内部に形成された複数の導電配線１１４とともに有している。４つの誘電体層１１２１−１１２４が図示されているが、如何なる好適数の層が形成されてもよい。誘電体層１１２１−１１２４は、以下に限られないが二酸化シリコン（ＳｉＯ２）、酸窒化シリコン（ＳｉＯｘＮｙ）、窒化シリコン（Ｓｉ３Ｎ４）、シリカ充填エポキシ材料及びこれらに類するものを含む如何なる適切な誘電材料であってもよく、以下に限られないが化学気相成長（“ＣＶＤ”）、物理気相成長（“ＰＶＤ”）、原子層成長（“ＡＬＤ”）及びこれらに類するものを含む技術的に知られた如何なる技術によって形成されてもよい。導電配線１１４は、以下に限られないが例えば銅、金、銀、アルミニウム及びこれらの合金などを含む如何なる適切な導電材料であってもよく、個々の誘電体層１１２１−１１２４を貫通するビアを形成し（例えば、レーザアブレーション、イオンアブレーション及びリソグラフィエッチングなど）、導電材料層を堆積し、そして技術的に知られた何らかの技術（フォトレジスト材料が導電材料層上でパターニングされ、該フォトレジスト材料をエッチャントに対するシールドとして用いて導電材料層の一部がエッチング除去されるリソグラフィを含む）によって導電材料層をパターニングすることを含む技術的に知られた如何なる技術によって形成されてもよい。
図３に更に示すように、最も外側の誘電体層（１１２４として図示）の表面又は内部に、例えば堆積・リソグラフィパターニング技術などによって、複数のコンタクトランド１０８が形成され得る。コンタクトランド１０８は、各々が少なくとも１つの導電配線１１４に接触するように、最も外側の誘電体層（１１２４として図示）を貫いて延在するように形成され得る。最も外側の誘電体層（１１２４として図示）の上にソルダーレジスト層１１６がパターン形成され得る。ソルダーレジスト層１１６は、各コンタクトランド１０８の一部を露出させる複数の開口１１８を有する。ソルダーレジスト層１１６は、例えば高分子材料など、如何なる適切な材料であってもよく、当業者に理解されるように、図１の第１のマイクロエレクトロニクスデバイスの複数のインターコネクト１２２又は図２の第２のマイクロエレクトロニクスデバイスの複数のインターコネクト１２４の各々が所望のエリアに留まることを確実にするために使用され得る。
図４は、本開示の一実施形態に係るマイクロエレクトロニクス基板１００の上面図を示しており、異なる機能の複数のマイクロエレクトロニクスデバイスを収容して機能マイクロエレクトロニクスパッケージを形成するように適応されたコンタクトランドの構成を例示している。図４に示すように、マイクロエレクトロニクス基板１００は、要素１０８１及び１０８ｃとして示す複数のコンタクトランドを含み得る。コンタクトランド１０８ｃ（明瞭化のためにハッチングされている）は、第１のマイクロエレクトロニクスデバイス１１０（図１参照）及び第２のマイクロエレクトロニクスデバイス１２０（図２参照）に対する共通接続である。コンタクトランド１０８１（すなわち、ハッチングなし）は、第１のマイクロエレクトロニクスデバイス１１０（図１参照）のためのものである。第１の接続ゾーン（区画）すなわちゾーン１は、コンタクトランド１０８１及び１０８ｃを含み、第１のマイクロエレクトロニクスデバイス１１０（図１参照）を取り付けるために使用され得る。第２の接続ゾーンすなわちゾーン２は、コンタクトランド１０８ｃを含み、第２のマイクロエレクトロニクスデバイス１２０（図２参照）を取り付けるために使用され得る。
一実施形態において、第２のマイクロエレクトロニクスデバイス１２０（図２参照）は、例えば１チャンネルメモリなど、第１のマイクロエレクトロニクスデバイス１１０（図１参照）より低い入力／出力カウント（例えば、図２の第２のマイクロエレクトロニクスデバイスインターコネクト１２４）の小さい本体サイズ（すなわち、フォームファクタ）を有する“ベースパッケージ”として見ることができる。第１のマイクロエレクトロニクスデバイス１１０は、例えば２チャンネルメモリなど、第２のマイクロエレクトロニクスデバイス１２０より高い入力／出力カウント（例えば、図１の第１のマイクロエレクトロニクスデバイスインターコネクト１２２）の大きい本体サイズを有する“上位（スーパーセット）パッケージ”として見ることができ、あるいは“上位パッケージ”に付加されるその他の機能を有し得る。共通コンタクトランド１０８ｃの位置及びカウントは、“ベースパッケージ”（例えば、図２の第２のマイクロエレクトロニクスデバイス１２０）と“上位パッケージ”（例えば、図１の第１のマイクロエレクトロニクスデバイス１１０）との間で変わりがない。“上位パッケージ”（例えば、図１の第１のマイクロエレクトロニクスデバイス１１０）に特有のコンタクトランド（例えば、コンタクトランド１０８１）は、図４に示すように、“ベースパッケージ”（例えば、図２の第２のマイクロエレクトロニクスデバイス１２０）のフォームファクタ外縁の外側に配置され、例えば、第２のコンタクトゾーン（ゾーン２）の外側であるが第１のコンタクトゾーン（ゾーン１）の内側に配置され得る。
故に、マイクロエレクトロニクス基板１００は、当該マイクロエレクトロニクス基板１００への如何なる変更もなく“ベースパッケージ”（例えば、図２の第２のマイクロエレクトロニクスデバイス１２０）又は“上位パッケージ”（例えば、図１の第１のマイクロエレクトロニクスデバイス１１０）の何れかを用いることが可能なように、“上位パッケージ”のフォームファクタに基づいて設計され得る。従って、マイクロエレクトロニクス基板１００のこのような設計は、当業者に理解されるように、マイクロエレクトロニクス基板１００の共通コンタクトランド１０８ｃに関して、“ベースパッケージ”（例えば、図２の第２のマイクロエレクトロニクスデバイス１２０）を“上位パッケージ”（例えば、図１の第１のマイクロエレクトロニクスデバイス１１０）にマッピングすること、及びその逆を行うことを確実にし、故に、各マイクロエレクトロニクスデバイス（例えば、第１のマイクロエレクトロニクスデバイス１１０及び第２のマイクロエレクトロニクスデバイス１２０）は、同一のマイクロエレクトロニクス基板（例えば、マイクロエレクトロニクス基板１００）上でデバイスレベル及び基板レベルで独立に、それらそれぞれの要求を満たすように機能する。
よって、本開示に係る実施形態は、１つの共通のマイクロエレクトロニクス基板１００が、スケーラブルな設計として、異なるフォームファクタ（例えば、本体サイズ）、異なる特徴及び／又は異なる機能を有し得る２つ以上の異なるマイクロエレクトロニクスデバイスに使用されることを可能にする。
本開示に係る実施形態は、単一のマイクロエレクトロニクス基板１００が複数のマイクロエレクトロニクスデバイス（例えば、第１のマイクロエレクトロニクスデバイス１１０及び第２のマイクロエレクトロニクスデバイス１２０など）のために機能することを可能にし得るので、マイクロエレクトロニクス基板の設計コスト及び設計時間の削減が実現され得る。
図４の実施形態は、第２の接続ゾーン（ゾーン２）、ひいては、第２のマイクロエレクトロニクスデバイス１２０（図２参照）の動作用のコンタクトランドの全てが完全に第１の接続ゾーン（ゾーン１）内（すなわち、第１のマイクロエレクトロニクスデバイス１１０（図１参照）の動作用のコンタクトランド内）にあるものを示しているが、本開示に係る概念はそのように限定されるものではない。図５に示すように、マイクロエレクトロニクス基板１００は、部分的にのみ重なり合う第１の接続ゾーン（ゾーン１）と第２の接続ゾーン（ゾーン２）とを有していてもよい。第１の接続ゾーン（ゾーン１）と第２の接続ゾーン（ゾーン２）との重なり部分が、共通コンタクトランド１０８ｃ（明瞭化のためにハッチングされている）を有することになる。第１のマイクロエレクトロニクスデバイス１１０（図１参照）に特有のコンタクトランド（要素１０８１）は、共通コンタクトランド１０８ｃの外側且つ第２のマイクロエレクトロニクスデバイス１２０（図２参照）に特有のコンタクトランド要素１０８２の外側である。同様に、第２のマイクロエレクトロニクスデバイス１２０（図２参照）に特有のコンタクトランド（要素１０８２）は、共通コンタクトランド１０８ｃの外側且つ第１のマイクロエレクトロニクスデバイス１１０（図１参照）に特有のコンタクトランド要素１０８１の外側である。
また、理解されるように、少なくとも部分的に第１のマイクロエレクトロニクスデバイス１１０（図１参照）又は第２のマイクロエレクトロニクスデバイス１２０（図２参照）の何れかの機能に応じて、全ての共通コンタクトランド１０８ｃが第１のマイクロエレクトロニクスデバイス１１０又は第２のマイクロエレクトロニクスデバイス１２０によって使用される必要はない。
さらに理解されるように、図１、２、４及び５の実施形態は、２つのマイクロエレクトロニクスデバイス（すなわち、図１の第１のマイクロエレクトロニクスデバイス１１０及び図２の第２のマイクロエレクトロニクスデバイス１２０）を択一的に収容するように構成されたマイクロエレクトロニクス基板１００を示しているが、マイクロエレクトロニクス基板１００は、如何なる好適数の代替的なマイクロエレクトロニクスデバイスを収容するように構成されてもよく、少なくとも１つのコンタクトランド（例えば、図５及び６のコンタクトランド１０８ｃなど）がそれらマイクロエレクトロニクスデバイスの間で共通に使用される。
また、理解されるように、図１、２、４及び５に示された実施形態は、２つのマイクロエレクトロニクスデバイス（すなわち、図１の第１のマイクロエレクトロニクスデバイス１１０及び図２の第２のマイクロエレクトロニクスデバイス１２０）を択一的に収容するように構成されたマイクロエレクトロニクス基板１００を示しているが、本開示に係る概念はそのように限定されるものではない。理解されるように、マイクロエレクトロニクス基板１００は、少なくとも１つの共通コンタクトランドを有する如何なる好適数の代替的なマイクロエレクトロニクスデバイスを有する如何なる好適数のコンタクトセットを収容するように構成されてもよい。図６は、第１のコンタクトセット（コンタクトセット１）及び第２のコンタクトセット（コンタクトセット２）として示される複数組のコンタクトを有するマイクロエレクトロニクス基板１００の一実施形態を例示している。第１のコンタクトセット（コンタクトセット１）は、要素１０８１及び１０８ｃとして示される複数のコンタクトランドを含み得る。コンタクトランド１０８ｃ（明瞭化のためにハッチングされている）は、上述のように、“上位パッケージ”及び“ベースパッケージ”に対する共通接続とし得る。コンタクトランド１０８１（ハッチングなし）は、“上位パッケージ”のためのものとし得る。第１のコンタクトセット（コンタクトセット１）の第１の接続ゾーン（ゾーン１）は、コンタクトランド１０８１及び１０８ｃを含み、“上位パッケージ”を取り付けるために使用され得る。第１のコンタクトセット（コンタクトセット１）の第２の接続ゾーン（ゾーン２）は、コンタクトランド１０８ｃを含み、“ベースパッケージ”を取り付けるために使用され得る。同様に、第２のコンタクトセット（コンタクトセット２）は、要素１０８１’及び１０８ｃ’として示される複数のコンタクトランドを含み得る。コンタクトランド１０８ｃ’（明瞭化のためにハッチングされている）は、上述のように、“上位パッケージ”及び“ベースパッケージ”に対する共通接続とし得る。コンタクトランド１０８１’（ハッチングなし）は、“上位パッケージ”のためのものとし得る。第２のコンタクトセット（コンタクトセット２）の第１の接続ゾーン（ゾーン１’）は、コンタクトランド１０８１’及び１０８ｃ’を含み、“上位パッケージ”を取り付けるために使用され得る。第２のコンタクトセット（コンタクトセット２）の第２の接続ゾーン（ゾーン２’）は、コンタクトランド１０８ｃ’を含み、“ベースパッケージ”を取り付けるために使用され得る。
図７を参照するに、本開示に係るマイクロエレクトロニクス基板１００の配線層及び利用を支援するよう、第１のマイクロエレクトロニクスデバイス１１０及び第２のマイクロエレクトロニクスデバイス１２０は実質的に同じ位置にコンポーネント群を有し得る。図７は、第２のマイクロエレクトロニクスデバイス１２０の上に重ねて第１のマイクロエレクトロニクスデバイス１１０を示している。図示のように、第１のマイクロエレクトロニクスデバイス１１０の、例えば中央演算処理ユニット又はグラフィックス処理ユニット用の２チャンネルメモリなどであるマイクロエレクトロニクスダイ１３０が、第２のマイクロエレクトロニクスデバイス１２０の、例えば中央演算処理ユニット又はグラフィックス処理ユニット用の１チャンネルメモリなどであるマイクロエレクトロニクスダイ１３０’と同様の箇所に位置付けられている。第１のマイクロエレクトロニクスデバイス１１０及び第２のマイクロエレクトロニクスデバイス１２０の何れの機能にも必要な共通コンポーネントは同様の箇所に位置付けられることができ、且つ第１のマイクロエレクトロニクスデバイス１１０と第２のマイクロエレクトロニクスデバイス１２０とのうちの小さい方のフットプリント内（この例示においては、破線で示された第２のマイクロエレクトロニクスデバイス１２０のフットプリント内）にされることができる。共通コンポーネント（明瞭化のため点線で示されている）は、以下に限られないが、入力電圧回路１３２、周辺機器制御回路１３４（例えば、ＰＣＩＥ（peripheral component interconnect express）など）、チップ間信号バス回路１３６、ディスプレイ回路１３８、メモリ１４２（例えば、デュアルデータレートメモリなど）、及び補助動作回路１４４を含み得る。例えば追加のメモリ１４６（例えば、追加のデュアルデータレートメモリなど）（３つのセクションとして図示されている）などの第１のマイクロエレクトロニクスデバイス１１０に特有のコンポーネントは、第２のマイクロエレクトロニクスデバイス１２０のフットプリントの外側且つ第１のマイクロエレクトロニクスデバイス１１０のフットプリントの内部にされることができる。
図８は、本発明の一実施形態に従ったマイクロエレクトロニクスデバイスパッケージ１６０を例示している。マイクロエレクトロニクスデバイスパッケージ１６０は、基板コア１０２を含んだマイクロエレクトロニクス基板１５０に取り付けられた第１のマイクロエレクトロニクスデバイス１１０を含み得る。マイクロエレクトロニクス基板１５０は、基板コア１０２の第１表面１０６に形成された第１の配線網１０４と、基板コア第１表面１０６から基板コア１０２の反対側の第２表面１５６まで延在する少なくとも１つの導電ビア１５２（例えば、めっきされたスルーホールビアなど）と、第１の配線網１０４に関して上述したようにして基板コア第２表面１５６に形成された第２の配線網１５４とを含んでいる。導電ビアは、第１の配線網内の少なくとも１つの導電配線１１４を、第２の配線網１５４内の少なくとも１つの導電配線１５８に電気的に接続し得る。
第１のマイクロエレクトロニクスデバイス１１０は、当業者に理解されるように、当該マイクロエレクトロニクスデバイス１１０上のボンドパッド（図示せず）から、それらそれぞれの、第１の配線網１０４の内部又は表面上のコンタクトランド１０８まで延在してそれらの間の電気コンタクトをなす複数のインターコネクト１２２（はんだボールとして図示）によって取り付けられ得る。第２の配線網１５４は、その内部又は表面上に形成された複数の外部コンタクトランド１６２を含み得る。これら複数の外部コンタクトランド１６２上に、複数の外部はんだインターコネクト１６４（例えばボールグリッドアレイであり、はんだボールとして図示）が形成され得る。外部はんだインターコネクト１６４は、当業者に理解されるように、マイクロエレクトロニクスデバイスパッケージ１６０をＣ４（Control Collapse Chip Connection）によって外部部品（図示せず）に接続するために使用され得る。故に、マイクロエレクトロニクス基板１５０は、マイクロエレクトロニクスデバイス１１０と外部部品（図示せず）との間で信号をルーティングするインターポーザとして機能し得る。
図９は、本発明の一実施形態に従ったマイクロエレクトロニクスデバイスパッケージ１７０を例示している。マイクロエレクトロニクスデバイスパッケージ１７０は、図８に示した実施形態と同じあるいは同様のコンポーネントを幾つか有し得る。ピングリッドアレイ型のデバイスを形成するように、（図８の外部はんだインターコネクト１６４に代えて）複数のピン型インターコネクト１６６が複数の外部コンタクトランド１６２に取り付けられ得る。故に、当業者に理解されるように、マイクロエレクトロニクスデバイスパッケージ１７０は、外部部品（図示せず）に搭載されたソケット（図示せず）に取り付けられ得る。
幾つかのマイクロエレクトロニクス用途を参照して本開示に係るマイクロエレクトロニクス基板を説明したが、理解されるように、これらの概念は多様な用途に適用され得るものである。そのような用途は、以下に限られないが、試験装置、移動式装置（モバイル機器）、中央演算処理ユニット及び／又はグラフィックス処理ユニットを備えるデスクトップ及びサーバシステム、高解像度マルチメディアインタフェースマザーボード、並びにこれらに類するものを含む。また、マイクロエレクトロニクスパッケージングの分野での具体例を用いて本開示に係るマイクロエレクトロニクス基板を説明したが、当業者に理解されるように、ここで開示される概念は、多様なエレクトロニクス用途及びマイクロエレクトロニクス用途に適用され得る。
図１０は、ポータブル（可搬式）システム／装置２００（例えば、ポータブルコンピュータ、携帯電話、デジタルカメラ、デジタル音楽プレーヤ、ウェブタブレット／パッド装置、携帯情報端末、ポケットベル、インスタントメッセージ装置、又はその他の装置）の一実施形態を例示している。ポータブルシステム／装置２００は、例えば無線ローカルエリアネットワーク（ＷＬＡＮ）システム、無線パーソナルエリアネットワーク（ＷＰＡＮ）システム及び／又は携帯電話ネットワークなどを介して、無線で情報の送信及び／又は受信を行うように適応され得る。ポータブルシステム／装置２００は、筐体２２０内に基板２１０を有し得る。基板２１０は、自身に電気的に結合された様々なマイクロエレクトロニクスデバイス２３０を有し得る。それらマイクロエレクトロニクスデバイス２３０は、以下に限られないが、マイクロエレクトロニクスデバイスパッケージ、マイクロプロセッサ（例えば、中央演算処理ユニット（ＣＰＵ）、チップセット、グラフィックス処理ユニット、ＡＳＩＣ、又はその他のコマンド／データ処理デバイス）、メモリデバイス、並びにこれらに類するものを含む。基板２１０は、例えばキーパッドなどの入力装置２４０と、例えばＬＣＤディスプレイなどの表示装置２５０とを含む様々な周辺装置に取り付けられ得る。理解されるように、表示装置２５０がタッチ感知式である場合、表示装置２５０は入力装置としても機能し得る。本開示の実施形態は、ポータブルシステム／装置２００のコンポーネントのうちの何れか（以下に限られないが、基板２１０及び／又はマイクロエレクトロニクスコンポーネント２２０を含む）に組み込まれ得る。
図１１は、例えばデスクトップコンピュータ及びサーバなどのコンピュータシステム３００の一実施形態を例示している。コンピュータシステム３００は、筐体３２０内に基板又はマザーボード３１０を有し得る。マザーボード３１０は、自身に電気的に結合された様々なマイクロエレクトロニクスデバイス３３０を有し得る。それらマイクロエレクトロニクスデバイス３３０は、以下に限られないが、マイクロプロセッサ（例えば、中央演算処理ユニット（ＣＰＵ）、チップセット、グラフィックプロセッサ、ＡＳＩＣ、又はその他のコマンド／データ処理デバイス）、メモリデバイス（例えば、ＤＲＡＭ、フラッシュメモリ、ＢＩＯＳチップ、及びソリッドステートドライブなど）、並びにその他の適切な電気部品を含む。基板又はマザーボード３１０は、例えばキーボード３４０及び／又はマウス３５０などの入力装置と、例えばモニタ３６０などの表示装置とを含む様々な周辺装置に取り付けられ得る。本開示の実施形態は、コンピュータシステム３００のコンポーネントのうちの何れか（以下に限られないが、マザーボード３１０及び／又はマイクロエレクトロニクスデバイス３３０を含む）に組み込まれ得る。
本発明の実施形態を詳細に説明した。理解されるように、本発明の精神又は範囲を逸脱することなく数多くの明らかな変形が可能であり、故に、添付の請求項によって定められる発明は、以上にて説明された特定の詳細事項に限定されるものではない。

Claims (10)

  1. 基板コアと、
    前記基板コアの第１表面に形成された第１の配線網と、
    前記基板コアの第２表面に形成された第２の配線網と、
    前記基板コアの前記第１表面から前記基板コアの前記第２表面まで延在する少なくとも１つの導電ビアであり、前記第１の配線網内の少なくとも１つの導電配線を、前記第２の配線網内の少なくとも１つの導電配線に電気的に接続する少なくとも１つの導電ビアと、
    前記第２の配線網内又は上に形成された少なくとも１つの外部コンタクトランドと、
    前記少なくとも１つの外部コンタクトランドに取り付けられた少なくとも１つの外部インターコネクトと、
    複数のコンタクトランドが画成された第１のコンタクトゾーンであり、該複数のコンタクトランドは前記第１の配線網内又は上に形成されている、第１のコンタクトゾーンと、
    複数のコンタクトランドが画成された第２のコンタクトゾーンであり、該複数のコンタクトランドは前記第１の配線網内又は上に形成されている、第２のコンタクトゾーンと
    を有し、
    前記第１のコンタクトゾーンは、前記第２のコンタクトゾーンの少なくとも一部に重なっており、少なくとも１つのコンタクトランドが、前記第１のコンタクトゾーンの前記複数のコンタクトランドと前記第２のコンタクトゾーンの前記複数のコンタクトランドとの間で共通であり、
    前記第１のコンタクトゾーンは、第１のマイクロエレクトロニクスデバイスを取り付けるように適応されており、前記第２のコンタクトゾーンは、前記第１のマイクロエレクトロニクスデバイスとは異なる機能を有する第２のマイクロエレクトロニクスデバイスを取り付けるように適応されている、
    基板。
  2. 前記第１のコンタクトゾーンの前記複数のコンタクトランドのうち、前記第１のコンタクトゾーンの前記複数のコンタクトランドと前記第２のコンタクトゾーンの前記複数のコンタクトランドとの間で共通ではない何れのコンタクトランドも、前記第１のマイクロエレクトロニクスデバイスの動作に専用であり、前記第２のコンタクトゾーンの前記複数のコンタクトランドのうち、前記第１のコンタクトゾーンの前記複数のコンタクトランドと前記第２のコンタクトゾーンの前記複数のコンタクトランドとの間で共通ではない何れのコンタクトランドも、前記第２のマイクロエレクトロニクスデバイスの動作に専用である、請求項１に記載の基板。
  3. 前記第１のコンタクトゾーンは、前記第１のコンタクトゾーンの前記複数のコンタクトランド内に、前記第２のコンタクトゾーンの前記複数のコンタクトランドより多数のコンタクトランドを有し、且つ前記第１のコンタクトゾーンは、前記第２のコンタクトゾーンの全体に重なっている、請求項１に記載の基板。
  4. 基板コアと、
    前記基板コアの第１表面に形成された第１の配線網と、
    前記基板コアの第２表面に形成された第２の配線網と、
    前記基板コアの前記第１表面から前記基板コアの前記第２表面まで延在する少なくとも１つの導電ビアであり、前記第１の配線網内の少なくとも１つの導電配線を、前記第２の配線網内の少なくとも１つの導電配線に電気的に接続する少なくとも１つの導電ビアと、
    前記第２の配線網内又は上に形成された少なくとも１つの外部コンタクトランドと、
    前記少なくとも１つの外部コンタクトランドに取り付けられた少なくとも１つの外部インターコネクトと、
    前記第１の配線網内又は上に形成された第１の複数のコンタクトランドと、
    前記第１の配線網内又は上に形成された第２の複数のコンタクトランドと
    を有し、
    前記第１の複数のコンタクトランドのうちの少なくとも１つのコンタクトランドが、前記第２の複数のコンタクトランド内に含まれ、
    前記第１の複数のコンタクトランドは、第１のマイクロエレクトロニクスデバイスを取り付けるように適応されており、前記第２の複数のコンタクトランドは、前記第１のマイクロエレクトロニクスデバイスとは異なる機能を有する第２のマイクロエレクトロニクスデバイスを取り付けるように適応されている、
    基板。
  5. 前記第１の複数のコンタクトランドのうち、前記第１の複数のコンタクトランドと前記第２の複数のコンタクトランドとの間で共通ではない何れのコンタクトランドも、前記第１のマイクロエレクトロニクスデバイスの動作に専用であり、前記第２の複数のコンタクトランドのうち、前記第１の複数のコンタクトランドと前記第２の複数のコンタクトランドとの間で共通ではない何れのコンタクトランドも、前記第２のマイクロエレクトロニクスデバイスの動作に専用である、請求項４に記載の基板。
  6. 前記第１の複数のコンタクトランドは、前記第２の複数のコンタクトランドより多数のコンタクトランドを有し、且つ前記第２の複数のコンタクトランドは、前記第１の複数のコンタクトランドに含まれている、請求項４に記載の基板。
  7. 基板と、
    前記基板に取り付けられた少なくとも１つのマイクロエレクトロニクスデバイスと
    を有し、
    前記基板は：
    基板コアと、
    前記基板コアの第１表面に形成された第１の配線網と、
    前記基板コアの第２表面に形成された第２の配線網と、
    前記基板コアの前記第１表面から前記基板コアの前記第２表面まで延在する少なくとも１つの導電ビアであり、前記第１の配線網内の少なくとも１つの導電配線を、前記第２の配線網内の少なくとも１つの導電配線に電気的に接続する少なくとも１つの導電ビアと、
    前記第２の配線網内又は上に形成された少なくとも１つの外部コンタクトランドと、
    前記少なくとも１つの外部コンタクトランドに取り付けられた少なくとも１つの外部インターコネクトと、
    複数のコンタクトランドが画成された第１のコンタクトゾーンであり、前記第１の配線網内又は上に形成された第１のコンタクトゾーンと、
    複数のコンタクトランドが画成された第２のコンタクトゾーンであり、当該第２のコンタクトゾーンは前記第１の配線網内又は上に形成され、前記第１のコンタクトゾーンが、当該第２のコンタクトゾーンの少なくとも一部に重なっており、少なくとも１つのコンタクトランドが、前記第１のコンタクトゾーンの前記複数のコンタクトランドと当該第２のコンタクトゾーンの前記複数のコンタクトランドとの間で共通である、第２のコンタクトゾーンと
    を有し、
    前記少なくとも１つのマイクロエレクトロニクスデバイスは、前記第１のコンタクトゾーン及び前記第２のコンタクトゾーンのうちの一方に取り付けられ、
    前記第１のコンタクトゾーンは、第１のマイクロエレクトロニクスデバイスを取り付けるように適応されており、前記第２のコンタクトゾーンは、前記第１のマイクロエレクトロニクスデバイスとは異なる機能を有する第２のマイクロエレクトロニクスデバイスを取り付けるように適応されている、
    システム。
  8. 前記第１のコンタクトゾーンの前記複数のコンタクトランドのうち、前記第１のコンタクトゾーンの前記複数のコンタクトランドと前記第２のコンタクトゾーンの前記複数のコンタクトランドとの間で共通ではない何れのコンタクトランドも、前記第１のマイクロエレクトロニクスデバイスの動作に専用であり、前記第２のコンタクトゾーンの前記複数のコンタクトランドのうち、前記第１のコンタクトゾーンの前記複数のコンタクトランドと前記第２のコンタクトゾーンの前記複数のコンタクトランドとの間で共通ではない何れのコンタクトランドも、前記第２のマイクロエレクトロニクスデバイスの動作に専用である、請求項７に記載のシステム。
  9. 基板に取り付けられたマイクロエレクトロニクスデバイスを含んだ少なくとも１つのマイクロエレクトロニクスデバイスパッケージ
    を有し、
    前記基板は：
    基板コアと、
    前記基板コアの第１表面に形成された第１の配線網と、
    前記基板コアの第２表面に形成された第２の配線網と、
    前記基板コアの前記第１表面から前記基板コアの前記第２表面まで延在する少なくとも１つの導電ビアであり、前記第１の配線網内の少なくとも１つの導電配線を、前記第２の配線網内の少なくとも１つの導電配線に電気的に接続する少なくとも１つの導電ビアと、
    前記第２の配線網内又は上に形成された少なくとも１つの外部コンタクトランドと、
    前記少なくとも１つの外部コンタクトランドに取り付けられた少なくとも１つの外部インターコネクトと、
    複数のコンタクトランドが画成された第１のコンタクトゾーンであり、前記第１の配線網内又は上に形成された第１のコンタクトゾーンと、
    複数のコンタクトランドが画成された第２のコンタクトゾーンであり、当該第２のコンタクトゾーンは前記第１の配線網内又は上に形成され、前記第１のコンタクトゾーンが、当該第２のコンタクトゾーンの少なくとも一部に重なっており、少なくとも１つのコンタクトランドが、前記第１のコンタクトゾーンの前記複数のコンタクトランドと当該第２のコンタクトゾーンの前記複数のコンタクトランドとの間で共通である、第２のコンタクトゾーンと
    を有し、
    前記マイクロエレクトロニクスデバイスは、前記第１のコンタクトゾーン及び前記第２のコンタクトゾーンのうちの一方に取り付けられ、
    前記第１のコンタクトゾーンは、第１のマイクロエレクトロニクスデバイスを取り付けるように適応されており、前記第２のコンタクトゾーンは、前記第１のマイクロエレクトロニクスデバイスとは異なる機能を有する第２のマイクロエレクトロニクスデバイスを取り付けるように適応されている、
    システム。
  10. 前記第１のコンタクトゾーンの前記複数のコンタクトランドのうち、前記第１のコンタクトゾーンの前記複数のコンタクトランドと前記第２のコンタクトゾーンの前記複数のコンタクトランドとの間で共通ではない何れのコンタクトランドも、前記第１のマイクロエレクトロニクスデバイスの動作に専用であり、前記第２のコンタクトゾーンの前記複数のコンタクトランドのうち、前記第１のコンタクトゾーンの前記複数のコンタクトランドと前記第２のコンタクトゾーンの前記複数のコンタクトランドとの間で共通ではない何れのコンタクトランドも、前記第２のマイクロエレクトロニクスデバイスの動作に専用である、請求項９に記載のシステム。
JP2014513781A 2011-06-06 2012-06-04 選択的パッケージ機能のためのマイクロエレクトロニクス基板 Active JP5940653B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US13/153,608 US8674235B2 (en) 2011-06-06 2011-06-06 Microelectronic substrate for alternate package functionality
US13/153,608 2011-06-06
PCT/US2012/040677 WO2012170328A2 (en) 2011-06-06 2012-06-04 Microelectronic substrate for alternate package functionality

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2016099170A Division JP6174195B2 (ja) 2011-06-06 2016-05-18 選択的パッケージ機能のためのマイクロエレクトロニクス基板

Publications (2)

Publication Number Publication Date
JP2014517532A JP2014517532A (ja) 2014-07-17
JP5940653B2 true JP5940653B2 (ja) 2016-06-29

Family

ID=47260798

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2014513781A Active JP5940653B2 (ja) 2011-06-06 2012-06-04 選択的パッケージ機能のためのマイクロエレクトロニクス基板
JP2016099170A Active JP6174195B2 (ja) 2011-06-06 2016-05-18 選択的パッケージ機能のためのマイクロエレクトロニクス基板

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2016099170A Active JP6174195B2 (ja) 2011-06-06 2016-05-18 選択的パッケージ機能のためのマイクロエレクトロニクス基板

Country Status (8)

Country Link
US (2) US8674235B2 (ja)
JP (2) JP5940653B2 (ja)
KR (1) KR101555773B1 (ja)
CN (2) CN103597594B (ja)
DE (1) DE112012002370T5 (ja)
GB (1) GB2505594B (ja)
TW (1) TWI544600B (ja)
WO (1) WO2012170328A2 (ja)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8207453B2 (en) 2009-12-17 2012-06-26 Intel Corporation Glass core substrate for integrated circuit devices and methods of making the same
US9420707B2 (en) 2009-12-17 2016-08-16 Intel Corporation Substrate for integrated circuit devices including multi-layer glass core and methods of making the same
US8674235B2 (en) * 2011-06-06 2014-03-18 Intel Corporation Microelectronic substrate for alternate package functionality
US9445496B2 (en) * 2012-03-07 2016-09-13 Intel Corporation Glass clad microelectronic substrate
WO2014190005A1 (en) * 2013-05-22 2014-11-27 Transient Electronics, Inc. Controlled transformation of non-transient electronics
US9204543B2 (en) 2013-12-03 2015-12-01 Infineon Technologies Ag Integrated IC package
US9859896B1 (en) * 2015-09-11 2018-01-02 Xilinx, Inc. Distributed multi-die routing in a multi-chip module
US10522949B1 (en) * 2018-08-08 2019-12-31 Qualcomm Incorporated Optimized pin pattern for high speed input/output
US11585102B2 (en) 2018-11-07 2023-02-21 Viconic Sporting Llc Load distribution and absorption underpayment system
US10982451B2 (en) 2018-11-07 2021-04-20 Viconic Sporting Llc Progressive stage load distribution and absorption underlayment system
US20190115293A1 (en) * 2018-12-12 2019-04-18 Intel Corporation Multiple ball grid array (bga) configurations for a single integrated circuit (ic) package
US20220189880A1 (en) * 2020-12-16 2022-06-16 Srinivas V. Pietambaram Microelectronic structures including glass cores

Family Cites Families (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6184905A (ja) 1984-10-03 1986-04-30 Nippon Telegr & Teleph Corp <Ntt> アンテナ装置
JPS62196376U (ja) * 1986-06-04 1987-12-14
US5631807A (en) 1995-01-20 1997-05-20 Minnesota Mining And Manufacturing Company Electronic circuit structure with aperture suspended component
JPH09298217A (ja) 1996-05-07 1997-11-18 Hitachi Ltd 半導体装置の製造方法、半導体装置および電子装置
JPH10135223A (ja) * 1996-11-01 1998-05-22 Hitachi Ltd はんだバンプの転写形成方法およびはんだバンプ転写用チップならびに半導体装置
JPH10150120A (ja) * 1996-11-19 1998-06-02 Denso Corp プリント配線基板，ｂｇａ型ｌｓｉパッケージ及び電子装置
JPH10294553A (ja) * 1997-04-18 1998-11-04 Tec Corp 回路基板
US6297565B1 (en) * 1998-03-31 2001-10-02 Altera Corporation Compatible IC packages and methods for ensuring migration path
JP2001033515A (ja) * 1999-07-22 2001-02-09 Nec Corp 半導体装置の裏面解析用基板
TW531082U (en) * 2000-05-11 2003-05-01 Asustek Comp Inc Double layout of slot hole
US20020020898A1 (en) 2000-08-16 2002-02-21 Vu Quat T. Microelectronic substrates with integrated devices
JP3558595B2 (ja) 2000-12-22 2004-08-25 松下電器産業株式会社 半導体チップ，半導体チップ群及びマルチチップモジュール
JP4023159B2 (ja) * 2001-07-31 2007-12-19 ソニー株式会社 半導体装置の製造方法及び積層半導体装置の製造方法
JP2003188508A (ja) 2001-12-18 2003-07-04 Toshiba Corp プリント配線板、面実装形回路部品および回路モジュール
TW565011U (en) * 2003-04-09 2003-12-01 Via Tech Inc Flip-chip package substrate
JP2005101082A (ja) * 2003-09-22 2005-04-14 Sharp Corp ランドパターン構造
EP1806957B1 (en) * 2004-10-29 2010-08-18 Murata Manufacturing Co., Ltd. Multilayer substrate incorporating chip type electronic component and production method therefor
JP2006303003A (ja) * 2005-04-18 2006-11-02 Toshiba Corp プリント基板、および情報処理装置
US7926033B2 (en) 2005-05-27 2011-04-12 Cisco Technology, Inc. Method for supporting new network element software versions in an element management system without upgrading
KR100935139B1 (ko) * 2005-09-20 2010-01-06 가부시키가이샤 무라타 세이사쿠쇼 부품 내장 모듈의 제조 방법 및 부품 내장 모듈
KR100648040B1 (ko) 2005-11-25 2006-11-23 삼성전자주식회사 다수의 금속 랜드를 가지는 인터포저 기판, 및 이로부터제작되는 인터포저를 포함하는 적층 칩 패키지
TWI292947B (en) * 2006-06-20 2008-01-21 Unimicron Technology Corp The structure of embedded chip packaging and the fabricating method thereof
EP1903579B1 (en) * 2006-09-25 2010-03-24 Borealis Technology Oy Coaxial cable
TWI380427B (en) * 2007-01-16 2012-12-21 Advanced Semiconductor Eng Substrate and the semiconductor package comprising the same
EP2141972B1 (en) * 2007-05-02 2014-04-02 Murata Manufacturing Co. Ltd. Component-incorporating module and its manufacturing method
JP2009231489A (ja) * 2008-03-21 2009-10-08 Akebono Brake Ind Co Ltd 加速度センサの実装構造
JP5150518B2 (ja) * 2008-03-25 2013-02-20 パナソニック株式会社 半導体装置および多層配線基板ならびにそれらの製造方法
KR101044103B1 (ko) 2008-04-03 2011-06-28 삼성전기주식회사 다층 인쇄회로기판 및 그 제조방법
JP5005603B2 (ja) * 2008-04-03 2012-08-22 新光電気工業株式会社 半導体装置及びその製造方法
US8674235B2 (en) 2011-06-06 2014-03-18 Intel Corporation Microelectronic substrate for alternate package functionality

Also Published As

Publication number Publication date
US9961769B2 (en) 2018-05-01
CN103597594A (zh) 2014-02-19
WO2012170328A2 (en) 2012-12-13
US20120305303A1 (en) 2012-12-06
TWI544600B (zh) 2016-08-01
US8674235B2 (en) 2014-03-18
DE112012002370T5 (de) 2014-03-06
JP6174195B2 (ja) 2017-08-02
WO2012170328A3 (en) 2013-04-25
CN106057769B (zh) 2018-11-16
GB201321487D0 (en) 2014-01-22
GB2505594A (en) 2014-03-05
TW201308561A (zh) 2013-02-16
KR20140021032A (ko) 2014-02-19
KR101555773B1 (ko) 2015-09-25
JP2016154265A (ja) 2016-08-25
US20140133075A1 (en) 2014-05-15
CN103597594B (zh) 2016-08-17
JP2014517532A (ja) 2014-07-17
GB2505594B (en) 2015-11-25
CN106057769A (zh) 2016-10-26

Similar Documents

Publication Publication Date Title
JP6174195B2 (ja) 選択的パッケージ機能のためのマイクロエレクトロニクス基板
US9613920B2 (en) Microelectronic package utilizing multiple bumpless build-up structures and through-silicon vias
US9240377B2 (en) X-line routing for dense multi-chip-package interconnects
US9806014B2 (en) Interposer with beyond reticle field conductor pads
US9685390B2 (en) Microelectronic package having non-coplanar, encapsulated microelectronic devices and a bumpless build-up layer
US9699904B2 (en) Microelectronic device attachment on a reverse microelectronic package
KR20130124858A (ko) 반도체 패키지
US10134713B2 (en) Semiconductor package
CN113287196A (zh) 包括在第一方向上对齐的第一焊料互连和在第二方向上对齐的第二焊料互连的器件
US9570386B2 (en) Flexible package-to-socket interposer
WO2016106085A1 (en) Substrate comprising an embedded elongated capacitor
JP2023507701A (ja) 集積回路デバイスのためのメタライゼーション層におけるスキップレベルビア
US10136516B2 (en) Microelectronic device attachment on a reverse microelectronic package
CN115394744A (zh) 用于电子衬底的混合导电过孔
US20140001623A1 (en) Microelectronic structure having a microelectronic device disposed between an interposer and a substrate

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20141110

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20141118

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150216

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150714

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20151014

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160510

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160518

R150 Certificate of patent or registration of utility model

Ref document number: 5940653

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250