CN113287196A - 包括在第一方向上对齐的第一焊料互连和在第二方向上对齐的第二焊料互连的器件 - Google Patents

包括在第一方向上对齐的第一焊料互连和在第二方向上对齐的第二焊料互连的器件 Download PDF

Info

Publication number
CN113287196A
CN113287196A CN201980085909.2A CN201980085909A CN113287196A CN 113287196 A CN113287196 A CN 113287196A CN 201980085909 A CN201980085909 A CN 201980085909A CN 113287196 A CN113287196 A CN 113287196A
Authority
CN
China
Prior art keywords
solder interconnects
series
interconnects
solder
electrical connection
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201980085909.2A
Other languages
English (en)
Other versions
CN113287196B (zh
Inventor
A·兰加里
Y·李
S·甘古利
T·张
C-L·黄
H·王
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Qualcomm Inc
Original Assignee
Qualcomm Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Qualcomm Inc filed Critical Qualcomm Inc
Publication of CN113287196A publication Critical patent/CN113287196A/zh
Application granted granted Critical
Publication of CN113287196B publication Critical patent/CN113287196B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5384—Conductive vias through the substrate with or without pins, e.g. buried coaxial conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/141—Disposition
    • H01L2224/1412—Layout
    • H01L2224/1413—Square or rectangular array
    • H01L2224/14131—Square or rectangular array being uniform, i.e. having a uniform pitch across the array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16235—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a via metallisation of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H01L2224/171—Disposition
    • H01L2224/17104—Disposition relative to the bonding areas, e.g. bond pads
    • H01L2224/17106—Disposition relative to the bonding areas, e.g. bond pads the bump connectors being bonded to at least one common bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81192—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/141—Analog devices
    • H01L2924/142—HF devices
    • H01L2924/1421—RF devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1432—Central processing unit [CPU]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1434—Memory

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Ceramic Engineering (AREA)
  • Combinations Of Printed Boards (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

一种器件，其包括第一管芯和封装基板。该封装基板包括介电层、形成在该介电层中的多个通孔、形成在该封装基板的第一金属层上的第一多个互连、以及形成在该封装基板的第二金属层上的第二多个互连。该器件包括：布置在第一方向上的第一系列第一焊料互连，第一系列第一焊料互连被配置成提供第一电连接；布置在第一方向上的第二系列第一焊料互连，第二系列第一焊料互连被配置成提供第二电连接；布置在第二方向上的第一系列第二焊料互连，第一系列第二焊料互连被配置成提供第一电连接。

Description

包括在第一方向上对齐的第一焊料互连和在第二方向上对齐 的第二焊料互连的器件
相关申请的交叉引用
本申请要求于2019年6月26日在美国专利商标局提交的非临时申请No.16/453,803以及于2019年1月2日在美国专利商标局提交的临时申请No.62/787,580的优先权和权益，这些申请的全部内容通过援引如同在下文全面阐述那样且出于所有适用目的被纳入于此。
领域
各种特征涉及包括管芯和封装基板的器件，尤其涉及包括管芯、封装基板、在第一方向上对齐的多个第一焊料互连以及在第二方向上对齐的多个第二焊料互连的器件。
背景
图1解说了包括基板102和管芯104的集成器件100。管芯104通过多个焊料互连140耦合至基板102的第一表面，该多个焊料互连140可包括凸块和焊柱。
基板102包括多个介电层120、多个互连122和多个表面互连123。这些介电层120中的每一层包括图案化金属层和通孔。基板102包括第一阻焊层124、第二阻焊层126和多个焊料互连130。
该多个焊料互连130和该多个焊料互连140可以按特定方式来布置，以容适管芯104以及基板102的该多个互连122的设计。这些设计可能不是最佳的，并且造价昂贵。由此，不同管芯可能需要焊料互连130和140的不同布置。
因此，需要提供一种包括按特定方式来设计、布置、对齐和/或配置的焊料互连以使得这些焊料互连可以与不同管芯联用的器件。
概述
各种特征涉及包括管芯和封装基板的器件，尤其涉及包括管芯、封装基板、在第一方向上对齐的多个第一焊料互连以及在第二方向上对齐的多个第二焊料互连的器件。
一个示例提供了一种器件，该器件包括第一管芯和封装基板。该封装基板包括介电层、形成在该介电层中的多个通孔、形成在该封装基板的第一金属层上的第一多个互连、以及形成在该封装基板的第二金属层上的第二多个互连。该器件包括：耦合至第一多个互连的多个第一焊料互连；以及耦合至第二多个互连的多个第二焊料互连。该多个第一焊料互连包括：布置在第一方向上的第一系列第一焊料互连，第一系列第一焊料互连被配置成提供第一电连接；以及布置在第一方向上的第二系列第一焊料互连，第二系列第一焊料互连被配置成提供第二电连接。该多个第二焊料互连包括：布置在第二方向上的第一系列第二焊料互连，第一系列第二焊料互连被配置成提供第一电连接；以及布置在第二方向上的第二系列第二焊料互连，第二系列第二焊料互连被配置成提供第二电连接。
另一示例提供了一种器件，该器件包括第一管芯和封装基板。该封装基板包括介电层、形成在该介电层中的多个通孔、形成在该封装基板的第一金属层上的第一多个互连、以及形成在该封装基板的第二金属层上的第二多个互连。第二多个互连包括第一条状件。该器件包括：耦合至第一多个互连的多个第一焊料互连；以及耦合至第二多个互连的多个第二焊料互连。多个第一焊料互连包括：布置在第一方向上的第一系列第一焊料互连，第一系列第一焊料互连被配置成提供第一电连接，其中来自第一系列第一焊料互连中的至少一个焊料互连与第一条状件垂直交叠；以及布置在第一方向上的第二系列第一焊料互连，第二系列第一焊料互连被配置成提供第二电连接。多个第二焊料互连包括：布置在第二方向上的第一系列第二焊料互连，第一系列第二焊料互连被配置成提供第一电连接，其中来自第一系列第二焊料互连中的至少一个焊料互连与第一条状件垂直交叠；以及布置在第二方向上的第二系列第二焊料互连，第二系列第二焊料互连被配置成提供第二电连接。
另一示例提供了一种用于制造器件的方法。该方法提供封装基板，其中提供该封装基板包括：提供介电层；在该介电层中形成多个通孔；在该封装基板的第一金属层上形成第一多个互连；以及在该封装基板的第二金属层上形成第二多个互连，其中第二多个互连包括第一条状件。该方法将多个第一焊料互连耦合至第一多个互连，其中多个第一焊料互连包括：布置在第一方向上的第一系列第一焊料互连，第一系列第一焊料互连被配置成提供第一电连接，其中来自第一系列第一焊料互连中的至少一个焊料互连与第一条状件垂直交叠；以及布置在第一方向上的第二系列第一焊料互连，第二系列第一焊料互连被配置成提供第二电连接。该方法通过多个焊料互连来将第一管芯耦合至该封装基板。该方法将多个第二焊料互连耦合至第二多个互连，其中多个第二焊料互连包括：布置在第二方向上的第一系列第二焊料互连，第一系列第二焊料互连被配置成提供第一电连接，其中来自第一系列第二焊料互连中的至少一个焊料互连与第一条状件垂直交叠；以及布置在第二方向上的第二系列第二焊料互连，第二系列第二焊料互连被配置成提供第二电连接。
附图简述
在结合附图理解下面阐述的详细描述时，各种特征、本质和优点会变得明显，在附图中，相像的附图标记贯穿始终作相应标识。
图1解说了包括管芯、基板的集成器件的剖面视图。
图2解说了包括管芯、基板以及焊料互连的布置的器件的剖面视图。
图3解说了跨顶部焊料互连的布置的、器件的平面视图。
图4解说了跨底部焊料互连的布置的、器件的平面视图。
图5解说了顶部和底部焊料互连的布置的重叠的平面视图。
图6解说了跨顶部焊料互连的布置的、器件的平面视图。
图7解说了跨底部焊料互连的布置的、器件的平面视图。
图8解说了顶部和底部焊料互连的布置的重叠的平面视图。
图9解说了跨顶部焊料互连的布置的、器件的平面视图。
图10解说了跨底部焊料互连的布置的、器件的平面视图。
图11解说了顶部和底部焊料互连的布置的重叠的平面视图。
图12(包括图12A–12B)解说了用于制造包括管芯、基板以及焊料互连的布置的器件的示例性工序。
图13解说了用于制造包括管芯、基板以及焊料互连的布置的器件的方法的示例性流程图。
图14解说了包括管芯、基板以及焊料互连的布置的器件的剖面视图。
图15解说了包括管芯、基板、条状件以及焊料互连的布置的器件的剖面视图。
图16解说了跨基板的金属层上的顶部焊料互连和条状件的布置的、器件的平面视图。
图17解说了跨基板的金属层上的底部焊料互连和条状件的布置的、器件的平面视图。
图18解说了跨顶部偏移焊料互连的布置的、器件的平面视图。
图19解说了跨底部偏移焊料互连的布置的、器件的平面视图。
图20解说了包括若干管芯、基板以及焊料互连的布置的器件的剖面视图。
图21解说了跨顶部焊料互连的布置的、器件的平面视图。
图22解说了跨底部焊料互连的布置的、器件的平面视图。
图23解说了跨顶部和底部焊料互连以及条状件的布置的、器件的平面视图。
图24解说了可以集成本文中所描述的管芯、集成器件、集成无源器件(IPD)、无源组件、封装、和/或器件封装的各种电子设备。
详细描述
在以下描述中，给出了具体细节以提供对本公开的各个方面的透彻理解。然而，本领域普通技术人员将理解，没有这些具体细节也可以实践这些方面。例如，电路可能用框图示出以避免使这些方面湮没在不必要的细节中。在其他实例中，公知的电路、结构和技术可能不被详细示出以免湮没本公开的这些方面。
本公开描述了一种器件，该器件包括第一管芯和封装基板。该封装基板包括介电层、形成在该介电层中的多个通孔、形成在该封装基板的第一金属层上的第一多个互连、以及形成在该封装基板的第二金属层上的第二多个互连。该器件包括多个第一焊料互连，其耦合至形成在第一金属层上的第一多个互连；以及多个第二焊料互连，其耦合至形成在第二金属层上的第二多个互连。该多个第一焊料互连包括布置在第一方向上的第一系列第一焊料互连，第一系列第一焊料互连被配置成提供第一电连接；以及布置在第一方向上的第二系列第一焊料互连，第二系列第一焊料互连被配置成提供第二电连接。该多个第二焊料互连包括布置在第二方向上的第一系列第二焊料互连，第一系列第二焊料互连被配置成提供第一电连接；以及布置在第二方向上的第二系列第二焊料互连，第二系列第二焊料互连被配置成提供第二电连接。在一些实现中，第二多个互连可包括一个或多个条状件(例如，第一条状件、第二条状件)。
包括焊料互连的布置的示例性器件
图2解说了器件200的剖面视图，该器件200包括基板202(例如，封装基板)、管芯204(例如，第一管芯)、多个第一焊料互连214和多个第二焊料互连216。器件200可以是集成器件封装。器件200通过多个第二焊料互连216耦合至印刷电路板(PCB)206。管芯204通过多个第一焊料互连214耦合至基板202。
基板202包括介电层220。介电层220可以由一个或多个介电层形成。介电层220可以是芯层。芯层可包括不同的介电材料，诸如硅、玻璃、石英、环氧树脂或其组合。然而，不同实现可以将不同材料用于介电层220。
可在介电层220中形成多个通孔222。可在封装基板的第一金属层(M1)(例如，介电层220的第一金属层)上形成第一多个互连224。第一金属层(M1)可以是面向管芯204的顶部金属层。可在封装基板的第二金属层(M2)(例如，介电层220的第二金属层)上形成第二多个互连226。第二金属层(M2)可以是面向PCB 206和/或背向管芯204的底部金属层(M2)。互连可包括通孔、焊盘和/或迹线。如下文将进一步描述的，互连可包括一个或多个条状件。图2解说了基板202仅包括两个金属层(例如，包括M1和M2)。在一些实现中，基板202可包括多于两个金属层。
如下文将进一步描述的，多个第一焊料互连214可包括布置在特定方向(例如，第一方向)上的若干系列第一焊料互连。第一系列第一焊料互连可被配置成提供第一电连接，第二系列第一焊料互连可被配置成提供第二电连接，第三系列第一焊料互连可被配置成提供第三电连接，并且第四系列第一焊料互连可被配置成提供第四电连接。上述内容仅仅是各系列第一焊料互连可如何被配置成提供一个或多个电连接的示例。各系列第一焊料互连的不同实现可被配置成提供一个或多个不同的电连接。
类似地，多个第二焊料互连216可包括布置在特定方向(例如，第二方向)上的若干系列第二焊料互连。第一系列第二焊料互连可被配置成提供第一电连接，第二系列第二焊料互连可被配置成提供第二电连接，第三系列第二焊料互连可被配置成提供第三电连接，并且第四系列第二焊料互连可被配置成提供第四电连接。上述内容仅仅是各系列第二焊料互连可如何被配置成提供一个或多个电连接的示例。各系列第二焊料互连的不同实现可被配置成提供一个或多个不同的电连接。
多个通孔222可包括第一多个通孔，第一多个通孔被配置成提供第一电连接，其中来自第一多个通孔中的每个通孔垂直地位于来自第一系列第一焊料互连中的与来自第一系列第二焊料互连中的相应第二焊料互连垂直交叠的相应第一焊料互连之间。多个通孔222可包括第二多个通孔，第二多个通孔被配置成提供第二电连接，其中来自第二多个通孔中的每个通孔垂直地位于来自第二系列第一焊料互连中的与来自第二系列第二焊料互连中的相应第二焊料互连垂直交叠的相应第一焊料互连之间。
多个通孔222可包括第三多个通孔，第三多个通孔被配置成提供第三电连接，其中来自第三多个通孔中的每个通孔垂直地位于来自第三系列第一焊料互连中的与来自第三系列第二焊料互连中的相应第二焊料互连垂直交叠的相应第一焊料互连之间。多个通孔222可包括第四多个通孔，第四多个通孔被配置成提供第四电连接，其中来自第四多个通孔中的每个通孔垂直地位于来自第四系列第一焊料互连中的与来自第四系列第二焊料互连中的相应第二焊料互连垂直交叠的相应第一焊料互连之间。
图3解说了图2的A-A截面的示例性平面视图。A-A截面可表示图2的多个第一焊料互连214的示例性平面视图。注意到，A-A截面可适用于本公开中所描述的其他器件。
多个第一焊料互连214包括第一系列第一焊料互连302、第二系列第一焊料互连304和第三系列第一焊料互连306。一系列焊料互连可包括两个或更多个相邻焊料互连的布置。第一系列第一焊料互连302、第二系列第一焊料互连304和第三系列第一焊料互连306按特定方向(例如，第一方向、Y方向、沿Y轴)布置。
第一系列第一焊料互连302可被配置成提供第一电连接。第二系列第一焊料互连304可被配置成提供第二电连接。第三系列第一焊料互连306可被配置成提供第三电连接。在一些实现中，第一电连接可以是接地，第二电连接可以是电源(例如，第一电源、存储器电源)，并且第三电连接可以是电源(例如，第二电源、处理器电源、逻辑电源)。第一系列第一焊料互连302、第二系列第一焊料互连304和/或第三系列第一焊料互连306可被视为该器件的芯凸块区域的一部分。
图4解说了图2的B-B截面的示例性平面视图。B-B截面可表示图2的多个第二焊料互连216的示例性平面视图。注意到，B-B截面可适用于本公开中所描述的其他器件。
多个第二焊料互连216包括第一系列第二焊料互连402、第二系列第二焊料互连404和第三系列第二焊料互连406。一系列焊料互连可包括两个或更多个相邻焊料互连的布置。第一系列第二焊料互连402、第二系列第二焊料互连404和第三系列第二焊料互连406按特定方向(例如，第二方向、X方向、沿X轴)布置。第二方向可正交于或垂直于第一方向。
第一系列第二焊料互连402可被配置成提供第一电连接。第二系列第二焊料互连404可被配置成提供第二电连接。第三系列第二焊料互连406可被配置成提供第三电连接。在一些实现中，第一电连接可以是接地，第二电连接可以是电源(例如，第一电源、存储器电源)，并且第三电连接可以是电源(例如，第二电源、处理器电源、逻辑电源)。第一系列第二焊料互连402、第二系列第二焊料互连404和/或第三系列第二焊料互连406可被视为该器件的芯凸块区域的一部分。
多个第二焊料互连216可包括多个第二焊料互连410。多个第二焊料互连410可以按各种方式和配置来布置。多个第二焊料互连410可被配置成提供一个或多个不同的电连接(例如，电源、信号、输入/输出、接地)。多个第二焊料互连410可被视为该器件的周边区域(例如，I/O凸块区域)的一部分。
多个第一焊料互连214和多个第二焊料互连216可具有各种大小。例如，多个第一焊料互连214(例如，上焊料互连、顶部焊料互连)可具有在约40-100微米(μm)的范围内的高度以及在约50-150微米(μm)的范围内的直径。多个第二焊料互连216(例如，下焊料互连、底部焊料互连)可具有在约75-400微米(μm)的范围内的高度以及在约150-300微米(μm)的范围内的直径。上述尺寸可应用于本公开中所描述的其他多个第一焊料互连(例如，上焊料互连、顶部焊料互连)和其他多个第二互连(例如，下焊料互连、底部焊料互连)。
图5解说了图2的A-A截面与B-B截面的交叠的示例性平面视图。图5解说了来自多个第一焊料互连214中的焊料互连与来自多个第二焊料互连216中的焊料互连交叠。具体而言，图5解说了(i)来自第一系列第一焊料互连302中的焊料互连可如何与来自第一系列第二焊料互连402中的焊料互连垂直交叠(例如，部分交叠、完全交叠)，(ii)来自第二系列第一焊料互连304中的焊料互连可如何与来自第二系列第二焊料互连404中的焊料互连垂直交叠，以及(iii)来自第三系列第一焊料互连306中的焊料互连可如何与来自第三系列第二焊料互连406中的焊料互连垂直交叠。
当在被配置成用于同一电连接的焊料互连之间存在垂直交叠时，(例如，来自多个通孔222中的)通孔可以垂直地位于顶部焊料互连(例如，来自多个焊料互连214中的焊料互连)与底部焊料互连(例如，来自多个焊料互连216中的焊料互连)之间。通孔可以耦合至被耦合到焊料互连的焊盘。
如图5中示出的，存在垂直地位于来自多个第一焊料互连302中的顶部焊料互连与来自多个第二焊料互连402中的底部焊料互连之间的通孔502。还存在垂直地位于来自多个第一焊料互连304中的顶部焊料互连与来自多个第二焊料互连404中的底部焊料互连之间的通孔504。而且存在垂直地位于来自多个第一焊料互连306中的顶部焊料互连与来自多个第二焊料互连406中的底部焊料互连之间的通孔506。图5解说了在存在与恰适的顶部和底部焊料互连的交叠的情况下的其他通孔。图5解说了这些通孔按对角线方向对齐。
注意到，与顶部和底部焊料互连交叠的通孔的大小可与本公开中所解说的有所不同。在一些实现中，与顶部和底部焊料互连垂直交叠的通孔可具有小于、等于或大于顶部和底部焊料互连的大小(例如，宽度、直径)的大小。由此，图5中示出的通孔(以及本公开中示出的其他通孔)的大小仅仅是示例性的。注意到，基板202中可存在其他通孔。
图6-8解说了焊料互连和/或通孔的另一配置。图6解说了图2的A-A截面的示例性平面视图。A-A截面可表示图2的多个第一焊料互连214的示例性平面视图。注意到，A-A截面可适用于本公开中所描述的其他器件。
多个第一焊料互连214包括第一系列第一焊料互连602、第二系列第一焊料互连604和第三系列第一焊料互连606。一系列焊料互连可包括两个或更多个相邻焊料互连的布置。第一系列第一焊料互连602、第二系列第一焊料互连604和第三系列第一焊料互连606按特定方向(例如，第一方向、X方向、沿X轴)布置。
第一系列第一焊料互连602可被配置成提供第一电连接。第二系列第一焊料互连604可被配置成提供第二电连接。第三系列第一焊料互连606可被配置成提供第三电连接。在一些实现中，第一电连接可以是接地，第二电连接可以是电源(例如，第一电源、存储器电源)，并且第三电连接可以是电源(例如，第二电源、处理器电源、逻辑电源)。
图7解说了图2的B-B截面的示例性平面视图。B-B截面可表示图2的多个第二焊料互连216的示例性平面视图。注意到，B-B截面可适用于本公开中所描述的其他器件。
多个第二焊料互连216包括第一系列第二焊料互连702、第二系列第二焊料互连704和第三系列第二焊料互连706。一系列焊料互连可包括两个或更多个相邻焊料互连的布置。第一系列第二焊料互连702、第二系列第二焊料互连704和第三系列第二焊料互连706按特定方向(例如，第二方向、Y方向、沿Y轴)布置。第二方向可正交于或垂直于第一方向。
第一系列第二焊料互连702可被配置成提供第一电连接。第二系列第二焊料互连704可被配置成提供第二电连接。第三系列第二焊料互连706可被配置成提供第三电连接。在一些实现中，第一电连接可以是接地，第二电连接可以是电源(例如，第一电源、存储器电源)，并且第三电连接可以是电源(例如，第二电源、处理器电源、逻辑电源)。
多个第二焊料互连216可包括多个第二焊料互连410。多个第二焊料互连410可以按各种方式和配置来布置。多个第二焊料互连410可被配置成提供一个或多个不同的电连接(例如，电源、信号、输入/输出、接地)。
图8解说了图2的A-A截面与B-B截面的交叠的示例性平面视图。图8解说了来自多个第一焊料互连214中的焊料互连与来自多个第二焊料互连216中的焊料互连交叠。具体而言，图8解说了(i)来自第一系列第一焊料互连602中的焊料互连可如何与来自第一系列第二焊料互连702中的焊料互连垂直交叠(例如，部分交叠、完全交叠)，(ii)来自第二系列第一焊料互连604中的焊料互连可如何与来自第二系列第二焊料互连704中的焊料互连垂直交叠，以及(iii)来自第三系列第一焊料互连606中的焊料互连可如何与来自第三系列第二焊料互连706中的焊料互连垂直交叠。
当在被配置成用于同一电连接的焊料互连之间存在垂直交叠时，(例如，来自多个通孔222中的)通孔可以垂直地位于顶部焊料互连(例如，来自多个焊料互连214中的焊料互连)与底部焊料互连(例如，来自多个焊料互连216中的焊料互连)之间。通孔可以耦合至被耦合到焊料互连的焊盘。
如图8中示出的，存在垂直地位于来自多个第一焊料互连602中的顶部焊料互连与来自多个第二焊料互连702中的底部焊料互连之间的通孔802。还存在垂直地位于来自多个第一焊料互连604中的顶部焊料互连与来自多个第二焊料互连704中的底部焊料互连之间的通孔804。而且存在垂直地位于来自多个第一焊料互连606中的顶部焊料互连与来自多个第二焊料互连706中的底部焊料互连之间的通孔806。图8解说了在存在与恰适的顶部和底部焊料互连的交叠的情况下的其他通孔。图8解说了这些通孔按对角线方向对齐。
注意到，与顶部和底部焊料互连交叠的通孔的大小可与本公开中所解说的有所不同。在一些实现中，与顶部和底部焊料互连垂直交叠的通孔可具有小于、等于或大于顶部和底部焊料互连的大小(例如，宽度、直径)的大小。由此，图8中示出的通孔(以及本公开中示出的其他通孔)的大小仅仅是示例性的。注意到，基板202中可存在其他通孔。
图9-11解说了焊料互连和/或通孔的另一配置。图9解说了图2的A-A截面的示例性平面视图。A-A截面可表示图2的多个第一焊料互连214的示例性平面视图。注意到，A-A截面可适用于本公开中所描述的其他器件。
多个第一焊料互连214包括第一系列第一焊料互连902、第二系列第一焊料互连904和第三系列第一焊料互连906。一系列焊料互连可包括两个或更多个相邻焊料互连的布置。第一系列第一焊料互连902、第二系列第一焊料互连904和第三系列第一焊料互连906按特定方向(例如，第一方向、对角线方向、45度)布置。
第一系列第一焊料互连902可被配置成提供第一电连接。第二系列第一焊料互连904可被配置成提供第二电连接。第三系列第一焊料互连906可被配置成提供第三电连接。在一些实现中，第一电连接可以是接地，第二电连接可以是电源(例如，第一电源、存储器电源)，并且第三电连接可以是电源(例如，第二电源、处理器电源、逻辑电源)。
图10解说了图2的B-B截面的示例性平面视图。B-B截面可表示图2的多个第二焊料互连216的示例性平面视图。注意到，B-B截面可适用于本公开中所描述的其他器件。
多个第二焊料互连216包括第一系列第二焊料互连1002、第二系列第二焊料互连1004和第三系列第二焊料互连1006。一系列焊料互连可包括两个或更多个相邻焊料互连的布置。第一系列第二焊料互连1002、第二系列第二焊料互连1004和第三系列第二焊料互连1006按特定方向(例如，第二方向、对角线方向、135度、-45度)布置。第二方向可正交于或垂直于第一方向。
第一系列第二焊料互连1002可被配置成提供第一电连接。第二系列第二焊料互连1004可被配置成提供第二电连接。第三系列第二焊料互连1006可被配置成提供第三电连接。在一些实现中，第一电连接可以是接地，第二电连接可以是电源(例如，第一电源、存储器电源)，并且第三电连接可以是电源(例如，第二电源、处理器电源、逻辑电源)。
多个第二焊料互连216可包括多个第二焊料互连410。多个第二焊料互连410可以按各种方式和配置来布置。多个第二焊料互连410可被配置成提供一个或多个不同的电连接(例如，电源、信号、输入/输出、接地)。
图11解说了图2的A-A截面与B-B截面的交叠的示例性平面视图。图11解说了来自多个第一焊料互连214中的焊料互连与来自多个第二焊料互连216中的焊料互连交叠。具体而言，图11解说了(i)来自第一系列第一焊料互连902中的焊料互连可如何与来自第一系列第二焊料互连1002中的焊料互连垂直交叠(例如，部分交叠、完全交叠)，(ii)来自第二系列第一焊料互连904中的焊料互连可如何与来自第二系列第二焊料互连1004中的焊料互连垂直交叠，以及(iii)来自第三系列第一焊料互连906中的焊料互连可如何与来自第三系列第二焊料互连1006中的焊料互连垂直交叠。
当在被配置成用于同一电连接的焊料互连之间存在垂直交叠时，(例如，来自多个通孔222中的)通孔可以垂直地位于顶部焊料互连(例如，来自多个焊料互连214中的焊料互连)与底部焊料互连(例如，来自多个焊料互连216中的焊料互连)之间。通孔可以耦合至被耦合到焊料互连的焊盘。
如图11中示出的，存在垂直地位于来自多个第一焊料互连902中的顶部焊料互连与来自多个第二焊料互连1002中的底部焊料互连之间的通孔1102。还存在垂直地位于来自多个第一焊料互连904中的顶部焊料互连与来自多个第二焊料互连1004中的底部焊料互连之间的通孔1104。而且存在垂直地位于来自多个第一焊料互连906中的顶部焊料互连与来自多个第二焊料互连1006中的底部焊料互连之间的通孔1106。图8解说了在存在与恰适的顶部和底部焊料互连的交叠的情况下的其他通孔。图8解说了这些通孔按X方向对齐。注意到，基板202中可存在其他通孔。在一些实现中，通孔可以按一不同方向(例如，Y方向、对角线)对齐。
注意到，当来自第一多个焊料互连214中的顶部焊料互连与来自第二多个焊料互连216中的底部焊料互连垂直交叠(例如，部分交叠、完全交叠)并且该顶部焊料互连被配置成提供与该底部焊料互连的电连接不同的电连接时，可能不存在垂直地位于该顶部焊料互连与该底部焊料互连之间的通孔。在此类实例中，顶部焊料互连可以耦合至位于别处的焊盘、迹线和通孔，但该通孔不一定垂直地位于该顶部焊料互连下方。类似地，在此类实例中，底部焊料互连可以耦合至位于别处的焊盘、迹线和通孔，但该通孔不一定垂直地位于该底部焊料互连上方。
注意到，与顶部和底部焊料互连交叠的通孔的大小可与本公开中所解说的有所不同。在一些实现中，与顶部和底部焊料互连垂直交叠的通孔可具有小于、等于或大于顶部和底部焊料互连的大小(例如，宽度、直径)的大小。由此，图11中示出的通孔(以及本公开中示出的其他通孔)的大小仅仅是示例性的。
用于制造包括焊料互连的布置的器件的示例性工序
图12(其包括图12A-12B)解说了用于提供或制造器件的示例性工序。在一些实现中，图12的工序可被用于提供或制造图2的器件200。然而，图12的工序可被用来制造本公开中所描述的包括焊料互连的布置的任何器件。
应注意到，图12的工序可以组合一个或多个阶段以简化和/或阐明用于提供或制造器件的工序。在一些实现中，这些过程的次序可被改变或修改。在一些实现中，可以在不脱离本公开的精神的情况下替代或置换一个或多个过程。
如图12A中示出的，阶段1解说了提供介电层220。介电层220可以是芯层。介电层220可包括不同的介电材料，诸如硅、玻璃、石英、环氧树脂或其组合。
阶段2解说了在形成穿过介电层220的多个腔1200之后的状态。在一些实现中，使用钻孔工艺(例如，机械钻孔)来形成腔1200。可形成腔1200以使得这些腔具有与介电层220的第一表面和/或第二表面大致垂直的侧壁。
阶段3解说了在介电层220的第一表面和第二表面以及腔1200的表面之上形成金属层(例如，铜)并将其图案化之后的状态。可使用镀敷工艺来形成金属层。该金属层可包括晶种层和/或金属层。由此，该金属层可包括多于一个金属层。该金属层可定义多个通孔222、第一多个互连224和第二多个互连226。
阶段4解说了在第一多个互连224之上提供多个第一焊料互连214。
如图12B中示出的，阶段5解说了通过多个第一焊料互连214将管芯204耦合至基板202的状态。在一些实现中，可将若干管芯耦合至基板202。
阶段6解说了在第二多个互连226之上提供多个第二焊料互连216之后的状态。在一些实现中，包括管芯204和基板202的器件200可通过多个第二焊料互连216来耦合至板(例如，PCB 206)。
用于制造包括焊料互连的布置的器件的方法的示例性流程图
在一些实现中，制造包括焊料互连的布置的器件包括若干过程。图13解说了用于提供或制造包括焊料互连的布置的器件的方法1300的示例性流程图。在一些实现中，图13的方法1300可被用于提供或制造图2的器件200、或本公开中所描述的任何器件。
应注意到，图13的工序可以组合一个或多个过程以便简化和/或阐明用于提供或制造包括焊料互连的布置的器件的方法。在一些实现中，这些过程的次序可被改变或修改。
方法1300(在1305)提供介电层220。该介电层可以是芯层。介电层220可包括不同的介电材料，诸如硅、玻璃、石英、环氧树脂或其组合。
方法1300可以可任选地(在1310)移除芯层之上的金属层。在一些实现中，芯层可带有形成在该芯层的第一和/或第二表面之上的一个或多个金属层。在此类实例中，金属层可被移除(例如，通过使用蚀刻工艺)。
该方法(在1315)形成穿过介电层220的多个腔。该多个腔(例如，1200)可以使用激光工艺或钻孔工艺来形成，如图12A-12B中所描述的。
该方法(在1320)在介电层220的第一表面和第二表面以及这些腔(例如，1200)的表面之上形成金属层(例如，500)。可使用镀敷工艺来形成金属层。该金属层可包括晶种层和/或金属层。
该方法(在1325)选择性地移除该金属层的各部分。图12A的阶段3解说了已将金属层图案化以形成和/或限定用于基板的互连(例如，通孔、迹线、焊盘)之后的状态。例如，可形成多个通孔222、第一多个互连224和第二多个互连226。
该方法(在1330)在第一多个互连224之上提供多个第一焊料互连214。
该方法(在1335)通过多个第一焊料互连214来将管芯(例如，204)耦合至该基板。
该方法(在1340)在第二多个互连226之上提供多个第二焊料互连216。
包括焊料互连的布置的示例性器件
图14解说了器件1400的剖面视图，该器件1400包括基板202(例如，封装基板)、管芯204(例如，第一管芯)、多个第一焊料互连214和多个第二焊料互连216。器件1400可以是集成器件封装。器件1400通过多个第二焊料互连216耦合至印刷电路板(PCB)。管芯204通过多个第一焊料互连214耦合至基板202。可在介电层220中形成多个通孔1422。
器件1400可与如图2中所描述的器件200相似。多个通孔1422与多个通孔222相似。如图14中示出的，多个通孔1422具有与多个通孔222不同的形状。具体而言，多个通孔1422具有对角线壁或非垂直壁。
包括焊料互连和条状件的布置的示例性器件
图15解说了器件1500的剖面视图，该器件1500包括基板202(例如，封装基板)、管芯204(例如，第一管芯)、多个第一焊料互连214和多个第二焊料互连216。器件1500可以是集成器件封装。器件1500通过多个第二焊料互连216耦合至印刷电路板(PCB)206。器件1500可包括PCB 206。管芯204通过多个第一焊料互连214耦合至基板202。可在介电层220中形成多个通孔222。
器件1500可与如图2中所描述的器件200相似。如图15中示出的，可在封装基板的第一金属层(M1)(例如，介电层220的第一金属层)上形成第一多个互连224。第一金属层(M1)可以是面向管芯204的顶部金属层。可在封装基板的第二金属层(M2)(例如，介电层220的第二金属层)上形成第二多个互连226。第二金属层(M2)可以是面向PCB 206和/或背向管芯204的底部金属层(M2)。互连可包括通孔、焊盘和/或迹线。
第二多个互连226包括形成在基板202的第二金属层(M2)上的至少一个条状件1526。条状件可以是比焊盘和/或迹线具有更大尺寸的互连。例如，多个通孔和/或多个焊料互连可以耦合至个体条状件。在一些实现中，条状件可具有至少是迹线或通孔的两倍宽的长度，以容适要被耦合至该条状件的若干通孔和/或焊料互连。
图16解说了图15的A-A截面与M2层上的条状件重叠的示例性平面视图。A-A截面可表示图15的多个第一焊料互连214的示例性平面视图。如图16中示出的，基板202的M2层包括条状件1526、条状件1622、条状件1624和条状件1626。条状件1526、条状件1622、条状件1624和条状件1626按特定方向(例如，第一方向、Y轴、Y方向)对齐。这些条状件可具有不同的宽度和/或长度。
多个第一焊料互连214包括第一系列第一焊料互连1602、第二系列第一焊料互连1604和第三系列第一焊料互连1606。一系列焊料互连可包括两个或更多个相邻焊料互连的布置。第一系列第一焊料互连1602、第二系列第一焊料互连1604和第三系列第一焊料互连1606按特定方向(例如，第一方向、X方向、沿X轴)布置。
如图16中示出的，这些焊料互连中的一些焊料互连可与这些条状件之一垂直交叠。第一系列第一焊料互连1602和条状件1526可被配置成提供第一电连接。第二系列第一焊料互连1604、条状件1622和条状件1624可被配置成提供第二电连接。第三系列第一焊料互连1606和条状件1626可被配置成提供第三电连接。在一些实现中，第一电连接可以是接地，第二电连接可以是电源(例如，第一电源、存储器电源)，并且第三电连接可以是电源(例如，第二电源、处理器电源、逻辑电源)。第一系列第一焊料互连1602、条状件1526、第二系列第一焊料互连1604、条状件1622、条状件1624、第三系列第一焊料互连1606和/或条状件1626可被视为该器件的芯凸块区域的一部分。
图17解说了图15的B-B截面与M2层上的条状件重叠的示例性平面视图。B-B截面可表示图15的多个第二焊料互连216的示例性平面视图。注意到，B-B截面可适用于本公开中所描述的其他器件。
多个第二焊料互连216包括第一系列第二焊料互连1702、第二系列第二焊料互连1704和第三系列第二焊料互连1706。一系列焊料互连可包括两个或更多个相邻焊料互连的布置。第一系列第二焊料互连1702、第二系列第二焊料互连1704和第三系列第二焊料互连1706按特定方向(例如，第二方向、Y方向、沿Y轴)布置。第二方向可正交于或垂直于第一方向。
如图17中示出的，这些焊料互连中的一些焊料互连可与这些条状件之一垂直交叠。第一系列第二焊料互连1702可被配置成提供第一电连接。这些第二焊料互连1702中的一者或多者可以耦合至条状件1526。第二系列第二焊料互连1704可被配置成提供第二电连接。这些第二焊料互连1704中的一者或多者可以耦合至条状件1622和/或条状件1624。第三系列第二焊料互连1706可被配置成提供第三电连接。这些第二焊料互连1706中的一者或多者可以耦合至条状件1626。在一些实现中，第一电连接可以是接地，第二电连接可以是电源(例如，第一电源、存储器电源)，并且第三电连接可以是电源(例如，第二电源、处理器电源、逻辑电源)。第一系列第二焊料互连1702、条状件1526、第二系列第二焊料互连1704、条状件1622、第三系列第二焊料互连1706和/或条状件1626可被视为该器件的芯凸块区域的一部分。
图17解说了在条状件可以与多个第二焊料互连216交叠的区域中已移除或缺失一个或多个第二焊料互连216，从而留下来自第二焊料互连216中的至少一个第二焊料互连以与特定条状件交叠。
多个第二焊料互连216可包括多个第二焊料互连1710。多个第二焊料互连1710可以按各种方式和配置来布置。多个第二焊料互连1710可被配置成提供一个或多个不同的电连接(例如，电源、信号、输入/输出、接地、杂项)。多个第二焊料互连1710可被视为该器件的周边区域(例如，I/O凸块区域)的一部分。
当在被配置成用于同一电连接的焊料互连与条状件之间存在垂直交叠时，(例如，来自多个通孔222中的)通孔可以垂直地位于顶部焊料互连(例如，来自多个焊料互连214中的焊料互连)与条状件(例如，1526、1622、1624、1626)之间。通孔可以耦合至被耦合到焊料互连的条状件。
如图17中示出的，存在垂直地位于来自多个第一焊料互连1602中的顶部焊料互连与条状件1526之间的通孔。还存在垂直地位于来自多个第一焊料互连304中的顶部焊料互连与条状件1624之间的通孔。而且存在垂直地位于来自多个第一焊料互连1606中的顶部焊料互连与条状件1626之间的通孔。图17解说了在存在与恰适的顶部焊料互连和条状件的交叠的情况下的其他通孔。
注意到，这些条状件可具有不同的形状和大小，并且可以沿不同方向或不同方向的组合(例如，第一方向、第二方向、对角线、X方向、Y方向)对齐。例如，一个或多个条状件可具有在约200-700微米(μm)的范围内的间距。在一些实现中，多个第二焊料互连216的间距可具有在约200-350微米(μm)的范围内的间距。在一些实现中，一个或多个条状件可具有等效于多个第二焊料互连216的1到2个间距的间距。一个或多个条状件可以位于其中已移除和/或缺失一个或多个第二焊料互连216的区域中(例如，如图17中示出的)。在一些实现中，条状件之间的最小间隔可以在约30-50微米(μm)的范围内。
在一些实现中，一系列焊料互连可以不在特定方向上完美对齐。在一些实现中，一系列焊料互连可包括与其他焊料互连偏移的焊料互连。
图18解说了包括偏移焊料互连的第一系列第一焊料互连1802、包括偏移焊料互连的第二系列第一焊料互连1804、以及包括偏移焊料互连的第三系列第一焊料互连1806。该第一系列、该第二系列和该第三系列沿特定方向(例如，Y轴、Y方向)对齐。
图19解说了包括偏移焊料互连的第一系列第二焊料互连1902、包括偏移焊料互连的第二系列第二焊料互连1904、以及包括偏移焊料互连的第三系列第二焊料互连1906。该第一系列、该第二系列和该第三系列沿特定方向(例如，X轴、X方向)对齐。偏移焊料互连可被用于在焊料互连之间提供足够的间隔。
多个第二焊料互连216可包括多个第二焊料互连1910。多个第二焊料互连1910可以按各种方式和配置来布置。多个第二焊料互连1910可被配置成提供一个或多个不同的电连接(例如，电源、信号、输入/输出、接地、杂项)。
如上文所提到的，器件可包括多于一个被耦合至基板的管芯。图20解说了包括被耦合至基板202的第一管芯2004和第二管芯2006的器件2000。器件2000可与图2的器件200相似。第一管芯2004和第二管芯2006可通过第一多个焊料互连214来耦合至基板202。
图21解说了图20的A-A截面的示例性平面视图。A-A截面可表示图20的多个第一焊料互连214的示例性平面视图。注意到，A-A截面可适用于本公开中所描述的其他器件。图21解说了包括第一管芯2004、第二管芯2006、第三管芯2104和第四管芯2106的器件2000。
多个第一焊料互连214包括第一系列第一焊料互连302、第二系列第一焊料互连304和第三系列第一焊料互连306。一系列焊料互连可包括两个或更多个相邻焊料互连的布置。第一系列第一焊料互连302、第二系列第一焊料互连304和第三系列第一焊料互连306按特定方向(例如，第一方向、Y方向、沿Y轴)布置。
第一系列第一焊料互连302可被配置成提供第一电连接。第二系列第一焊料互连304可被配置成提供第二电连接。第三系列第一焊料互连306可被配置成提供第三电连接。在一些实现中，第一电连接可以是接地，第二电连接可以是电源(例如，第一电源、存储器电源)，并且第三电连接可以是电源(例如，第二电源、处理器电源、逻辑电源)。
图22解说了图20的B-B截面的示例性平面视图。B-B截面可表示图20的多个第二焊料互连216的示例性平面视图。注意到，B-B截面可适用于本公开中所描述的其他器件。
多个第二焊料互连216包括第一系列第二焊料互连402、第二系列第二焊料互连404和第三系列第二焊料互连406。一系列焊料互连可包括两个或更多个相邻焊料互连的布置。第一系列第二焊料互连402、第二系列第二焊料互连404和第三系列第二焊料互连406按特定方向(例如，第二方向、X方向、沿X轴)布置。第二方向可正交于或垂直于第一方向。
第一系列第二焊料互连402可被配置成提供第一电连接。第二系列第二焊料互连404可被配置成提供第二电连接。第三系列第二焊料互连406可被配置成提供第三电连接。在一些实现中，第一电连接可以是接地，第二电连接可以是电源(例如，第一电源、存储器电源)，并且第三电连接可以是电源(例如，第二电源、处理器电源、逻辑电源)。
多个第二焊料互连216可包括多个第二焊料互连410。多个第二焊料互连410可以按各种方式和配置来布置。多个第二焊料互连410可被配置成提供一个或多个不同的电连接(例如，电源、信号、输入/输出、接地、杂项)。在一些实现中，图21和图22的A-A截面与B-B截面的重叠可以由图5来描述和表示。
图23解说了器件2300的示例性平面视图。器件2300可被实现为图2的器件200。在一些实现中，器件2300可以是器件200的更具体的实现。图23的平面视图可以是图2的A-A截面、B-B截面与基板202的M2层的重叠。
图23解说了沿第一方向(例如，Y轴、Y方向)对齐的多个条状件2310。这些条状件2310可以形成在基板202的M2层上。图23还解说了包括第二多个焊料互连2320(例如，底部焊料互连)的区段。第二多个焊料互连2320包括第一系列第二焊料互连2322和第四系列焊料互连2324。第二多个焊料互连2320按第二方向(例如，沿X轴、X方向)对齐。
图23进一步解说了第一系列第二多个焊料互连2302、第二系列第二多个焊料互连2304、第三系列第二多个焊料互连2306和第四系列第二多个焊料互连2308。各系列焊料互连可以按不同方向(例如，第一方向、第二方向、对角线、X方向、Y方向)对齐。
第一系列第二焊料互连2302可被配置成提供第一电连接。第二系列第二焊料互连2304可被配置成提供第二电连接。第三系列第二焊料互连2306可被配置成提供第三电连接。第四系列第二焊料互连2308可被配置成提供第四电连接。在一些实现中，第一电连接可以是接地，第二电连接可以是电源(例如，第一电源、存储器电源)，第三电连接可以是电源(例如，第二电源、处理器电源、逻辑电源)，并且第四电连接可以是一个或多个不同的电连接(例如，电源、信号、输入/输出、接地、杂项)。注意到，图23不一定解说了器件2300的所有互连(例如，迹线、通孔、焊盘、条状件、焊料)。
本公开描述了焊料互连和/或条状件的许多配置、布置和对齐。注意到，所描述的各种配置可以与焊料互连和/或条状件的其他配置组合或用其来修改。
示例性电子设备
图24解说了可集成有前述器件、集成器件、集成电路(IC)封装、集成电路(IC)器件、半导体器件、集成电路、管芯、中介体、封装、层叠封装(PoP)、系统级封装(SiP)、或片上系统(SoC)中的任一者的各种电子设备。例如，移动电话设备2402、膝上型计算机设备2404、固定位置终端设备2406、可穿戴设备2408、或机动交通工具2410可以包括如本文中所描述的器件2400。器件2400可以是例如本文中所描述的器件和/或集成电路(IC)封装中的任一者。图24中所解说的设备2402、2404、2406和2408、以及交通工具2410仅仅是示例性的。其他电子设备也能以器件2400为特征，此类电子设备包括但不限于包括以下各项的设备(例如，电子设备)组：移动设备、手持式个人通信系统(PCS)单元、便携式数据单元(诸如个人数字助理)、启用全球定位系统(GPS)的设备、导航设备、机顶盒、音乐播放器、视频播放器、娱乐单元、固定位置数据单元(诸如仪表读取装备)、通信设备、智能电话、平板计算机、计算机、可穿戴设备(例如，手表、眼镜)、物联网(IoT)设备、服务器、路由器、机动交通工具(例如，自主交通工具)中实现的电子设备、或者存储或检索数据或计算机指令的任何其他设备，或者其任何组合。
图2-11、12A-12B和/或13-24中所解说的各组件、过程、特征和/或功能中的一者或多者可以被重新安排和/或组合成单个组件、过程、特征或功能，或者在若干组件、过程或功能中实施。也可添加附加元件、组件、过程、和/或功能而不会脱离本公开。还应注意到，图2-11、12A-12B和/或13-24及其在本公开中的对应描述不限于管芯和/或IC。在一些实现中，图2-11、12A-12B和/或13-24及其对应描述可被用来制造、创建、提供、和/或生产器件和/或集成器件。在一些实现中，器件可以包括管芯、集成器件、集成无源器件(IPD)、管芯封装、集成电路(IC)器件、器件封装、集成电路(IC)封装、晶片、半导体器件、层叠封装(PoP)器件、散热器件和/或中介体。
措辞“示例性”在本文中用于意指“用作示例、实例、或解说”。本文中描述为“示例性”的任何实现或方面不必被解释为优于或胜过本公开的其他方面。同样，术语“方面”不要求本公开的所有方面都包括所讨论的特征、优点或操作模式。术语“耦合”在本文中用于指两个对象之间的直接或间接耦合。例如，如果对象A物理地接触对象B，且对象B接触对象C，则对象A和C仍可被认为是彼此耦合的——即便它们并非彼此直接物理接触。进一步注意到，如在本申请中在一个组件位于另一组件之上的上下文中所使用的术语“之上”可被用来表示组件在另一组件上和/或在另一组件中(例如，在组件的表面上或被嵌入在组件中)。由此，例如，第一组件在第二组件之上可表示：(1)第一组件在第二组件之上，但是不直接接触第二组件；(2)第一组件在第二组件上(例如，在第二组件的表面上)；和/或(3)第一组件在第二组件中(例如，嵌入在第二组件中)。如本公开中所使用的术语“约‘值X’”或“大致为值X”意味着在‘值X’的百分之十以内。例如，约1或大致为1的值将意味着在0.9-1.1范围中的值。
在一些实现中，互连是器件或封装中允许或促成两个点、元件和/或组件之间的电连接的元件或组件。在一些实现中，互连可包括迹线、通孔、焊盘、焊柱、重分布金属层、和/或凸块下金属化(UBM)层。在一些实现中，互连是可被配置成为信号(例如，数据信号、接地或电源)提供电路径的导电材料。互连可以是电路的一部分。互连可包括多于一个互连、元件和/或组件。
在本公开中提到并且在附图中解说的X方向、Y方向、正交方向和对角线方向是示例性的。然而，不同实现可以不同地定义X方向、Y方向、正交方向和/或对角线方向。例如，X方向和/或Y方向可被定义为基本上平行于或垂直于封装基板或管芯的侧表面或侧壁的方向。
还注意到，本文中所包含的各种公开可以作为被描绘为流程图、流图、结构图或框图的过程来描述。尽管流程图可以将操作描述为顺序过程，但很多操作可以并行地或并发地执行。另外，可以重新排列操作的次序。过程在其操作完成时终止。
本文中所描述的本公开的各种特征可实现于不同系统中而不会脱离本公开。应当注意，本公开的以上各方面仅是示例，且不应被解释成限定本公开。对本公开的各方面的描述旨在是解说性的，而非限定所附权利要求的范围。由此，本发明的教导可以现成地应用于其他类型的装置，并且许多替换、修改和变形对于本领域技术人员将是显而易见的。

Claims (25)

1.一种器件，包括：
第一管芯；以及
封装基板，所述封装基板包括：
介电层；
形成在所述介电层中的多个通孔；
形成在所述封装基板的第一金属层上的第一多个互连；以及
形成在所述封装基板的第二金属层上的第二多个互连；
耦合至所述第一多个互连的多个第一焊料互连，其中所述多个第一焊料互连包括：
布置在第一方向上的第一系列第一焊料互连，所述第一系列第一焊料互连被配置成提供第一电连接；以及
布置在所述第一方向上的第二系列第一焊料互连，所述第二系列第一焊料互连被配置成提供第二电连接；以及
耦合至所述第二多个互连的多个第二焊料互连，其中所述多个第二焊料互连包括：
布置在第二方向上的第一系列第二焊料互连，所述第一系列第二焊料互连被配置成提供所述第一电连接；以及
布置在所述第二方向上的第二系列第二焊料互连，所述第二系列第二焊料互连被配置成提供所述第二电连接。
2.如权利要求1所述的器件，其中所述第一方向沿X轴，并且所述第二方向沿Y轴。
3.如权利要求1所述的器件，其中所述第一方向沿第一对角线方向，并且所述第二方向沿第二对角线方向。
4.如权利要求1所述的器件，其中所述第一方向沿X轴，并且所述第二方向沿对角线方向。
5.如权利要求1所述的器件，其中一系列焊料互连包括两个或更多个相邻焊料互连。
6.如权利要求1所述的器件，其中所述多个通孔包括：
第一多个通孔，所述第一多个通孔被配置成提供所述第一电连接，其中来自所述第一多个通孔中的每个通孔垂直地位于来自所述第一系列第一焊料互连中的与来自所述第一系列第二焊料互连中的相应第二焊料互连垂直交叠的相应第一焊料互连之间；以及
第二多个通孔，所述第二多个通孔被配置成提供所述第二电连接，其中来自所述第二多个通孔中的每个通孔垂直地位于来自所述第二系列第一焊料互连中的与来自所述第二系列第二焊料互连中的相应第二焊料互连垂直交叠的相应第一焊料互连之间。
7.如权利要求1所述的器件，其中所述第一多个通孔被布置在第三方向上。
8.如权利要求1所述的器件，进一步包括第二管芯，
其中所述多个第一焊料互连进一步包括布置在所述第一方向上的第三系列第一焊料互连，所述第三系列第一焊料互连被配置成提供第三电连接，并且
其中所述多个第二焊料互连进一步包括布置在所述第二方向上的第三系列第二焊料互连，所述第三系列第二焊料互连被配置成提供所述第三电连接。
9.如权利要求8所述的器件，其中所述第一电连接包括用于所述第一管芯的第一电源，所述第二电连接包括用于所述第二管芯的第二电源，并且所述第三电连接是接地。
10.如权利要求1所述的器件，其中所述第一系列第一焊料互连包括偏移焊料互连。
11.如权利要求1所述的器件，其中所述器件被纳入到从包括以下各项的组中选择的设备中：音乐播放器、视频播放器、娱乐单元、导航设备、通信设备、移动设备、移动电话、智能电话、个人数字助理、固定位置终端、平板计算机、计算机、可穿戴设备、膝上型计算机、服务器、以及机动交通工具中的设备。
12.一种器件，包括：
第一管芯；以及
封装基板，所述封装基板包括：
介电层；
形成在所述介电层中的多个通孔；
形成在所述封装基板的第一金属层上的第一多个互连；以及
形成在所述封装基板的第二金属层上的第二多个互连，其中所述第二多个互连包括第一条状件；
耦合至所述第一多个互连的多个第一焊料互连，其中所述多个第一焊料互连包括：
布置在第一方向上的第一系列第一焊料互连，所述第一系列第一焊料互连被配置成提供第一电连接，其中来自所述第一系列第一焊料互连中的至少一个焊料互连与所述第一条状件垂直交叠；以及
布置在所述第一方向上的第二系列第一焊料互连，所述第二系列第一焊料互连被配置成提供第二电连接；以及
耦合至所述第二多个互连的多个第二焊料互连，其中所述多个第二焊料互连包括：
布置在第二方向上的第一系列第二焊料互连，所述第一系列第二焊料互连被配置成提供所述第一电连接，其中来自所述第一系列第二焊料互连中的至少一个焊料互连与所述第一条状件垂直交叠；以及
布置在所述第二方向上的第二系列第二焊料互连，所述第二系列第二焊料互连被配置成提供所述第二电连接。
13.如权利要求12所述的器件，其中所述第一条状件沿所述第一方向对齐。
14.如权利要求12所述的器件，
其中所述第二多个互连包括第二条状件，
其中来自所述第二系列第一焊料互连中的至少一个焊料互连与所述第二条状件垂直交叠，并且
其中来自所述第二系列第二焊料互连中的至少一个焊料互连与所述第二条状件垂直交叠。
15.如权利要求14所述的器件，其中所述多个通孔包括垂直地位于来自所述第一系列第一焊料互连中的与所述第一条状件垂直交叠的相应第一焊料互连之间的第一通孔。
16.如权利要求15所述的器件，其中所述多个通孔包括垂直地位于来自所述第二系列第一焊料互连中的与所述第二条状件垂直交叠的相应第一焊料互连之间的第二通孔。
17.如权利要求14所述的器件，其中所述第一条状件沿所述第一方向对齐，并且所述第二条状件沿第二方向对齐。
18.如权利要求12所述的器件，进一步包括第二管芯，
其中所述多个第一焊料互连进一步包括布置在所述第一方向上的第三系列第一焊料互连，所述第三系列第一焊料互连被配置成提供第三电连接，并且
其中所述多个第二焊料互连进一步包括布置在所述第二方向上的第三系列第二焊料互连，所述第三系列第二焊料互连被配置成提供所述第三电连接。
19.如权利要求18所述的器件，
进一步包括第三管芯，
其中所述多个第一焊料互连进一步包括布置在所述第一方向上的第四系列第一焊料互连，所述第四系列第一焊料互连被配置成提供第四电连接；并且
其中所述多个第二焊料互连进一步包括布置在所述第二方向上的第四系列第二焊料互连，所述第四系列第二焊料互连被配置成提供所述第四电连接。
20.如权利要求12所述的器件，其中所述第一管芯包括处理器，所述第二管芯包括存储器，并且所述第三管芯包括调制解调器。
21.一种用于制造器件的方法，包括：
提供封装基板，其中提供所述封装基板包括：
提供介电层；
在所述介电层中形成多个通孔；
在所述封装基板的第一金属层上形成第一多个互连；以及
在所述封装基板的第二金属层上形成第二多个互连，其中所述第二多个互连包括第一条状件；
将多个第一焊料互连耦合至所述第一多个互连，其中所述多个第一焊料互连包括：
布置在第一方向上的第一系列第一焊料互连，所述第一系列第一焊料互连被配置成提供第一电连接，其中来自所述第一系列第一焊料互连中的至少一个焊料互连与所述第一条状件垂直交叠；以及
布置在所述第一方向上的第二系列第一焊料互连，所述第二系列第一焊料互连被配置成提供第二电连接；
通过所述多个焊料互连来将第一管芯耦合至所述封装基板；以及
将多个第二焊料互连耦合至所述第二多个互连，其中所述多个第二焊料互连包括：
布置在第二方向上的第一系列第二焊料互连，所述第一系列第二焊料互连被配置成提供所述第一电连接，其中来自所述第一系列第二焊料互连中的至少一个焊料互连与所述第一条状件垂直交叠；以及
布置在所述第二方向上的第二系列第二焊料互连，所述第二系列第二焊料互连被配置成提供所述第二电连接。
22.如权利要求21所述的方法，其中所述第一方向沿X轴，并且所述第二方向沿Y轴。
23.如权利要求21所述的方法，其中所述第一方向沿第一对角线方向，并且所述第二方向沿第二对角线方向。
24.如权利要求21所述的方法，其中所述第一方向沿X轴，并且所述第二方向沿对角线方向。
25.如权利要求21所述的方法，其中形成所述第二多个互连包括：在所述封装基板的所述第二金属层上形成第一条状件。
CN201980085909.2A 2019-01-02 2019-12-02 包括在第一方向上对齐的第一焊料互连和在第二方向上对齐的第二焊料互连的器件 Active CN113287196B (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US201962787580P 2019-01-02 2019-01-02
US62/787,580 2019-01-02
US16/453,803 2019-06-26
US16/453,803 US10916494B2 (en) 2019-01-02 2019-06-26 Device comprising first solder interconnects aligned in a first direction and second solder interconnects aligned in a second direction
PCT/US2019/064011 WO2020142152A1 (en) 2019-01-02 2019-12-02 Device comprising first solder interconnects aligned in a first direction and second solder interconnects aligned in a second direction

Publications (2)

Publication Number Publication Date
CN113287196A true CN113287196A (zh) 2021-08-20
CN113287196B CN113287196B (zh) 2023-07-25

Family

ID=71124145

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201980085909.2A Active CN113287196B (zh) 2019-01-02 2019-12-02 包括在第一方向上对齐的第一焊料互连和在第二方向上对齐的第二焊料互连的器件

Country Status (5)

Country Link
US (2) US10916494B2 (zh)
EP (1) EP3906580A1 (zh)
CN (1) CN113287196B (zh)
TW (1) TW202042362A (zh)
WO (1) WO2020142152A1 (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11626343B2 (en) * 2018-10-30 2023-04-11 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device with enhanced thermal dissipation and method for making the same
US10916494B2 (en) 2019-01-02 2021-02-09 Qualcomm Incorporated Device comprising first solder interconnects aligned in a first direction and second solder interconnects aligned in a second direction
US11676922B2 (en) * 2019-10-28 2023-06-13 Qualcomm Incorporated Integrated device comprising interconnect structures having an inner interconnect, a dielectric layer and a conductive layer
US11817378B2 (en) 2020-07-08 2023-11-14 Qualcomm Incorporated Apparatus and method for providing a scalable ball grid array (BGA) assignment and a PCB circuit trace breakout pattern for RF chip interfaces

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5633479A (en) * 1994-07-26 1997-05-27 Kabushiki Kaisha Toshiba Multilayer wiring structure for attaining high-speed signal propagation
US5895230A (en) * 1996-01-31 1999-04-20 International Business Machines Corporation Integrated circuit chip package having configurable contacts and method for making the same
US20050186769A1 (en) * 2004-02-24 2005-08-25 Young Dave W. Hexagonal array structure for ball grid array packages
CN101359642A (zh) * 2007-08-02 2009-02-04 联发科技股份有限公司 半导体芯片封装及其设计方法
US7847404B1 (en) * 2007-03-29 2010-12-07 Integrated Device Technology, Inc. Circuit board assembly and packaged integrated circuit device with power and ground channels
CN103889143A (zh) * 2012-12-21 2014-06-25 佳能株式会社 印刷布线板、印刷电路板和用于制造印刷电路板的方法
CN107251218A (zh) * 2015-02-18 2017-10-13 高通股份有限公司 包括互连叠层、阻焊层上的互连以及基板的侧部上的互连的基板
WO2017203607A1 (ja) * 2016-05-24 2017-11-30 株式会社野田スクリーン 中間接続体、中間接続体を備えた半導体装置、および中間接続体の製造方法
CN107924905A (zh) * 2015-08-21 2018-04-17 高通股份有限公司 在可光刻蚀刻层中包括桥接的集成器件封装

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6577490B2 (en) * 2000-12-12 2003-06-10 Ngk Spark Plug Co., Ltd. Wiring board
US6800947B2 (en) * 2001-06-27 2004-10-05 Intel Corporation Flexible tape electronics packaging
US6555920B2 (en) * 2001-07-02 2003-04-29 Intel Corporation Vertical electronic circuit package
US7005736B2 (en) * 2002-09-30 2006-02-28 Intel Corporation Semiconductor device power interconnect striping
US6828682B1 (en) * 2003-08-06 2004-12-07 Lsi Logic Corporation Substrate voltage connection
US7075185B2 (en) * 2004-09-14 2006-07-11 Hewlett-Packard Development Company, L.P. Routing vias in a substrate from bypass capacitor pads
US9224647B2 (en) * 2010-09-24 2015-12-29 Stats Chippac, Ltd. Semiconductor device and method of forming TSV interposer with semiconductor die and build-up interconnect structure on opposing surfaces of the interposer
TWI499023B (zh) * 2012-10-11 2015-09-01 Ind Tech Res Inst 封裝基板及其製法
CN106663660B (zh) * 2014-12-24 2019-11-05 瑞萨电子株式会社 半导体装置
US11195789B2 (en) * 2018-11-30 2021-12-07 International Business Machines Corporation Integrated circuit module with a structurally balanced package using a bottom side interposer
US10916494B2 (en) 2019-01-02 2021-02-09 Qualcomm Incorporated Device comprising first solder interconnects aligned in a first direction and second solder interconnects aligned in a second direction

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5633479A (en) * 1994-07-26 1997-05-27 Kabushiki Kaisha Toshiba Multilayer wiring structure for attaining high-speed signal propagation
US5895230A (en) * 1996-01-31 1999-04-20 International Business Machines Corporation Integrated circuit chip package having configurable contacts and method for making the same
US20050186769A1 (en) * 2004-02-24 2005-08-25 Young Dave W. Hexagonal array structure for ball grid array packages
US7847404B1 (en) * 2007-03-29 2010-12-07 Integrated Device Technology, Inc. Circuit board assembly and packaged integrated circuit device with power and ground channels
CN101359642A (zh) * 2007-08-02 2009-02-04 联发科技股份有限公司 半导体芯片封装及其设计方法
CN103889143A (zh) * 2012-12-21 2014-06-25 佳能株式会社 印刷布线板、印刷电路板和用于制造印刷电路板的方法
CN107251218A (zh) * 2015-02-18 2017-10-13 高通股份有限公司 包括互连叠层、阻焊层上的互连以及基板的侧部上的互连的基板
CN107924905A (zh) * 2015-08-21 2018-04-17 高通股份有限公司 在可光刻蚀刻层中包括桥接的集成器件封装
WO2017203607A1 (ja) * 2016-05-24 2017-11-30 株式会社野田スクリーン 中間接続体、中間接続体を備えた半導体装置、および中間接続体の製造方法

Also Published As

Publication number Publication date
EP3906580A1 (en) 2021-11-10
US20210066177A1 (en) 2021-03-04
US10916494B2 (en) 2021-02-09
CN113287196B (zh) 2023-07-25
WO2020142152A1 (en) 2020-07-09
US11437307B2 (en) 2022-09-06
TW202042362A (zh) 2020-11-16
US20200211943A1 (en) 2020-07-02

Similar Documents

Publication Publication Date Title
CN107078101B (zh) 在封装层中包括硅桥接的集成器件封装
US10321575B2 (en) Integrated circuit (IC) module comprising an integrated circuit (IC) package and an interposer with embedded passive components
US9679873B2 (en) Low profile integrated circuit (IC) package comprising a plurality of dies
CN113287196B (zh) 包括在第一方向上对齐的第一焊料互连和在第二方向上对齐的第二焊料互连的器件
US9633977B1 (en) Integrated device comprising flexible connector between integrated circuit (IC) packages
US9947642B2 (en) Package-on-Package (PoP) device comprising a gap controller between integrated circuit (IC) packages
CN112385022B (zh) 包括芯层的嵌入式迹线基板(ets)中的高密度互连
TWI620269B (zh) 包括具有多個管腳且至少一個管腳橫越電容器極板的電容器的積體裝置
KR102428876B1 (ko) 패키지 기판을 제조하기 위한 방법 및 패키지.
CN107004612B (zh) 在基板与管芯之间包括光敏填料的集成器件封装
US9355898B2 (en) Package on package (PoP) integrated device comprising a plurality of solder resist layers
CN107112310B (zh) 包括高性能封装间连接的层叠封装(pop)器件
CN115362550A (zh) 包括具有在阻焊层之上的互连路由线路的基板的封装件
JP2024502355A (ja) 対角ルーティング用に構成された基板および相互接続デバイスを備えるパッケージ
EP2962535B1 (en) Package substrate with testing pads on fine pitch traces
EP3414776B1 (en) Integrated device comprising flexible connector between integrated circuit (ic) packages
US9807884B2 (en) Substrate comprising embedded elongated capacitor

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant