CN107251218A - 包括互连叠层、阻焊层上的互连以及基板的侧部上的互连的基板 - Google Patents

包括互连叠层、阻焊层上的互连以及基板的侧部上的互连的基板 Download PDF

Info

Publication number
CN107251218A
CN107251218A CN201680010609.4A CN201680010609A CN107251218A CN 107251218 A CN107251218 A CN 107251218A CN 201680010609 A CN201680010609 A CN 201680010609A CN 107251218 A CN107251218 A CN 107251218A
Authority
CN
China
Prior art keywords
interconnection
package substrate
reference signal
dielectric layer
group
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201680010609.4A
Other languages
English (en)
Inventor
U-M·乔
Y·K·宋
J-H·李
X·张
M·F·维纶茨
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Qualcomm Inc
Original Assignee
Qualcomm Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Qualcomm Inc filed Critical Qualcomm Inc
Publication of CN107251218A publication Critical patent/CN107251218A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49805—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the leads being also applied on the sidewalls or the bottom of the substrate, e.g. leadless packages for surface mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
    • H01L2224/05572—Disposition the external layer being disposed in a recess of the surface the external layer extending out of an opening
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/1605—Shape
    • H01L2224/16052—Shape in top view
    • H01L2224/16055—Shape in top view being circular or elliptic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/1605—Shape
    • H01L2224/16057—Shape in side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16104—Disposition relative to the bonding area, e.g. bond pad
    • H01L2224/16106—Disposition relative to the bonding area, e.g. bond pad the bump connector connecting one bonding area to at least two respective bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16112—Disposition the bump connector being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16235—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a via metallisation of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16237—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H01L2224/171—Disposition
    • H01L2224/17104—Disposition relative to the bonding areas, e.g. bond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8138—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/81385—Shape, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

一种集成电路器件，包括封装基板以及耦合至封装基板的管芯。该封装基板包括至少一个介电层、该至少一个介电层中的第一互连的第一叠层以及形成在该至少一个介电层的至少一个侧部上的第二互连。第一互连的第一叠层被配置成提供用于非接地参考信号的第一电路径，其中第一互连的第一叠层沿封装基板的至少一侧定位。第二互连被配置成提供用于接地参考信号的第二电路径。

Description

包括互连叠层、阻焊层上的互连以及基板的侧部上的互连的 基板
背景
优先权要求/权益要求
本申请要求于2015年5月4日在美国专利商标局提交的题为“SubstrateComprising Stacks of Interconnects，Interconnect on Solder Resist Layer andInterconnects on Side Portion of Substrate(包括互连叠层、阻焊层上的互连以及基板的侧部上的互连的基板)”的美国非临时专利申请No.14/703,290的优先权并且要求于2015年2月18日提交的题为“Substrate Comprising Stacks of Interconnects，Interconnect on Solder Resist Layer and Interconnects on Side Portion ofSubstrate(包括互连叠层、阻焊层上的互连以及基板的侧部上的互连的基板)”的美国临时申请No.62/117,835的优先权，这两个申请通过引用明确纳入于此。
领域
各个特征涉及包括互连叠层、阻焊层上的互连以及基板的侧部上的互连的基板。
背景技术
图1解说了安装在基板102上的管芯100。基板102通过一组焊球104安装在印刷电路板(PCB)106上。基板102可包括若干迹线、焊盘和通孔(其未示出)。这些迹线、焊盘和通孔被用来提供来往于管芯100的电路径。该组焊盘104被配置成提供用于接地参考信号、电源信号以及输入/输出信号的电路径。然而，基板102的当前集成电路设计要求用于接地参考信号的焊球(来自该组焊球260)的数目与用于电源信号和输入/输出信号的焊球(来自该组焊球260)的数目大致相同。典型地，被配置成提供用于电源信号或输入/输出信号的电路径的信号焊球被要求紧邻被配置成提供用于接地参考信号的电路径的接地焊球定位。例如，如图1和2所示，焊球140以替换方式安排成提供用于接地参考信号(G)和非接地参考信号(S)的电路径。该要求导致焊球占据集成器件封装和/或基板102中的大量占用空间。如图2所示，被配置成提供用于接地参考信号(G)的电路径的焊球组成焊球的大部分。被用于提供用于接地参考信号(G)的电路径的焊球是机会成本，因为该焊球不能被用来提供非接地参考信号。
存在对减小集成器件封装的大小和/或形状因子的持续需求。时常，焊球的大小限制了集成器件封装可以有多小，因为焊球相对于基板中的其他互连是较大的。这进而限制了可多么紧密和密集地在集成器件封装和/或封装基板中形成互连。
因此，需要改进的集成器件封装和/或封装基板。理想地，此类集成器件封装和/或封装基板将具有较佳的焊球设计，其将允许集成器件封装和/或封装基板的较小形状因子同时还具有较佳性能，而没有必要牺牲器件的结构稳定性。
概述
第一示例提供了一种集成电路器件，其包括封装基板以及耦合至封装基板的管芯。该封装基板包括至少一个介电层、该至少一个介电层中的第一互连的第一叠层以及形成在该至少一个介电层的至少一个侧部上的第二互连。第一互连的第一叠层被配置成提供用于非接地参考信号的第一电路径，其中第一互连的第一叠层沿封装基板的至少一侧定位。第二互连被配置成提供用于接地参考信号的第二电路径。
第二示例提供了一种集成电路器件，其包括封装基板以及耦合至封装基板的管芯。该封装基板包括：至少一个介电层；所述至少一个介电层上的阻焊层；该至少一个介电层中的第一互连的第一叠层；以及形成在阻焊层上的第二互连。第一互连的第一叠层被配置成提供用于非接地参考信号的第一电路径，其中第一互连的第一叠层沿封装基板的至少一侧定位。第二互连被配置成提供用于接地参考信号的第二电路径。
第三示例提供了一种器件，其包括封装基板以及通过一组焊球耦合至封装基板的管芯。该封装基板包括：至少一个介电层；该至少一个介电层中的第一互连的第一叠层；以及形成在该至少一个介电层的至少一个侧部上的第二互连。第一互连的第一叠层被配置成提供用于非接地参考信号的第一电路径，其中第一互连的第一叠层沿封装基板的至少一侧定位。第二互连被配置成提供用于接地参考信号的第二电路径。
第四示例提供了一种器件，其包括封装基板以及通过一组焊球耦合至封装基板的管芯。该封装基板包括：至少一个介电层；该至少一个介电层上的阻焊层；该至少一个介电层中的第一互连的第一叠层；以及形成在阻焊层上的第二互连。第一互连的第一叠层被配置成提供用于非接地参考信号的第一电路径，其中第一互连的第一叠层沿封装基板的至少一侧定位。第二互连被配置成提供用于接地参考信号的第二电路径。来自该组焊球中的至少一个焊球耦合至第二互连。
第五示例提供了一种用于制造封装基板的方法。该方法形成至少一个介电层。该方法形成用于至少一个非接地参考信号的第一电路径，其中形成所述第一电路径包括在所述至少一个介电层中形成第一互连的第一叠层，以使得所述第一互连的第一叠层沿所述封装基板的至少一侧定位。该方法形成用于接地参考信号的第二电路径，其中形成所述第二电路径包括在所述至少一个介电层的至少一个侧部上形成第二互连。
附图
在结合附图理解下面阐述的详细描述时，各种特征、本质和优点会变得明显，在附图中，同样的参考特征贯穿始终作相应标识。
图1解说了安装在印刷电路板(PCB)上的集成器件封装的剖面图。
图2解说了在封装基板与PCB之间的焊球排列的平面视图。
图3解说包括封装基板的集成器件封装，该封装基板包括互连叠层、阻焊层上的互连以及封装基板的侧部上的互连。
图4解说封装基板的特写视图，该封装基板包括互连叠层、阻焊层上的互连以及封装基板的侧部上的互连。
图5解说了焊球焊盘和/或焊球的排列的平面视图。
图6解说了焊球焊盘和/或焊球的另一排列的平面视图。
图7解说了封装基板的平面视图，该封装基板包括互连叠层以及封装基板的侧部上的互连。
图8解说了示例性互连叠层的剖面图。
图9解说了三个互连的电属性。
图10解说了封装基板的平面视图，该封装基板包括互连叠层以及封装基板的侧部上的图案化互连。
图11解说了四个互连的电属性。
图12解说了包括封装基板的集成器件封装，该封装基板包括互连叠层、阻焊层上的互连、边缘互连以及封装基板的侧部上的互连。
图13解说了封装基板的特写视图，该封装基板包括互连叠层、阻焊层上的互连、边缘互连以及封装基板的侧部上的互连。
图14解说了封装基板的平面视图，该封装基板包括互连叠层、边缘互连以及封装基板的侧部上的互连。
图15解说了封装基板的剖面图，该封装基板包括封装基板的侧部上的图案化互连。
图16解说了封装基板的剖面图，该封装基板包括封装基板的侧部上的另一图案化互连。
图17解说了另一封装基板的平面视图，该封装基板包括耦合至封装基板的侧部上的互连的互连叠层。
图18解说了封装基板的剖面图，该封装基板包括封装基板的侧部上的图案化互连。
图19解说了封装基板的剖面图，该封装基板包括耦合至封装基板的侧部上的互连的互连叠层。
图20解说了阻焊层上的互连的平面视图。
图21解说了阻焊层上的互连的平面视图，其中焊球被放置在互连的腔中。
图22解说了阻焊层上的图案化互连的平面视图。
图23解说了阻焊层上的图案化互连的平面视图，其中焊球被放置在互连的腔中。
图24解说了在管芯被耦合至包括阻焊层上的互连的封装基板的序列期间封装基板的一部分的特写视图。
图25解说了在管芯被耦合至包括阻焊层上的互连的封装基板的序列期间封装基板的另一部分的特写视图。
图26解说了在管芯被耦合至包括阻焊层上的互连的封装基板的序列期间封装基板的另一部分的特写视图。
图27(包括图27A-27C)解说了用于提供/制造包括封装基板的集成器件封装的示例性序列，该封装基板具有互连叠层、阻焊层上的互连以及封装基板的侧部上的互连。
图28解说了用于提供/制造包括封装基板的集成器件封装的方法的示例性流程图，该封装基板具有互连叠层、阻焊层上的互连以及封装基板的侧部上的互连。
图29解说了半加成图案化(SAP)工艺的示例。
图30解说了半加成图案化(SAP)工艺的流程图的示例。
图31解说了镶嵌工艺的示例。
图32解说了镶嵌工艺的流程图的示例。
图33解说了可集成本文所描述的集成器件封装、封装基板、半导体器件、管芯、集成电路和/或PCB的各种电子设备。
详细描述
在以下描述中，给出了具体细节以提供对本公开的各方面的透彻理解。然而，本领域普通技术人员将理解，没有这些具体细节也可实践这些方面。例如，电路可用框图示出以避免使这些方面湮没在不必要的细节中。在其他实例中，公知的电路、结构和技术可不被详细示出以免模糊本公开的这些方面。
概览
本公开描述了一种封装基板，其包括至少一个介电层、该至少一个介电层中的一组第一互连叠层以及形成在该至少一个介电层的至少一个侧部上的第二互连。该组第一互连叠层被配置成提供用于至少一个非接地参考信号的至少一个第一电路径。该组第一互连叠层沿封装基板的至少一侧定位(例如，与其对准)。第二互连被配置成提供用于接地参考信号的第二电路径。
包括具有互连叠层、阻焊层上的互连以及基板的侧部上的互连的基板的示例性集成器件封装
图3解说了包括基板302和管芯304的集成器件封装300(例如，集成电路器件)的剖面图。管芯304可以是裸管芯。管芯304可以是包括若干晶体管和/或其他电子组件的集成电路(IC)。管芯304通过第一组焊球310耦合至基板302。第一组焊球310包括焊球310a、焊球310b和焊球310c。
基板302可以是封装基板和/或中介体。基板302包括第一介电层320、第二介电层322、和第三介电层324。在一些实现中，第一介电层320可以是芯层，第二介电层322可以是预浸层；并且第三介电层324可以是预浸层。在一些实现中，基板302可以是无芯基板。在此类实例中，第一介电层320、第二介电层322和第三介电层可以是预浸层。
基板302还包括第一组互连330、第二组互连332和第二组互连334。一组互连可包括一个或多个互连。互连可包括迹线、焊盘和/或通孔。第一组互连330可包括位于第一介电层320中的一组通孔。第一组互连330(其可包括迹线、焊球和/或通孔)还可位于第二介电层322中。第一组互连330还可位于第三介电层324中。
第二组互连332位于第二介电层322上。第二组互连332可包括一组迹线和/或一组焊盘。在一些实现中，第二组互连332可嵌入在第二介电层322中。第二组互连332包括焊盘332a、焊盘332b和焊盘332c。第二组互连332耦合至第一组互连330。焊盘332a、焊盘332b和焊盘332c可以是被配置成耦合至焊球(例如，焊球210a)的焊球焊盘。焊盘332a、焊盘332b和焊盘332c可以是管芯侧焊盘。基板的管芯侧是在管芯耦合至基板时基板面向管芯的一侧。
第三组互连334位于第三介电层324上。第三组互连334可包括一组迹线和/或一组焊盘。在一些实现中，第三组互连334可嵌入在第三介电层324中。第三组互连334耦合至第一组互连330。第一组焊球360耦合至第三组互连334。例如，第一组焊球360耦合至来自第三组互连334中的焊盘(例如，焊球焊盘)。来自第三组互连中的焊盘可以是印刷电路板(PCB)侧焊盘。基板的PCB侧是在基板耦合至PCB时基板面向PCB的一侧。封装基板包括具有比PCB上的互连小的尺寸(例如，较小节距、较小间隔)的互连。
基板302还包括一组第一互连叠层380(例如，第一互连的第一叠层)以及一组第二互连叠层390(例如，第二互连的第二叠层、第三互连的第三叠层、第四互连的第四叠层)。该组第一互连叠层380可被配置成提供用于至少一个第一非接地参考信号(例如，第一电源信号、第一输入/输出信号、第二输入/输出信号)的至少一个第一电路径。该组第一互连叠层380位于基板302中，以使得该组第一互连叠层380至少部分地在基板302的外围或周界内或附近。在一些实现中，基板302的外围包括基板302中约在基板302的侧部(例如，侧壁、侧边缘)的300微米(μm)或更小内的区域和/或部分。该组第一互连叠层380可由来自第一组互连330、第二组互连332和/或第三组互连334中的互连来限定。该组第二互连叠层390可被配置成提供用于至少一个第二接地参考信号的至少一个第二电路径。该组第二互连叠层390可由来自第一组互连330、第二组互连332和/或第三组互连334中的互连来限定。该组第一互连叠层380和该组第二互连叠层390在以下图4和7-11中进一步详细描述。
基板302还包括第一阻焊层340、第二阻焊层342、表面互连350以及侧面互连352。第一阻焊层340位于第二介电层322上。第二阻焊层342位于第三介电层324上。
表面互连350位于第一阻焊层340上。表面互连350可包括一个或多个焊盘上的开口(例如，腔)。这些开口是表面互连350中焊球310被放置成将管芯304耦合至基板302的部分。表面互连350可被配置成提供用于至少一个接地参考信号(例如，至少一个第二信号)的至少一个第二电路径。表面互连350可被配置成藉由电场耦合至来自第二组互连332中的一些互连。例如，表面互连350可被配置成藉由电场耦合至第二组互连323中被配置成提供用于非接地参考信号(例如，电源信号、输入/输出信号)的电路径的互连。藉由电场耦合的示例在以下至少图9和11中进一步详细描述。
表面互连350在不同实现中可具有不同的形状和/或配置。基板上的表面互连350的不同形状和/或配置的示例在以下至少图23-26中进一步描述。如将在至少图23-26中进一步描述的，表面互连350可以是图案化表面互连350。
图3解说了表面互连350耦合至(例如，接触)来自该组焊球310中的一些焊球。例如，表面互连350耦合至至少焊球310b和焊球310c。在一些实现中，焊球310b和焊球310c被配置成提供用于至少一个接地参考信号(例如，第二信号)的至少一个第二电路径。图3进一步解说了表面互连350未耦合至(例如，未接触)焊球310a。焊球310a被配置成提供用于至少一个第一信号的至少一个第一电路径。第一信号可以是非接地参考信号(例如，电源信号、输入/输出(I/O)信号)。
侧面互连352位于基板302的至少一侧(例如，侧部、侧壁)上。侧面互连352可覆盖基板302的侧面的一些部分或全部部分。侧面互连352可被配置成提供用于至少一个接地参考信号(例如，至少一个第二信号)的至少一个第二电路径。侧面互连352耦合至表面互连350。在一些实现中，侧面互连352可以是与表面互连350相同的金属层。侧面互连352可覆盖第一介电层320、第二介电层322、第三介电层324、第一阻焊层340和/或第二阻焊层342的至少部分。侧面互连352在不同实现中可具有不同的形状和/或配置。基板上的侧面互连352的不同配置的示例在以下至少图7、10和13-19中进一步描述。如将在至少图10和13-19中进一步描述的，侧面互连352可以是图案化侧面互连352。
如以上所提及的，管芯204通过第一组焊球360耦合至基板302。管芯204包括一组凸块下金属化(UBM)层370。该组UBM层370包括UBM层370a、UBM层370b、以及UBM层370c。
图3解说了UBM层370a耦合至焊球310a。焊球310a耦合至焊盘332a。然而，焊球310a不接触表面互连350。在一些实现中，焊球310a和焊盘332a被配置成提供用于第一信号(例如，电源信号、输入/输出信号)的电路径。
图3还解说了UBM层370b耦合至焊球310b。焊球310b耦合至焊盘332b。焊球310b还耦合至表面互连350。表面互连350耦合至焊盘332b。表面互连350覆盖阻焊层340的至少侧部。在一些实现中，焊球310b、焊盘332b和表面互连350被配置成提供用于第二信号(例如，接地参考信号)的电路径。
图3进一步解说了UBM层370c耦合至焊球310c。焊球310c耦合至焊盘332c。焊球310c还耦合至表面互连350。表面互连350不直接地耦合至(例如，不直接地接触)焊盘332c。在一些实现中，焊球310c、焊盘332c和表面互连350被配置成提供用于第二信号(例如，接地参考信号)的电路径。
图4解说了基板302的特写剖面图。图4解说了基板302包括第一互连叠层400(例如，第一互连的第一叠层)以及第二互连叠层410(例如，第二互连的第二叠层、第三互连的第三叠层、第四互连的第四叠层)。第一互连叠层400可以是来自一组第一互连叠层380中的互连叠层，如以上所提及的。第二互连叠层410可以是来自一组第二互连叠层390中的互连叠层，如以上所提及的。在一些实现中，互连叠层是基本上被排列在叠层(例如，垂直叠层)中的互连的排列和/或配置。互连叠层无需完美地在叠层中对准(例如，无需完美地垂直地对准)。该互连叠层可以是通孔叠层。
如图4所示，第一互连叠层400包括互连402、通孔403、互连404、通孔405、互连406、通孔407和/或互连408。互连402可以是耦合至通孔403的焊盘(例如，通孔焊盘)。互连402可位于第二介电层322上。通孔403可耦合至互连404。互连404可以是焊盘(例如，通孔焊盘)。通孔403和互连404可位于第二介电层322中。互连404可耦合至通孔405。通孔405可位于第一介电层320中。通孔405可耦合至互连406。互连406可以是焊盘。互连406可耦合至通孔407。互连406和通孔407可位于第三介电层324中。通孔407可耦合至互连408。互连408可以是焊盘(例如，通孔焊盘)。互连408可位于第三介电层324上。互连408可耦合至焊球360a。注意，互连叠层(例如，第一互连叠层400)可包括更多或更少的互连(例如，更多或更少的焊盘和/或通孔)。因此，第一互连叠层400仅仅解说了互连叠层的配置的一个示例。
第一互连叠层400可被配置成提供用于第一信号(例如，非参考接地信号、第一电源信号、第一输入/输出信号)的第一电路径。来自一组第一互连叠层380中的不同互连叠层可被配置成提供用于不同的第一信号(例如，第一电源信号、第一输入/输出信号、第二电源信号、第二输入/输出信号，等等)的不同的电路径。如将在至少图7和10中进一步解说和描述的，该组第一互连叠层400可位于基板302中，以使得第一互连叠层400至少部分地定位在基板302的外围或周界内或附近。在一些实现中，基板302的外围包括基板302中约在基板302侧部(例如，侧壁、侧边缘)的300微米(μm)或更小内的区域和/或部分。在一些实现中，该组第一互连叠层400是最接近侧面互连352定位的互连叠层。
第二互连叠层410可以是来自一组第二互连叠层390中的互连叠层。第二互连叠层410可被配置成提供用于第二信号(例如，接地参考信号)的第二电路径。
第二互连叠层410包括互连412、通孔413、互连414、通孔415、互连416、通孔417和/或互连418。互连412可以是耦合至通孔413的焊盘(例如，通孔焊盘)。互连412可位于第二介电层322上。通孔413可耦合至互连414。互连414可以是焊盘(例如，通孔焊盘)。通孔413和互连414可位于第二介电层322中。互连414可耦合至通孔415。通孔415可位于第一介电层320中。通孔415可耦合至互连416。互连416可以是焊盘。互连416可耦合至通孔417。互连416和通孔417可位于第三介电层324中。通孔417可耦合至互连418。互连418可以是焊盘。互连418可位于第三介电层324上。互连418可耦合至焊球360b。注意，互连叠层(例如，第二互连叠层410)可包括更多或更少的互连(例如，更多或更少的焊盘和/或通孔)。因此，第二互连叠层410仅仅解说了互连叠层的配置的一个示例。
注意，互连408和互连418可以是印刷电路板(PCB)侧焊盘。基板的PCB侧是在基板耦合至PCB时基板面向PCB的一侧。
图4解说了第二互连叠层410耦合至(例如，物理接触)表面互连350。在一些实现中，第二互连叠层410可以通过焊球(例如，焊球310b)耦合(例如，电耦合)至表面互连350。
在一些实现中，堆叠的互连(例如，互连叠层400)、表面互连350和/或侧面互连352的使用提供了若干技术优势。在一个示例中，互连叠层、表面互连350和/或侧面互连352的使用允许在封装基板中使用的焊球和/或焊球焊盘的数目的减少。具体而言，由于表面互连350和/或侧面互连352的存在，被配置成提供用于接地参考信号的电路径的焊球和/或焊球焊盘的数目可减少。另外，原本被配置成提供用于接地参考信号的电路径的焊球和/或焊球焊盘现在可被用来提供用于至少一个非接地参考信号(例如，电源信号、输入/输出信号)的至少一个电路径。因此，更大百分比的焊球和/或焊球焊盘(例如，耦合至印刷电路板的焊球)可被用于非接地参考信号。
在一些实现中，至少大部分焊球和/或焊球焊盘(例如，耦合至印刷电路板的焊球)被配置成提供用于至少一个非接地参考信号的至少一个电路径。在一些实现中，大部分或者相当大数目(例如，约60％或更大、70％或更大、80％或更大)的焊球和/或焊球焊盘(例如，来自一组焊球260中的焊球)被配置成提供用于至少一个非接地参考信号的至少一个电路径。
图5-6解说了在互连叠层(例如，互连叠层400)、表面互连(例如，表面互连350)和/或侧面互连(例如，侧面互连352)在基板中/上实现时焊球和/或焊球焊盘可如何在基板中排列的示例。
图5解说了互连510和520在基板500中的排列的平面视图。互连510可代表被配置成提供用于非接地参考信号的电路径的焊球和/或焊球焊盘。互连520可代表被配置成提供用于接地参考信号的电路径的焊球和/或焊球焊盘。如图5所示，一组互连510沿基板500的外围或周界(例如，至少部分地在基板500的外围内)定位。该组互连510沿基板的外围、周界和/或边缘被排列在外部互连行和/或外部互连列中。图5解说了大部分或者相当大部分或百分比(例如，约60％或更大、70％或更大、80％或更大)的互连(例如，焊球、焊球焊盘)被配置成提供用于非接地参考信号的电路径。
图6解说了互连510和520在基板500中的另一排列的平面视图。图6解说了一些互连从基板500移除。另外，图6解说了一些互连520(例如，接地参考信号互连)可至少部分地位于基板500的外围内、周界处和/或边缘附近。例如，互连520可位于基板的外部互连行和/或外部互连列中。
图5-6解说了基板500的平面视图。基板500的平面视图可以是从管芯侧角度或者印刷电路板(PCB)侧角度。因此，图5-6可代表基板(例如，基板302)的管芯侧互连(例如，管芯侧焊盘、管芯侧焊球)或PCB侧互连(例如，PCB侧焊盘、PCB侧焊球)。注意到，在一些实现中，可使用另一形式的互连。例如，互连510和520可代表传导柱(例如，铜柱)。传导柱可结合焊球来使用。
在一些实现中，封装基板的管芯侧焊盘和/或PCB焊盘是被配置成耦合至焊料(例如，焊球)和/或传导桩和/或柱的焊盘。封装基板的管芯侧是在管芯耦合至封装基板时基板面向管芯的一侧。封装基板的PCB侧是在封装基板耦合至PCB时基板面向PCB的一侧。
已经描述了互连叠层(例如，互连叠层400)、表面互连(例如，表面互连350)和/或侧面互连(例如，侧面互连352)如何向基板、包括互连叠层、表面互连和/或侧面互连的基板的电属性提供优势。
图7解说了包括侧面互连352的基板302的平面视图。基板302包括若干第一互连叠层400，如上所述。图8解说了示例性第一互连叠层400的剖面图。不同互连叠层可具有不同数目和配置的互连(例如，迹线、焊盘、通孔)。第一互连叠层400可被配置成提供用于信号(例如，电源信号、输入/输出信号)的电路径。不同的第一互连叠层400可提供用于不同信号(例如，非接地参考信号)的电路径。
如图7所示，若干个第一互连叠层400可位于基板302中，以使得第一互连叠层400至少部分地位于基板302的外围或周界内、外围或周界处或者外围或周界附近。在一些实现中，基板302的外围包括基板302中约在基板302侧部(例如，侧壁、侧边缘)的300微米(μm)或更小内的区域和/或部分。在一些实现中，第一互连叠层是最接近侧面互连352定位的互连叠层。第一互连叠层400可被排列在互连叠层的外部行和/或外部列中。侧面互连352被配置成提供用于接地参考信号的电路径。在一些实现中，将第一互连叠层400放置成接近和/或毗邻侧面互连352向集成器件封装(例如，集成电路器件)提供了若干技术优势。
图9概念性地解说了金属层附近的互连叠层的电属性。图9中描述的电属性可被应用于被配置成提供用于第一信号(例如，电源信号、输入/输出信号)的电路径、接近本公开中所描述的被配置成提供用于接地参考信号的电路径的另一互连的任何互连(例如，互连叠层)。
图9解说了第一互连902、第二互连904和第三互连910。第一互连902和第二互连904可各自代表互连叠层(例如，第一互连叠层400)。第一互连902和第二互连904可各自被配置成提供用于非接地参考信号(例如，第一电源信号、第一输入/输出信号、第二输入/输出信号)的相应的电路径。第三互连910可代表侧面互连325。第三互连910被配置成提供用于接地参考信号的电路径。
如图9所示，第三互连910在第一互连902和第二互连904附近的存在帮助改进第一互连902与第二互连904之间的隔离和插入损耗。如图所示，各导体之间的电场和磁场被紧密耦合和约束，从而造成第一互连902和第二互连904中的改进的信号递送特性。如图9所示，穿越通过第一互连902的信号没有干扰(或最小地干扰)穿越第二互连904的信号(例如，第一信号)。类似地，穿越第二互连904的信号(例如，第二信号)没有干扰(或最小地干扰)穿越第一互连902的信号。因为第一信号和第二信号没有彼此干扰或混合，所以每一相应信号(例如，第一信号、第二信号)的完整性和质量被保留，从而在集成器件封装(例如，集成电路器件)中得到改进的信号性能。在不存在第三互连910的情况下，穿越第一互连902和第二互连904的相应信号将显著彼此干扰，从而导致第一互连902和第二互连904中的低质量信号。因而，第三互连910帮助将在第一互连902中穿行的第一信号与在第二互连904中穿行的第二信号隔离开(例如，帮助至少部分地隔离开)，反之亦然。
在一些实现中，为达到上述信号隔离，第一互连902和第二互连904必须足够接近第三互连910。在一些实现中，第三互连910与第一互连902之间的第一间隔小于第一互连902与第二互连904之间的第二间隔。类似地，在一些实现中，第三互连910与第二互连902之间的第三间隔小于第一互连902与第二互连904之间的第二间隔。因而，在一些实现中，相比接近第二互连910，第一互连902可能必须更接近第三互连910，以得到上述期望的信号隔离。类似地，相比接近第一互连902，第二互连904可能必须更接近第三互连910，以得到上述期望信号隔离。
图9示出了即使第一互连902没有直接接触第三互连910，在信号(例如，第一信号)穿越第一互连902时，第一互连902与第三互连910之间也存在通过电场产生的至少部分电耦合(如箭头所指示的)。类似地，即使第二互连904没有直接接触第三互连910，在信号(例如，第二信号)穿越第二互连904时，第二互连904与第三互连910之间也存在通过电场产生的至少部分电耦合(如箭头所指示的)。因此，在一些实现中，即使第一互连902没有与第三互连910直接接触，在信号(例如，第一信号)穿越第一互连902时，第一互连902也至少部分地耦合至第三互连910(例如，通过电场)。类似地，在一些实现中，即使第二互连904没有与第三互连910直接接触，在信号(例如，第二信号)穿越第二互连904时，第二互连904也至少部分地耦合至第三互连910(例如，通过电场)。
图9解说了第三互连910是单个毗连互连段。第三互连910可通过电场耦合至两个或更多个互连(例如，互连902、904)。然而，在一些实现中，第三互连910可以包括若干互连段。此类实例以下在图11中描述。
如以上所提及的，侧面互连352可被图案化。图10解说了包括图案化侧面互连352的基板302，其中图案化侧面互连352被配置成为接地参考信号提供电。如图10所示，基板302包括可位于基板302中的若干个第一互连叠层400，以使得第一互连叠层400至少部分地位于基板302的外围或周界内、外围或周界处或者外围或周界附近。在一些实现中，第一互连叠层是最接近侧面互连352定位的互连叠层。在一些实现中，基板302的外围包括基板302中约在基板302的侧部(例如，侧壁、侧边缘)的300微米(μm)或更小内的区域和/或部分。第一互连叠层400可被排列在互连叠层的外部行和/或外部列中。侧面互连352被图案化成使得侧面互连352的相应部分接近或毗邻相应的第一互连叠层400。在一些实现中，图案化侧面互连352减少了材料，并且由此降低了制造基板和/或集成器件封装的成本。
此外，侧面互连352可被图案化以改进近旁的信号的隔离。另外，侧面互连352可被图案化成提供谐振结构以改进器件(例如，管芯)的性能。在一些实现中，侧面互连352可被图案化成创建封装基板中的空闲空间或区域以改进器件的性能。在一些实现中，侧面互连352可被图案化和划分以创建分开的互连，这些互连被配置成提供用于若干不同的接地参考信号的若干电路径。例如，侧面互连352可被图案化和划分成(1)被配置成提供用于第一接地参考信号(例如，通用接地参考信号)的第一电路径的第一侧面互连，(2)被配置成提供用于第二接地参考信号(例如，模拟接地参考信号)的第二电路径的第二侧面互连，(3)被配置成提供用于第三接地参考信号(例如，数字接地参考信号)的第三电路径的第三侧面互连，以及(4)被配置成提供用于第四接地参考信号(例如，射频(RF)接地参考信号)的第四电路径的第四侧面互连。在一些实现中，以上侧面互连中的一者或多者彼此不物理接触。
图11概念性地解说了金属层附近的互连叠层的电属性。图11中描述的电属性可被应用于被配置成提供用于第一信号(例如，电源信号、输入/输出信号)的电路径、接近本公开中所描述的被配置成为接地参考信号提供电路径的另一互连的任何互连(例如，互连叠层)。
图11解说了第一互连902、第二互连904、第三互连1102和第四互连1104。第一互连902和第二互连904可各自代表互连叠层(例如，第一互连叠层400)。第一互连902和第二互连904可各自被配置成提供用于非接地参考信号(例如，第一电源信号、第一输入/输出信号、第二输入/输出信号)的相应电路径。第三互连1102和第四互连1104可代表侧面互连325的部分。第三互连1102和第四互连1104被配置成提供用于接地参考信号的电路径。
如图11所示，第三互连1102在第一互连902附近的存在、以及第四互连1104在第二互连904附近的存在帮助改进第一互连902与第二互连904之间的隔离和插入损耗。如图所示，各导体之间的电场和磁场被紧密耦合和约束，从而导致第一互连902和第二互连904中的改进的信号递送特性。如图11所示，穿越通过第一互连902的信号没有干扰(或最小地干扰)穿越第二互连904的信号(例如，第一信号)。类似地，穿越第二互连904的信号(例如，第二信号)没有干扰(或最小地干扰)穿越第一互连902的信号。因为第一信号和第二信号没有彼此干扰或混合，所以每一相应信号(例如，第一信号、第二信号)的完整性和质量被保留，从而在集成器件封装(例如，集成电路器件)中得到改进的信号性能。在不存在第三互连1102和/或第四互连1104的情况下，穿越第一互连902和第二互连904的相应信号将显著地彼此干扰，从而导致第一互连902和第二互连904中的低质量信号。因而，第三互连1102和第四互连1104帮助将在第一互连902中穿行的第一信号与在第二互连904中穿行的第二信号隔离开(例如，帮助至少部分地隔离开)，反之亦然。
在一些实现中，为达成上述信号隔离，第一互连902和第二互连904必须足够接近相应的第三互连1102和相应的第四互连1104。在一些实现中，第三互连1102与第一互连902之间的第一间隔小于第一互连902与第二互连904之间的第二间隔。类似地，在一些实现中，第四互连1104与第二互连904之间的第三间隔小于第一互连902与第二互连904之间的第二间隔。因而，在一些实现中，相比接近第二互连904，第一互连902可能必须更接近第三互连1102，以得到上述期望信号隔离。类似地，相比接近第一互连902，第二互连904可能必须更接近第四互连1104，以得到上述期望信号隔离。
图11示出了即使第一互连902没有直接接触第三互连1102，在信号(例如，第一信号)穿越第一互连902时，第一互连902与第三互连1102之间也存在通过电场产生的至少部分电耦合(如箭头所指示的)。类似地，即使第二互连904没有直接接触第四互连1104，在信号(例如，第二信号)穿越第二互连904时，第二互连904与第四互连1104之间也存在通过电场产生的至少部分电耦合(如箭头所指示的)。因此，在一些实现中，即使第一互连902没有与第三互连1102直接接触，在信号(例如，第一信号)穿越第一互连902时，第一互连902也至少部分地耦合至第三互连1102(例如，通过电场)。类似地，在一些实现中，即使第二互连904没有与第四互连1104直接接触，在信号(例如，第二信号)穿越第二互连904时，第二互连904也至少部分地耦合至第四互连1104(例如，通过电场)。
包括具有互连叠层、阻焊层上的互连以及基板的侧部上的互连的基板的示例性集成器件封装
图12解说了包括基板1202和管芯304的集成器件封装1200(例如，集成电路器件)的剖面图。管芯304可以是裸管芯。管芯304通过第一组焊球310耦合至基板1202。第一组焊球310包括焊球310a、焊球310b和焊球310c。
基板1202可以是封装基板和/或中介体。基板1202可以类似于以上在图3中描述的基板302。管芯304可以按照与如以上在图3中描述的管芯304如何耦合至基板302类似的方式耦合至基板1202。
图12解说了基板1202包括若干边缘互连1210、1211、1212、1213、1214、1215和1216，其位于基板1202的侧面边缘处。图17解说了图12的基板1202的边缘的特写视图。如图12和图13中所示，边缘互连1210位于第二介电层322上。边缘互连1212位于第二介电层322中。边缘互连1214位于第三介电层324中。边缘互连1216位于第三介电层324上。边缘互连1210、1211、1212、1213、1214、1215和/或1216中的一者或多者可以是可任选的。在一些实现中，边缘互连1210、1211、1212、1213、1214、1215和/或1216帮助在基板1202的制造期间形成侧面互连352。例如，边缘互连1210、1211、1212、1213、1214、1215和/或1216中的一者或多者帮助在基板1202的镀敷工艺期间创建侧面互连352(例如，图案化侧面互连)。因此，在一些实现中，沿基板1202的边缘(例如，在形成侧面互连352之前的基板边缘)选择性地形成边缘互连帮助限定将在基板1202上形成的侧面互连352的图案。
边缘互连(例如，边缘互连1211)可以是侧面互连(例如，侧面互连352)的一部分，反之亦然。边缘互连可耦合至表面互连350。在一些实现中，在使用边缘互连时，侧面互连352可以是可任选的。
在一些实现中，一个或多个边缘互连(例如，边缘互连1210)可耦合至被配置成提供用于接地参考信号的电路径的互连叠层。此类示例以下至少在图17-19中解说和描述。
图14解说了包括侧面互连352和若干边缘互连(例如，边缘互连1210)的基板1202的平面视图。基板1202包括若干第一互连叠层400，如上所述。不同互连叠层可具有不同数目和配置的互连(例如，迹线、焊盘、通孔)。第一互连叠层400可被配置成提供用于信号(例如，电源信号、输入/输出信号)的电路径。不同的第一互连叠层400可提供用于不同信号(例如，非接地参考信号)的电路径。如图14所示，基板1202包括可位于基板1202中的若干个第一互连叠层400，以使得第一互连叠层400至少部分地位于基板1202的外围或周界处或者外围或周界附近。在一些实现中，基板1202的外围包括基板1202中约在基板1202的侧部(例如，侧壁、侧边缘)的300微米(μm)或更小内的区域和/或部分。第一互连叠层400可被排列在互连叠层的外部行和/或外部列中。在一些实现中，第一互连叠层400是最接近边缘互连和/或侧面互连352定位的互连叠层。侧面互连352被图案化成使得侧面互连352的相应部分接近或毗邻相应的第一互连叠层400。在一些实现中，通过将第一互连叠层400放置成接近和/或毗邻侧面互连和/或侧面互连352，向集成器件封装(例如，集成电路器件)提供了若干技术优势。
图15解说了基板1202的部分的剖面图。如图15所示，侧面互连352以使得侧面互连352的第一部分与互连叠层400基本上对准并且侧面互连352的第二部分与另一互连叠层400基本上对准的图案形成。
图16解说了基板1202的另一部分的剖视图。基板1202包括具有不同互连配置和排列的互连叠层1600(例如，第一互连的第一叠层)。互连叠层1600可被配置成提供用于非接地参考信号(例如，电源信号、输入/输出信号)的电路径。图16解说了侧面互连352以使得侧面互连352的第三部分与互连叠层1600基本上对准的图案形成。
如以上所提及的，互连叠层可耦合(例如，电耦合)至侧面互连352。图17解说了基板1702，其包括若干互连叠层400和若干互连叠层1710(例如，第一互连的第一叠层、第二互连的第二叠层、第三互连的第三叠层、第四互连的第四叠层)。互连叠层1710耦合至(例如，直接地接触)侧面互连352。在一些实现中，互连叠层1710通过一个或多个边缘互连(例如，边缘互连1210)耦合至侧面互连352。如图17所示，互连叠层400和互连叠层1710可位于基板1702中，以使得互连叠层400和互连叠层2110至少部分地定位于基板1202的外围或周界内、外围或周界处或者外围或周界附近(例如，位于互连叠层的外部行和/或外部列中)。在一些实现中，互连叠层400和1710是最接近侧面互连352定位的互连叠层。侧面互连352被图案化成使得侧面互连352的相应部分接近或毗邻相应的第一互连叠层400。
在一些实现中，接近基板1202的外围或周界的至少大部分互连叠层是被配置成提供用于非接地参考信号(例如，电源信号、输入/输出信号)的至少一个电路径的互连叠层。例如，至少部分地在基板1202的外围或周界内的大部分、或者相当大数目或百分比的互连叠层(例如，约60％或更大、70％或更大、80％或更大)是被配置成提供用于非接地参考信号(例如，电源信号、输入/输出信号)的至少一个电路径的互连叠层。
图18解说了基板1702的剖面视图，其中侧面互连352的第一部分通过横向侧面互连耦合至侧面互连352的第二部分，该横向侧面互连连接侧面互连352的第一部分和第二部分。
图15-18解说了被图案化成至少基本上镜像或模仿近旁互连的形式(例如，互连叠层、互连布局)的侧面互连(例如，侧面互连352)的示例。在一些实现中，侧面互连可以确切地镜像或模仿近旁互连的形式。如图15-18所示，在一些实现中，侧面互连可以被图案化成类似于(但没有必要等同于)近旁互连。在一些实现中，可使用较简单的形状来镜像或模仿较复杂的形状或结构。例如，侧面互连的矩形形状部分可被用来镜像或模拟包括通孔和焊盘的互连叠层的形状。
图19解说了基板1702中的互连叠层400和互连叠层1710的剖面图。互连叠层1710耦合至侧面互连352。不同实现可提供具有不同互连配置和/或排列的互连叠层400和互连叠层1710。例如，互连叠层1710可以直接或不直接地(例如，通过焊球)耦合至表面互连350。
注意，侧面互连352可耦合至(例如，接触)表面互连350。在一些实现中，侧面互连352不接触或直接接触表面互连350。
基板的阻焊层上的示例性互连
图20解说了基板的阻焊层上的表面互连350的横截面平面视图。表面互连350可被配置成提供用于接地参考信号的电路径。表面互连350包括第一组开口2002和第二组开口2004。第一组开口2002可包括一个或多个开口(例如，腔)。第二组开口2004可包括一个或多个开口。第一组开口2002中的开口(例如，腔)具有第一尺寸(例如，第一直径、第一宽度)。第二组开口2004中的开口具有小于第一尺寸的第二尺寸(例如，第一直径、第一宽度)。
图21解说了在一组焊球被定位在表面互连350的开口中的一些或全部中之后表面互连350的横截面平面视图。该组焊球可以是将管芯(例如，管芯304)耦合至基板(例如，基板302)的焊球。图21解说了位于第一组开口2002中的第一组焊球2102。如图21所示，第一组焊球2102不直接接触(例如，不触及)表面互连350。在一些实现中，第一组焊球2102被配置成提供用于至少一个第一信号(例如，第一电源信号、第一输入/输出信号、第二输入/输出信号等等)的至少一个第一电路径。
图21还解说了位于第一组开口2004中的第二组焊球2104。如图21所示，第二组焊球2104耦合至(例如，直接接触、触及)表面互连350。在一些实现中，第二组焊球2104被配置成为提供用于至少一个第二信号(例如，第一非接地参考信号)的至少一个第二电路径。因此，在一些实现中，来自第二组焊球2104中的焊球的一些或全部可被配置成提供用于不同信号(例如，非接地参考信号)的电路径。
如以上所提及的，表面互连350可以是包括若干表面互连的图案化金属层。图22-23解说了图案化表面互连2200的示例。图案化表面互连2200可代替本公开中描述的表面互连350。图案化表面互连2200仅仅是图案化表面互连的示例。因此，不同实现可利用具有不同设计和/或图案的图案化表面互连。
图22解说了图案化表面互连2200的横截面平面视图。图案化表面互连2200包括第一组开口2002、以及第二组开口2004。第一组开口2002可包括一个或多个开口(例如，腔)。第二组开口2004可包括一个或多个开口。第一组开口2002中的开口(例如，腔)具有第一尺寸(例如，第一直径、第一宽度)。第二组开口2004中的开口具有小于第一尺寸的第二尺寸(例如，第一直径、第一宽度)。
图23解说了在一组焊球被定位在图案化表面互连2200的开口中的一些或全部中之后图案化表面互连2200的横截面平面视图。该组焊球可以是将管芯(例如，管芯304)耦合至基板(例如，基板302)的焊球。图23解说了位于第一组开口2002中的第一组焊球2102。如图23所示，第一组焊球2102不直接接触(例如，不触及)图案化表面互连2200。在一些实现中，第一组焊球2102被配置成提供用于至少一个第一信号(例如，第一接地参考信号)的至少一个第一电路径。
图23还解说了位于第一组开口2004中的第二组焊球2104。如图23所示，第二组焊球2104耦合至(例如，直接接触、触及)图案化表面互连2200。在一些实现中，第二组焊球2104被配置成提供用于至少一个第二信号(例如，第一电源信号、第一输入/输出信号、第二输入/输出信号等等)的至少一个第二电路径。因此，在一些实现中，来自第二组焊球2104中的焊球的一些或全部可被配置成提供用于不同信号(例如，非接地参考信号)的电路径。
表面互连(例如，图案化表面互连2200)被图案化成至少基本上镜像或模仿近旁互连(例如，封装基板的顶层互连、管芯的互连、封装基板的互连布局、和/或管芯的互连布局)的设计和/或形式。在一些实现中，封装基板的顶层互连是封装基板中最接近封装基板的顶部平面的至少一个互连。在一些实现中，封装基板的顶层互连是封装基板中最接近封装基板的顶部平面的至少一个金属层和/或至少一个导电层。在一些实现中，表面互连可以确切地镜像或模仿近旁互连的设计和/或形式。在一些实现中，表面互连可以被图案化成类似于但没有必要等同于近旁互连。在一些实现中，可使用较简单的图案和/或形状来镜像或模仿较复杂的设计、形状和/或布局。
表面互连2200可被图案化以改进近旁的信号的隔离。另外，表面互连2200可被图案化成提供谐振结构以改进器件(例如，管芯)的性能。在一些实现中，表面互连2200可被图案化成创建封装基板中的空闲空间或区域以改进器件的性能。在一些实现中，表面互连2200可被图案化和划分以创建分开的互连，这些互连被配置成提供用于若干不同接地参考信号的若干电路径。例如，表面互连2200可被图案化和划分成(1)被配置成提供用于第一接地参考信号(例如，通用接地参考信号)的第一电路径的第一表面互连，(2)被配置成提供用于第二接地参考信号(例如，模拟接地参考信号)的第二电路径的第二表面互连，(3)被配置成提供用于第三接地参考信号(例如，数字接地参考信号)的第三电路径的第三表面互连，以及(4)被配置成提供用于第四接地参考信号(例如，射频(RF)接地参考信号)的第四电路径的第四表面互连。在一些实现中，以上表面互连中的一者或多者彼此不物理接触。
管芯到包括阻焊层上的互连的基板的示例性耦合
图24解说了将管芯耦合(例如，安装)至基板的序列的特写视图。图24的阶段1解说了基板302的包括第二介质层322、焊盘332a、第一阻焊层340和表面互连350的部分的特写视图。表面互连350不与焊盘332a直接接触。图24的阶段2解说了在管芯304被耦合至基板302之后的特写视图。如阶段2处所示，管芯304的UBM层370a耦合至焊球310a。焊球310a耦合至焊盘332a。焊球350不与表面互连350直接接触。在一些实现中，焊球310a和焊盘332a被配置成提供用于第一信号(例如，电源信号、输入/输出信号)的电路径。
图25解说了将管芯耦合(例如，安装)至基板的序列的特写视图。图25的阶段1解说了基板302的包括第二介质层322、焊盘332b、第一阻焊层340和表面互连350的另一部分的特写视图。表面互连350不与焊盘332b直接接触。图25的阶段2解说了在管芯304被耦合至基板302之后的特写视图。如阶段2处所示，管芯304的UBM层370b耦合至焊球310b。焊球310b耦合至焊盘332b。焊球310b与表面互连350耦合(例如，直接接触)。在一些实现中，焊球310b、焊盘332b和表面互连350被配置成提供用于第二信号(例如，接地参考信号)的电路径。
图26解说了将管芯耦合(例如，安装)至基板的序列的特写视图。图26的阶段1解说了基板302的包括第二介质层322、焊盘332c、第一阻焊层340和表面互连350的另一部分的特写视图。表面互连350与焊盘332c耦合(例如，直接接触)。图26的阶段2解说了在管芯304被耦合至基板302之后的特写视图。如阶段2处所示，管芯304的UBM层370c耦合至焊球310c。焊球310c耦合至焊盘332c。焊球310c还与表面互连350耦合(例如，直接接触)。在一些实现中，焊球310c、焊盘332c和表面互连350被配置成提供用于第二信号(例如，接地参考信号)的电路径。
用于提供/制造包括具有互连叠层、阻焊层上的互连以及基板的侧部上的互连的基板的集成器件封装的示例性序列
在一些实现中，提供/制造具有互连叠层、表面互连和侧面互连的基板(例如，封装基板)包括若干工艺。图27(其包括图27A-27C)解说了用于提供/制造具有堆叠的互连、表面互连和侧面互连的基板(例如，封装基板)的示例性序列。在一些实现中，图27A-27C的序列可被用来提供/制造图2、16的基板、和/或本公开中描述的其他基板。然而，出于简化目的，图27A-27C将在提供/制造图2的基板的上下文中描述。
应注意，图27A-27C的序列可以组合一个或多个阶段以简化和/或阐明用于提供基板的序列。在一些实现中，可以改变或修改各工艺的次序。
图27A的阶段1解说了在提供芯层2700之后的状态。在一些实现中，芯层2700是由供应商提供的。在一些实现中，芯层2700被制造(例如，形成)。芯层2700包括第一介电层2702、第一金属层2704和第二金属层2706。第一金属层2704在第一介电层2702的第一表面(例如，顶表面)上。第二金属层2706在第一介电层2702的第二表面(例如，底表面)上。
阶段2解说了在芯层2700中形成若干腔之后的状态。如阶段2处所示，在第一介电层2702、第一金属层2704和第二金属层2706中形成若干腔(例如，腔2707)。不同实现可使用不同工艺来在芯层2700中形成腔。在一些实现中，激光工艺和/或光蚀刻工艺(例如，光刻)可被用来在芯层2700中形成腔。
阶段3解说了在腔(例如，腔2708)中形成通孔(例如，通孔2707)之后的状态。不同实现可使用不同工艺来在腔中形成通孔。在一些实现中，一个或多个镀敷工艺可被用来形成通孔。在一些实现中，糊剂可被用来形成通孔。
阶段4解说了在第一金属层2704的部分和第二金属层2706的部分被选择性地移除(例如，蚀刻)以限定一个或多个互连(例如，迹线、焊盘、边缘互连)之后的状态。
阶段5解说了在芯层2700上形成第二介电层2710和第三介电层2712之后的状态。如阶段5处所示，第二介电层2710形成在第一介电层2702的第一表面之上，并且第三介电层2712形成在第一介电层2702的第二表面之上。在一些实现中，第二和第三介电层2710和2712是预浸层。还注意，在一些实现中，第一介电层2702可以是预浸层。
如图27B所示，阶段6解说了在第二介电层2710中形成(例如，创建)若干腔(例如，腔2711)和在第三介电层2712中形成(例如，创建)若干腔(例如，腔2713)之后的状态。不同实现可使用不同工艺来在介电层中形成腔。在一些实现中，激光工艺和/或光蚀刻工艺(例如，光刻)可被用来在介电层中形成腔。
阶段7解说了在第二介电层2710中/上形成金属层2714之后的状态。在第二介电层2710的腔中形成的金属层2714可限定通孔。在第二介电层2710上形成的金属层2714可限定一个或多个互连(例如，迹线、焊盘、边缘互连)。
阶段7还解说了在第三介电层2716中/上形成金属层2716。在第三介电层2712的腔中形成的金属层2716可限定通孔。在第三介电层2712上形成的金属层2716可限定一个或多个互连(例如，迹线、焊盘、边缘互连)。不同实现可将不同工艺用于形成金属层。在一些实现中，一个或多个镀敷工艺可被用来形成金属层。在一些实现中，糊剂可被用来形成金属层(例如，通孔)。
阶段7解说了在第一介电层2702、第二介电层2710、和/或第三介电层2712中形成的互连中的一些可按照堆叠配置来排列，由此形成互连叠层，如以上先前至少在图3和16中描述的。
阶段8解说了在第二介电层2710和一些金属层2714上形成第一阻焊层2720之后的状态。阶段8还解说了在第三介电层2712和一些金属层2716上形成第二阻焊层2722之后的状态。
阶段9解说了在第一阻焊层2720上形成表面互连2730之后的状态。表面互连2730可以是图案化表面互连。在一些实现中，镀敷工艺被用于形成表面互连2730。阶段9进一步解说了在基板的侧面(例如，介电层的侧面、阻焊层)上形成侧表面互连2732。在一些实现中，侧表面互连2732是图案化侧表面互连。在一些实现中，侧表面互连2732可以被限定为接近和/围绕被形成在介电层中/上的边缘互连。侧表面互连2732可以是与表面互连2730相同的层。在一些实现中，阶段9解说了包括在基板的外围附近和/或处堆叠的互连、表面互连和侧面互连的基板2750。
阶段10解说了在一组焊球2760耦合至从金属层2716中形成的焊盘之后的状态。在一些实现中，来自该组焊球2760中的至少大部分焊球被配置成提供用于至少一个非接地参考信号的至少一个电路径。在一些实现中，来自该组焊球2760中的至少相当大数目(例如，70％或更大)的焊球被配置成提供用于至少一个非接地参考信号的至少一个电路径。
阶段11解说了在管芯2770通过一组焊球2780耦合至基板2750之后的状态。
用于提供/制造包括具有互连叠层、阻焊层上的互连以及基板的侧部上的互连的基板的集成器件封装的方法的示例性流程图
在一些实现中，提供/制造具有互连叠层、表面互连和侧面互连的基板(例如，封装基板)包括若干工艺。图28解说了用于提供/制造具有互连叠层、表面互连和侧面互连的基板(例如，封装基板)的方法2800的示例性流程图。在一些实现中，图28的方法用来提供/制造图3的基板、和/或本公开中的其他基板。
应当注意，图28的方法可以组合一个或多个步骤以简化和/或阐明用于提供集成器件的序列。在一些实现中，可以改变或修改各工艺的次序。
该方法提供(在2805)若干介电层。在一些实现中，提供若干介电层包括形成芯层和若干预浸层。在一些实现中，仅形成一个预浸层。
该方法在介电层中形成(在2810)至少一个互连叠层。该互连叠层可包括两个或更多个互连。互连可包括迹线、焊盘和/或通孔。互连叠层可以是基本上被排列在叠层(例如，垂直叠层)中的若干互连。互连叠层可在若干介电层中/上形成。一组互连叠层可位于介电层中，以使得该互连叠层至少部分地位于基板的外围或周界内、外围或周界处、外围或周界附近、或者外围或周界内。该互连叠层可被排列在互连叠层的外部行和/或外部列中。第一互连叠层可被配置成提供用于至少一个第一非接地参考信号的电路径。第二互连叠层可被配置成提供用于至少一个接地参考信号的电路径。互连叠层的示例(例如，互连叠层400、410)在以上在至少图4中描述。不同实现可不同地形成互连和互连叠层。在一些实现中，镀敷工艺被用来形成互连和互连叠层。形成互连(例如，互连叠层)的示例在以下在至少图29-32中详细描述。
该方法可任选地形成(在2815)至少一个边缘互连。边缘互连可被形成以耦合至一个或多个互连叠层。边缘互连的示例以上至少在图12-14中描述。形成互连(例如，边缘互连)的示例在以下在至少图29-32中详细描述。
该方法在至少一个介电层上形成(在2820)焊盘。该焊盘可以是基板的管芯侧焊盘(例如，管芯侧焊球焊盘)和/或印刷电路板(PCB)侧焊盘(例如，PCB侧焊球焊盘)。大部分、或者相当大部分(例如，60％或更大)的焊盘被配置成提供用于至少一个非接地参考信号的至少一个电路径。
该方法在一个或多个介电层上形成(在2825)至少一个阻焊层。
该方法还在阻焊层上形成(在2830)表面互连。该表面互连可以是图案化金属层。表面互连可被配置成提供接地参考信号。
该方法在基板的侧面上形成(在2835)侧面互连。该侧面互连可以是图案化金属层。该侧面互连可被配置成提供接地参考信号。该侧面互连可耦合至(例如，接触)表面互连。在一些实现中，侧面互连可耦合至一个或多个互连叠层(例如，被配置成提供用于接地参考信号的电路径的互连叠层)。
该方法还提供(在2840)到焊盘的焊球。一些焊球可被配置成提供用于接地参考信号的电路径。大部分焊球可被配置成提供用于至少一个非接地参考信号(例如，电源信号、输入/输出信号)的至少一个电路径。
示例性半加成图案化(SAP)工艺
在本公开中描述了各种互连(例如，迹线、通孔、焊盘)和金属层。在一些实现中，这些互连可包括一个或多个金属层。例如，在一些实现中，这些互连可包括第一金属晶种层和第二金属层。可使用不同镀敷工艺来提供(例如，形成)这些金属层。以下是具有晶种层的互连(例如，迹线、通孔、焊盘)的详细示例以及可如何使用不同镀敷工艺来形成这些互连。
不同实现可使用不同工艺来形成和/或制造金属层(例如，互连、表面互连、侧面互连)。在一些实现中，这些工艺包括半加成图案化(SAP)工艺和镶嵌工艺。这些各种不同工艺在下文进一步描述。
图29解说了用于使用半加成图案化(SAP)工艺来形成互连以在一个或多个介电层中提供和/或形成互连的序列。如图29中所示，阶段1解说了在提供(例如，形成)介电层2902之后的集成器件(例如，基板)的状态。在一些实现中，阶段1解说了介电层2902包括第一金属层2904。在一些实现中，第一金属层2904是晶种层。在一些实现中，可在提供(例如，接收或形成)介电层2902之后在介电层2902上提供(例如，形成)第一金属层2904。阶段1解说了在介电层2902的第一表面上提供(例如，形成)第一金属层2904。在一些实现中，第一金属层2904是通过使用沉积工艺(例如，PVD、CVD、镀敷工艺)来提供的。
阶段2解说了在第一金属层2904上选择性地提供(例如，形成)光致抗蚀层2906(例如，光显影抗蚀层)之后的集成器件的状态。在一些实现中，选择性地提供抗蚀层2906包括在第一金属层2904上提供第一抗蚀层2906并且通过显影(例如，使用显影工艺)来选择性地移除抗蚀层2906的诸部分。阶段2解说了提供抗蚀层2906，从而形成腔2908。
阶段3解说了在腔2908中形成第二金属层2910之后的集成器件的状态。在一些实现中，在第一金属层2904的暴露部分之上形成第二金属层2910。在一些实现中，第二金属层2910是通过使用沉积工艺(例如，镀敷工艺)来提供的。
阶段4解说了在移除抗蚀层2906之后的集成器件的状态。不同实现可使用不同工艺来移除抗蚀层2906。
阶段5解说了在选择性地移除第一金属层2904的一些部分之后的集成器件的状态。在一些实现中，移除第一金属层2904中未被第二金属层2910覆盖的一个或多个部分。如阶段5所示，剩余第一金属层2904和第二金属层2910可形成和/或限定集成器件和/或基板中的互连2912(例如，迹线、通孔、焊盘)。在一些实现中，移除第一金属层2904，以使得位于第二金属层2910下方的第一金属层2904的尺寸(例如，长度、宽度)与第二金属层2910的尺寸(例如，长度、宽度)大致相同或者比其小，这可导致底切，如图29的阶段5所示。在一些实现中，上述过程可以被迭代若干次以提供和/或形成集成器件和/或基板的一个或多个介电层中的若干互连。
图30解说了用于使用(SAP)工艺以在一个或多个介电层中提供和/或形成互连的方法的流程图。该方法(在3005)提供介电层(例如，介电层2902)。在一些实现中，提供介电层包括形成介电层。在一些实现中，提供介电层包括形成第一金属层(例如，第一金属层2904)。在一些实现中，第一金属层是晶种层。在一些实现中，可在提供(例如，接收或形成)介电层之后在介电层上提供(例如，形成)第一金属层。在一些实现中，第一金属层是通过使用沉积工艺(例如，物理气相沉积(PVD)或镀敷工艺)来提供的。
该方法(在3010)在第一金属层上选择性地提供光致抗蚀层(例如，光显影抗蚀层2906)。在一些实现中，选择性地提供抗蚀层包括在第一金属层上提供第一抗蚀层并且选择性地移除该抗蚀层的一些部分(这提供了一个或多个腔)。
该方法随后(在3015)在光致抗蚀层的腔中提供第二金属层(例如，第二金属层2910)。在一些实现中，在第一金属层的暴露部分之上形成第二金属层。在一些实现中，第二金属层是通过使用沉积工艺(例如，镀敷工艺)来提供的。
该方法进一步(在3020)移除抗蚀层。不同实现可使用不同工艺来移除抗蚀层。该方法还(在3025)选择性地移除第一金属层的一些部分。在一些实现中，移除第一金属层中未被第二金属层覆盖的一个或多个部分。在一些实现中，任何剩余第一金属层和第二金属层可形成和/或限定集成器件和/或基板中的一个或多个互连(例如，迹线、通孔、焊盘)。在一些实现中，以上提及的方法可被迭代若干次以在集成器件和/或基板的一个或多个介电层中提供和/或形成若干互连。
示例性镶嵌工艺
图31解说了用于使用镶嵌工艺来形成互连以在介电层中提供和/或形成互连的工序。如图31中所示，阶段1解说了在提供(例如，形成)介电层3102之后的集成器件的状态。在一些实现中，介电层3102是无机层(例如，无机膜)。
阶段2解说了在介电层3102中形成腔3104之后的集成器件的状态。不同实现可使用不同工艺来在介电层3102中提供腔3104。
阶段3解说了在介电层3102上提供第一金属层3106之后的集成器件的状态。如阶段3所示，在介电层3102的第一表面上提供第一金属层3106。在介电层3102上提供第一金属层3106，以使得第一金属层3106采取介电层3102的轮廓，包括腔3104的轮廓在内。在一些实现中，第一金属层3106是晶种层。在一些实现中，第一金属层3106是通过使用沉积工艺(例如，物理气相沉积(PVD)、化学气相沉积(CVD)、或镀敷工艺)来提供的。
阶段4解说了在腔3104中和介电层3102的表面形成第二金属层3108之后的集成器件的状态。在一些实现中，在第一金属层3106的暴露部分之上形成第二金属层3108。在一些实现中，第二金属层3108是通过使用沉积工艺(例如，镀敷工艺)来提供的。
阶段5解说了在移除第二金属层3108的一些部分和第一金属层3106的一些部分之后的集成器件的状态。不同实现可使用不同工艺来移除第二金属层3108和第一金属层3106。在一些实现中，化学机械抛光(CMP)工艺被用来移除第二金属层3108的一些部分和第一金属层3106的一些部分。如阶段5所示，剩余第一金属层3106和第二金属层3108可形成和/或限定集成器件和/或基板中的互连3112(例如，迹线、通孔、焊盘)。如阶段5所示，以在第二金属层3112的基底部分和(诸)侧部上形成第一金属层3106的方式来形成互连3110。在一些实现中，腔3104可以包括两级电介质中的沟和/或孔的组合，以使得可以在单个沉积步骤中形成通孔和互连(例如，金属迹线)，在一些实现中，以上提及的过程可被迭代若干次以在集成器件和/或基板的一个或多个介电层中提供和/或形成若干互连。
图32解说了用于使用镶嵌工艺来形成互连以在介电层中提供和/或形成互连的方法3200的流程图。该方法(在3205)提供介电层(例如，介电层3102)。在一些实现中，提供介电层包括形成介电层。在一些实现中，提供介电层包括从供应器接收介电层。在一些实现中，介电层是无机层(例如，无机膜)。
该方法(在3210)在介电层中形成至少一个腔(例如，腔3104)。不同实现可使用不同工艺来在介电层中提供腔。
该方法(在3215)在介电层上提供第一金属层(例如，第一金属层3106)。在一些实现中，在介电层的第一表面上提供(例如，形成)第一金属层。在一些实现中，在介电层上提供第一金属层，以使得第一金属层采取介电层的轮廓，包括腔的轮廓在内。在一些实现中，第一金属层是晶种层。在一些实现中，第一金属层3106是通过使用沉积工艺(例如，PVD、CVD或镀敷工艺)来提供的。
该方法(在3220)在腔和介电层的表面中提供第二金属层(例如，第二金属层3108)。在一些实现中，在第一金属层的暴露部分之上形成第二金属层。在一些实现中，第二金属层是通过使用沉积工艺(例如，镀敷工艺)来提供的。在一些实现中，第二金属层与第一金属层类似或相同。在一些实现中，第二金属层不同于第一金属层。
该方法随后(在3225)移除第二金属层的一些部分和第一金属层的一些部分。不同实现可使用不同工艺来移除第二金属层和第一金属层。在一些实现中，化学机械抛光(CMP)工艺被用来移除第二金属层的一些部分和第一金属层的一些部分。在一些实现中，剩余第一金属层和第二金属层可形成和/或限定互连(例如，互连3112)。在一些实现中，互连可包括集成器件和/或基板中的至少迹线、通孔、和/或焊盘中的一者。在一些实现中，以在第二金属层的基底部分和(诸)侧部上形成第一金属层的方式来形成互连。在一些实现中，以上提及的方法可被迭代若干次以在集成器件和/或基板的一个或多个介电层中提供和/或形成若干互连。
示例性电子设备
图33解说了可集成有前述集成器件、半导体器件、集成电路、管芯、中介体、封装或层叠封装(PoP)中的任一者的各种电子设备。例如，移动电话设备3302、膝上型计算机设备3304以及固定位置终端设备3306可包括如本文所描述的集成器件3300。集成器件3300可以是例如本文描述的任何集成电路、管芯、集成器件、集成器件封装、集成电路器件、层叠封装器件。图33中所解说的设备3302、3304、3306仅是示例性的。其他电子设备也能以集成器件3300为其特征，此类电子设备包括但不限于包括以下各项的设备(例如，电子设备)群：移动设备、手持式个人通信系统(PCS)单元、便携式数据单元(诸如个人数字助理)、启用全球定位系统(GPS)的设备、导航设备、机顶盒、音乐播放器、视频播放器、娱乐单元、固定位置数据单元(诸如仪表读取装备)、通信设备、智能电话、平板计算机、计算机、可穿戴设备、服务器、路由器、机动车(例如，自主车辆)中实现的电子设备、或者存储或检索数据或计算机指令的任何其它设备，或者其任何组合。
图3、4、5、6、7、8、9、10、11、12、13、14、15、16、17、18、19、20、21、22、23、24、25、26、27A-27C、28、29、30、31、32和/或33中解说的组件、步骤、特征和/或功能之中的一者或多者可以被重新排列和/或组合成单个组件、步骤、特征或功能，或者实施在若干个组件、步骤、或功能中。也可添加附加的元件、组件、步骤、和/或功能而不会脱离本公开。还应当注意，本公开中的图3、4、5、6、7、8、9、10、11、12、13、14、15、16、17、18、19、20、21、22、23、24、25、26、27A-27C、28、29、30、31、32和/或33及其对应描述不限于管芯和/或IC。在一些实现中，图3、4、5、6、7、8、9、10、11、12、13、14、15、16、17、18、19、20、21、22、23、24、25、26、27A-27C、28、29、30、31、32和/或33及其相应描述可被用于制造、创建、提供、和/或生产集成器件。在一些实现中，一种器件可包括管芯、管芯封装、集成电路(IC)、集成器件、集成器件封装、晶片、半导体器件、层叠封装、封装基板和/或中介体。
措辞“示例性”在本文中用于表示“用作示例、实例或解说”。本文中描述为“示例性”的任何实现或方面不必被解释为优于或胜过本公开的其他方面。同样，术语“方面”不要求本公开的所有方面都包括所讨论的特征、优点或操作模式。术语“耦合”在本文中用于指两个对象之间的直接或间接耦合。例如，如果对象A物理地接触对象B，且对象B接触对象C，则对象A和C可仍被认为是彼此耦合的——即便它们并非彼此直接物理接触。
一“组”对象可包括一个或多个对象。例如，一组互连可包括一个或多个互连。一组焊球可包括一个或多个焊球。一组通孔可包括一个或多个通孔。一组焊盘可包括一个或多个焊盘。一组互连叠层可包括一个或多个互连叠层。
还应注意，这些实施例可作为被描绘为流程图、流图、结构图、或框图的过程来被描述。尽管流程图可把各操作描述为顺序过程，但是这些操作中有许多操作能够并行或并发地执行。另外，这些操作的次序可以被重新安排。过程在其操作完成时终止。
本文所描述的本公开的各种特征可被实现于不同系统中而不会脱离本公开。应当注意，本公开的以上各方面仅是示例，且不应被解释成限定本公开。对本公开的各方面的描述旨在是解说性的，而非限定所附权利要求的范围。由此，本发明的教导可以现成地应用于其他类型的装置，并且许多替换、修改和变形对于本领域技术人员将是显而易见的。

Claims (40)

1.一种集成电路器件，包括：
管芯；以及
耦合至所述管芯的封装基板，所述封装基板包括：
至少一个介电层；
所述至少一个介电层中的第一互连的第一叠层，所述第一互连的第一叠层被配置成提供用于非接地参考信号的第一电路径，其中所述第一互连的第一叠层沿所述封装基板的至少一侧定位；以及
形成在所述至少一个介电层的至少一个侧部上的第二互连，其中所述第二互连被配置成提供用于接地参考信号的第二电路径。
2.如权利要求1所述的集成电路器件，其特征在于，所述封装基板包括所述封装基板的印刷电路板(PCB)侧上的一组焊盘，其中来自所述一组焊盘中的大部分焊盘被配置成提供用于至少一个非接地参考信号的多个电路径，所述一组焊盘包括位于所述封装基板的所述PCB侧上的所有焊盘。
3.如权利要求1所述的集成电路器件，其特征在于，所述封装基板包括所述封装基板的管芯侧上的一组焊盘，其中来自所述一组焊盘中的大部分焊盘被配置成提供用于至少一个非接地参考信号的多个电路径，所述一组焊盘包括位于所述封装基板的所述管芯侧上的所有焊盘。
4.如权利要求1所述的集成电路器件，其特征在于，所述封装基板进一步包括含有所述第一互连的第一叠层在内的第一互连的多个第一叠层，所述第一互连的多个第一叠层至少部分地位于所述封装基板的外围内。
5.如权利要求4所述的集成电路器件，其特征在于，所述封装基板的外围包括所述封装基板的在所述封装基板的侧面的约300微米(μm)或更小内的部分。
6.如权利要求1所述的集成电路器件，其特征在于，所述第一互连的第一叠层包括通孔叠层。
7.如权利要求1所述的集成电路器件，其特征在于，所述封装基板进一步包括：
所述至少一个介电层上的阻焊层；以及
所述阻焊层上的第三互连，其中所述第三互连被配置成提供用于所述接地参考信号的所述第二电路径。
8.如权利要求7所述的集成电路器件，其特征在于，所述第三互连是图案化互连。
9.如权利要求8所述的集成电路器件，其特征在于，所述图案化互连被图案化成至少部分地镜像所述封装基板的顶层互连。
10.如权利要求7所述的集成电路器件，其特征在于，所述封装基板进一步包括所述阻焊层上的第四互连，其中所述第四互连被配置成提供用于第二接地参考信号的第三电路径。
11.如权利要求10所述的集成电路器件，其特征在于，所述接地参考信号和所述第二接地参考信号是来自包括通用接地参考信号、模拟接地参考信号、数字接地参考信号和/或射频接地参考信号的一群信号中的信号。
12.如权利要求1所述的集成电路器件，其特征在于，所述第二互连直接耦合至所述至少一个介电层中的互连。
13.如权利要求1所述的集成电路器件，其特征在于，所述第二互连至少部分地位于所述至少一个介电层中。
14.如权利要求1所述的集成电路器件，其特征在于，所述封装基板包括第一互连的多个第一叠层，所述第一互连的多个第一叠层包括所述第一互连的第一叠层，所述第一互连的多个第一叠层位于沿所述封装基板的侧面的至少行或列之一中。
15.如权利要求1所述的集成电路器件，其特征在于，所述封装基板进一步包括位于所述至少一个介电层中的第四互连的至少一个第四叠层，所述第四互连的至少一个第四叠层被配置成提供用于所述接地参考信号的所述第二电路径，其中所述第四互连的至少一个第四叠层至少部分地位于所述封装基板的外围内。
16.如权利要求15所述的集成电路器件，其特征在于，所述第四互连的至少一个第四叠层耦合至所述第二互连。
17.如权利要求1所述的集成电路器件，其特征在于，所述非接地参考信号包括至少电源信号和/或输入/输出信号之一。
18.如权利要求1所述的集成电路器件，其特征在于，所述集成电路器件被纳入从包括以下各项的组中选择的设备中：音乐播放器、视频播放器、娱乐单元、导航设备、通信设备、移动设备、移动电话、智能电话、个人数字助理、固定位置终端、平板计算机、计算机、可穿戴设备、膝上型计算机、服务器、和/或机动车中的设备，并且进一步包括所述设备。
19.一种集成电路器件，包括：
管芯；以及
耦合至所述管芯的封装基板，所述封装基板包括：
至少一个介电层；
所述至少一个介电层上的阻焊层；
所述至少一个介电层中的第一互连的第一叠层，所述第一互连的第一叠层被配置成提供用于非接地参考信号的第一电路径，其中所述第一互连的第一叠层沿所述封装基板的至少一侧定位；以及
形成在所述阻焊层上的第二互连，其中所述第二互连被配置成提供用于接地参考信号的第二电路径。
20.如权利要求19所述的集成电路器件，其特征在于，进一步包括位于所述至少一个介电层中的第三互连的至少一个第三叠层，所述第三互连的至少一个第三叠层被配置成提供用于所述接地参考信号的所述第二电路径，其中所述第一互连的第一叠层和所述第三互连的至少一个第三叠层至少部分地位于所述封装基板的外围内。
21.如权利要求19所述的集成电路器件，其特征在于，所述封装基板包括所述封装基板的管芯侧上的一组焊盘，其中来自所述一组焊盘中的大部分焊盘被配置成提供用于至少一个非接地参考信号非多个电路径，所述一组焊盘包括位于所述封装基板的所述管芯侧上的所有焊盘。
22.如权利要求19所述的集成电路器件，其特征在于，所述第一互连的第一叠层至少部分地位于所述封装基板的外围内，其中所述封装基板的外围包括所述封装基板的在所述封装基板的侧面的约300微米(μm)或更小内的部分。
23.如权利要求19所述的集成电路器件，其特征在于，所述第二互连是图案化互连，其被图案化成至少部分地镜像来自以下各项之一的互连：所述封装基板的至少顶层互连、来自所述管芯的至少一个互连、所述封装基板的互连布局、和/或所述管芯的互连布局。
24.一种器件，包括：
一种封装基板，包括：
至少一个介电层；
所述至少一个介电层中的第一互连的第一叠层，所述第一互连的第一叠层被配置成提供用于非接地参考信号的第一电路径，其中所述第一互连的第一叠层沿所述封装基板的至少一侧定位；以及
形成在所述至少一个介电层的至少一个侧部上的第二互连，其中所述第二互连被配置成提供用于接地参考信号的第二电路径；以及
通过一组焊球耦合至所述封装基板的管芯。
25.如权利要求24所述的器件，其特征在于，来自所述一组焊球中的大部分焊球被配置成提供用于至少一个非接地参考信号的多个电路径，所述一组焊球包括将所述管芯耦合至所述封装基板的所有焊球。
26.如权利要求24所述的器件，其特征在于，所述第一互连的第一叠层至少部分地位于所述封装基板的外围内，所述封装基板的外围包括所述封装基板的在所述封装基板的侧部的约300微米(μm)或更小内的部分。
27.如权利要求24所述的器件，其特征在于，所述封装基板进一步包括：
所述至少一个介电层上的阻焊层；以及
所述阻焊层上的第三互连，其中所述第三互连被配置成提供用于所述接地参考信号的所述第二电路径，其中来自所述一组焊球中的至少一个焊球耦合至所述第三互连。
28.如权利要求24所述的器件，其特征在于，所述第二互连至少部分地位于所述至少一个介电层中。
29.如权利要求24所述的器件，其特征在于，所述封装基板进一步包括位于所述至少一个介电层中的第四互连的至少一个第四叠层，所述第四互连的至少一个第四叠层被配置成提供用于所述接地参考信号的所述第二电路径，其中所述第四互连的至少一个第四叠层至少部分地位于所述封装基板的外围内。
30.如权利要求24所述的器件，其特征在于，所述器件被纳入从包括以下各项的组中选择的电子设备中：音乐播放器、视频播放器、娱乐单元、导航设备、通信设备、移动设备、移动电话、智能电话、个人数字助理、固定位置终端、平板计算机、计算机、可穿戴设备、膝上型计算机、服务器、和/或机动车中的设备，并且进一步包括所述电子设备。
31.一种器件，包括：
封装基板，包括：
至少一个介电层；
所述至少一个介电层上的阻焊层；
所述至少一个介电层中的第一互连的第一叠层，所述第一互连的第一叠层被配置成提供用于非接地参考信号的第一电路径，其中所述第一互连的第一叠层沿所述封装基板的至少一侧定位；以及
形成在所述阻焊层上的第二互连，其中所述第二互连被配置成提供用于接地参考信号的第二电路径；以及
通过一组焊盘耦合至所述封装基板的管芯，其中来自所述一组焊球中的至少一个焊球耦合至所述第二互连。
32.如权利要求31所述的器件，其特征在于，来自所述一组焊球中的大部分焊球被配置成提供用于至少一个非接地参考信号的多个电路径，所述一组焊球包括将所述管芯耦合至所述封装基板的所有焊球。
33.一种用于制造封装基板的方法，包括：
形成至少一个介电层；
形成用于至少一个非接地参考信号的第一电路径，其中形成所述第一电路径包括在所述至少一个介电层中形成第一互连的第一叠层，以使得所述第一互连的第一叠层沿所述封装基板的至少一侧定位；以及
形成用于接地参考信号的第二电路径，其中形成所述第二电路径包括在所述至少一个介电层的至少一个侧部上形成第二互连。
34.如权利要求33所述的方法，其特征在于，形成所述第一电路径进一步包括在所述封装基板的印刷电路板(PCB)侧上形成一组焊盘，以使得所述封装基板的所述PCB侧上的所述一组焊盘是位于所述封装基板的所述PCB侧上的大部分焊盘。
35.如权利要求33所述的方法，其特征在于，形成所述第一电路径进一步包括在所述封装基板的管芯侧上形成一组焊盘，以使得所述封装基板的所述管芯侧上的所述一组焊盘是位于所述封装基板的所述管芯侧上的大部分焊盘。
36.如权利要求33所述的方法，其特征在于，形成所述第一互连的第一叠层包括形成至少部分地在所述封装基板的外围内的所述第一互连的第一叠层。
37.如权利要求33所述的方法，其特征在于，形成所述第一互连的第一叠层包括形成通孔叠层。
38.如权利要求33所述的方法，其特征在于，进一步包括：
在所述至少一个介电层上形成阻焊层；以及
形成用于所述接地参考信号的第二电路径，其中形成所述第二电路径包括在所述阻焊层上形成第三互连。
39.如权利要求33所述的方法，其特征在于，形成所述第二互连包括至少部分地在所述至少一个介电层中形成所述第二互连。
40.如权利要求33所述的方法，其特征在于，所述封装基板被纳入从包括以下各项的组中选择的设备中：音乐播放器、视频播放器、娱乐单元、导航设备、通信设备、移动设备、移动电话、智能电话、个人数字助理、固定位置终端、平板计算机、计算机、可穿戴设备、膝上型计算机、服务器、和/或机动车中的设备。
CN201680010609.4A 2015-02-18 2016-02-17 包括互连叠层、阻焊层上的互连以及基板的侧部上的互连的基板 Pending CN107251218A (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US201562117835P 2015-02-18 2015-02-18
US62/117,835 2015-02-18
US14/703,290 US9691694B2 (en) 2015-02-18 2015-05-04 Substrate comprising stacks of interconnects, interconnect on solder resist layer and interconnect on side portion of substrate
US14/703,290 2015-05-04
PCT/US2016/018345 WO2016134070A1 (en) 2015-02-18 2016-02-17 Substrate comprising stacks of interconnects, interconnect on solder resist layer and interconnect on side portion of substrate

Publications (1)

Publication Number Publication Date
CN107251218A true CN107251218A (zh) 2017-10-13

Family

ID=56622471

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201680010609.4A Pending CN107251218A (zh) 2015-02-18 2016-02-17 包括互连叠层、阻焊层上的互连以及基板的侧部上的互连的基板

Country Status (9)

Country Link
US (1) US9691694B2 (zh)
EP (1) EP3259777B1 (zh)
JP (1) JP6980530B2 (zh)
KR (1) KR102428876B1 (zh)
CN (1) CN107251218A (zh)
BR (1) BR112017017604B1 (zh)
ES (1) ES2877771T3 (zh)
SG (1) SG11201705460VA (zh)
WO (1) WO2016134070A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113287196A (zh) * 2019-01-02 2021-08-20 高通股份有限公司 包括在第一方向上对齐的第一焊料互连和在第二方向上对齐的第二焊料互连的器件

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9980378B1 (en) * 2017-03-10 2018-05-22 Dell Products, Lp Surface mount connector pad
US20180350630A1 (en) * 2017-06-01 2018-12-06 Qualcomm Incorporated Symmetric embedded trace substrate
CN111052364A (zh) * 2017-09-29 2020-04-21 英特尔公司 具有嵌入式互连的半导体封装
KR102199602B1 (ko) * 2019-05-29 2021-01-07 주식회사 테토스 기판 회로 패턴 형성용 노광 장치
KR102207602B1 (ko) * 2019-05-29 2021-01-26 주식회사 테토스 기판 측면부 배선 형성 방법
US11139224B2 (en) 2019-12-05 2021-10-05 Qualcomm Incorporated Package comprising a substrate having a via wall configured as a shield
US11749611B2 (en) 2021-02-01 2023-09-05 Qualcomm Incorporated Package with a substrate comprising periphery interconnects
CN113316330B (zh) * 2021-05-25 2022-07-22 中国电子科技集团公司第二十九研究所 基于多次层压的内埋合成网络基板叠层及设计方法
US12057379B2 (en) * 2021-09-03 2024-08-06 Cisco Technology, Inc. Optimized power delivery for multi-layer substrate

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6388207B1 (en) * 2000-12-29 2002-05-14 Intel Corporation Electronic assembly with trench structures and methods of manufacture
US20030232492A1 (en) * 2002-06-12 2003-12-18 Muthiah Venkateswaran Semiconductor device package and method of making the same
JP2005056961A (ja) * 2003-07-31 2005-03-03 Ngk Spark Plug Co Ltd インターポーザ
CN102144289A (zh) * 2008-09-05 2011-08-03 三菱电机株式会社 高频电路封装件及传感器模块
US20120187581A1 (en) * 2011-01-24 2012-07-26 Fujitsu Semiconductor Limited Semiconductor device and wiring board
US20120326293A1 (en) * 2010-03-09 2012-12-27 Panasonic Corporation Semiconductor package having electrode on side surface, and semiconductor device

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2679681B2 (ja) 1995-04-28 1997-11-19 日本電気株式会社 半導体装置、半導体装置用パッケージ及びその製造方法
JP2000196240A (ja) * 1998-12-24 2000-07-14 Kyocera Corp 積層回路基板
US6384473B1 (en) 2000-05-16 2002-05-07 Sandia Corporation Microelectronic device package with an integral window
US20030085055A1 (en) 2001-11-05 2003-05-08 Skinner Harry G Substrate design and process for reducing electromagnetic emission
KR100489820B1 (ko) 2002-11-19 2005-05-16 삼성전기주식회사 세라믹 다층기판 및 그 제조방법
JP2004343098A (ja) * 2003-04-25 2004-12-02 Matsushita Electric Ind Co Ltd 多層プリント配線板、およびそれを用いた集積回路
JP2005191411A (ja) * 2003-12-26 2005-07-14 Matsushita Electric Ind Co Ltd 高周波集積回路装置
US20050212132A1 (en) 2004-03-25 2005-09-29 Min-Chih Hsuan Chip package and process thereof
US7312529B2 (en) * 2005-07-05 2007-12-25 International Business Machines Corporation Structure and method for producing multiple size interconnections
US7569422B2 (en) * 2006-08-11 2009-08-04 Megica Corporation Chip package and method for fabricating the same
US7425758B2 (en) 2006-08-28 2008-09-16 Micron Technology, Inc. Metal core foldover package structures
US7830004B2 (en) * 2006-10-27 2010-11-09 Taiwan Semiconductor Manufacturing Company, Ltd. Packaging with base layers comprising alloy 42
JP4734282B2 (ja) * 2007-04-23 2011-07-27 株式会社日立製作所 半導体チップおよび半導体装置
JP2009130085A (ja) * 2007-11-22 2009-06-11 Nec Corp 半導体パッケージ
US7838395B2 (en) 2007-12-06 2010-11-23 Stats Chippac, Ltd. Semiconductor wafer level interconnect package utilizing conductive ring and pad for separate voltage supplies and method of making the same
US8901724B2 (en) * 2009-12-29 2014-12-02 Intel Corporation Semiconductor package with embedded die and its methods of fabrication
US8937389B2 (en) * 2012-08-07 2015-01-20 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor devices comprising GSG interconnect structures

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6388207B1 (en) * 2000-12-29 2002-05-14 Intel Corporation Electronic assembly with trench structures and methods of manufacture
US20030232492A1 (en) * 2002-06-12 2003-12-18 Muthiah Venkateswaran Semiconductor device package and method of making the same
JP2005056961A (ja) * 2003-07-31 2005-03-03 Ngk Spark Plug Co Ltd インターポーザ
CN102144289A (zh) * 2008-09-05 2011-08-03 三菱电机株式会社 高频电路封装件及传感器模块
US20120326293A1 (en) * 2010-03-09 2012-12-27 Panasonic Corporation Semiconductor package having electrode on side surface, and semiconductor device
US20120187581A1 (en) * 2011-01-24 2012-07-26 Fujitsu Semiconductor Limited Semiconductor device and wiring board

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113287196A (zh) * 2019-01-02 2021-08-20 高通股份有限公司 包括在第一方向上对齐的第一焊料互连和在第二方向上对齐的第二焊料互连的器件
CN113287196B (zh) * 2019-01-02 2023-07-25 高通股份有限公司 包括在第一方向上对齐的第一焊料互连和在第二方向上对齐的第二焊料互连的器件

Also Published As

Publication number Publication date
ES2877771T3 (es) 2021-11-17
KR20170118084A (ko) 2017-10-24
BR112017017604A2 (pt) 2018-05-08
US9691694B2 (en) 2017-06-27
JP2018511165A (ja) 2018-04-19
US20160240463A1 (en) 2016-08-18
SG11201705460VA (en) 2017-09-28
WO2016134070A1 (en) 2016-08-25
EP3259777A1 (en) 2017-12-27
EP3259777B1 (en) 2021-04-28
BR112017017604B1 (pt) 2022-12-06
KR102428876B1 (ko) 2022-08-02
JP6980530B2 (ja) 2021-12-15

Similar Documents

Publication Publication Date Title
CN107251218A (zh) 包括互连叠层、阻焊层上的互连以及基板的侧部上的互连的基板
CN105745752B (zh) 基板中的嵌入式桥接结构
CN107408513B (zh) 包括嵌入在封装基板中的具有保护环的磁芯电感器的集成器件封装
CN107078101A (zh) 在封装层中包括硅桥接的集成器件封装
CN107924905B (zh) 在可光刻蚀刻层中包括桥接的集成器件封装
CN106463496B (zh) 包括无机层中的高密度互连和有机层中的重分布层的集成器件
US10051733B2 (en) Printed circuit board with coextensive electrical connectors and contact pad areas
US9633977B1 (en) Integrated device comprising flexible connector between integrated circuit (IC) packages
CN107735860A (zh) 包括电容器、重分布层、和分立同轴连接的封装基板
US20090134528A1 (en) Semiconductor package, electronic device including the semiconductor package, and method of manufacturing the semiconductor package
JP2018528620A (ja) 受動デバイスを備える低プロファイルパッケージ
CN107004612A (zh) 在基板与管芯之间包括光敏填料的集成器件封装
KR100770874B1 (ko) 매설된 집적회로를 구비한 다층 인쇄회로기판
CN107078117A (zh) 封装基板或印刷电路板(pcb)中的高品质因数电感器和高品质因数滤波器
CN107223283A (zh) 在封装层中包括配置为电感器的导电薄片的集成器件封装
CN107112310B (zh) 包括高性能封装间连接的层叠封装(pop)器件
US20160183379A1 (en) Substrate comprising an embedded capacitor
CN107113964B (zh) 包括嵌入式细长电容器的基板
CN108604585A (zh) 包括集成电路(ic)封装之间的柔性连接器的集成器件

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
REG Reference to a national code

Ref country code: HK

Ref legal event code: DE

Ref document number: 1242840

Country of ref document: HK

RJ01 Rejection of invention patent application after publication

Application publication date: 20171013

RJ01 Rejection of invention patent application after publication
REG Reference to a national code

Ref country code: HK

Ref legal event code: WD

Ref document number: 1242840

Country of ref document: HK