CN111052364A - 具有嵌入式互连的半导体封装 - Google Patents

具有嵌入式互连的半导体封装 Download PDF

Info

Publication number
CN111052364A
CN111052364A CN201780094403.9A CN201780094403A CN111052364A CN 111052364 A CN111052364 A CN 111052364A CN 201780094403 A CN201780094403 A CN 201780094403A CN 111052364 A CN111052364 A CN 111052364A
Authority
CN
China
Prior art keywords
semiconductor package
interconnect
distance
build
bridge
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201780094403.9A
Other languages
English (en)
Inventor
李圭伍
D.塞内维拉特涅
R.T.埃卢里
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of CN111052364A publication Critical patent/CN111052364A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5385—Assembly of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/20—Structure, shape, material or disposition of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16235—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a via metallisation of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5383—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

一种半导体封装可以包括半导体封装第一侧、嵌入式桥互连、第一通孔和第二通孔。桥互连可以包括具有导电焊盘的桥互连第一侧和桥互连第二侧。桥互连第一侧与半导体封装第一侧之间的距离可以小于桥互连第二侧与半导体封装第一侧之间的距离。第一和第二通孔可以各自包括比第二端窄的第一端。半导体封装第一侧可以比第一通孔的第二端更靠近第一通孔的第一端，并且比第二通孔的第一端更靠近第二通孔的第二端。所述半导体封装的第一侧可以被配置成电耦合到管芯。

Description

具有嵌入式互连的半导体封装
技术领域
本公开总体上涉及半导体封装领域，并且更具体地，涉及具有嵌入式桥互连的半导体封装。
背景技术
集成电路器件可以包括可以用于将该器件耦合到另一个部件的电接触部。然而，如果没有实现衬底共面性，则可能难以在该器件与该另一部件之间形成期望的电连接。
附图说明
在不一定按比例绘制的附图中，同样的数字可以在不同的视图中描述相似的部件。具有不同字母后缀的同样的数字可以表示相似部件的不同实例。附图通过示例的方式而非通过限制的方式总体图示了本文档中讨论的各种实施例。
图1图示了根据各种实施例的集成电路组装件的侧横截面视图。
图2-19图示了根据各种实施例的继集成电路组装件制造中的各种操作之后的组装件的侧横截面视图。
图20A和图20B图示了根据各种实施例的包括电解连接器的半导体封装的侧横截面视图。
图21图示了根据各种实施例的有源桥互连的侧横截面视图。
图22A和图22B图示了根据各种实施例的在平整化扭曲表面之前和之后的半导体封装的侧横截面视图。
图23是根据各种实施例的用于制造集成电路组装件的方法的流程图。
图24是示例计算设备的框图，该示例计算设备可以包括本文中公开的任何半导体封装中的一个或多个。
具体实施方式
随着管芯放置公差收紧，热压接合正变得更普遍，这给关于衬底的平整度引入新的挑战。典型地，热压接合的接合头将管芯放置在将被接合在一起的衬底上，通过拉动衬底背侧的所施加的真空而将衬底附接到基座。当真空在“底部”侧将衬底拉动平整时，“顶部”衬底共面性对于衬底厚度变化是固有的。在真空基座之下的“顶部”衬底共面性是热压接合过程成功的关键。然而，由于与有机层压过程相关联的固有衬底制造差异，满足衬底共面性要求可能相当具有挑战性。
常规地，衬底厚度变化减小方法聚焦于铜金属密度、镀铜和堆积层压过程优化。然而，这些常规方法不能完全地解决共面性问题，因为在衬底的“顶部”和“底部”侧上将总是存在某个固有的变化，所述固有的变化来自镀铜过程、堆积材料层压过程、阻焊剂材料变化、芯变化和图案电镀材料变化。对于倒装芯片结构，提供如在某些应用中可能需要的具有很小变化或没有变化（即，良好的顶部共面性）的线端衬底可能几乎是不可能的。此外，常规方法可能显著减小衬底设计灵活性，并且潜在地增加用于专用铜和堆积层压过程的衬底制造成本。
本文中公开的各种实施例包括用于半导体封装和集成电路组装件的制造的方法，所述方法使用无芯处理技术来制造具有非常良好的顶部共面性（例如，具有非常小或几乎为零的变化）的部件。该顶部共面性可以使得能够在管芯附接过程中使用热压接合，即使在极其精细的特征间隔（例如，低于100微米的凸块节距）下也是如此。
在一些实施例中，本文中公开的半导体封装可以使用被层压到可剥离的牺牲芯上的第一堆积层的表面作为“C4”或倒装芯片连接侧。互连（例如，硅桥互连）可以嵌入（例如，在第一或第二金属层的形成之后通过激光或光刻过程而形成的）腔体中，并且可以使用在互连与腔体之间的堆积树脂或其他材料来填充腔体。通过使用第一堆积层的表面作为C4侧，C4侧将与可剥离的牺牲芯的表面轮廓一样平整。平整的C4表面使得能够在后续堆积上形成精细的微通孔，所述精细的微通孔对于在嵌入式互连器件中使用的精细凸块节距（例如，小于55微米的凸块节距）而言可以是必要的。
封装一旦与牺牲芯脱离，就处于变形的风险（例如由于残余应力，所述残余应力在构建固化和铜老化过程期间由热膨胀系数失配以及收缩失衡所致）。平整化器件（使用例如机械和/或真空力，如下所述）可以防止“顶部”表面的翘曲/变形，或者可替换地，在翘曲/变形后再次使“顶部”表面平整化。将基本上共面的表面呈现给半导体封装要被附接到的管芯可以在热压接合过程期间改进半导体封装与管芯之间的连接。
附加地，一些实施例可以包括从半导体封装的第一侧构建第一通孔，并且从半导体封装的第二侧构建第二通孔。此外，至少一些所描述的实施例提供了显著的设计和衬底制造灵活性。在至少一个实施例中，可以通过取得具有嵌入式部件的无芯器件的横截面来检测侵害（infringement），所述横截面可以示出例如相对于通孔的第二集合反转的通孔的第一集合。在至少一个实施例中，横截面可以示出面向器件“顶部”的通孔的第一集合的较窄侧以及面向器件“底部”的通孔的第二集合的较窄侧。
图1图示了根据各种实施例的集成电路组装件100的侧横截面视图。集成电路组装件100可以包括半导体封装102和管芯104。在至少一个实施例中，集成电路组装件100可以包括耦合到半导体封装102的多个管芯104。半导体封装102可以包括嵌入式互连106（例如，桥互连、有源管芯或无源管芯）。在所图示的实施例中，半导体封装102包括两个嵌入式桥互连106，但是在其他实施例中，半导体封装102可以包括任何数量的嵌入式互连106。
半导体封装102可以包括半导体封装第一侧108以及与半导体封装第一侧108相对的半导体封装第二侧110。半导体封装102可以包括第一通孔112。每个第一通孔112可以包括比第一通孔112的第二端116窄的第一端114。在一些实施例中，第一通孔112的第一端114（较窄端）与半导体封装第一侧108之间的距离可以小于第一通孔112的第二端116（较宽端）与半导体封装第一侧108之间的距离。例如，在所图示的实施例中，第一通孔112的较窄端（第一端114）面向“上”，而第一通孔112的较宽端（第二端116）面向“下”。
半导体封装102可以进一步包括第二通孔118。每个第二通孔118可以包括比第二通孔118的第二端122窄的第一端120。在一些实施例中，第二通孔118的第二端122（较宽端）与半导体封装第一侧108之间的距离可以小于第二通孔118的第一端120（较窄端）与半导体封装第一侧108之间的距离。例如，在所图示的实施例中，第二通孔118的较宽端（第二端122）面向“上”，而第二通孔118的较窄端（第一端120）面向“下”。在一些实施例中，第一通孔112和第二通孔114可以包括铜。
集成电路组装件100可以进一步包括将半导体封装102电耦合到管芯104的电解连接器124。在所图示的实施例中，电解连接器124包括铜柱126和焊料凸块128。在至少一个实施例中，管芯104经由第二通孔118和电解连接器电耦合到嵌入式桥互连106。在至少一个实施例中，半导体封装第一侧108的至少一部分具有与牺牲芯的表面轮廓互补的轮廓。
图2-19图示了根据各种实施例的继半导体封装（诸如半导体封装102）和集成电路组装件（诸如集成电路组装件100）的制造中的各种操作之后的组装件的侧横截面视图。图2图示了组装件200，其可以包括牺牲芯202以及形成在牺牲芯202上的金属镀层204。牺牲芯202可以包括被布置在箔208之间的主体材料206。在一些实施例中，箔208可以包括内箔层210、外箔层212以及被布置在内箔层210与外箔层212之间的粘合层214。在至少一个实施例中，内箔层210和外箔层212可以包括铜箔。粘合层214可以临时将内箔层210接合到外箔层212。在至少一个实施例中，粘合层214可以充当释放层，使得内箔层210和外箔层212可以被“剥离”开来。当外箔层212被从内箔层210剥离开时，牺牲芯202可以被释放或“牺牲”。在至少一个实施例中，牺牲芯202可以包括可剥离的牺牲芯202。在所图示的实施例中，组装件200包括被布置在主体材料206的相对侧的两个箔208。虽然关于牺牲芯202描述了图示的实施例，但是在一些实施例中，可以使用其他部件来代替牺牲芯202，例如，可重复使用的载体（例如，具有机械释放层的不锈钢）或玻璃载体（其例如具有激光或机械释放层）。在激光释放方案的至少一个实施例中，堆积可以仅沉积在面板的一侧上。在至少一个实施例中，可以沉积无电镀铜层或溅镀的Ti或Cr或Ni和Cu种子层，继之以使用沉积的种子层进行电解电镀以形成更厚的铜层。
在至少一个实施例中，金属镀层204可以形成在外箔层212上。在至少一个实施例中，金属镀层204可以形成在牺牲芯202的表面240上。金属镀层204可以包括第一层216和第二层218，其中第一层216形成在第二层218上。在至少一个实施例中，第一层可以包括铜。在至少一个实施例中，第二层218可以包括镍。在一些实施例中，金属镀层204可以包括第三层220，其中第二层218形成在第三层220上，并且第一层216形成在第二层218上。在至少一个实施例中，第三层220可以包括铜。在一些实施例中，金属镀层204可以包括第四层222，其中第四层222形成在第三层220上，第二层218形成在第四层222上，并且第一层216形成在第二层218上。在至少一个实施例中，第三层220可以包括铜，并且第四层222可以包括金。在所图示的实施例中，形成在每个外箔层212上的金属镀层204形成为镜像，使得两个等同的半导体封装可以被制造在相同的牺牲芯202上。为了易于说明，并不是各种结构的所有实例都将被标记，而是将标记代表性的特征以表示同样的特征。
图3图示了继提供沉积在组装件300的第一侧304和第二侧306处的堆积材料302之后的组装件300。在至少一个实施例中，堆积材料302可以直接沉积在牺牲芯202上。在一些实施例中，堆积材料302包括第一堆积层。在一些实施例中，堆积材料302覆盖金属镀层204。
图4图示了继通过堆积材料302形成第一通孔112的第一集合402之后的组装件400。第一通孔112可以包括比第二端116窄的第一端114。在至少一个实施例中，第一通孔112中的一个或多个可以形成在金属镀层204上。在至少一个实施例中，第一集合402的第一通孔112中的一个或多个包括微通孔。组装件400可以使用例如微通孔制造技术、干膜抗蚀剂技术、图案化电镀技术、这些的组合等由组装件300形成。
图5图示了继提供附加的堆积材料302并且通过附加的堆积材料302形成第一通孔112的第二集合502之后的组装件500。第一通孔112可以包括比第二端116窄的第一端114。在至少一个实施例中，第一通孔112的第二集合502中的一个或多个可以形成在第一通孔的第一集合402上。在一些实施例中，第一通孔112的第二集合502的第一端114（较窄端）耦合到第一通孔112的第一集合402的第二端116（较宽端）。在至少一个实施例中，第二集合502的第一通孔112中的一个或多个包括微通孔。组装件500可以使用例如微通孔制造技术、干膜抗蚀剂技术、图案化电镀技术、这些的组合等由组装件400形成。
图6图示了继在第一通孔112的第二集合502之上提供附加的堆积材料302之后的组装件600。图7图示了继在堆积材料302中形成腔体702之后的组装件700。在至少一个实施例中，腔体702向下形成到牺牲芯202的箔208的外箔水平面212。虽然所图示的实施例包括第一通孔112的第一和第二集合402、502，但是其他实施例可以包括不同数量的第一通孔112集合和不同数量的堆积材料302层。可以通过如下来形成腔体702：通过激光烧蚀对所有的堆积层进行激光后处理（如图7中所示）或使用光成像介电材料的光刻过程。在至少一个实施例中，可以在每一层处创建腔体702。在至少一个实施例中，可以借助于掩模使用ga干法蚀刻过程来创建腔体702。
图8图示了图7的组装件700的替换组装件800。图8图示了继在第一通孔112的第二集合502之上提供堆积材料302的附加层、以及通过堆积材料并且在各个第一通孔112之间形成腔体802之后的组装件800。
图9图示了继在腔体702中布置桥（或者无源或有源管芯）互连902之后由组装件700形成的组装件900。在一些实施例中，桥互连106可以包括被布置在桥互连106的桥互连第一侧908处的管芯背侧膜906上的一个或多个导电焊盘904。桥互连第一侧908可以接触箔208的外箔层212。桥互连可以包括与桥互连第一侧908相对的桥互连第二侧910。虽然所图示的实施例包括四个桥互连902，但是其他实施例可以包括任何数量的桥互连902。
图10图示了继在提供附加的堆积材料302以嵌入桥互连106、形成第一通孔112的第三集合1002以及在第一通孔112的第三集合1102之上提供附加的堆积材料302之后的组装件1000。第一通孔112的第三集合1002的每个通孔112可以包括比第二端116窄的第一端114。在至少一个实施例中，第三集合1002的第一通孔112的第一端114（较窄端）连接到第二集合502的第一通孔114的第二端116（较宽端）。组装件1000还可以包括在桥互连第二侧910之上形成的堆积材料302上的导电结构1004。组装件1000可以使用例如微通孔制造技术、干膜抗蚀剂技术、图案化电镀技术、这些的组合等由组装件900形成。
图11图示了继在导电结构1004之上提供附加的堆积材料302并且形成第一通孔112的第四集合1102之后的组装件1100。第四集合1102的每个第一通孔112可以包括第一端114和第二端116。第一通孔112的第四集合1102的一个或多个通孔可以在其第一端114（较窄端）处连接到第一通孔112的第三集合1002中的通孔的第二端116（较宽端）。第一通孔112的第四集合1102中的一个或多个通孔可以在其第一端114（较窄端）处连接到导电结构1004。在至少一个实施例中，组装件900可以包括在嵌入式互连910与导电结构1004之间延伸的通孔112。
图12图示了继向图11的组装件1100提供经图案化的阻焊剂1202之后、以及继在经图案化的阻焊剂1202之上提供平整化器件1204之后的组装件1200。在一些实施例中，平整化器件1204可以是临时载体。在至少一个实施例中，平整化器件1204可以是可剥离的牺牲芯。在至少一个实施例中，平整化器件1204可以是玻璃载体。在一些实施例中，可以提供平整化器件1204，以防面板处置对于拆板（depaneling）后的连续过程是具有挑战性的。在至少一个实施例中，平整化器件1204可以防止由于在衬底中堆积的残余应力所致的衬底的翘曲或变形，所述残余应力由于构建固化和铜老化过程期间在堆积层与铜层之间的热膨胀系数失配以及收缩失衡所致。
图13图示了继从组装件1200“剥离”开或以其他方式移除牺牲芯202的主体材料206之后的组装件1300。在至少一个实施例中，可以使用拆板技术由组装件1200形成组装件1300。在至少一个实施例中，拆板过程结果得到两个组装件，镜像形成中的每一个被构建在外箔层212上。为了易于说明，其余的图将仅图示结果得到的组装件中的一个，但是每个制造操作可以在两个组装件的每一个上并行、串行或者以任何期望的次序执行。在至少一个实施例中，平整化器件1204维持组装件1300的形状，防止否则将发生的翘曲或变形。
图14图示了继从图13的组装件1300蚀刻掉外箔层212之后的组装件1400。金属镀层204的第二层218也可以被移除。金属镀层204的第四层222（图2）也可以被移除。在至少一个实施例中，第二层218可以用作蚀刻停止，例如，如果外箔层包括铜，并且第二层218包括镍，则铜蚀刻过程将移除所有的铜并且在镍处停止。如果期望，则在一些实施例中，可以使用后续的镍蚀刻过程来移除第二层218。在至少一个实施例中，管芯背侧膜906可以防止导电焊盘904在蚀刻过程期间被蚀刻。
图15图示了继从桥互连902移除管芯背侧膜906之后、以及继（例如使用研磨或等离子体蚀刻）移除第一通孔112的第一集合402之间的堆积材料302——使得堆积材料302与第一通孔的第一集合402齐平——之后的组装件1500。在至少一个实施例中，导电焊盘904现在可以暴露在桥互连第一侧908处。
图16图示了继使组装件1500翻转过来——使得堆积可以在桥互连第一侧908上开始——之后、以及继在桥互连第一侧908之上提供第二堆积材料1602之后的组装件1600。在所图示的实施例的翻转配置中，平整化器件1204出现在“底部”上，继之以经图案化的阻焊剂1202、第一通孔的第四集合1102、第一通孔的第三集合1002、第一通孔的第二集合502以及最后是第一通孔112的第一集合402，其中第二堆积材料在“顶部”上。在至少一个实施例中，第二堆积材料1602可以包括与先前的堆积材料302相同的材料。在至少一个实施例中，第二堆积材料1602和堆积材料302可以包括不同的材料。在至少一个实施例中，第二堆积材料1602可以包括堆积层压层。
图17图示了继通过第二堆积材料1602形成第二通孔118的第一集合1702之后的组装件1700，并且图18图示了继填充第二通孔118的第一集合1702并形成图案镀层1802之后的组装件1800。在一些实施例中，每个第二通孔118包括比第二端122窄的第一端120。在一些实施例中，第二通孔118的第一端120可以在桥互连第一侧908处接触导电焊盘904。在一些实施例中，第二通孔118的第一端120可以接触金属镀层204。在至少一个实施例中，图案镀层1802可以将第二通孔118的第一集合1702中的两个连接在一起。
图19图示了继在第二通孔118的第一集合1702和图案镀层1802之上提供附加的堆积材料1902之后的组装件1900。在至少一个实施例中，附加的堆积材料1902包括焊料层压。在一些实施例中，附加的堆积材料可以与先前的堆积材料302相同。
图20A和图20B中的每一个图示了继在附加的堆积材料1902中形成和填充第二通孔118的第二集合2002之后的半导体封装102。第二集合的每个第二通孔118可以包括比第二端122窄的第一端120。在至少一个实施例中，第二集合2002的第二通孔112的第一端120（较窄端）可以与第一集合1702的第二通孔112的第二端122（较宽端）接触。半导体封装102可以包括半导体封装第一侧108以及与半导体封装第一侧108相对的半导体封装第二侧110。在图20A和图20B的所图示的实施例中，半导体封装第一侧108作为“顶部”侧出现，并且半导体封装第二侧110作为“底部”侧出现。
嵌入式桥互连106可以定位在半导体封装102内，使得桥互连第一侧908与半导体封装第一侧108之间的距离小于桥互连第二侧910与半导体封装第一侧108之间的距离。每个第一通孔112可以定位在半导体封装102内，使得第一通孔112的第一端114与半导体封装第一侧108之间的距离小于第一通孔112的第二端114与半导体封装第一侧108之间的距离。每个第二通孔118可以定位在半导体封装102内，使得第二通孔118的第二端122与半导体封装第一侧108之间的距离小于第二通孔118的第一端120与半导体封装第一侧108之间的距离。例如，在图20A和图20B的所图示实施例的情况下，第一通孔112的第一侧114（较窄侧）面朝半导体封装第一侧108（“顶部”），而第二通孔118的第一侧120（较窄侧）面朝半导体封装第二侧110（“底部”）。在至少一个实施例中，第二通孔118可以允许增加的设计灵活性。
半导体封装102可以进一步包括被布置在半导体封装第一侧108处的一个或多个电解连接器124。在一些实施例中，电解连接器124可以包括铜柱126。铜柱126可以经由焊料凸块128接合到管芯104。在至少一个实施例中，电解连接器124可以包括铜柱126和焊料凸块128。在一些实施例中，电解连接器124可以包括直接被布置在第二通孔118上的焊料凸块2010。在至少一个实施例中，电解连接器124可以包括电镀焊料。在半导体封装102已经电耦合到管芯104之后，平整化器件1204可以被移除（例如，剥离掉或以其他方式移除），以将图20A和图20B的半导体封装102转换为图1的集成电路组装件100。
图21图示了在与图10的组装件1000处于制造过程中的相似阶段的组装件2100，其中组装件2100被示出为继嵌入桥互连106之后。然而，在所图示的实施例中，除了在桥互连第一侧908处形成的一个或多个导电焊盘904之外，桥互连106可以包括在桥互连第二侧910处形成的一个或多个导电焊盘2102。桥互连106可以进一步包括第三通孔2104，以将桥互连第一侧908上的导电焊盘904电耦合到桥互连第二侧910上的导电焊盘2102。在一些实施例中，第三通孔2104可以包括硅穿通孔。在至少一个实施例中，硅穿通孔2104可以允许桥互连106包括有源桥互连。在至少一个实施例中，通过将电源电耦合到电解连接器124，硅穿通孔2104可以允许桥连接902从半导体封装第一侧108接收电力。在至少一个实施例中，管芯104可以包括电源。在一些实施例中，硅穿通孔允许增加的设计灵活性。
图22A和图22B图示了在平整化半导体封装2202的扭曲表面2200之前和之后的半导体封装的侧横截面视图，半导体封装2202可以具有被布置在其上的部件2206。在至少一个实施例中，部件2206可以包括电解连接器、接触部、焊盘、这些的组合等。在一些实施例中，部件2206可能已经形成在表面2200上，使得当表面2200是平整的时，每个部件2206的表面2208是平面的，但是半导体封装2202的扭曲可能引起部件表面2208离开平面。图22B示出了在已经利用平整化器件2210“平整化”表面2200之后的表面2200。在至少一个实施例中，平整化器件2210被抢先部署，以防止表面2200曾如图22A中那样变形。在至少一个实施例中，平整化器件2210可以包括临时载体。在一些实施例中，平整化器件2210可以包括牺牲芯或玻璃载体。在至少一个实施例中，平整化器件2210可以包括真空夹具。在至少一个实施例中，平整化器件2210可以包括多个平整化器件部件2212。在各种实施例中，多个平整化器件部件可以相对于半导体封装2202可定位在不同的位置中。
在至少一个实施例中，平整化器件可以包括真空夹具2210，真空夹具2210包括多个真空夹具部件2212。在至少一个实施例中，第一真空夹具部件2212可以附接到半导体封装第一侧2220，以将表面2200拉动平整，然后第二夹具部件2212可以附接到半导体封装第二侧2222，以将半导体封装2202保持在平整位置中。在将管芯附接到半导体封装第一侧2220之前，第一真空夹具部件2212可以从半导体封装第一侧2220被移除，而第二真空夹具部件2212从半导体封装第二侧2222保持半导体封装2202平整。在至少一个实施例中，可以抢先使用真空夹具2210，以防止半导体封装2202变形或扭曲。
图23是根据各种实施例的用于制造集成电路组装件（例如，图1的集成电路组装件100）的方法2300的流程图。将参考图1-22的特征描述方法2300。
在框2302处，可以在牺牲芯202上提供堆积材料302。在至少一个实施例中，堆积材料302可以形成在牺牲芯202的表面240（例如外箔层212的表面240）上。
在框2304处，可以在堆积材料302中形成腔体802。在至少一个实施例中，腔体802可以被定大小和成形为容纳桥互连106。可以使用例如激光、光刻、湿法蚀刻、干法蚀刻、这些的组合等各种方法中的任何一个来形成腔体802。在至少一个实施例中，腔体802可以形成在堆积材料302中、下至牺牲芯202的表面240。
在框2306处，桥互连106可以被布置在腔体802中。在一些实施例中，桥互连106可以是无源的，具有在桥互连第一侧908处的一个或多个导电焊盘904。在至少一个实施例中，桥互连106可以是有源的，具有在桥互连第一侧908处的导电焊盘904、在桥互连第二侧2102处的导电焊盘2102以及将导电焊盘904的第一集合连接到导电焊盘2102的第二集合的硅穿通孔2104。
在框2308处，桥互连106可以被嵌入在组装件1000内。在至少一个实施例中，可以在桥互连106之上沉积附加的堆积材料302，以将桥互连106嵌入在堆积材料302内，堆积材料302形成在牺牲芯202的表面240处。在至少一个实施例中，桥互连第一侧908与表面240之间的距离可以小于桥互连第二侧910与表面240之间的距离。
在框2310处，可以形成第一通孔112。在至少一个实施例中，可以在腔体802的形成之前形成堆积材料302的一层或多层以及第一通孔112，使得腔体802可以形成在第一通孔112之间。例如，在腔体802的形成之前，第一通孔112的第一集合402可以形成在第一堆积材料层中，并且第一通孔112的第二集合502可以形成在第二堆积材料层中。在其他实施例中，可以在腔体802的形成之前形成第一通孔112的更多或更少集合。在腔体802的形成和桥互连106的嵌入之后，可以在堆积材料中形成第一通孔112的更多集合。在至少一个实施例中，第一通孔112的第三集合1002和第四集合1102可以在桥互连106嵌入之后被形成。在至少一个实施例中，第一通孔112可以具有比第一通孔112的第二端116窄的第一端114。在一些实施例中，第一通孔112的第一端114比第一通孔112的第二端116到牺牲芯202的表面240更靠近牺牲芯202的表面240。在一些实施例中，第一通孔112的第一端114与半导体封装第一侧108之间的距离小于第一通孔112的第二端116与半导体封装第一侧108之间的距离。在至少一个实施例中，第一通孔的第一端114可以接触第一通孔112的第二端116。
在框2312处，平整化器件1204、2210可以附接到半导体封装102，以保持半导体封装第一侧108平整。在至少一个实施例中，平整化器件1204、2210可以包括临时载体1204，临时载体1204附接到半导体封装102的与牺牲芯202相对的一侧。在至少一个实施例中，临时载体1204可以附接到半导体封装第二侧110。在一些实施例中，平整化器件可以帮助防止半导体封装102的变形。在至少一个实施例中，平整化器件可以是第二牺牲芯或玻璃载体。
在框2314处，牺牲芯202可以被移除、剥离开或牺牲。在至少一个实施例中，箔208被分离，使得外箔层212在粘合层214处被从内箔层210拉动离开。在一些实施例中，制造步骤可以形成在牺牲芯202的任一侧上，使得牺牲芯的移除产生两个单独的组装器件。在至少一个实施例中，两个单独的组装器件可以是等同的。为了易于描述，我们将仅描述关于组装器件中的一个的方法2300的以下步骤，尽管应当理解到，也可以在第二组装器件上执行方法2300的任何和全部。
在框2316处，可以在桥互连第一侧908处提供附加的堆积材料1602，并且在框2318处，可以通过附加的堆积材料1602形成一个或多个第二通孔118。在至少一个实施例中，可以形成第二通孔118的第一集合1702。在一些实施例中，第二通孔118可以具有比第二通孔118的第二端122窄的第一端120。在一些实施例中，第一通孔112的第一端114和第二通孔118的第一端120面向相对的方向。在一些实施例中，可以在半导体封装102的第一侧108处形成附加的堆积材料1602、1902的多个层和第二通孔118的集合1702、2002。在至少一个实施例中，图案镀层1802可以形成在第二通孔118中的一些之间。在至少一个实施例中，第二通孔118的第一端120可以接触导电焊盘904。在至少一个实施例中，第二通孔118的第一端120可以接触金属镀层204。在至少一个实施例中，第二通孔118的第一端120可以接触第二通孔118的第二端122。在一些实施例中，第一通孔112和第二通孔118可以形成彼此的反转形状。
在框2320处，电解连接器124可以被布置在半导体封装第一侧108处，并且电耦合到第二通孔118。在一些实施例中，电解连接器124可以连接到第二通孔118的第二侧122。在至少一个实施例中，电解连接器124可以是焊料凸块2010。在一些实施例中，电解连接器可以是铜柱126。在至少一个实施例中，铜柱126可以包括焊料凸块128。
在框2322处，管芯104可以在电解连接器124处附接到半导体封装102。在至少一个实施例中，焊料回流可以用于将管芯104电耦合到半导体封装102。在框2324处，平整化器件1204、2210可以从半导体封装第二侧110移除，因为到管芯104的附接将使半导体封装102保持平整。在一些实施例中，由方法2300所得的结果是被电耦合到管芯104的无芯嵌入式桥互连半导体封装102。在至少一个实施例中，由方法2300所得的结果是集成电路组装件100。在一些实施例中，由于使用牺牲芯202、平整化器件1204、2210、这些的组合等，半导体封装第一侧108可以实现对于确保成功耦合到管芯104而言必需的共面性。在一些实施例中，在管芯104附接到半导体封装102之前，可以移除平整化器件2210的至少一个部件2212。
图24图示了根据至少一个实施例的系统级图解。例如，图24描绘了包括如本文中参考图1-23描述的集成电路组装件的电子设备（例如，系统）的示例。图24被包括以示出本发明的更高级设备应用的示例。在一个实施例中，系统2400包括但不限于台式计算机、膝上型计算机、上网本、平板设备、笔记本计算机、个人数字助理（PDA）、服务器、工作站、蜂窝电话、移动计算设备、智能电话、因特网装置或任何其他类型的计算设备。在一些实施例中，系统2400是片上系统（SOC）系统。
在一个实施例中，处理器2410具有一个或多个处理核心2412和2412N，其中2412N表示处理器2410内部的第N个处理器核心，其中N是正整数。在一个实施例中，系统2400包括多个处理器，所述多个处理器包括2410和2405，其中处理器2405具有与处理器2410的逻辑相似或等同的逻辑。在一些实施例中，处理核心2412包括但不限于用以获取指令的预取逻辑、用以解码指令的解码逻辑、用以执行指令的执行逻辑等。在一些实施例中，处理器2410具有高速缓冲存储器2416，来对用于系统2400的指令和/或数据进行高速缓冲。高速缓冲存储器2416可以被组织成包括一级或多级高速缓冲存储器的分层结构。
在一些实施例中，处理器2410包括存储器控制器2414，存储器控制器2414可操作来执行使得处理器2410能够访问存储器2430并且与之通信的功能，存储器2430包括易失性存储器2432和/或非易失性存储器2434。在一些实施例中，处理器2410与存储器2430和芯片集2420耦合。处理器2410还可以耦合到无线天线2490，以与被配置成传输和/或接收无线信号的任何设备通信。在一个实施例中，无线天线接口2490根据但不限于以下各项进行操作：IEEE 2402.11标准及其相关家族、家用插头AV（HPAV）、超宽带（UWB）、蓝牙、WiMax或任何形式的无线通信协议。
在一些实施例中，易失性存储器2432包括但不限于同步动态随机存取存储器（SDRAM）、动态随机存取存储器（DRAM）、RAMBUS动态随机存取存储器（RDRAM）和/或任何其他类型的随机存取存储器设备。非易失性存储器2434包括但不限于闪速存储器、相变存储器（PCM）、只读存储器（ROM）、电可擦除可编程只读存储器（EEPROM）或任何其他类型的非易失性存储器设备。
存储器2430存储将由处理器2410执行的信息和指令。在一个实施例中，当处理器2410正在执行指令时，存储器2430还可以存储临时变量或其他中间信息。在所图示的实施例中，芯片集2420经由点对点（PtP或P-P）接口2417和2422与处理器2410连接。芯片集2420使得处理器2410能够连接到系统2400中的其他元件。在本发明的一些实施例中，接口2417和2422根据诸如Intel
Figure DEST_PATH_IMAGE001
快速路径互连（QPI）等之类的PtP通信协议进行操作。在其他实施例中，可以使用不同的互连。
在一些实施例中，芯片集2420可操作来与处理器2410、2405N、显示设备2440以及其他设备2472、2476、2474、2460、2462、2464、2466、2477等通信。芯片集2420也可以耦合到无线天线2490，以与被配置成传输和/或接收无线信号的任何设备通信。
芯片集2420经由接口2426连接到显示设备2440。显示器2440可以是例如液晶显示器（LCD）、等离子显示器、阴极射线管（CRT）显示器或任何其他形式的视觉显示设备。在本发明的一些实施例中，处理器2410和芯片集2420被合并成单个SOC。此外，芯片集2420连接到一个或多个总线2450和2455，一个或多个总线2450和2455互连各个元件2474、2460、2462、2464和2466。总线2450和2455可以经由总线桥2472互连在一起。在一个实施例中，芯片集2420经由接口2424和/或2404、智能TV 2476、消费者电子器件2477等与非易失性存储器2460、（一个或多个）大容量存储设备2462、键盘/鼠标2464和网络接口2466耦合。
在一个实施例中，大容量存储设备2462包括但不限于固态驱动器、硬盘驱动器、通用串行总线闪速存储器驱动器或任何其他形式的计算机数据存储介质。在一个实施例中，网络接口2466由任何类型的公知的网络接口标准来实现，所述网络接口标准包括但不限于以太网接口、通用串行总线（USB）接口、外围部件互连（PCI）快速接口、无线接口和/或任何其他合适类型的接口。在一个实施例中，无线接口根据但不限于以下各项进行操作：IEEE2402.11标准及其相关家族、家用插头AV（HPAV）、超宽带（UWB）、蓝牙、WiMax或任何形式的无线通信协议。
虽然图24中所示出的模块被描绘为系统2400内的单独的块，但是由这些块中的一些执行的功能可以被集成在单个半导体电路内，或者可以使用两个或更多个单独的集成电路来被实现。例如，尽管高速缓冲存储器2416被描绘为处理器2410内的单独块，但是高速缓冲存储器2416（或2416的所选方面）可以被并入处理器核心2412中。
示例
以下示例涉及另外的实施例。
示例1是一种半导体封装，包括：半导体封装第一侧；与半导体封装第一侧相对的半导体封装第二侧；嵌入在第一堆积材料中的互连；延伸通过第一堆积材料的第一通孔，第一通孔包括比第一通孔的第二端窄的第一端，其中第一通孔的第一端与半导体封装第一侧之间的距离小于第一通孔的第二端与半导体封装第一侧之间的距离；以及延伸通过第二堆积材料的第二通孔，第二通孔包括比第二通孔的第二端窄的第一端，其中第二通孔的第二端与半导体封装第一侧之间的距离小于第二通孔的第一端与半导体封装第一侧之间的距离。
在示例2中，示例1的主题可选地包括，其中第一堆积材料和第二堆积材料包括相同的材料。
在示例3中，示例1-2中的任何一个或多个的主题可选地包括，其中互连包括：具有第一导电焊盘的互连第一侧；以及与互连第一侧相对的互连第二侧；其中互连第一侧与半导体封装第一侧之间的距离小于互连第二侧与半导体封装第一侧之间的距离；其中第二通孔从第一导电焊盘朝向半导体封装第一侧延伸。
在示例4中，示例1-3中的任何一个或多个的主题可选地包括被布置在半导体封装第一侧处并且电耦合到第二通孔的电解连接器。
在示例5中，示例4的主题可选地包括，其中电解连接器包括焊料凸块。
在示例6中，示例5的主题可选地包括，其中电解连接器进一步包括：被布置在第二通孔的第二侧处的焊料镀层，其中焊料镀层被配置成响应于回流而形成焊料凸块。
在示例7中，示例5-6中的任何一个或多个的主题可选地包括，其中电解连接器进一步包括：被布置在第二通孔的第二侧处的铜柱，其中焊料凸块被布置在铜柱上。
在示例8中，示例1-7中的任何一个或多个的主题可选地包括被布置在半导体封装与第二半导体封装之间的牺牲芯。
在示例9中，示例8的主题可选地包括，其中半导体封装第一侧的至少第一部分具有与牺牲芯的表面轮廓互补的轮廓。
在示例10中，示例1-9中的任何一个或多个的主题可选地包括，其中半导体封装第一侧被配置成与一个或多个管芯电耦合。
在示例11中，示例1-10中的任何一个或多个的主题可选地包括，其中互连包括被定位在互连第一侧处的多个第一导电焊盘。
在示例12中，示例1-11中的任何一个或多个的主题可选地包括，其中半导体封装包括多个第一通孔。
在示例13中，示例1-12中的任何一个或多个的主题可选地包括，其中半导体封装包括多个第二通孔。
在示例14中，示例1-13中的任何一个或多个的主题可选地包括，其中互连包括硅桥。
在示例15中，示例1-14中的任何一个或多个的主题可选地包括被定位在互连第一侧处的第一导电焊盘；以及被定位在互连第二侧处的第二导电焊盘。
在示例16中，示例15的主题可选地包括从第二导电焊盘延伸通过互连至第一导电焊盘的第三通孔。
在示例17中，示例16的主题可选地包括，其中第三通孔包括硅穿通孔。
在示例18中，示例1-17中的任何一个或多个的主题可选地包括，其中半导体封装第一侧的至少第一部分具有与牺牲芯的表面轮廓互补的轮廓。
在示例19中，示例1-18中的任何一个或多个的主题可选地包括与第二通孔电耦合的铜图案镀层。
示例20是一种集成电路组装件，包括：第一管芯；和半导体封装，所述半导体封装包括：半导体封装第一侧；与半导体封装第一侧相对的半导体封装第二侧；嵌入在第一堆积材料中的桥互连，桥互连包括具有第一导电焊盘的桥互连第一侧以及与桥互连第一侧相对的桥互连第二侧，其中桥互连第一侧与半导体封装第一侧之间的距离小于桥互连第二侧与半导体封装第一侧之间的距离；延伸通过第一堆积材料的第一通孔，第一通孔包括比第一通孔的第二端窄的第一端，其中第一通孔的第一端与半导体封装第一侧之间的距离小于第一通孔的第二端与半导体封装第一侧之间的距离；以及延伸通过第二堆积材料的第二通孔，第二通孔包括比第二通孔的第二端窄的第一端，其中第二通孔的第一端定位在导电焊盘处的与桥互连第一侧相对的导电焊盘面处；其中第一管芯经由第二通孔电耦合到桥互连。
在示例21中，示例20的主题可选地包括被形成在第二通孔的第二端处的电解连接器，其中第一管芯在电解连接器处被电耦合到至桥互连。
在示例22中，示例21的主题可选地包括，其中电解连接器选自焊料凸块和铜柱凸块组成的组。
在示例23中，示例20-22中的任何一个或多个的主题可选地包括被定位在桥互连第二侧处的第二导电焊盘；和从第一导电焊盘延伸通过桥互连至第二导电焊盘的第三通孔。
在示例24中，示例23的主题可选地包括，其中半导体封装包括有源桥互连。
在示例25中，示例23-24中的任何一个或多个的主题可选地包括被电耦合到半导体封装第二侧的第二管芯。
在示例26中，示例23-25中的任何一个或多个的主题可选地包括被配置成经由半导体封装第一侧向桥互连提供电力的电源。
示例27是一种用于制造半导体封装的方法，包括：提供嵌入在形成于牺牲芯的表面上的堆积材料内的互连，互连包括具有导电焊盘的互连第一侧以及与互连第一侧相对的互连第二侧，使得互连第一侧与所述表面之间的距离小于互连第二侧与所述表面之间的距离；在堆积材料中形成第一通孔，其中第一通孔具有比第一通孔的第二端窄的第一端，并且第一端比第二端到所述表面更靠近所述表面；移除牺牲芯以暴露互连第一侧；在互连第一侧处提供附加的堆积材料；以及在被布置在互连第一侧处的堆积材料中形成第二通孔，其中第二通孔具有比第二端窄的第一端，其中第一通孔的第一端和第二通孔的第一端面向相对的方向。
在示例28中，示例27的主题可选地包括，其中提供嵌入在形成于牺牲芯的表面上的堆积材料内的互连进一步包括：在牺牲芯的表面上提供堆积材料；在堆积材料中形成下至牺牲芯的表面的腔体；将互连布置在腔体中；以及提供附加的堆积材料来嵌入互连。
在示例29中，示例27-28中的任何一个或多个的主题可选地包括形成被电耦合到第二通孔的图案镀层。
在示例30中，示例27-29中的任何一个或多个的主题可选地包括在牺牲芯的移除之前，在半导体封装的与牺牲芯相对的一侧上提供临时载体。
在示例31中，示例28-30中的任何一个或多个的主题可选地包括在经由第二通孔将管芯电耦合到互连第一侧之后，移除临时载体。
在示例32中，示例27-31中的任何一个或多个的主题可选地包括，其中形成第一通孔和第二通孔进一步包括：形成第一通孔，使得第一通孔的第一端与半导体第一侧之间的距离小于第一通孔的第二侧与半导体封装第一侧之间的距离；以及形成第二通孔，使得第二通孔的第一侧与半导体封装第一侧之间的距离大于第二通孔的第二侧与半导体封装第一侧之间的距离。
在示例33中，示例32的主题可选地包括，其中互连第一侧与半导体封装第一侧之间的距离小于互连第二侧与半导体封装第一侧之间的距离。
示例34是一种制造集成电路组装件的方法，包括：提供半导体封装，所述半导体封装包括：半导体封装第一侧；半导体封装第二侧；嵌入在堆积材料中的桥互连，桥互连包括包含导电焊盘的桥互连第一侧以及与桥互连第一侧相对的桥互连第二侧，其中桥互连第一侧与半导体封装第一侧之间的距离小于桥互连第二侧与半导体封装第一侧之间的距离；延伸通过堆积材料的一部分的第一通孔，第一通孔包括比第一通孔的第二端窄的第一端，其中第一通孔的第一端与半导体封装第一侧之间的距离小于第一通孔的第二端与半导体封装第一侧之间的距离；将平整化器件附接到半导体封装以保持半导体封装第一侧平整；在桥互连第一侧处提供附加的堆积材料；形成延伸通过附加的堆积材料的第二通孔，第二通孔包括比第二通孔的第二端窄的第一端，其中第二通孔的第二端与半导体封装第一侧之间的距离小于第二通孔的第一端与半导体封装第一侧之间的距离；以及在平整化器件保持半导体封装第一侧平整的同时，将管芯附接到半导体封装第一侧。
在示例35中，示例34的主题可选地包括，其中将平整化器件附接到半导体封装包括：在形成第二通孔之前，将临时载体附接到半导体封装第二侧。
在示例36中，示例35的主题可选地包括，其中临时载体选自牺牲芯和玻璃载体组成的组。
在示例37中，示例34-36中的任何一个或多个的主题可选地包括，其中将平整化器件附接到半导体封装包括将真空夹具附接到半导体封装。
在示例38中，示例37的主题可选地包括，其中将平整化器件附接到半导体封装包括：将第一真空夹具部件附接到半导体封装第一侧；将第二真空夹具部件附接到半导体封装第二侧；以及在将管芯附接到半导体封装第一侧之前，从半导体封装第一侧移除第一真空夹具部件。
在示例39中，示例34-38中的任何一个或多个的主题可选地包括，其中将管芯附接到半导体封装第一侧包括执行热压接合过程。
以上详细描述包括对附图的参考，附图形成详细描述的一部分。附图通过图示的方式示出了可以被实践的具体实施例。这些实施例在本文中也被称为“示例”。这样的示例可以包括除了那些被示出或描述的元件之外的元件。然而，还设想到的是包括被示出或描述的元件的示例。此外，还设想到的是：相对于特定示例（或者其一个或多个方面）、或者相对于本文中所示出或描述的其他示例（或者其一个或多个方面）而使用被示出或描述的那些元件（或者其一个或多个方面）的任何组合或置换的示例。
在本文档中提及的出版物、专利和专利文档通过引用在其整体上被并入本文中，如同通过引用被单独地并入那样。如果在本文档与通过引用被如此并入的那些文档之间有不一致用法，则（一个或多个）并入的参考文献中的用法是对本文档用法的补充；对于不可调和的不一致性，以本文档中的用法加以控制。
在本文档中，术语“一”或“一个”如专利文档中常见的那样被用来包括一个或多于一个，其独立于“至少一个”或“一个或多个”的任何其他实例或用法。在本文档中，除非另有指示，否则术语“或”用于指代非排他性的“或”，使得“A或B”包括“A而非B”、“B而非A”以及“A和B”。在所附权利要求书中，术语“包括”和“在其中”被用作相应术语“包含”和“其中”的简明英语等同物。此外，在以下的权利要求书中，术语“包括”和“包含”是开放式的，也就是说，包括除了在权利要求中的这样的术语之后列出的那些元件之外的元件的系统、设备、物品或过程仍然被认为落入该权利要求的范围内。此外，在以下权利要求书中，术语“第一”、“第二”和“第三”等仅仅用作标记，并且不旨在暗示其对象的数字次序。
上面的描述旨在是说明性的，而不是限制性的。例如，上述示例（或者其一个或多个方面）可以与其他示例组合使用。其他实施例可以被使用，诸如被本领域的普通技术人员在回顾上面的描述时使用。摘要是为了允许读者快速地查明技术公开的性质，并且在所述摘要将不用于解释或限制权利要求书的范围或含义的理解的情况下被提交。此外，在上面的具体实施方式中，各种特征可以被分组在一起以简化本公开。然而，权利要求书可能没有阐述本文中公开的特征，因为实施例可能包括所述特征的子集。此外，实施例可以包括比特定示例中公开的那些特征少的特征。因此，特此将以下权利要求书并入具体实施方式中，其中权利要求本身作为单独的实施例而独立存在。将参考所附权利要求书、连同这样的权利要求书享有的等同物的全部范围来确定本文中公开的实施例的范围。

Claims (25)

1.一种半导体封装，包括：
半导体封装第一侧；
与半导体封装第一侧相对的半导体封装第二侧；
嵌入在第一堆积材料中的互连；
延伸通过第一堆积材料的第一通孔，第一通孔包括比第一通孔的第二端窄的第一端，其中第一通孔的第一端与半导体封装第一侧之间的距离小于第一通孔的第二端与半导体封装第一侧之间的距离；以及
延伸通过第二堆积材料的第二通孔，第二通孔包括比第二通孔的第二端窄的第一端，其中第二通孔的第二端与半导体封装第一侧之间的距离小于第二通孔的第一端与半导体封装第一侧之间的距离。
2.根据权利要求1所述的半导体封装，其中第一堆积材料和第二堆积材料包括相同的材料。
3. 根据权利要求1所述的半导体封装，其中互连包括：
具有第一导电焊盘的互连第一侧；和
与互连第一侧相对的互连第二侧；
其中互连第一侧与半导体封装第一侧之间的距离小于互连第二侧与半导体封装第一侧之间的距离；
其中第二通孔从第一导电焊盘朝向半导体封装第一侧延伸。
4.根据权利要求1所述的半导体封装，进一步包括：
被布置在半导体封装第一侧处并且电耦合到第二通孔的电解连接器。
5.根据权利要求4所述的半导体封装，其中电解连接器包括焊料凸块。
6.根据权利要求5所述的半导体封装，其中电解连接器进一步包括：
被布置在第二通孔的第二侧处的焊料镀层，其中焊料镀层被配置成响应于回流而形成焊料凸块。
7.根据权利要求5所述的半导体封装，其中电解连接器进一步包括：
被布置在第二通孔的第二侧处的铜柱，其中焊料凸块被布置在铜柱上。
8.根据权利要求1所述的半导体封装，其中半导体封装第一侧被配置成与一个或多个管芯电耦合。
9. 根据权利要求1所述的半导体封装，进一步包括：
定位在互连第一侧处的第一导电焊盘；和
定位在互连第二侧处的第二导电焊盘。
10.根据权利要求9所述的半导体封装，进一步包括：
从第二导电焊盘延伸通过互连至第一导电焊盘的第三通孔。
11.根据权利要求10所述的半导体封装，其中第三通孔包括硅穿通孔。
12.根据权利要求1所述的半导体封装，其中半导体封装第一侧的至少第一部分具有与牺牲芯的表面轮廓互补的轮廓。
13.根据权利要求1所述的半导体封装，进一步包括：
与第二通孔电连通的铜图案镀层。
14. 一种集成电路组装件，包括：
第一管芯；和
半导体封装，所述半导体封装包括：
半导体封装第一侧；
与半导体封装第一侧相对的半导体封装第二侧；
嵌入在第一堆积材料中的桥互连，桥互连包括具有第一导电焊盘的桥互连第一侧以及与桥互连第一侧相对的桥互连第二侧，其中桥互连第一侧与半导体封装第一侧之间的距离小于桥互连第二侧与半导体封装第一侧之间的距离；
延伸通过第一堆积材料的第一通孔，第一通孔包括比第一通孔的第二端窄的第一端，其中第一通孔的第一端与半导体封装第一侧之间的距离小于第一通孔的第二端与半导体封装第一侧之间的距离；以及
延伸通过第二堆积材料的第二通孔，第二通孔包括比第二通孔的第二端窄的第一端，其中第二通孔的第一端定位在导电焊盘处的与桥互连第一侧相对的导电焊盘面处；
其中第一管芯经由第二通孔电耦合到桥互连。
15.根据权利要求14所述的集成电路组装件，进一步包括：
形成在第二通孔的第二端处的电解连接器，其中第一管芯在电解连接器处被电耦合到至桥互连。
16.根据权利要求15所述的集成电路组装件，其中电解连接器选自焊料凸块和铜柱凸块组成的组。
17. 根据权利要求14所述的集成电路组装件，进一步包括：
定位在桥互连第二侧处的第二导电焊盘；和
从第一导电焊盘延伸通过桥互连至第二导电焊盘的第三通孔。
18.根据权利要求17所述的集成电路组装件，其中半导体封装包括有源桥互连。
19.根据权利要求17所述的集成电路组装件，进一步包括：
电耦合到半导体封装第二侧的第二管芯。
20.一种用于制造半导体封装的方法，包括：
提供嵌入在形成于牺牲芯的表面上的堆积材料内的互连，互连包括具有导电焊盘的互连第一侧以及与互连第一侧相对的互连第二侧，使得互连第一侧与所述表面之间的距离小于互连第二侧与所述表面之间的距离；
在堆积材料中形成第一通孔，其中第一通孔具有比第一通孔的第二端窄的第一端，并且第一端比第二端到所述表面更靠近所述表面；
移除牺牲芯以暴露互连第一侧；
在互连第一侧处提供附加的堆积材料；以及
在被布置在互连第一侧处的堆积材料中形成第二通孔，其中第二通孔具有比第二端窄的第一端，其中第一通孔的第一端和第二通孔的第一端面向相对的方向。
21.根据权利要求20所述的方法，其中提供嵌入在形成于牺牲芯的表面上的堆积材料内的互连进一步包括：
在牺牲芯的表面上提供堆积材料；
在堆积材料中形成下至牺牲芯的表面的腔体；
将互连布置在腔体中；以及
提供附加的堆积材料来嵌入互连。
22.根据权利要求20所述的方法，进一步包括：
在牺牲芯的移除之前，在半导体封装的与牺牲芯相对的一侧上提供临时载体。
23. 根据权利要求20所述的方法，其中形成第一通孔和第二通孔进一步包括：
形成第一通孔，使得第一通孔的第一端与半导体第一侧之间的距离小于第一通孔的第二侧与半导体封装第一侧之间的距离；以及
形成第二通孔，使得第二通孔的第一侧与半导体封装第一侧之间的距离大于第二通孔的第二侧与半导体封装第一侧之间的距离。
24.一种制造集成电路组装件的方法，包括：
提供半导体封装，所述半导体封装包括：
半导体封装第一侧；
半导体封装第二侧；
嵌入在堆积材料中的桥互连，桥互连包括包含导电焊盘的桥互连第一侧以及与桥互连第一侧相对的桥互连第二侧，其中桥互连第一侧与半导体封装第一侧之间的距离小于桥互连第二侧与半导体封装第一侧之间的距离；
延伸通过堆积材料的一部分的第一通孔，第一通孔包括比第一通孔的第二端窄的第一端，其中第一通孔的第一端与半导体封装第一侧之间的距离小于第一通孔的第二端与半导体封装第一侧之间的距离；
将平整化器件附接到半导体封装以保持半导体封装第一侧平整；
在桥互连第一侧处提供附加的堆积材料；
形成延伸通过附加的堆积材料的第二通孔，第二通孔包括比第二通孔的第二端窄的第一端，其中第二通孔的第二端与半导体封装第一侧之间的距离小于第二通孔的第一端与半导体封装第一侧之间的距离；以及
在平整化器件保持半导体封装第一侧平整的同时，将管芯附接到半导体封装第一侧。
25.根据权利要求24所述的方法，其中将平整化器件附接到半导体封装包括：
在形成第二通孔之前，将临时载体附接到半导体封装第二侧。
CN201780094403.9A 2017-09-29 2017-09-29 具有嵌入式互连的半导体封装 Pending CN111052364A (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/US2017/054524 WO2019066943A1 (en) 2017-09-29 2017-09-29 SEMICONDUCTOR HOUSINGS WITH INTEGRATED INTERCONNECTIONS

Publications (1)

Publication Number Publication Date
CN111052364A true CN111052364A (zh) 2020-04-21

Family

ID=65902216

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201780094403.9A Pending CN111052364A (zh) 2017-09-29 2017-09-29 具有嵌入式互连的半导体封装

Country Status (4)

Country Link
US (2) US11393745B2 (zh)
EP (1) EP3688798A4 (zh)
CN (1) CN111052364A (zh)
WO (1) WO2019066943A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11393745B2 (en) 2017-09-29 2022-07-19 Intel Corporation Semiconductor packages with embedded interconnects

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11296053B2 (en) 2019-06-26 2022-04-05 Invensas Bonding Technologies, Inc. Direct bonded stack structures for increased reliability and improved yield in microelectronics
TWI732568B (zh) * 2020-05-28 2021-07-01 欣興電子股份有限公司 內埋元件的基板結構及其製造方法
US11631647B2 (en) 2020-06-30 2023-04-18 Adeia Semiconductor Bonding Technologies Inc. Integrated device packages with integrated device die and dummy element
US11764177B2 (en) 2020-09-04 2023-09-19 Adeia Semiconductor Bonding Technologies Inc. Bonded structure with interconnect structure
US11728273B2 (en) * 2020-09-04 2023-08-15 Adeia Semiconductor Bonding Technologies Inc. Bonded structure with interconnect structure
TWI759095B (zh) * 2021-02-04 2022-03-21 欣興電子股份有限公司 封裝結構及其製作方法
US11664315B2 (en) * 2021-03-11 2023-05-30 Taiwan Semiconductor Manufacturing Company, Ltd. Structure with interconnection die and method of making same

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2000076281A1 (fr) * 1999-06-02 2000-12-14 Ibiden Co., Ltd. Carte a circuit imprime multicouche et procede de fabrication d'une telle carte
WO2008053833A1 (fr) * 2006-11-03 2008-05-08 Ibiden Co., Ltd. Tableau de câblage imprimé multicouche
US8207453B2 (en) * 2009-12-17 2012-06-26 Intel Corporation Glass core substrate for integrated circuit devices and methods of making the same
US9793199B2 (en) * 2009-12-18 2017-10-17 Ati Technologies Ulc Circuit board with via trace connection and method of making the same
US8742561B2 (en) 2009-12-29 2014-06-03 Intel Corporation Recessed and embedded die coreless package
US20110316140A1 (en) * 2010-06-29 2011-12-29 Nalla Ravi K Microelectronic package and method of manufacturing same
US10192810B2 (en) * 2013-06-28 2019-01-29 Intel Corporation Underfill material flow control for reduced die-to-die spacing in semiconductor packages
CN106165092B (zh) 2014-02-26 2020-02-18 英特尔公司 具有穿桥导电过孔信号连接的嵌入式多器件桥
US9202803B2 (en) 2014-03-28 2015-12-01 Intel Corporation Laser cavity formation for embedded dies or components in substrate build-up layers
CN104241219B (zh) 2014-08-26 2019-06-21 日月光半导体制造股份有限公司 元件嵌入式封装结构和其制造方法
EP3195355B1 (en) * 2014-09-19 2020-11-25 Intel Corporation Semiconductor packages with embedded bridge interconnects
JP2016092292A (ja) * 2014-11-07 2016-05-23 イビデン株式会社 配線板およびその製造方法
US9426891B2 (en) * 2014-11-21 2016-08-23 Advanced Semiconductor Engineering, Inc. Circuit board with embedded passive component and manufacturing method thereof
US9691694B2 (en) * 2015-02-18 2017-06-27 Qualcomm Incorporated Substrate comprising stacks of interconnects, interconnect on solder resist layer and interconnect on side portion of substrate
US9549468B1 (en) * 2015-07-13 2017-01-17 Advanced Semiconductor Engineering, Inc. Semiconductor substrate, semiconductor module and method for manufacturing the same
US10950550B2 (en) 2015-12-22 2021-03-16 Intel Corporation Semiconductor package with through bridge die connections
US10325855B2 (en) * 2016-03-18 2019-06-18 Qualcomm Incorporated Backside drill embedded die substrate
ITUA20164817A1 (it) * 2016-06-30 2017-12-30 Ibm Substrato circuitizzato con componenti elettronici montati su sua porzione trasversale
US10043740B2 (en) * 2016-07-12 2018-08-07 Intel Coporation Package with passivated interconnects
US10748843B2 (en) * 2016-11-18 2020-08-18 Advanced Semiconductor Engineering, Inc. Semiconductor substrate including embedded component and method of manufacturing the same
CN111052364A (zh) 2017-09-29 2020-04-21 英特尔公司 具有嵌入式互连的半导体封装
US11769719B2 (en) * 2018-06-25 2023-09-26 Intel Corporation Dual trace thickness for single layer routing

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11393745B2 (en) 2017-09-29 2022-07-19 Intel Corporation Semiconductor packages with embedded interconnects
US20220302005A1 (en) * 2017-09-29 2022-09-22 Intel Corporation Semiconductor packages with embedded interconnects
US11942406B2 (en) * 2017-09-29 2024-03-26 Intel Corporation Semiconductor packages with embedded interconnects

Also Published As

Publication number Publication date
US11393745B2 (en) 2022-07-19
US20220302005A1 (en) 2022-09-22
WO2019066943A1 (en) 2019-04-04
EP3688798A4 (en) 2021-05-19
US11942406B2 (en) 2024-03-26
EP3688798A1 (en) 2020-08-05
US20210082797A1 (en) 2021-03-18

Similar Documents

Publication Publication Date Title
US11942406B2 (en) Semiconductor packages with embedded interconnects
US7821107B2 (en) Die stacking with an annular via having a recessed socket
US9991246B2 (en) Contoured package-on-package joint
KR102329567B1 (ko) 반도체 패키지 및 그를 형성하는 방법
TWI616959B (zh) 低剖面微電子封裝體、其製造方法以及含有該微電子封裝體之電子總成（二）
US10446500B2 (en) Semiconductor packages with embedded bridge interconnects
US20240088121A1 (en) Patch accommodating embedded dies having different thicknesses
US11195727B2 (en) High density organic interconnect structures
TW201803073A (zh) 電氣互連橋接技術
CN114270507A (zh) 具有图案化的玻璃电介质层
US9455162B2 (en) Low cost interposer and method of fabrication
US8487429B2 (en) Assembly of multi-chip modules using sacrificial features
CN116264204A (zh) 具有包括开口和穿玻璃过孔的玻璃芯的中介层
JP2008218635A (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination