CN116264204A - 具有包括开口和穿玻璃过孔的玻璃芯的中介层 - Google Patents

具有包括开口和穿玻璃过孔的玻璃芯的中介层 Download PDF

Info

Publication number
CN116264204A
CN116264204A CN202211415062.XA CN202211415062A CN116264204A CN 116264204 A CN116264204 A CN 116264204A CN 202211415062 A CN202211415062 A CN 202211415062A CN 116264204 A CN116264204 A CN 116264204A
Authority
CN
China
Prior art keywords
glass core
die
glass
opening
tgvs
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202211415062.XA
Other languages
English (en)
Inventor
B·F·安古奥
C·格罗夫斯
F·张
P·阿基恩帕利
W·布雷克斯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of CN116264204A publication Critical patent/CN116264204A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/15—Ceramic or glass substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5384—Conductive vias through the substrate with or without pins, e.g. buried coaxial conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0652—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next and on each other, i.e. mixed assemblies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68354—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to support diced chips prior to mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68359—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during manufacture of interconnect decals or build up layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68372—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to support a device or wafer when forming electrical connections thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68381—Details of chemical or physical process used for separating the auxiliary support from a device or wafer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5383—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Geometry (AREA)
  • Chemical & Material Sciences (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

本文的实施例涉及针对封装的系统、装置或工艺，所述封装包括具有一个或多个开口的玻璃芯，其中一个或多个管芯放置在开口中，使得玻璃芯围绕一个或多个管芯。填充有导电材料(例如，铜)的一个或多个穿玻璃过孔将玻璃芯的第一侧与玻璃芯的与第一侧相反的第二侧电耦合。可以描述和/或要求保护其他实施例。

Description

具有包括开口和穿玻璃过孔的玻璃芯的中介层
技术领域
本公开的实施例总体上涉及封装组件领域，并且具体而言，涉及包括具有开口的玻璃芯以包括一个或多个管芯的封装组件。
背景技术
诸如智能电话和超级本的移动电子设备的最终产品尺寸的不断减小是封装小型化和部件质量提高的驱动力。
附图说明
图1示出了根据各个实施例的玻璃芯的横截面侧视图，所述玻璃芯包括一个或多个开口和填充有铜的多个穿玻璃过孔(TGV)。
图2示出了根据各个实施例的包括一个或多个开口的玻璃芯的俯视图。
图3示出了使用有机芯的传统中介层封装的横截面侧视图。
图4示出了根据各个实施例的包括玻璃芯的中介层封装的横截面侧视图。
图5A-5I示出了根据各个实施例的用于形成中介层封装的制造过程中的阶段，所述中介层封装包括具有开口和TGV的玻璃芯。
图6示出了根据各个实施例的用于形成具有开口和TGV的玻璃芯的过程的示例。
图7示出了根据实施例的玻璃互连工艺的激光辅助蚀刻的多个示例。
图8示意性地示出了根据实施例的计算设备。
具体实施方式
本公开的实施例通常可以涉及针对封装的系统、装置、技术和/或工艺，所述封装包括玻璃芯，所述玻璃芯在玻璃芯内具有一个或多个开口，所述开口也可以称为窗口或切口。在实施例中，封装可以被称为中介层。在实施例中，可以将一个或多个管芯放置在玻璃芯内的开口中，使得玻璃芯产生至少部分地围绕一个或多个管芯的贴片状架构。
在实施例中，一个或多个TGV可以填充有导电材料，例如铜，并且将玻璃芯的第一侧与玻璃芯的与第一侧相反的第二侧电耦合。在实施例中，具有一个或多个管芯的玻璃芯通常可以被称为嵌入式管芯架构。在实施例中，在制造封装期间，可以预制玻璃芯和填充有导电材料的TGV，然后在制造过程中作为单个制造阶段进行添加。在实施例中，在制造期间，一个或多个管芯可以与一个或多个TGV中的一个电耦合。
在实施例中，玻璃芯的厚度与一个或多个管芯的厚度可以是相似的厚度。因此，在将一个或多个管芯插入玻璃芯的开口内之后，所得到的组合结构的顶部和底部可以基本上是平面的。在实施例中，可以将玻璃芯的热膨胀系数(CTE)与一个或多个管芯的CTE选择为是基本相似的。当在封装制造期间或在操作封装期间产生热量时，玻璃芯和一个或多个管芯的类似CTE可以使机械应力和/或翘曲减到最小。另外，玻璃的组分可以包括任何数量的附加元素以改变其热机械和电气特性；其范围可以从纯SiO2到>50％被替代元素取代。
在实施例中，组合结构可以是高度平坦的，这部分是由于玻璃芯的侧面的平坦度。另外，由于玻璃芯内的玻璃材料的强度，组合结构还将具有强度并且能够抵抗热机械应力。可以选择玻璃芯的厚度和/或玻璃芯内的玻璃的组分，以在封装操作期间为各种性能参数提供各种不同的设计架构。例如，使用除Si之外的晶圆材料的集成无源器件可以具有由玻璃组分选择的适当匹配的CTE，并且具有厚或薄的临界尺寸的器件可以通过玻璃减薄来适应。另外，在制造期间，可以将玻璃芯和一个或多个管芯放置在载体上，以在制造过程期间增强平面性。载体可以是玻璃、熔融石英、不锈钢等。
在实施例中，一个或多个管芯的厚度可能需要在一个或多个管芯周围形成铜柱。这可以通过穿过玻璃芯的填充有导电材料的一个或多个TGV来实现。这些TGV可以放置在一个或多个管芯附近。在实施例中，一个或多个TGV可以是非常高纵横比的TGV，其中TGV的高度高达TGV直径的15倍，这是使用玻璃芯实现的。另外，TGV的间距也可以非常近，例如在25μm的量级上。与传统制造工艺实施方式相比，用于制造实施例的技术可以包括更少的工艺阶段。另外，实施例可以通过使用玻璃芯来优化封装良率，所述玻璃芯也用作封装加强件，其具有预先形成的腔和铜TGV，从而减少制造期间的翘曲和平面性问题。
在实施例中，可以将有源管芯放置到玻璃芯开口中。在实施例中，可以在玻璃芯开口内放置诸如互连桥接器管芯(例如，嵌入式多管芯互连桥接器(EMIB))的嵌入式管芯或包括一个或多个互连桥接器以及与互连桥接器相邻布置的穿通互连(例如，铜柱)的组件(例如，全向互连(ODI)组件)。在实施例中，玻璃芯和TGV可以用作贴片，在玻璃芯上方和玻璃芯下方的部件之间不提供间距转换。在制造过程之后，可以在玻璃芯的一侧上形成用于有源管芯的第一级互连(FLI)，并且可以在玻璃芯的另一侧上形成中级互连(MLI)以连接到有机中介层衬底。在一些实施例中，可以在玻璃芯的一侧或两侧上形成再分布层(RDL)，以有助于信号传送或电力传送。
在传统实施方式中，一个或多个管芯嵌入在有机衬底内而不是玻璃芯内。在这些传统实施方式中，因为嵌入式管芯的厚度需要在其周围形成铜柱，所以需要厚的光刻胶镀层以及随后的电介质回填来嵌入一个或多个管芯。这是导致产量损失的复杂过程。另一传统实施方式包括通过电介质的激光烧蚀在电介质内形成腔，这是一个缓慢且昂贵的过程。另外，在这些传统实施方式中，铜柱和嵌入式管芯焊盘和/或管芯凸块的平面性可能是具有挑战性的，这需要昂贵的附加工艺(例如，化学机械抛光(CMP)和/或机械研磨)来实现平面性。另外，这些传统实施方式中的平面性可能进一步受到使用有机衬底围绕一个或多个管芯所固有的翘曲的挑战。
在传统实施方式中，围绕一个或多个管芯放置铜柱可以通过预制铜柱并使用拾取和放置工艺将铜柱放置在衬底上来完成。然后还将铜柱镀覆在光刻胶内，然后用将一个或多个管芯嵌入的电介质填充周围空间。这些传统过程可能导致与缓慢的拾取和放置过程相关联的一些吞吐量问题。由于后续制造阶段中的柱移位，也将存在质量问题。另外，传统的高铜柱镀覆技术涉及额外的成本，并且还可能导致高度可变的凸块高度，这可能归因于不均匀的铜镀覆速率。
本文所述的实施例可以提供一种高效且有成本效益的将原本是单个的传统封装分解成单独的部分的方式，并且使用玻璃芯技术以高速、高带宽的方式电且物理耦合单独的部分。该架构将通过分解的益处来增加产量，并通过CTE匹配的益处来改善组装产量，从而导致管芯和玻璃中介层之间更好的凸块共面性，并通过提供增加的封装刚度、减少的翘曲和减少的机械应力来增加可靠性。
在以下具体实施方式中，参考形成其一部分的附图，其中相同的附图标记始终标明相同的部分，并且在附图中通过说明的方式示出了其中可以实施本公开的主题的实施例。应当理解，在不脱离本公开的范围的情况下，可以利用其他实施例，并且可以进行结构或逻辑改变。因此，以下具体实施方式不应被理解为是限制性的，并且实施例的范围由所附权利要求及其等同方案限定。
对于本公开，短语“A和/或B”表示(A)、(B)或(A和B)。对于本公开，短语“A、B和/或C”表示(A)、(B)、(C)、(A和B)、(A和C)、(B和C)或(A、B和C)。
本说明书可以使用基于透视的描述，例如顶/底、进/出、上/下等。这种描述仅仅用于便于论述，并非旨在将文本所述实施例的应用限于任何特定方向。
本说明书可以使用短语“在一个实施例中”或“在实施例中”，其每一个都可以指代相同或不同实施例中的一个或多个。此外，如相对于本公开的实施例所使用的术语“包括”、“包含”、“具有”等是同义词。
在本文中可以使用术语“与……耦合”连同其派生词。“耦合的”可以表示以下中的一个或多个。“耦合的”可以表示两个或更多个元件直接物理或电接触。然而，“耦合的”也可以表示两个或更多个元件彼此间接接触，但仍彼此协作或相互作用，可以表示一个或多个其他元件耦合或连接在表述为彼此耦合的元件之间。术语“直接耦合的”可以表示两个或更多个元件直接接触。
可以以最有助于理解所要求保护的主题的方式将各种操作依次描述为多个分立的操作。然而，描述的顺序不应被解释为暗示这些操作必须是顺序相关的。
如在本文中所使用的，术语“模块”可以指ASIC、电子电路、执行一个或多个软件或固件程序的处理器(共享的、专用的或组)和/或存储器(共享的、专用的或组)、组合逻辑电路和/或提供所描述的功能的其他适当的部件，或者是它们的一部分，或者包括它们。
本文的各图可以示出一个或多个封装组件的一个或多个层。本文示出的层被示为不同封装组件的层的相对位置的示例。这些层是为了解释的目的而示出的，并且未按比例绘制。因此，不应从图中假定层的相对大小，并且仅在具体指示或讨论的情况下，可以针对一些实施例假定大小、厚度或尺寸。
图1示出了根据各个实施例的玻璃芯的横截面侧视图，所述玻璃芯包括一个或多个开口和填充有铜的多个TGV。在制造期间，可以使用激光或使用蚀刻技术切割出一个或多个开口104和TGV106。这可以包括使用如下面关于图7描述的技术。将在玻璃芯102内包括开口104的玻璃芯102放置在载体110上。在实施例中，载体110可以是玻璃载体。在实施例中，存在激光释放层(LRL)107，其将玻璃芯102的一侧接合到载体110的一侧。在实施例中，LRL107可以是临时接合膜或粘合剂(TBF)，其随后将在制造过程期间被释放。
TGV 106从玻璃芯102的第一侧延伸到玻璃芯102的与第一侧相反的第二侧。导电材料108填充多个TGV 106，其中导电材料108a、108b的一部分延伸超过玻璃芯102的第一侧和/或第二侧。在制造过程期间，可以预先制造玻璃芯102、TGV 106和导电材料108。
管芯120可以插入玻璃芯102内的开口104内。管芯120可以包括在管芯的第一侧上的一个或多个电触点122，以及在管芯的与第一侧相反的第二侧上的一个或多个电触点124。注意，在实施例中，电触点124a的一部分可以延伸超过管芯120的侧面。在实施例中，管芯120的厚度和玻璃芯102的厚度可以是相似的，并且可以在厚度上处于100μm至500μm的量级上。在实施例中，可以调节玻璃芯102的厚度以与管芯120的高度一致。在实施例中，如关于图2更详细地示出的，管芯120可以是多个管芯。
在实施例中，管芯120和玻璃芯102可以被设计成具有相似的CTE。在操作期间，或者当管芯120和玻璃芯102以其他方式处于增加的热状态时，类似的CTE可以使管芯120和玻璃芯102之间的翘曲和其他机械应力减到最小。在实施例中，玻璃芯102可以具有变化的材料组分以便调节CTE。例如，如果玻璃是石英或二氧化硅结构，则可以实现非常低的CTE。在实施例中，CTE可以在低于1至12的范围内。在使用有机材料代替玻璃芯102的传统实施方式中，有机材料的显著更高的CTE将导致与管芯的CTE失配，并导致传统封装上的机械应力，包括变形/弯曲的管芯，这可能导致与有机材料的高度失配。
图2示出了根据各个实施例的包括一个或多个开口的玻璃芯的俯视图。玻璃芯202(其可以类似于图1的玻璃芯102)包括多个开口204、234、236，所述开口可以类似于图1的开口104，其完全位于玻璃芯202内。玻璃芯202还可以包括位于玻璃芯202的边缘处的开口238、240。注意，为了便于观看，未示出TGV，例如图1的TGV 106。
开口204可以包括单个管芯220，其可以类似于图1的管芯120。开口236可以包括处于第一取向的多个管芯252、254，并且开口234可以包括处于不同于第一取向的第二取向的多个管芯256、258。在实施例中，诸如开口236的开口可以包括三个或更多个管芯。开口240可以包括管芯260、262，每个管芯具有靠近玻璃芯202的边缘的两个边缘。开口238可以包括管芯264，管芯264具有靠近玻璃芯202的边缘的两个边缘。
尽管示出了玻璃芯202内的开口204、234、236、238、240的构造的非限制性示例，但是可以在玻璃芯202内形成任何开口尺寸或形状。这可以包括例如但不限于具有圆角的矩形、圆形、椭圆形或任何其他规则或不规则形状。
图3示出了使用有机芯的传统中介层封装的横截面侧视图。传统封装300包括芯302，芯302是围绕有源管芯320的非玻璃芯，有源管芯320可以类似于图1的管芯120。多个铜柱308用于将非玻璃芯302的第一侧与非玻璃芯302的与第一侧相反的第二侧电耦合。在传统实施方式中，铜柱308可以与多个MLI凸块309耦合。MLI凸块309可以用于将传统封装300与衬底(未示出)物理且电耦合。
有源管芯320可以通过FLI接口360与第二管芯362和第三管芯364电耦合。第二管芯362和第三管芯364两者都在有源管芯320上方。有源管芯320还可以与TSVs 308电耦合，例如，用于电力和/或信号传输。在传统实施方式中，第二管芯362和第三管芯364可以是中介层管芯，其又与多个小芯片366电且物理耦合。
在传统封装300的制造期间，将有源管芯320嵌入在芯302内，芯302可以是电介质。传统制造过程中的阶段包括通常通过激光烧蚀在电介质内形成腔，这可能是缓慢且昂贵的工艺。另外，涉及形成和放置铜柱308的传统制造是具有质量控制挑战的复杂过程。因此，在传统实施方式中，FLI 360内的焊盘和/或凸块309可以是非平面的，并且需要CMP或机械研磨处理以使它们在公差范围内。另外，芯302的CTE与有源管芯320的CTE之间的CTE失配将导致由传统封装300制造和操作期间的热梯度引起的翘曲和机械应力。
图4示出了根据各个实施例的包括玻璃芯的中介层封装的横截面侧视图。封装400包括玻璃芯402、玻璃芯402内的开口内的管芯420，其中多个TGV 408填充有铜，所述TGV从玻璃芯402的第一侧延伸到与第一侧相反的第二侧。玻璃芯402可以耦合到载体410，并且可以通过LRL 407临时固定到玻璃载体410，所述LRL 407将玻璃芯402的一侧接合到玻璃载体410的一侧。在实施例中，LRL 407可以是TBF。玻璃芯402、填充有铜的TGV 408、玻璃载体410、管芯420和LRL 407可以类似于图1的玻璃芯102、TGV 108、玻璃载体110、管芯120和LRL107。
在实施例中，管芯420可以包括电触点424，其可以类似于图1的触点124，以将管芯420与封装400中的其他部件电耦合。电介质层461可以被放置在玻璃芯402和管芯420的一侧上。电介质层461可以包括层461内的电耦合以与FLI层460连接。在实施例中，FLI层460可以与第二管芯462和第三管芯464电且物理耦合。在实施例中，第二管芯462和第三管芯464可以是与小芯片466电且物理耦合的中介层。在实施例中，封装400的上部部分可以被包封在模制物467内，模制物467可以围绕第二管芯462、第三管芯464和小芯片466。
注意，在从封装400去除载体410和LRL 407之后，MLI层中的一系列凸块(未示出，但类似于图3的凸块309)可以用于将封装400与衬底物理且电耦合。在实施例中，可以将RDL(未示出)施加到玻璃芯402的一侧，以提供间距转换并扇出MLI层中的一系列凸块(未示出)。注意，玻璃芯402将为封装400提供结构刚性，以及为随后可以施加的任何RDL(未示出)提供平面性。在实施例中，可以首先完成FLI互连以在去除下面的载体之前使组装良率最大化，例如获得最佳平坦度，并且最后施加MLI，包括在需要时形成任何底部RDL。
图5A-5I示出了根据各个实施例的用于形成中介层封装的制造过程中的阶段，所述中介层封装包括具有开口和TGV的玻璃芯。图5A示出了制造过程中的提供玻璃载体510并且将LRL 507放置在玻璃载体510的表面上的阶段。在实施例中，玻璃载体510和LRL 507可以类似于图4的玻璃载体410和LRL 407。在实施例中，玻璃载体510用于为后续制造阶段提供平坦且稳定的表面。可以基于制造要求和在制造过程的后续阶段期间可能施加在玻璃载体510上的应力来选择玻璃载体510的厚度。
在实施例中，LRL 507可以具有在玻璃载体510与随后施加的玻璃芯502之间实现连续且无空隙的接合所需的厚度，如关于图5B所述。在实施例中，LRL 507可以是多层。在实施例中，较厚的LRL 507可以允许玻璃芯502中的关于图5B描述的铜508具有覆盖层并且仍然粘附到玻璃载体510。在实施例中，LRL 507可以是粘合TBF。在一些实施例中，LRL 507的厚度可以在5-50μm的量级上。
图5B示出了制造过程中的包括开口504和填充有铜508的TGV 506的玻璃芯502的阶段，TGV 506从玻璃芯502的第一侧延伸到玻璃芯502的与第一侧相反的第二侧。铜508电耦合玻璃芯502的第一侧和第二侧。在实施例中，玻璃芯502、TGV 506和铜508可以在制造过程的单独阶段预制，然后在单个阶段中施加到LRL 507。注意，在实施例中，铜508的体积可以延伸超过玻璃芯502的侧面。玻璃芯502可以类似于图1的玻璃芯102。
在实施例中，开口504可以通过湿法蚀刻、干法蚀刻或激光工艺形成。其他工艺可以包括光可限定的玻璃，其中开口504可以通过使用光刻曝光工艺然后是湿法蚀刻来限定，以提供可以在玻璃芯502内形成的多个开口的光刻对准。在实施例中，可以使用如下面关于图7所描述的玻璃互连工艺的激光辅助蚀刻来形成开口。
图5C示出了制造过程中的将可以类似于图1的管芯120的管芯520插入开口504内的阶段。在实施例中，管芯520将与LRL 507物理耦合。管芯520包括电触点524，所述电触点可以类似于图1的电触点124，其可以突出超过管芯520的表面。在实施例中，可以存在从管芯520的相反侧延伸到LRL 507的电触点525。在实施例中，管芯520可以是中介层管芯或互连桥接器接管芯，或集成无源器件，如电容器或电感器。
图5D示出了制造过程中的包覆模制物570施加到玻璃芯502的表面的阶段。在实施例中，包覆模制物570填充管芯520的边缘周围的体积。在实施例中，包覆模制物570可以是ABF电介质或光可限定模制物。
图5E示出了制造过程中的使用钻孔工艺钻穿包覆模制物570以暴露铜508、电触点524并且应用镀铜工艺以形成铜焊盘509、527的阶段。注意，当使用光可限定模制物来形成铜焊盘509、527时，该过程可以涉及激光钻孔或光刻开口。注意，在实施例中，在该阶段，可以将RDL(未示出)施加到所得包覆模制物571的表面以提供信号或电力传送。
在其他实施例中，上面关于图5D-5E描述的阶段可以替代地包括将平坦化工艺应用于图5C以暴露铜508和电连接524。然后，可以应用过镀覆工艺以形成类似于如图5E所示的铜焊盘509、527的铜焊盘。可以应用利用包覆模制物(例如，图5D的包覆模制物570)的封装，随后是利用CMP进行显露以暴露铜连接509、527。
图5F示出了制造过程中的施加阻焊(SR)层572并形成开口574且随后用铜(未示出)进行填充的阶段。在实施例中，开口574可以通过光刻或激光工艺来形成。在实施例中，SR层572可以是通用表面绝缘体，例如聚酰亚胺。
图5G示出了制造过程中的开始FLI形成过程和有源管芯组装过程的阶段。在实施例中，施加可以类似于图4的FLI层460的FLI焊盘576。也可以施加可类似于图4的管芯462、464的管芯562、564。随后，然后可以施加底部填充物578。
图5H示出了制造过程中的施加小芯片566并且施加模制物580的阶段。在实施例中，该阶段可以涉及背面研磨和金属化工艺以施加小芯片566。注意，小芯片566不需要组装到管芯562上；但是管芯562本身可以是在完整组件中使用的最终的有源小芯片。
图5I示出了制造过程中的可以翻转封装并且去除玻璃载体510和LRL 507的阶段。在实施例中，LRL 507可以通常通过激光烧蚀或热释放工艺脱离接合，并且可以应用湿法或干法清洁以去除任何残留的LRL 507。此时，可以形成包括凸块(未示出)的MLI接口以用于安装在另一衬底(未示出)上。在实施例中，在该阶段，RDL(未示出)可以形成在玻璃芯502的侧面上。
图6示出了根据各个实施例的用于形成具有一个或多个开口和填充有导电材料的一个或多个TGV的玻璃芯的过程的示例。过程600可以由可以在本文中并且特别是关于图1-5I描述的一个或多个元件、技术、过程或系统来执行。
在框602处，该过程可以包括识别具有第一侧和与第一侧相反的第二侧的玻璃芯。在实施例中，玻璃芯可以类似于图1的玻璃芯102、图2的玻璃芯202、图4的玻璃芯402或图5B-5I的玻璃芯502。
在框604处，该过程还可以包括在玻璃芯中形成开口，所述开口从玻璃芯的第一侧延伸到玻璃芯的第二侧。在实施例中，玻璃芯中的开口可以类似于图1的开口104、图2的开口204、234、236、240、264或图5B的开口504。
在框606处，该过程还可以包括在玻璃芯中形成一个或多个TGV，所述一个或多个TGV从玻璃芯的第一侧延伸到第二侧。在实施例中，TGV可以类似于图1的TGV 106或图5B的TGV 506。
在框608处，该过程还可以包括将导电材料插入到一个或多个TGV中，其中玻璃芯的第一侧与玻璃芯的第二侧电耦合。在实施例中，导电材料可以类似于图1的导电材料108、图4的导电材料408和图5B的导电材料508。
图7示出了根据实施例的玻璃互连工艺的激光辅助蚀刻的多个示例。图7示出了根据实施例的玻璃互连工艺的激光辅助蚀刻(在本文中其可以称为“LEGIT”)的多个示例。LEGIT技术的一种用途是为用于半导体封装中的传统覆铜箔层压板(CCL)芯提供替代性衬底芯材料，所述半导体封装用于实现诸如服务器、图形、客户机、5G等产品。通过使用激光辅助蚀刻、无裂纹、高密度的过孔钻孔，可以在玻璃衬底中形成中空形状。在实施例中，可以调整不同的工艺参数以实现各种形状和深度的钻孔，从而打开采用玻璃的创新设备、架构、工艺和设计之门。诸如本文所讨论的桥接器的实施例也可以利用这些技术。
视图700示出了使用LEGIT来产生通孔或盲孔的用于微电子封装衬底(例如玻璃)中的通孔和盲孔(或沟槽)的高级工艺流程。具有激光诱导形态变化的所得的玻璃体积/形状可以随后被选择性蚀刻以产生可以填充有导电材料的沟槽、通孔或空隙。通孔712由来自玻璃晶圆706的相反侧上的两个激光源702、704的激光脉冲产生。如在本文中所使用的，穿通钻孔和通孔指的是钻孔或过孔在玻璃/衬底的一侧开始而在另一侧结束的情况。盲钻孔和盲孔指的是钻孔或过孔在衬底的表面开始并在衬底内部半途停止的情况。在实施例中，来自两个激光源702、704的激光脉冲垂直地施加到玻璃晶圆706，以在遇到激光脉冲的玻璃中引起形态变化708，其也可以称为结构变化。该形态变化708包括玻璃的分子结构的变化，以使其更容易地蚀刻掉(去除玻璃的一部分)。在实施例中，可以使用湿法蚀刻工艺。
视图720示出了用于双盲形状的高级工艺流程。双盲形状732、733可以由来自两个激光源722、724的激光脉冲产生，所述激光源可以类似于激光源702、704，位于可以类似于玻璃晶圆706的玻璃晶圆726的相反侧上。在该示例中，可以对来自两个激光源722、724的激光脉冲能量和/或激光脉冲曝光时间进行调整。结果，可以产生玻璃726中的形态变化728、729，这些变化使得更容易蚀刻掉玻璃的部分。在实施例中，可以使用湿法蚀刻工艺。
视图740示出了用于单盲形状(其也可以被称为沟槽)的高级工艺流程。在该示例中，单个激光源742将激光脉冲传递到玻璃晶圆746以在玻璃746中产生形态变化748。如上所述，这些形态变化使得更容易蚀刻掉玻璃752的一部分。在实施例中，可以使用湿法蚀刻工艺。
视图760示出了用于通孔形状的高级工艺流程。在该示例中，单个激光源762向玻璃766施加激光脉冲，以在玻璃766中产生形态变化768，该变化使得更容易蚀刻掉玻璃772的一部分。如此处所示，已经调整来自激光源762的激光脉冲能量和/或激光脉冲曝光时间，以产生完全延伸穿过玻璃766的蚀刻掉部分772。
关于图7，尽管实施例将激光源702、704、722、724、742、762示为垂直于玻璃706、726、746、766的表面，但是在实施例中，激光源可以设置成与玻璃的表面成一定的角度，具有脉冲能量和/或脉冲曝光时间变化，以便导致对角过孔或沟槽，或者对过孔(例如712、772)进行成形，例如使其为圆柱形、锥形，或者包括某种其他特征。另外外，改变玻璃类型也可能在过孔或沟槽内导致不同的特征，因为玻璃的蚀刻极其取决于玻璃的化学组分。
在使用关于图7描述的工艺的实施例中，可以产生直径小于10μm的穿通孔712、772，并且其可以具有40:1到50:1的纵横比。结果，密度高得多的过孔可以放置在玻璃中，并且以精细的间距彼此更接近地放置。在实施例中，该间距可以是50μm或更小。在产生过孔或沟槽之后，可以应用金属化工艺以便产生穿过过孔或沟槽的导电通路，例如电镀通孔(PTH)。使用这些技术，更精细间距的过孔将导致更好的信号传输，允许更多的I/O信号通过玻璃晶圆并到达诸如衬底的其他耦合部件。
图8是根据本发明的实施例的计算机系统800的示意图。根据本公开中阐述的若干公开实施例及其等同方案中的任何一个，如示出的计算机系统800(也被称为电子系统800)可以包含玻璃芯，其包括开口和TGV。计算机系统800可以是诸如上网本计算机的移动设备。计算机系统800可以是诸如无线智能电话的移动设备。计算机系统800可以是台式计算机。计算机系统800可以是手持式读取器。计算机系统800可以是服务器系统。计算机系统800可以是超级计算机或高性能计算系统。
在实施例中，电子系统800是计算机系统，其包括系统总线820以电耦合电子系统800的各种部件。根据各种实施例，系统总线820是单条总线或总线的任何组合。电子系统800包括向集成电路810供电的电压源830。在一些实施例中，电压源830通过系统总线820向集成电路810提供电流。
集成电路810电耦合到系统总线820，并且包括根据实施例的任何电路或电路的组合。在实施例中，集成电路810包括可以是任何类型的处理器812。如在本文中所使用的，处理器812可以表示任何类型的电路，例如但不限于微处理器、微控制器、图形处理器、数字信号处理器或另一处理器。在实施例中，处理器812包括玻璃芯或与玻璃芯耦合，所述玻璃芯包括开口和TGV，如在本文中所公开的。在实施例中，在处理器的存储器高速缓存中得到SRAM实施例。可以包括在集成电路810中的其他类型的电路是定制电路或专用集成电路(ASIC)，例如用于诸如蜂窝电话、智能电话、寻呼机、便携式计算机、双向无线电和类似电子系统的无线设备中的通信电路814，或用于服务器的通信电路。在实施例中，集成电路810包括诸如静态随机存取存储器(SRAM)的管芯上存储器816。在实施例中，集成电路810包括嵌入式片上存储器816，例如嵌入式动态随机存取存储器(eDRAM)。
在实施例中，集成电路810由后续的集成电路88补充。有用的实施例包括双处理器813和双通信电路815以及诸如SRAM的双管芯上存储器817。在实施例中，双集成电路810包括诸如eDRAM的嵌入式管芯上存储器817。
在实施例中，电子系统800还包括外部存储器840，其进而可以包括适合于特定应用的一个或多个存储器元件，例如RAM形式的主存储器842、一个或多个硬盘驱动器844、和/或处理可移动介质846的一个或多个驱动器，例如磁盘、光盘(CD)、数字多用途盘(DVD)、闪存驱动器、以及本领域中已知的其他可移动介质。根据实施例，外部存储器840也可以是嵌入式存储器848，例如管芯堆叠体中的第一管芯。
在实施例中，电子系统800还包括显示设备850、音频输出860。在实施例中，电子系统800包括输入设备(例如，控制器870)，其可以是键盘、鼠标、跟踪球、游戏控制器、麦克风、语音识别设备、或将信息输入到电子系统800中的任何其他输入设备。在实施例中，输入设备870是相机。在实施例中，输入设备870是数字录音机。在实施例中，输入设备870是相机和数字录音机。
如本文所示，集成电路810可以在多个不同实施例中实现，包括根据若干公开的实施例及其等同方案中的任何一个的具有包括开口和TGV的玻璃芯的封装衬底、电子系统、计算机系统、制造集成电路的一种或多种方法、以及制造包括根据如在本文中所阐述的各种实施例及其本领域所识别的等同方案中的若干公开的实施例中的任何一个的具有包括开口和TGV的玻璃芯的封装衬底的电子组件的一种或多种方法。元件、材料、几何形状、尺寸和操作顺序都可以改变以适应特定的I/O耦合要求，包括用于嵌入在根据若干公开的具有包括开口和TGV的玻璃芯的封装衬底实施例及其等同方案中的任何一个的处理器安装衬底中的微电子管芯的阵列触点数、阵列触点配置。可以包括基础衬底，如图8的虚线所示。也可以包括无源器件，也如图8中所示。
示例
以下段落描述各种实施例的示例。
示例1是一种装置，包括：玻璃芯，具有第一侧和与第一侧相反的第二侧；开口，在玻璃芯中，所述开口从所述第一侧延伸到所述第二侧；以及一个或多个穿玻璃过孔(TGV)，靠近开口，所述一个或多个TGV从玻璃芯的第一侧延伸到第二侧，其中所述一个或多个TGV包括导电材料，所述导电材料将玻璃芯的第一侧与玻璃芯的第二侧电耦合。
示例2可以包括示例1或者本文描述的任何其他示例或实施例的装置，其中导电材料包括铜。
示例3可以包括示例1或者本文描述的任何其他示例或实施例的装置，其中一个或多个TGV填充有导电材料。
示例4可以包括示例1或者本文描述的任何其他示例或实施例的装置，其中一个或多个TGV中的一个TGV的直径小于25μm，并且其中一个或多个TGV的间距小于50μm。
示例5可以包括示例1或者本文描述的任何其他示例或实施例的装置，还包括具有第一侧和与第一侧相反的第二侧的管芯，所述管芯设置在玻璃芯的开口内。
示例6可以包括示例5或者本文描述的任何其他示例或实施例的装置，其中垂直于第一管芯的第一侧的第一管芯的第一侧与第二侧之间的第一距离与垂直于玻璃芯的第一侧的玻璃芯的第一侧与第二侧之间的第二距离基本相同。
示例7可以包括示例5或者本文描述的任何其他示例或实施例的装置，其中管芯的热膨胀系数(CTE)的值与玻璃芯的CTE的值是基本相同的值。
示例8可以包括示例5或者本文描述的任何其他示例或实施例的装置，其中玻璃芯的第一侧和管芯的第一侧在衬底上。
示例9可以包括示例5或者本文描述的任何其他示例或实施例的装置，其中管芯是多个管芯。
示例10可以包括示例1或本文描述的任何其他示例或实施例的装置，其中开口是多个开口。
示例11可以包括示例1或者本文描述的任何其他示例或实施例的装置，其中开口由玻璃芯围绕。
示例12可以包括示例1或者本文描述的任何其他示例或实施例的装置，其中开口位于玻璃芯的边缘处。
示例13是一种方法，包括：识别具有第一侧和与第一侧相反的第二侧的玻璃芯；在玻璃芯中形成开口，所述开口从玻璃芯的第一侧延伸到玻璃芯的第二侧；在玻璃芯中形成一个或多个穿玻璃过孔(TGV)，所述一个或多个TGV从玻璃芯的第一侧延伸到第二侧；以及将导电材料插入到一个或多个TGV中，其中玻璃芯的第一侧与玻璃芯的第二侧电耦合。
示例14可以包括示例13或者本文描述的任何其他示例或实施例的方法，其中导电材料包括铜。
示例15可以包括示例13或者本文描述的任何其他示例或实施例的方法，其中一个或多个TGV中的一个TGV的直径小于25μm，并且其中一个或多个TGV的间距小于50μm。
示例16可以包括示例13或者本文描述的任何其他示例或实施例的方法，还包括将具有第一侧和与第一侧相反的第二侧的管芯插入到玻璃芯的开口中，其中管芯的第一侧靠近玻璃芯的第一侧，并且管芯的第二侧靠近玻璃芯的第二侧。
示例17可以包括示例16或者本文描述的任何其他示例或实施例的方法，其中管芯的厚度近似于玻璃芯的厚度。
示例18可以包括示例16或者本文描述的任何其他示例或实施例的方法，还包括：将玻璃芯的第二侧附接到载体；以及将管芯的第二侧附接到载体。
示例19可以包括示例16或者本文描述的任何其他示例或实施例的方法，其中管芯的第一侧包括一个或多个电连接；并且还包括：在管芯的第一侧和玻璃芯的第一侧的顶部上形成绝缘层；以及形成延伸穿过绝缘层的一个或多个电触点，所述一个或多个电触点分别与一个或多个TGV和管芯的第一侧上的一个或多个电连接电耦合。
示例20可以包括示例16或者本文描述的任何其他示例或实施例的方法，其中将具有第一侧和与第一侧相反的第二侧的管芯插入到玻璃芯的开口中还包括将各自具有第一侧和与第一侧相反的第二侧的多个管芯插入到玻璃芯的开口中。
示例21可以包括示例13或者本文描述的任何其他示例或实施例的方法，其中在玻璃芯中形成开口还包括在玻璃芯中形成多个开口。
示例22是一种封装，包括：中介层，所述中介层包括：玻璃芯，具有第一侧和与第一侧相反的第二侧；开口，在玻璃芯中，所述开口从所述第一侧延伸到所述第二侧；一个或多个穿玻璃过孔(TGV)，靠近开口，所述一个或多个TGV从玻璃芯的第一侧延伸到第二侧，其中所述一个或多个TGV包括导电材料，所述导电材料将玻璃芯的第一侧与玻璃芯的第二侧电耦合；以及第一管芯，具有第一侧和与第一侧相反的第二侧，所述第一管芯设置在玻璃芯的开口内，其中第一管芯的第一侧靠近玻璃芯的第一侧，并且第一管芯的第二侧靠近玻璃芯的第二侧，并且其中第一管芯的第一侧包括一个或多个电连接；以及第二管芯，与TGV中的至少一个TGV电耦合并且与第一管芯的一个或多个电连接中的至少一个电连接电耦合，第二管芯与中介层物理耦合。
示例23可以包括示例22或者本文描述的任何其他示例或实施例的封装，还包括与TGV中的至少一个TGV电耦合并且与第一管芯的一个或多个电连接中的至少一个电连接电耦合的第三管芯，所述第三管芯与中介层物理耦合。
示例24可以包括示例22或者本文描述的任何其他示例或实施例的封装，其中中介层的玻璃芯中的开口位于玻璃芯的边缘处。
示例25可以包括示例22或者本文描述的任何其他示例或实施例的封装，其中导电材料包括铜。
各种实施例可以包括上述实施例的任何适当组合，包括以上以结合形式(和)描述的实施例的备选(或)实施例(例如，“和”可以是“和/或”)。此外，一些实施例可以包括其上存储有指令的一个或多个制品(例如，非暂时性计算机可读介质)，当执行所述指令时，导致上述实施例中的任何实施例的操作。此外，一些实施例可以包括具有用于执行上述实施例的各种操作的任何适当装置的设备或系统。
以上对所示实施例的描述，包括摘要中所描述的内容，不是旨在是详尽无遗的或将实施例限于所公开的精确形式。虽然为了说明的目的，在本文中描述了具体实施例，但是如相关领域的技术人员将认识到的，在实施例的范围内各种等同修改是可能的。
根据以上详细描述，可以对实施例进行这些修改。在所附权利要求中使用的术语不应被解释为将实施例限于在说明书和权利要求中公开的特定实施方式。相反，本发明的范围完全由所附权利要求确定，权利要求将根据权利要求解释的既定原则来解释。

Claims (25)

1.一种装置，包括：
玻璃芯，具有第一侧和与所述第一侧相反的第二侧；
开口，在所述玻璃芯中，所述开口从所述第一侧延伸到所述第二侧；以及
一个或多个穿玻璃过孔(TGV)，靠近所述开口，所述一个或多个TGV从所述玻璃芯的所述第一侧延伸到所述第二侧，其中，所述一个或多个TGV包括导电材料，所述导电材料将所述玻璃芯的所述第一侧与所述玻璃芯的所述第二侧电耦合。
2.根据权利要求1所述的装置，其中，所述导电材料包括铜。
3.根据权利要求1所述的装置，其中，所述一个或多个TGV填充有导电材料。
4.根据权利要求1所述的装置，其中，所述一个或多个TGV中的一个TGV的直径小于25μm，并且其中，所述一个或多个TGV的间距小于50μm。
5.根据权利要求1所述的装置，还包括具有第一侧和与所述第一侧相反的第二侧的管芯，所述管芯设置在所述玻璃芯的所述开口内。
6.根据权利要求5所述的装置，其中，垂直于所述第一管芯的所述第一侧的、所述第一管芯的所述第一侧与所述第二侧之间的第一距离与垂直于所述玻璃芯的所述第一侧的、所述玻璃芯的所述第一侧与所述第二侧之间的第二距离基本相同。
7.根据权利要求5所述的装置，其中，所述管芯的热膨胀系数(CTE)的值与所述玻璃芯的CTE的值是基本相同的值。
8.根据权利要求5所述的装置，其中，所述玻璃芯的所述第一侧和所述管芯的所述第一侧在衬底上。
9.根据权利要求5所述的装置，其中，所述管芯是多个管芯。
10.根据权利要求1所述的装置，其中，所述开口是多个开口。
11.根据权利要求1所述的装置，其中，所述开口由所述玻璃芯围绕。
12.根据权利要求1所述的装置，其中，所述开口位于所述玻璃芯的边缘处。
13.一种方法，包括：
识别具有第一侧和与所述第一侧相反的第二侧的玻璃芯；
在所述玻璃芯中形成开口，所述开口从所述玻璃芯的所述第一侧延伸到所述玻璃芯的所述第二侧；
在所述玻璃芯中形成一个或多个穿玻璃过孔(TGV)，所述一个或多个TGV从所述玻璃芯的所述第一侧延伸到所述第二侧；以及
将导电材料插入到所述一个或多个TGV中，其中，所述玻璃芯的所述第一侧与所述玻璃芯的所述第二侧电耦合。
14.根据权利要求13所述的方法，其中，所述导电材料包括铜。
15.根据权利要求13所述的方法，其中，所述一个或多个TGV中的一个TGV的直径小于25μm，并且其中，所述一个或多个TGV的间距小于50μm。
16.根据权利要求13所述的方法，还包括将具有第一侧和与所述第一侧相反的第二侧的管芯插入到所述玻璃芯的所述开口中，其中，所述管芯的所述第一侧靠近所述玻璃芯的所述第一侧，并且所述管芯的所述第二侧靠近所述玻璃芯的所述第二侧。
17.根据权利要求16所述的方法，其中，所述管芯的厚度近似于所述玻璃芯的厚度。
18.根据权利要求16所述的方法，还包括：
将所述玻璃芯的所述第二侧附接到载体；以及
将所述管芯的所述第二侧附接到所述载体。
19.根据权利要求16所述的方法，其中，所述管芯的所述第一侧包括一个或多个电连接；并且所述方法还包括：
在所述管芯的所述第一侧的顶部和所述玻璃芯的所述第一侧的顶部上形成绝缘层；以及
形成延伸穿过所述绝缘层的一个或多个电触点，所述一个或多个电触点分别与所述一个或多个TGV和所述管芯的所述第一侧上的所述一个或多个电连接电耦合。
20.根据权利要求16所述的方法，其中，将具有所述第一侧和与所述第一侧相反的所述第二侧的管芯插入到所述玻璃芯的所述开口中还包括将各自具有第一侧和与所述第一侧相反的第二侧的多个管芯插入到所述玻璃芯的所述开口中。
21.根据权利要求13所述的方法，其中，在所述玻璃芯中形成开口还包括在所述玻璃芯中形成多个开口。
22.一种封装，包括：
中介层，所述中介层包括：
玻璃芯，具有第一侧和与所述第一侧相反的第二侧；
开口，在所述玻璃芯中，所述开口从所述第一侧延伸到所述第二侧；以及
一个或多个穿玻璃过孔(TGV)，靠近所述开口，所述一个或多个TGV从所述玻璃芯的所述第一侧延伸到所述第二侧，其中，所述一个或多个TGV包括导电材料，所述导电材料将所述玻璃芯的所述第一侧与所述玻璃芯的所述第二侧电耦合；以及
第一管芯，具有第一侧和与所述第一侧相反的第二侧，所述第一管芯设置在所述玻璃芯的所述开口内，其中，所述第一管芯的所述第一侧靠近所述玻璃芯的所述第一侧，并且所述第一管芯的所述第二侧靠近所述玻璃芯的所述第二侧，并且其中，所述第一管芯的第一侧包括一个或多个电连接；以及
第二管芯，与所述TGV中的至少一个TGV电耦合并且与所述第一管芯的所述一个或多个电连接中的至少一个电连接电耦合，所述第二管芯与所述中介层物理耦合。
23.根据权利要求22所述的封装，还包括与所述TGV中的至少一个TGV电耦合并且与所述第一管芯的所述一个或多个电连接中的至少一个电连接电耦合的第三管芯，所述第三管芯与所述中介层物理耦合。
24.根据权利要求22所述的封装，其中，所述中介层的所述玻璃芯中的所述开口位于所述玻璃芯的边缘处。
25.根据权利要求22所述的封装，其中，所述导电材料包括铜。
CN202211415062.XA 2021-12-13 2022-11-11 具有包括开口和穿玻璃过孔的玻璃芯的中介层 Pending CN116264204A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US17/549,497 2021-12-13
US17/549,497 US20230187331A1 (en) 2021-12-13 2021-12-13 Interposer with a glass core that includes openings and through glass vias

Publications (1)

Publication Number Publication Date
CN116264204A true CN116264204A (zh) 2023-06-16

Family

ID=86498211

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202211415062.XA Pending CN116264204A (zh) 2021-12-13 2022-11-11 具有包括开口和穿玻璃过孔的玻璃芯的中介层

Country Status (3)

Country Link
US (1) US20230187331A1 (zh)
CN (1) CN116264204A (zh)
DE (1) DE102022129957A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117038633A (zh) * 2023-10-08 2023-11-10 甬矽电子(宁波)股份有限公司 扇出型封装结构、封装产品和扇出型封装方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117038633A (zh) * 2023-10-08 2023-11-10 甬矽电子(宁波)股份有限公司 扇出型封装结构、封装产品和扇出型封装方法
CN117038633B (zh) * 2023-10-08 2024-01-26 甬矽电子(宁波)股份有限公司 扇出型封装结构、封装产品和扇出型封装方法

Also Published As

Publication number Publication date
US20230187331A1 (en) 2023-06-15
DE102022129957A1 (de) 2023-06-15

Similar Documents

Publication Publication Date Title
TWI770072B (zh) 具有用於扇出縮放的柱和通孔連接之高密度互連層的封裝基板
US9147638B2 (en) Interconnect structures for embedded bridge
US9224674B2 (en) Packaged semiconductor die with bumpless die-package interface for bumpless build-up layer (BBUL) packages
US11780210B2 (en) Glass dielectric layer with patterning
US8766456B2 (en) Method of fabricating a semiconductor package
JP2014500632A (ja) 上下に埋め込まれた複数のダイを有する基板を持つマルチチップパッケージ、及びその製造方法
US9583365B2 (en) Method of forming interconnects for three dimensional integrated circuit
KR20140065354A (ko) 빌드업층에 임베드된 로직 다이 및 다른 컴포넌트
JP2014236102A (ja) 貫通電極付き配線基板、その製造方法及び半導体装置
US20220384365A1 (en) Innovative fan-out panel level package (foplp) warpage control
Ravichandran et al. 2.5 D glass panel embedded (GPE) packages with better I/O density, performance, cost and reliability than current silicon interposers and high-density fan-out packages
US20180098436A1 (en) Integrated circuit package substrate
CN115831907A (zh) 将玻璃通孔的金属焊盘与玻璃表面分隔开的电介质层
CN116264204A (zh) 具有包括开口和穿玻璃过孔的玻璃芯的中介层
US9041207B2 (en) Method to increase I/O density and reduce layer counts in BBUL packages
CN116314103A (zh) 多层玻璃衬底
US20220406721A1 (en) Die coupling using a substrate with a glass core
US20220278032A1 (en) Nested interposer with through-silicon via bridge die
US20230089096A1 (en) Multiple dies coupled with a glass core substrate
US20230317621A1 (en) Glass substrate package with hybrid bonded die
JP2020191323A (ja) 半導体パッケージ用配線基板及び半導体パッケージ、並びにそれらの製造方法
US20230087838A1 (en) Protective coating on an edge of a glass core
US11948899B2 (en) Semiconductor substrate structure and manufacturing method thereof
US20230086356A1 (en) Glass core substrate including buildups with different numbers of layers
US20240113029A1 (en) Multichip ic devices in glass medium & including an interconnect bridge die

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication