JP2014236102A - 貫通電極付き配線基板、その製造方法及び半導体装置 - Google Patents

貫通電極付き配線基板、その製造方法及び半導体装置 Download PDF

Info

Publication number
JP2014236102A
JP2014236102A JP2013116362A JP2013116362A JP2014236102A JP 2014236102 A JP2014236102 A JP 2014236102A JP 2013116362 A JP2013116362 A JP 2013116362A JP 2013116362 A JP2013116362 A JP 2013116362A JP 2014236102 A JP2014236102 A JP 2014236102A
Authority
JP
Japan
Prior art keywords
glass
electrode
wiring
layer
wiring board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2013116362A
Other languages
English (en)
Inventor
智洋 吉田
Tomohiro Yoshida
智洋 吉田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toppan Inc
Original Assignee
Toppan Printing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toppan Printing Co Ltd filed Critical Toppan Printing Co Ltd
Priority to JP2013116362A priority Critical patent/JP2014236102A/ja
Priority to EP14803769.0A priority patent/EP3007221A4/en
Priority to CN201480030640.5A priority patent/CN105393346A/zh
Priority to PCT/JP2014/002727 priority patent/WO2014192270A1/ja
Priority to TW103118924A priority patent/TW201509249A/zh
Publication of JP2014236102A publication Critical patent/JP2014236102A/ja
Priority to US14/953,137 priority patent/US20160079149A1/en
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/15—Ceramic or glass substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/09—Use of materials for the conductive, e.g. metallic pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0017—Etching of the substrate by chemical or physical means
    • H05K3/002—Etching of the substrate by chemical or physical means by liquid chemical etching
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/107—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by filling grooves in the support with conductive material
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/24—Reinforcing the conductive pattern
    • H05K3/241—Reinforcing the conductive pattern characterised by the electroplating method; means therefor, e.g. baths or apparatus
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/26—Cleaning or polishing of the conductive pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H01L2224/16146—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked the bump connector connecting to a via connection in the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16235—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a via metallisation of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16237—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H01L2224/171—Disposition
    • H01L2224/1718—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/17181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1511—Structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Geometry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Abstract

【課題】ガラスに対して配線が密着力を有し、またボイドの無い貫通電極を備え、信頼性が高く、電気特性に優れたガラス製インターポーザとその製造方法を提供することにある。
【解決手段】ガラス１の内部に第一層目の配線形成部３と第一層目のランド形成部４を形成させる工程と、ガラス１の表面のみに金属層６を形成させる工程と、裏面のランド形成部４から表面のランド形成部４となる部分のガラス１のみにブラインドホール７を形成させる工程と、ブラインドホール７を金属層６を用いて電解めっきで埋め込み貫通電極８を形成する工程と、ガラス１の裏面に金属層１４を形成させる工程と、ガラス１の表裏面の金属層６及び１４をガラス１が露出するまで研磨する工程とを有する。
【選択図】図２

Description

本発明は、例えば貫通電極を備えたガラスの配線基板、詳しくは、ガラスに密着力を有する配線が形成でき、貫通電極にボイドの無い信頼性が高く電気特性にも優れたインターポーザとして使用可能な貫通電極付き配線基板、その製造方法及び半導体装置に関する。
ウェハプロセスで製造される各種のメモリー、ＣＭＯＳ（相補型金属酸化膜半導体）、ＣＰＵ（中央演算処理装置）等の半導体素子は、電気的接続用の端子を有する。その接続用端子のピッチと、半導体素子と電気的な接続がなされるべきプリント基板側の接続部のピッチとは、通常、そのスケールが数倍から数十倍程度異なる。そのため、半導体素子とプリント基板を電気的に接続する場合、インターポーザと称されるピッチ変換のための仲介用基板（半導体素子実装用基板）が使用される。このインターポーザの一方の面に、半導体素子を実装し、他方の面もしくは基板の周辺でプリント基板との接続がとられる。
半導体素子をプリント板に実装するためのインターポーザとしては、これまで有機基板や有機ビルドアップ基板が用いられてきた。ところが、昨今のスマートフォンに代表されるような急速な電子機器の高性能化により、半導体素子を縦に積層したり、メモリーやロジックといった異なる半導体素子を同一基板上に並べて実装する３次元実装技術や２．５次元実装技術の開発が必要不可欠となりつつある。これらの開発により、電子機器類のさらなる高速化・大容量化・低消費電力化などの実現が可能と考えられているが、半導体素子の高密度化に伴いインターポーザにもより微細な配線を作りこむことが求められている。
ところが、従来の有機材料を用いた基板では、樹脂の吸湿や温度による伸縮が大きくスケールを合わせた微細配線の形成が難しいという問題を有していた。
そこで、近年基材にシリコンやガラスを用いるインターポーザの開発に大きな注目が集まっている。有機基板を用いた際に問題となっていた吸湿や伸縮の影響をほとんど受けないため、微細配線の形成に有利である。また、高い加工性を有するため、内部に微細な貫通穴をあけてその穴を導電性物質で充填して作るＴＳＶ（Ｔｈｒｏｕｇｈ−Ｓｉｌｉｃｏｎ Ｖｉａ）やＴＧＶ（Ｔｈｒｏｕｇｈ−Ｇｌａｓｓ Ｖｉａ）と呼ばれる貫通電極が形成できる。この貫通電極は、配線長を短縮し基板の表裏面の配線同士を最短距離で接続可能とするため、信号伝送速度の高速化など優れた電気特性を実現させる。さらには、内部に配線を形成する構造のため電子デバイスの小型化や高密度化にも有効な実装方法であることや、貫通電極の採用により多ピン並列接続が可能となり、ＬＳＩ自体を高速化させる必要がなくなるため低消費電力化が実現できるなど、多数の利点を有する。
両者を比較すると、シリコンインターポーザは、ガラスインターポーザよりも微細化が可能であり、また配線やＴＳＶ形成プロセスが確立されている一方で、丸いシリコンウエハでしか扱えないためウエハ周辺部が使用できないことや大型サイズで一括して生産できないためコストが高くなるという大きな欠点を有する。その点、ガラスインターポーザでは、大型パネルでの大量処理が可能であり、またロール・ツー・ロール方式での生産方法も考えられるため大幅なコストダウンが可能となる。また、放電やレーザーなどで貫通させるＴＧＶとは異なり、ＴＳＶはガスエッチングにより穴を掘っていくため、加工時間が長くなることやウエハを薄く削る工程を含むことなどもコストを上げる要因となっている。
さらに、電気特性の面ではガラスインターポーザは基板自体がシリコンインターポーザと違って絶縁体のため、高速回路においても寄生素子発生の懸念がなく、より電気特性に優れる。そもそも基板にガラスを用いると絶縁膜を形成させる工程自体が必要ないため、絶縁信頼が高く工程の短縮も可能となる。
以上のように、低コストにインターポーザを作ることができるガラスであるが、大きな欠点は、微細な配線を形成させるプロセスが確立していないこと、またガラスに対して配線材料の主流となりつつある銅が密着しないため、基板上に配線を形成させるには表面への特殊な処理を必要とすることにある。さらに、ＴＧＶの形成は、スルーホールビアフィリングの工程を必要とするため、ボイドが発生し信頼性に大きな問題を抱えている。
例えばガラスインターポーザを用いて高密度実装を可能にする方法は、引用文献１等において提案されている。しかしながら、引用文献１の技術にあっては、従来の有機樹脂と比べて微細な銅配線を形成したガラスインターポーザを使用しているものの、配線の形成方法に関する詳細な記述が無いために、信頼性に欠ける。
また、無電解めっきを用いて無粗化でガラス上に金属膜を形成させる方法は、特許文献２等に提案されているが、配線に使用できるようめっき膜を厚くしていくと密着力が十分でないため簡単に剥離する虞を有する。
特開２００３−２４９６０６号公報 特開平１０−２０９５８４号公報
本発明は、上記課題を解決するためになされたものであり、ガラス基板の内部に第一層目の配線層を埋め込むことで密着力を大幅に向上させ、さらにＴＧＶの形成は電解めっきを用いて貫通電極部のみを選択的にビルドアップ法で埋め込むことでボイドの発生を防ぐことができるため、信頼性の高いガラスインターポーザとして使用可能な配線基板、その製造方法及び半導体装置を提供することにある。
請求項１に係る発明は、基材がガラスでその内部に貫通電極を有する多層構造の貫通電極付き配線基板において、前記基材の表裏面の第一層目の配線層と前記貫通電極が、ガラスの内部に形成される貫通電極付き配線基板を特徴とする。
請求項２に係る発明は、請求項１の貫通電極付き配線基板において、貫通電極部分の主材料がＣｕ、Ａｇ、Ａｕ、Ｎｉ、Ｐｔ、Ｐｄ、Ｒｕ、Ｆｅまたはこれらの金属を含む化合物のいずれかであることを特徴とする。
請求項３に係る発明は、ガラスの内部に第一層目の配線と貫通電極を受けるランドとなる部分を形成する工程と、前記ガラスの表面のみに金属層を形成する工程と、裏面の前記貫通電極を受けるランドから表面の該ランドとなる部分の前記ガラスのみに貫通穴を形成する工程と、前記貫通穴を導電性物質で埋め込む工程と、前記裏面に金属層を形成する工程と、前記ガラスの表裏面の前記金属層をガラス面が露出するまで研磨する工程とを備えた貫通電極付き配線基板の製造方法を特徴とする。
請求項４に係る発明は、請求項３の貫通電極付き配線基板の製造方法において、配線基板の貫通穴を導電性物質で埋め込む工程を、電解めっき法にて貫通穴の内部のみを選択的にビルドアップ法により埋め込むことを特徴とする。
請求項５に係る発明は、請求項３又は４の貫通電極付き配線基板の製造方法において、貫通電極部分の主材料がＣｕ、Ａｇ、Ａｕ、Ｎｉ、Ｐｔ、Ｐｄ、Ｒｕ、Ｆｅまたはこれらの金属を含む化合物のいずれかであることを特徴とする。
請求項６に係る発明は、請求項１記載の貫通電極付き配線基板を用いて、その板面最上層部に半導体素子を搭載して半導体装置を構成したことを特徴とする。
本発明の貫通電極付き配線基板によれば、基材がガラスを用いた配線基板であっても配線の密着力が高く、また貫通電極部にボイドのない信頼性の高い配線基板を簡便に作製することができる。
即ち、本発明の貫通電極付き配線基板によれば、配線及びランドの部分を表裏面共にガラス内に加工してから金属層で埋め込むことで、第一層目の配線層が内部に組み込まれる形となり密着力を大幅に向上させることができ、且つ、配線の表面以外の全ての面がガラスと密着していることで、前処理無しでも高い密着性を有し、ハンドリング時の信頼性が向上される
また、本発明の製造方法によれば、ＴＧＶの形成方法にブラインドビアフィリングを用いており、さらにシード層をビア内に形成させることなく電解めっきが可能な構造である。片面に形成させた金属層によりビアの底部のみにシード層が存在するため、電解めっきを行うとビア底からビルドアップでめっきを析出させることができ、開口部にめっきの析出が集中することなくフィリングが可能となり、ボイドの無いＴＧＶを簡便に形成でき、高い信頼性と優れた電気特性を実現することができる。
そして、貫通電極の主材料として、Ｃｕ、Ａｇ、Ａｕ、Ｎｉ、Ｐｔ、Ｐｄ、Ｒｕ、Ｆｅまたはこれらの金属を含む化合物のいずれかを用いることで、単体又は合金としてめっきにより容易に析出させることが可能であり、優れた電気特性を確保することができる。
また、本発明の貫通電極付き配線基板は、半導体素子の搭載やプリント配線板への実装が可能となるため、半導体装置として使用すると、配線層が貫通電極で接続されているため、高速伝送特性など優れた電気特性を有する。また、内部に配線を形成させる構造により電子機器の小型化にも寄与することができる。
本発明の一実施の形態に係る貫通電極付き配線基板の要部を断面して示した概念図である。 本発明の一実施の形態に係る貫通電極付き配線基板の製造方法の手順を説明するために要部を断面して示した概念図である。 本発明の一実施の形態に係る貫通電極付き配線基板の製造方法の手順を説明するために要部を断面して示した概念図である。 二層目の配線層を形成する手順を説明するために要部を断面して示した概念図である。 図１の貫通電極付きガラス配線基板を使用した本発明の一実施の形態に係る半導体装置を説明するために要部を断面して示した概念図である。
以下、本発明の実施の形態に係る貫通電極付き配線基板、その製造方法及び半導体装置について、図面を参照して詳細に説明する。
図１は、本発明の一実施の形態に係る貫通電極付き配線基板を示すもので、基材であるガラス１の表裏面に第一層目の配線１０及びランド１１が内部に埋め込まれて形成される。そして、表裏面に埋設した第一層目のランド１１は、貫通電極８で接続されている。
次に、貫通電極付き配線基板の製造方法について図２及び図３を参照して詳細に説明する。
先ず、ガラス１にレジスト２をパターニングする（図２（ａ）（ｂ））。形成する手段としては、フォトリソグラフィーにより形成させることができる。レジスト２をガラス全面に塗布後、所定のマスクを用いて露光し、現像により余分なレジストを除去することでパターニングが可能となる。レジスト２は、エッチングの選択比がとれるようにできるだけ厚く形成させることが望ましい。また、レジスト２の代わりにＡｌやＮｉなどの金属膜をパターニングさせる方法でも可能である。ガラスの種類に関しては、特に限定はしない。例えば、石英ガラスやほうけい酸ガラス、無アルカリガラスなどを用いることができる。
次に、レジスト２をパターニング後、図２（ｃ）に示すようにガラス１の内部に配線１０となる第一層目の配線形成部３とランド１１となる第一層目のランド形成部４をそれぞれ形成する。形成する手段としては、ドライエッチングやウェットエッチングが考えられるが、ドライエッチングを用いることが望ましい。これは、ウェットエッチングは等方性のため縦方向だけでなく横方向にもエッチングが進むが、ドライエッチングは異方性のため縦方向のみの選択的なエッチングが可能であり、微細パターン形成に適しているからである。ドライエッチングに使用するガスの限定はしないが、例えばＨＦやＣＦ４やＳＦ６などフッ素系のガスを用いることができる。
配線形成部３及びランド形成部４を加工後、図２（ｄ）に示すようにパターニングしたレジスト２を除去する。除去する方法は、限定しないが、レジストが有機物の場合は、強アルカリの剥離剤やアッシング、金属の場合はＮｉであれば硫酸／過酸化水素水の混合液や塩化第二鉄水溶液、Ａｌであればリン酸／硝酸／酢酸の混合液などにより除去が可能である。
配線形成部３及びランド形成部４を含む面に図２（ｅ）（ｆ）の手順で金属層６を形成する。形成する手段としては、無電解めっきによりシード層を形成し、電解めっきにより金属層６を成長させることが可能である。このとき裏面にレジスト５を形成しておくことで（図２（ｅ）参照）、片面のみに選択的にめっきが可能となる。また、スパッタや蒸着などの物理的な方法でシード層を形成し、電解めっきで金属層６を成長させる方法も可能である。この場合、片面のみにシード層を形成することができるため、レジスト５を形成させる工程が省略できる。片面に形成させた金属層６はガラス１に対して密着力が弱いが、ガラス１表面には微細加工が施されているため、アンカー効果と同様の働きにより簡単に金属層６が剥離することはない。
ブラインドホール７を形成させるため、裏面に形成させたレジスト５を除去する（図３（ａ）（ｂ））。ブラインドホール７の形成手段としては、レーザーを用いることができる。ガラスを加工するレーザーは波長の長いものが望ましく、また波長の長いレーザーは銅の吸収率が低いため、炭酸ガスレーザーなどを用いれば選択的にガラスを貫通させることができる。
形成されたブラインドホール７を電解めっき法により，導電性物質を充填し、貫通電極８を形成する（図３（ｃ））。このとき金属層６を電極として電解めっきを行うことで、ブラインドホールの底部からビルドアップでめっきを析出させることができる。めっきはビア底から順に析出するため、ボイドの発生を防ぐことが可能となる。貫通電極材料としては、コストや電気特性の両面に優れる銅であることが望ましい。
貫通電極８を形成後、今度は、図３（ｄ）に示すように裏面部分に金属層９を形成させる。形成させる手段としては、金属層６と同様に無電解めっきやスパッタによりシード層を形成させた後、電解めっきで金属層９を成長させることが可能である。無電解めっきやスパッタのみで金属層を厚くさせることも可能であるが、短時間で金属層を厚くすることができる電解めっきを用いることが望ましい。
ガラス１の両面に形成させた金属層６及び金属層９をＣＭＰ（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ、化学機械研磨）などにより、図３（ｅ）に示すようにガラス面が露出するまで研磨することで、表裏面の第一層目の配線１０及びランド１１がガラス１内部に埋め込まれ、ボイドの無い貫通電極を有するガラスの配線基板を作製することができる。
次に、第二層目の配線層の製造方法について、図４を参照して説明する。
配線基板に絶縁層１２を形成する（図４（ａ））。この絶縁層１２は，ＳｉＯ２膜やＳｉ３Ｎ４、ポリイミドなどを用いることができるが、材料はこれらに限定されない。形成する手段としては、ＣＶＤ法やスピンコート法、ゾルゲル法などにより形成させることが可能である。
次に、配線基板との接続のため、図４（ｂ）に示すようにレーザーなどにより絶縁層１２に貫通穴１３をあける。このときアライメントをあわせ、第一層目のランド１１のみを露出させるようにする。この貫通穴１３を導電性物質で埋め込み、図２（ｃ）に示すように第二層目の配線層となる金属層１４を形成させる。金属層１４は、めっきや導電性ペーストなどで形成させることができ、特に材料は限定しないが、コストや電気特性の面から銅であることが望ましい。
その後、金属層１４をエッチングにより回路形成を行い、図４（ｄ）に示すように配線層１６及びランド１７を形成させる。この層上に、図４（ｅ）に示すように再度絶縁層１８を形成させることで、第一層目と貫通電極１５で電気的に接続された第二層目の配線層を作製することができる。
第二層目以降の配線は、第二層目の配線層の形成工程を繰り返すことで、何層でも自在に配線層の数をアレンジすることが可能である。なお、図４では、表面の配線のみについての製造方法を示したが、裏面の配線層についても同様の方法で作製する。
本発明による貫通電極付き配線基板は、半導体装置、例えば図５に示すようにインターポーザとして用いられる。即ち、半田ボール１９を用いてロジックチップ２０と積層させたメモリチップ２１を表面に搭載し、裏面も同様に半田ボール１９を用いてプリント配線板２１に実装することで２．５次元実装構造のガラスインターポーザとして使用することが可能となる。ロジックチップ２０とメモリチップ２１が同一平面上の近距離で信号のやりとりができ、また貫通電極により最短距離でプリント配線板２２に信号を送ることもできるため優れた電気特性を有する。基材がガラスのため伸縮がなく、従来の有機樹脂基板よりもはるかに高密度な配線層を有するインターポーザと機能させることが可能となる。
以下、本発明の実施の形態に基づく実施例を作製して、検討する。
先ず、貫通電極付きガラス配線基板作製の実施例について説明する。即ち、厚さ３００μｍの無アルカリガラスを用意し、厚膜が形成できる光硬化性のＳＵ−８レジスト（エポキシ樹脂ベースのネガ型）をスピンコート法により２５μｍ形成させる。所定のマスクを用いて露光後、現像液にＰＧＭＥＡ（ポリプロピレングリコールメチルエーテルアセテート）を用いてパターニングする。裏面も同様の方法により、パターニングする。
次に、ＳＦ６ガスによるドライエッチングにより、ガラスの表面に配線及びランドとなる部分を形成させる。仕様は配線部分を幅５μｍ、ランド部分を１００μｍ角とし、深さ方向は共に２０μｍ加工する。裏面も同様の方法により加工しておく。アッシングによりレジストパターンを除去してから、表面のみに銅スパッタによりシード層を形成させ、電解銅めっきにより加工部分を銅で充填する。最終的にガラスの表面の銅厚が５μｍになるまで銅を成長させる。
そして、ガラスの裏面からアライメントをあわせながら、ランド部分へ炭酸ガスレーザーを照射し、径が７５μｍのブラインドホールを形成させる。続いて、表面の銅膜を電極に接続し電解銅めっきにより、ブラインドホールをフィリングして貫通電極を形成させる。
表面に銅膜を形成させた方法と同様に、裏面にもスパッタで銅のシード層を形成し、電解銅めっきにより加工部分を充填する。最後に表裏面に形成させた銅をＣＭＰによりガラス面が露出するまで研磨することで、密着力の高い配線層を有し、ボイドのない貫通電極を有するガラスインターポーザとして使用可能な配線基板を作製することができる。
次に、第二層目以降の配線層作製について説明する。
絶縁層として、ポリイミド樹脂を２０μｍコーティングし、炭酸ガスレーザーにて７５μｍの穴をあける。その後、貫通穴及びポリイミド上に無電解銅めっきでシード層を形成し、さらに電解銅めっきにより１０μｍの厚さの導体層形成を行い、この導体層をフォトリソグラフィーにより回路形成を行う。
再度ポリイミド樹脂をコーティングし回路に絶縁層を形成させることで、第二層目の配線層を形成させることができる。配線をさらに多層化させる場合は、上述した方法を繰り返すことで形成可能であり、また裏面も同様の方法で形成させることができる。
上記構成により、ガラス基板上に配線が密着し、且つボイドがない貫通電極を有する配線基板を製造することが確認できた。
なお、本発明は、上記実施の形態に限ることなく、その他、実施段階ではその要旨を逸脱しない範囲で種々の変形を実施し得ることが可能である。更に、上記実施形態には、種々の段階の発明が含まれており、開示される複数の構成要件における適宜な組合せにより、種々の発明が抽出され得る。
例えば実施形態に示される全構成要件から幾つかの構成要件が削除されても、発明が解決しようとする課題の欄で述べた課題が解決でき、発明の効果で述べられている効果が得られる場合には、この構成要件が削除された構成が発明として抽出され得る。
上記構成によれば、３次元実装や２．５次元実装における電子機器の高機能化、高速化に対応可能なインターポーザの製造方法として利用できる。
１ … ガラス
２ … レジスト
３ … 第一層目の配線形成部
４ … 第一層目のランド形成部
５ … レジスト
６ … 金属層
７ … ブラインドホール
８ … 貫通電極
９ … 金属層
１０ … 第一層目の配線
１１ … 第一層目のランド
１２ … 絶縁層
１３ … 貫通穴
１４ … 金属層
１５ … 貫通電極
１６ … 配線層
１７ … ランド
１８ … 絶縁層
１９ … 半田ボール
２０ … ロジックチップ
２１ … メモリチップ
２２ … プリント配線板

Claims (6)

  1. 基材がガラスでその内部に貫通電極を有する多層構造の貫通電極付き配線基板において、前記基材の表裏面の第一層目の配線層と前記貫通電極が、ガラスの内部に形成されていることを特徴とする貫通電極付き配線基板。
  2. 前記配線基板において、貫通電極部分の主材料がＣｕ、Ａｇ、Ａｕ、Ｎｉ、Ｐｔ、Ｐｄ、Ｒｕ、Ｆｅまたはこれらの金属を含む化合物のいずれかであることを特徴とする請求項１に記載の貫通電極付き配線基板。
  3. ガラスの内部に第一層目の配線と貫通電極を受けるランドとなる部分を形成する工程と、
    前記ガラスの表面のみに金属層を形成する工程と、
    裏面の前記貫通電極を受けるランドから表面の該ランドとなる部分の前記ガラスのみに貫通穴を形成する工程と、
    前記貫通穴を導電性物質で埋め込む工程と、
    前記裏面に金属層を形成する工程と、
    前記ガラスの表裏面の前記金属層をガラス面が露出するまで研磨する工程と、
    具備することを特徴とする貫通電極付き配線基板の製造方法。
  4. 前記配線基板の貫通穴を導電性物質で埋め込む工程は、電解めっき法にて前記貫通穴の内部のみを選択的にビルドアップ法により埋め込むことを特徴とする請求項３に記載の貫通電極付き配線基板の製造方法。
  5. 前記配線基板において、貫通電極部分の主材料がＣｕ、Ａｇ、Ａｕ、Ｎｉ、Ｐｔ、Ｐｄ、Ｒｕ、Ｆｅまたはこれらの金属を含む化合物のいずれかであることを特徴とする、請求項３又は４に記載の貫通電極付き配線基板の製造方法。
  6. 請求項１に記載の貫通電極付き配線基板を用いて、その板面最上層部に半導体素子を搭載したことを特徴とする半導体装置。
JP2013116362A 2013-05-31 2013-05-31 貫通電極付き配線基板、その製造方法及び半導体装置 Pending JP2014236102A (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2013116362A JP2014236102A (ja) 2013-05-31 2013-05-31 貫通電極付き配線基板、その製造方法及び半導体装置
EP14803769.0A EP3007221A4 (en) 2013-05-31 2014-05-23 WIRING BOARD WITH THROUGH ELECTRODE, PRODUCTION METHOD THEREOF, AND SEMICONDUCTOR DEVICE
CN201480030640.5A CN105393346A (zh) 2013-05-31 2014-05-23 带贯通电极的配线基板、其制造方法以及半导体装置
PCT/JP2014/002727 WO2014192270A1 (ja) 2013-05-31 2014-05-23 貫通電極付き配線基板、その製造方法及び半導体装置
TW103118924A TW201509249A (zh) 2013-05-31 2014-05-30 具有貫通電極的配線基板、其製造方法及半導體裝置
US14/953,137 US20160079149A1 (en) 2013-05-31 2015-11-27 Wiring board provided with through electrode, method for manufacturing same and semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013116362A JP2014236102A (ja) 2013-05-31 2013-05-31 貫通電極付き配線基板、その製造方法及び半導体装置

Publications (1)

Publication Number Publication Date
JP2014236102A true JP2014236102A (ja) 2014-12-15

Family

ID=51988322

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013116362A Pending JP2014236102A (ja) 2013-05-31 2013-05-31 貫通電極付き配線基板、その製造方法及び半導体装置

Country Status (6)

Country Link
US (1) US20160079149A1 (ja)
EP (1) EP3007221A4 (ja)
JP (1) JP2014236102A (ja)
CN (1) CN105393346A (ja)
TW (1) TW201509249A (ja)
WO (1) WO2014192270A1 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017077628A (ja) * 2015-10-19 2017-04-27 セイコーエプソン株式会社 液体噴射ヘッド、及び、液体噴射ヘッドの製造方法
JP2017204527A (ja) * 2016-05-10 2017-11-16 凸版印刷株式会社 配線回路基板及びその製造方法
WO2022064803A1 (ja) * 2020-09-25 2022-03-31 アオイ電子株式会社 半導体装置および半導体装置の製造方法
JP7114036B1 (ja) 2021-04-19 2022-08-08 株式会社Nsc ガラスインターポーザ

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101706470B1 (ko) * 2015-09-08 2017-02-14 앰코 테크놀로지 코리아 주식회사 표면 마감층을 갖는 반도체 디바이스 및 그 제조 방법
JP2017204511A (ja) * 2016-05-10 2017-11-16 ソニー株式会社 半導体装置、半導体装置の製造方法、及び、電子機器
US20190259696A1 (en) * 2016-08-04 2019-08-22 Dai Nippon Printing Co., Ltd. Through electrode substrate and mounting substrate
US10381300B2 (en) * 2016-11-28 2019-08-13 Advanced Semiconductor Engineering, Inc. Semiconductor device package including filling mold via
US11630076B2 (en) 2017-04-28 2023-04-18 Corning Incorporated Glass electrochemical sensor with wafer level stacking and through glass via (TGV) interconnects
KR102321438B1 (ko) * 2017-07-28 2021-11-04 엘지이노텍 주식회사 인쇄회로기판
KR20200099686A (ko) * 2019-02-15 2020-08-25 엘지이노텍 주식회사 회로기판
WO2020215225A1 (zh) * 2019-04-23 2020-10-29 庆鼎精密电子（淮安）有限公司 电路板及其制作方法
JP7302318B2 (ja) * 2019-06-13 2023-07-04 セイコーエプソン株式会社 配線基板、配線基板の製造方法、インクジェットヘッド、ｍｅｍｓデバイスおよび発振器
CN111799188B (zh) * 2020-07-17 2023-12-12 绍兴同芯成集成电路有限公司 一种利用tsv和tgv的减薄晶圆封装工艺
CN112312654B (zh) * 2020-08-14 2021-09-17 珠海越亚半导体股份有限公司 一种嵌埋在玻璃介质中的无源器件结构及其制造方法
US20230102183A1 (en) * 2021-09-29 2023-03-30 Advanced Micro Devices, Inc. Glass core package substrates

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005093946A (ja) * 2003-09-19 2005-04-07 Ngk Spark Plug Co Ltd セラミック配線基板及びそれを用いた部品実装済み配線基板
JP2012114400A (ja) * 2010-11-05 2012-06-14 Shinko Electric Ind Co Ltd 配線基板の製造方法
JP2013012523A (ja) * 2011-06-28 2013-01-17 Fujikura Ltd 電子部品および電子部品の製造方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3535684B2 (ja) 1997-01-17 2004-06-07 キヤノン株式会社 ガラス製配線基板
JP4092890B2 (ja) * 2001-05-31 2008-05-28 株式会社日立製作所 マルチチップモジュール
JP2003249606A (ja) 2002-02-25 2003-09-05 Sony Corp 半導体装置及びインターポーザー
JP4056854B2 (ja) * 2002-11-05 2008-03-05 新光電気工業株式会社 半導体装置の製造方法
US8207453B2 (en) * 2009-12-17 2012-06-26 Intel Corporation Glass core substrate for integrated circuit devices and methods of making the same
KR101697573B1 (ko) * 2010-11-29 2017-01-19 삼성전자 주식회사 반도체 장치, 그 제조 방법, 및 상기 반도체 장치를 포함하는 반도체 패키지
JP5613620B2 (ja) * 2011-05-27 2014-10-29 新光電気工業株式会社 配線基板及びその製造方法
JP5775747B2 (ja) * 2011-06-03 2015-09-09 新光電気工業株式会社 配線基板及びその製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005093946A (ja) * 2003-09-19 2005-04-07 Ngk Spark Plug Co Ltd セラミック配線基板及びそれを用いた部品実装済み配線基板
JP2012114400A (ja) * 2010-11-05 2012-06-14 Shinko Electric Ind Co Ltd 配線基板の製造方法
JP2013012523A (ja) * 2011-06-28 2013-01-17 Fujikura Ltd 電子部品および電子部品の製造方法

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017077628A (ja) * 2015-10-19 2017-04-27 セイコーエプソン株式会社 液体噴射ヘッド、及び、液体噴射ヘッドの製造方法
CN106994824A (zh) * 2015-10-19 2017-08-01 精工爱普生株式会社 液体喷射头以及液体喷射头的制造方法
JP2017204527A (ja) * 2016-05-10 2017-11-16 凸版印刷株式会社 配線回路基板及びその製造方法
WO2022064803A1 (ja) * 2020-09-25 2022-03-31 アオイ電子株式会社 半導体装置および半導体装置の製造方法
JP2022054298A (ja) * 2020-09-25 2022-04-06 アオイ電子株式会社 半導体装置および半導体装置の製造方法
JP7114036B1 (ja) 2021-04-19 2022-08-08 株式会社Nsc ガラスインターポーザ
WO2022224855A1 (ja) * 2021-04-19 2022-10-27 株式会社Nsc ガラス基板およびガラスインターポーザ
JP2022165139A (ja) * 2021-04-19 2022-10-31 株式会社Nsc ガラスインターポーザ

Also Published As

Publication number Publication date
CN105393346A (zh) 2016-03-09
EP3007221A1 (en) 2016-04-13
EP3007221A4 (en) 2016-06-15
WO2014192270A1 (ja) 2014-12-04
TW201509249A (zh) 2015-03-01
US20160079149A1 (en) 2016-03-17

Similar Documents

Publication Publication Date Title
WO2014192270A1 (ja) 貫通電極付き配線基板、その製造方法及び半導体装置
US8623751B2 (en) Through-hole electrode substrate and method of manufacturing the same
US10700034B2 (en) Protrusion bump pads for bond-on-trace processing
US9646926B2 (en) Wiring substrate and method of manufacturing the same
JP4992158B2 (ja) ３次元アルミニウムパッケージモジュール及びその製造方法
JP5331958B2 (ja) 配線基板及び半導体パッケージ
JP2014154800A (ja) 配線基板及びその製造方法
JP6467814B2 (ja) 配線基板の製造方法、並びに半導体装置の製造方法
JP2004186187A (ja) 半導体装置およびその製造方法
US20140035156A1 (en) Method of fabricating a semiconductor package
TW201601262A (zh) 中介層、半導體裝置、中介層的製造方法及半導體裝置的製造方法
JP4890959B2 (ja) 配線基板及びその製造方法並びに半導体パッケージ
JP2013207006A (ja) 貫通電極付き配線基板及びその製造方法
JP6056386B2 (ja) 貫通電極付き配線基板及びその製造方法
JP2015165533A (ja) 配線基板及びその製造方法と半導体装置
JP2015156424A (ja) 印刷回路基板、半導体装置、およびそれらの製造方法
US20160353576A1 (en) Electronic component built-in substrate and electronic device
JP2015198094A (ja) インターポーザ、半導体装置、およびそれらの製造方法
WO2016114133A1 (ja) インターポーザ、半導体装置、およびそれらの製造方法
JP4900508B2 (ja) 貫通電極基板及びその製造方法
JP2017005081A (ja) インターポーザ、半導体装置、およびそれらの製造方法
JP2011258803A (ja) 貫通孔を形成しためっき層付シリコン基板
KR102141102B1 (ko) 반도체 패키지 기판 제조방법 및 이를 이용하여 제조된 반도체 패키지 기판
JP2014135385A (ja) 配線構造、配線の形成方法及び再構築ウェーハ
JP2016134392A (ja) インターポーザ、半導体装置、およびそれらの製造方法

Legal Events

Date Code Title Description
RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20130919

RD07 Notification of extinguishment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7427

Effective date: 20131008

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20160421

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20161206

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20170822