JP5613620B2 - 配線基板及びその製造方法 - Google Patents

配線基板及びその製造方法 Download PDF

Info

Publication number
JP5613620B2
JP5613620B2 JP2011119619A JP2011119619A JP5613620B2 JP 5613620 B2 JP5613620 B2 JP 5613620B2 JP 2011119619 A JP2011119619 A JP 2011119619A JP 2011119619 A JP2011119619 A JP 2011119619A JP 5613620 B2 JP5613620 B2 JP 5613620B2
Authority
JP
Japan
Prior art keywords
conductive layer
groove
layer
substrate body
wiring board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2011119619A
Other languages
English (en)
Other versions
JP2012248703A (ja
JP2012248703A5 (ja
Inventor
森　健一
健一 森
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Industries Co Ltd
Original Assignee
Shinko Electric Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Industries Co Ltd filed Critical Shinko Electric Industries Co Ltd
Priority to JP2011119619A priority Critical patent/JP5613620B2/ja
Priority to US13/480,985 priority patent/US8729407B2/en
Publication of JP2012248703A publication Critical patent/JP2012248703A/ja
Publication of JP2012248703A5 publication Critical patent/JP2012248703A5/ja
Application granted granted Critical
Publication of JP5613620B2 publication Critical patent/JP5613620B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/425—Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/147—Semiconductor insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0335—Layered conductors or foils
    • H05K2201/0347—Overplating, e.g. for reinforcing conductors or bumps; Plating over filled vias
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09563—Metal filled via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09827—Tapered, e.g. tapered hole, via or groove
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09845—Stepped hole, via, edge, bump or conductor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09854—Hole or via having special cross-section, e.g. elliptical
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/01—Tools for processing; Objects used during processing
    • H05K2203/0147—Carriers and holders
    • H05K2203/0152—Temporary metallic carrier, e.g. for transferring material
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/15—Position of the PCB during processing
    • H05K2203/1572—Processing both sides of a PCB by the same process; Providing a similar arrangement of components on both sides; Making interlayer connections from two sides
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0017—Etching of the substrate by chemical or physical means
    • H05K3/002—Etching of the substrate by chemical or physical means by liquid chemical etching
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

本発明は、溝及び貫通孔を有する配線基板、及びその製造方法に関する。
図１は、従来の配線基板を例示する断面図である。図１を参照するに、配線基板１００は、基板本体１１０と、第１絶縁層１２０と、第１導電層１３０と、第２導電層１４０と、第２絶縁層１５０と、第３絶縁層１６０と、第１外部接続端子１７０と、第２外部接続端子１８０とを有する。
配線基板１００において、基板本体１１０は、第１導電層１３０等を形成する基体となる部分であり、溝１１０ｘと、溝１１０ｘに連通する貫通孔１１０ｙとが形成されている。第１絶縁層１２０は、基板本体１１０の面１１０ａ及び１１０ｂ、溝１１０ｘの内底面及び内側面、並びに貫通孔１１０ｙの内側面に形成されている。
第１導電層１３０は、溝１１０ｘの内底面及び内側面、並びに貫通孔１１０ｙの内側面を被覆する第１絶縁層１２０上に形成されている。第２導電層１４０は、第１導電層１３０上に、溝１１０ｘ及び貫通孔１１０ｙを充填するように形成されている。第１導電層１３０は、第２導電層１４０と電気的に接続されている。
第２絶縁層１５０は、基板本体１１０の面１１０ａを被覆する第１絶縁層１２０上、並びに第１導電層１３０及び第２導電層１４０の一部の上に形成されている。第２絶縁層１５０は開口部１５０ｘを有し、開口部１５０ｘの底部には第２導電層１４０の一部が露出している。
第３絶縁層１６０は、基板本体１１０の面１１０ｂを被覆する第１絶縁層１２０上、並びに第１導電層１３０及び第２導電層１４０の一部の上に形成されている。第３絶縁層１６０は開口部１６０ｘを有し、開口部１６０ｘの底部には第２導電層１４０の一部が露出している。
第１外部接続端子１７０は、開口部１５０ｘの底部に露出する第２導電層１４０上に形成されている。第１外部接続端子１７０は、第２導電層１４０と電気的に接続されている。第２外部接続端子１８０は、開口部１６０ｘの底部に露出する第２導電層１４０上に形成されている。第２外部接続端子１８０は、第２導電層１４０と電気的に接続されている。
図２〜図４は、従来の配線基板の製造工程を例示する図である。始めに、図２に示す工程では、基板本体１１０に溝１１０ｘと、溝１１０ｘに連通する貫通孔１１０ｙとを形成し、基板本体１１０の面１１０ａ及び１１０ｂ、溝１１０ｘの内底面及び内側面、並びに貫通孔１１０ｙの内側面に第１絶縁層１２０を形成する。そして、基板本体１１０の面１１０ａ、溝１１０ｘの内底面及び内側面、並びに貫通孔１１０ｙの内側面を被覆する第１絶縁層１２０上に、スパッタ法等により第１導電層１３０Ｓを形成する。なお、第１導電層１３０Ｓは、不要部分が除去されて、最終的には第１導電層１３０となる層である。
次いで、図３に示す工程では、基板本体１１０の面１１０ｂを被覆する第１絶縁層１２０上に、接着層２１０を介して銅板２２０を配設する。接着層２１０は、貫通孔１１０ｙに対応する開口部２１０ｘを有する。そして、銅板２２０及び第１導電層１３０Ｓをめっき給電層に利用した電解めっき法により、第１絶縁層１２０及び第１導電層１３０Ｓが形成された溝１１０ｘ及び貫通孔１１０ｙを充填し、基板本体１１０の面１１０ａ上に形成された第１導電層１３０Ｓを被覆する第２導電層１４０Ｓを形成する。なお、第２導電層１４０Ｓは、不要部分が除去されて、最終的には第２導電層１４０となる層である。
次いで、図４に示す工程では、ＣＭＰ（Chemical Mechanical Polishing）法等により基板本体１１０の面１１０ａ上の第２導電層１４０Ｓを研磨して第２導電層１４０を形成すると共に、基板本体１１０の面１１０ａ上の第１導電層１３０Ｓを露出させる。そして、露出した第１導電層１３０Ｓをエッチングにより除去し、第１導電層１３０を形成する。その後、図３に示す接着層２１０及び銅板２２０を除去する。
次いで、周知の方法により、図４に示す構造体に、第２絶縁層１５０、第３絶縁層１６０、第１外部接続端子１７０、及び第２外部接続端子１８０を形成することにより、図１に示す配線基板１００が完成する。
特開２００４−１５８５３７号公報
ところで、前述の図３に示す工程では、銅板２２０及び第１導電層１３０Ｓをめっき給電層に利用した電解めっき法により第２導電層１４０Ｓを形成する。この際、溝１１０ｘでは、内側面に形成された第１導電層１３０Ｓ側、及び内底面に形成された第１導電層１３０Ｓ側から同時にめっき膜が成長する。又、貫通孔１１０ｙでは、内側面に形成された第１導電層１３０Ｓ側、及び銅板２２０側から同時にめっき膜が成長する。
そのため、溝１１０ｘに形成された第２導電層１４０Ｓにおいて、複数の方向から成長してきためっき膜同士の接合部にシームやボイド等の欠陥が発生する場合がある。又、貫通孔１１０ｙに形成された第２導電層１４０Ｓにおいて、複数の方向から成長してきためっき膜同士の接合部にシームやボイド等の欠陥が発生する場合がある。このようなシームやボイド等の欠陥は、溝１１０ｘや貫通孔１１０ｙのアスペクト比が大きくなると特に発生しやすい。第２導電層１４０Ｓにシームやボイド等の欠陥が発生すると、第２導電層１４０Ｓが熱応力により断線したり、第１外部接続端子１７０や第２外部接続端子１８０との接続信頼性が低下したりする問題が生じる。
本発明は、上記の点に鑑みてなされたものであり、シームやボイド等の欠陥が発生し難い配線基板、及びその製造方法を提供することを課題とする。
本配線基板は、基板本体と、前記基板本体の一方の面側に開口する溝であって、内底面の周縁部と内側面の一端部とが、前記内底面に対して末広がりに傾斜する傾斜面を介して連続する溝と、一端が前記内底面に連通し、他端が前記基板本体の他方の面側に開口する貫通孔と、前記他端側から前記貫通孔の少なくとも一部を充填する第１導電層と、前記第１導電層の前記溝側の面を被覆し、前記溝内の前記内側面を除く部分の少なくとも一部に延在する第２導電層と、前記第２導電層を被覆し、前記溝を充填する第３導電層と、を有することを要件とする。
本配線基板の製造方法は、基板本体に、前記基板本体の一方の面側に開口する溝であって、内底面の周縁部と内側面の一端部とが、前記内底面に対して末広がりに傾斜する傾斜面を介して連続する溝を形成する第１工程と、前記基板本体に、一端が前記内底面に連通し、他端が前記基板本体の他方の面側に開口する貫通孔を形成する第２工程と、前記基板本体の前記他方の面に金属層を形成する第３工程と、前記金属層を給電層とする電解めっき法により、前記他端側から前記貫通孔の少なくとも一部を充填する第１導電層を形成する第４工程と、前記第１導電層の前記溝側の面を被覆し、前記溝内の前記内側面を除く部分の少なくとも一部に延在する第２導電層を形成する第５工程と、前記金属層、前記第１導電層、及び前記第２導電層を給電層とする電解めっき法により、前記第２導電層を被覆し、前記溝を充填する第３導電層を形成する第６工程と、前記金属層を除去する第７工程と、を有することを要件とする。
開示の技術によれば、シームやボイド等の欠陥が発生し難い配線基板、及びその製造方法を提供できる。
従来の配線基板を例示する断面図である。 従来の配線基板の製造工程を例示する図（その１）である。 従来の配線基板の製造工程を例示する図（その２）である。 従来の配線基板の製造工程を例示する図（その３）である。 第１の実施の形態に係る配線基板を例示する平面図である。 図５のＡ−Ａ線に沿う断面図である。 図６の溝近傍の部分拡大図である。 第１の実施の形態に係る配線基板の製造工程を例示する図（その１）である。 第１の実施の形態に係る配線基板の製造工程を例示する図（その２）である。 第１の実施の形態に係る配線基板の製造工程を例示する図（その３）である。 第１の実施の形態に係る配線基板の製造工程を例示する図（その４）である。 第１の実施の形態に係る配線基板の製造工程を例示する図（その５）である。 第１の実施の形態に係る配線基板の製造工程を例示する図（その６）である。 第１の実施の形態に係る配線基板の製造工程を例示する図（その７）である。 第１の実施の形態に係る配線基板の製造工程を例示する図（その８）である。 第１の実施の形態に係る配線基板の製造工程を例示する図（その９）である。 第１の実施の形態に係る配線基板の製造工程を例示する図（その１０）である。 第１の実施の形態に係る配線基板の製造工程を例示する図（その１１）である。 第１の実施の形態に係る配線基板の製造工程を例示する図（その１２）である。 第１の実施の形態に係る配線基板の製造工程を例示する図（その１３）である。 第１の実施の形態に係る配線基板の製造工程を例示する図（その１４）である。 第１の実施の形態に係る配線基板の製造工程を例示する図（その１５）である。 比較例１に係る配線基板の製造工程を例示する図（その１）である。 比較例１に係る配線基板の製造工程を例示する図（その２）である。 比較例２に係る配線基板を例示する断面図である。 第１の実施の形態の変形例１に係る配線基板の溝近傍の部分拡大図（その１）である。 第１の実施の形態の変形例１に係る配線基板の溝近傍の部分拡大図（その２）である。 第１の実施の形態の変形例２に係る配線基板を例示する断面図である。
以下、図面を参照して発明を実施するための形態について説明する。なお、各図面において、同一構成部分には同一符号を付し、重複した説明を省略する場合がある。
〈第１の実施の形態〉
［第１の実施の形態に係る配線基板の構造］
始めに、第１の実施の形態に係る配線基板の構造について説明する。図５は、第１の実施の形態に係る配線基板を例示する平面図である。図６は、図５のＡ−Ａ線に沿う断面図である。図７は、図６の溝近傍の部分拡大図である。なお、説明の便宜のため、図５において、第２絶縁層１６及び第１外部接続端子１８は省略されている。
図５〜図７を参照するに、配線基板１０は、基板本体１１と、第１絶縁層１２と、第１導電層１３と、第２導電層１４と、第３導電層１５と、第２絶縁層１６と、第３絶縁層１７と、第１外部接続端子１８と、第２外部接続端子１９とを有する。
配線基板１０において、基板本体１１は、第１導電層１３等を形成する基体となる部分であり、溝１１ｘ（所謂トレンチ）及び貫通孔１１ｙが形成されている。基板本体１１の厚さは、例えば、２００〜４００μｍ程度とすることができる。基板本体１１の材料としては、シリコン、ガラス、セラミック等を用いることができる。
なお、配線基板１０は、半導体チップを搭載することにより半導体パッケージとなり得る。その際、半導体チップはシリコン基板を有するものが多いため、熱膨張係数を整合させる観点からすると、基板本体１１の材料としてシリコンやシリコンに熱膨張係数が近い硼珪酸ガラスを用いると好適である。硼珪酸ガラスは、硼酸（Ｂ２Ｏ３）と珪酸（ＳｉＯ２）を主成分として含むガラスであり、熱膨張係数は３ｐｐｍ／℃程度である。又、加工性の観点からすると、基板本体１１の材料としてシリコンを用いると好適である。
基板本体１１の熱膨張係数を半導体チップの熱膨張係数と整合させる理由は、高温環境下や低温環境下で動作する場合も含め、配線基板１０と半導体チップとの接合部に生じる熱応力を低減するためである。以下、基板本体１１がシリコンである場合を例にして説明する。
溝１１ｘは、基板本体１１の一方の面１１ａ側に開口する溝であり、第３導電層１５を含む配線パターンが形成される部分である。従って、溝１１ｘは、配線パターンの形状に対応する位置に適宜形成される（図５参照）。溝１１ｘの幅は、例えば５０〜７０μｍ程度とすることができる。溝１１ｘの深さは、例えば４０〜６０μｍ程度とすることができる。溝１１ｘの配設ピッチは、例えば８０〜１００μｍ程度とすることができる。
溝１１ｘは、内底面１１ｐと、内側面１１ｑと、内底面１１ｐの周縁部と内側面１１ｑの一端部とを繋ぐ傾斜面１１ｒとを有する。内底面１１ｐと内側面１１ｑとは略垂直であり、傾斜面１１ｒは内底面１１ｐに対して末広がりに傾斜している。換言すれば、内底面１１ｐの周縁部と内側面１１ｑの一端部（基板本体１１の一方の面１１ａと反対側の端部）とが、内底面１１ｐに対して末広がりに傾斜する傾斜面１１ｒを介して連続し、溝１１ｘを形成している。なお、『内側面１１ｐに対して末広がりに傾斜する』とは、溝１１ｘの開口端側の面積が内底面１１ｐの面積よりも広くなるように、傾斜面１１ｒが内底面１１ｐに対して傾斜していることをいう。
傾斜面１１ｒの高さＴ（基板本体１１の厚さ方向の高さ）は、例えば、溝１１ｘの幅（例えば５０〜７０μｍ程度）の１０〜２０％程度とすることができる。傾斜面１１ｒの内底面１１ｐに対する傾斜角θは、例えば、４５〜５５度程度とすることができる。なお、傾斜面１１ｒの断面形状は直線でなくてもよく、曲線や、直線と曲線とを含む形状であってもよい。つまり、傾斜面１１ｒは平面でもよく、曲面でもよく、平面と曲面の両方を含む形状であってもよい。
貫通孔１１ｙは、一端が溝１１ｘの内底面１１ｐに連通し他端が基板本体１１の他方の面１１ｂ側に開口する平面形状が略円形の孔（所謂ＴＳＶ：through silicon via）である。貫通孔１１ｙは、第１導電層１３が形成される部分である。貫通孔１１ｙの径は、例えば４０〜６０μｍ程度とすることができる。貫通孔１１ｙの深さは、例えば１４０〜３６０μｍ程度とすることができる。このように、貫通孔１１ｙは、比較的アスペクト比の高い孔である。なお、図６において、貫通孔１１ｙと連通するように描かれていない溝１１ｘも、断面図に表れない部分において、貫通孔１１ｙと連通している（図５参照）。
第１絶縁層１２は、基板本体１１の一方の面１１ａ及び他方の面１１ｂ、溝１１ｘの内底面１１ｐ、内側面１１ｑ、及び傾斜面１１ｒ、並びに貫通孔１１ｙの内側面に形成されている。第１絶縁層１２は、基板本体１１と第１導電層１３、第２導電層１４、及び第３導電層１５との間を絶縁するための膜である。第１絶縁層１２の材料としては、例えば、二酸化珪素（ＳｉＯ２）や窒化珪素（ＳｉＮ）、ポリイミド（ＰＩ）等を用いることができる。第１絶縁層１２の厚さは、例えば１〜２μｍ程度とすることができる。なお、本実施の形態では、基板本体１１がシリコン（半導体材料）であるから第１絶縁層１２を設けているが、基板本体１１がガラス等の絶縁性材料である場合には、第１絶縁層１２を設けなくても構わない。
第１導電層１３は、内側面が第１絶縁層１２に被覆された貫通孔１１ｙの少なくとも一部を充填するように形成されている。本実施の形態では、第１導電層１３は、貫通孔１１ｙの上部（溝１１ｘ側）を除く部分に充填されており、第１導電層１３の上面（溝１１ｘ側の面）は、溝１１ｘの内底面１１ｐに対して基板本体１１の他方の面１１ｂ側に窪んだ位置にある。つまり、第１導電層１３の上面（溝１１ｘ側の面）と、貫通孔１１ｙの内側面を被覆する第１絶縁層１２とは凹部１３ｘを形成している。
なお、第１導電層１３は、貫通孔１１ｙの上部（溝１１ｘ側）も含めて、内側面が第１絶縁層１２に被覆された貫通孔１１ｙを完全に充填するように形成しても良い。その場合には、第１導電層１３の上面（溝１１ｘ側の面）と溝１１ｘの内底面１１ｐを被覆する第１絶縁層１２の上面とが略面一となり、凹部１３ｘは形成されない。凹部１３ｘの深さは、例えば０〜１０μｍ程度とすることができる。
但し、第１導電層１３を、溝１１ｘの内底面１１ｐから突出するように形成することは好ましくない。第１導電層１３が溝１１ｘの内底面１１ｐから突出すると、突出部を被覆する第２導電層１４の被膜状態が悪化し、第２導電層１４の剥離や断線等を引き起こす虞があるからである。本実施の形態では、このような問題の発生を回避するために、第１導電層１３の上面（溝１１ｘ側の面）が溝１１ｘの内底面１１ｐに対して基板本体１１の他方の面１１ｂ側に窪んだ位置に来る程度に第１導電層１３を充填し、凹部１３ｘを形成した場合を例にして説明する。
第１導電層１３の材料としては、例えば銅（Ｃｕ）等を用いることができる。第１導電層１３は、第３導電層１５を含む配線パターンを第２導電層１４を介して第１外部接続端子１８と電気的に接続する電極を構成している。
第２導電層１４は、凹部１３ｘ内及び溝１１ｘ内の一部に形成されている。より詳しくは、第２導電層１４は、凹部１３ｘが形成されない場合（第１導電層１３の上面（溝１１ｘ側の面）と溝１１ｘの内底面１１ｐに形成された第１絶縁層１２とが略面一となる場合）も含め、第１導電層１３の上面（溝１１ｘ側の面）及び貫通孔１１ｙの内側面を被覆する第１絶縁層１２を被覆し、溝１１ｘの内底面１１ｐを被覆する第１絶縁層１２の全部及び溝１１ｘの傾斜面１１ｒを被覆する第１絶縁層１２の一部（溝１１ｘの傾斜面１１ｒの内側面１１ｑ側を除く部分）に延在している。つまり、第２導電層１４は、溝１１ｘの傾斜面１１ｒを被覆する第１絶縁層１２の外縁部上には形成されてなく、傾斜面１１ｒの外縁部には第１絶縁層１２が数μｍ程度の略一定幅で帯状に露出している。第２導電層１４は、第１導電層１３及び第３導電層１５と電気的に接続されている。
第２導電層１４としては、例えばチタン（Ｔｉ）膜と銅（Ｃｕ）膜が第１導電層１３又は第１絶縁層１２上に、この順番で順次積層した導電層等を用いることができる。なお、チタン（Ｔｉ）膜は、第１絶縁層１２の材料が二酸化珪素（ＳｉＯ２）や窒化珪素（ＳｉＮ）である場合に、密着性が良好である。第２導電層１４の厚さは、例えば１μｍ程度とすることができる。
第３導電層１５は、第２導電層１４を被覆し、溝１１ｘを充填するように形成されている。第３導電層１５の上面は、基板本体１１の一方の面１１ａを被覆する第１絶縁層１２の上面と略面一とされている。第３導電層１５の材料としては、例えば銅（Ｃｕ）等を用いることができる。第３導電層１５は、配線パターンを構成している。第３導電層１５の材料が銅（Ｃｕ）であり、第１絶縁層１２の材料が二酸化珪素（ＳｉＯ２）や窒化珪素（ＳｉＮ）である場合には、両者は密着しない。しかしながら、第３導電層１５は、第２導電層１４を介して第１絶縁層１２又は第１導電層１３と密着するため、密着強度的には問題とならない。
なお、本実施の形態では、第１導電層１３と第３導電層１５との間には、必ず第２導電層１４が介在する構造となっている。これは、後述する配線基板１０の製造工程から生じるものである。後述する配線基板１０の製造工程により、第１導電層１３及び第３導電層１５にシームやボイド等の欠陥が発生することを防止することが可能となる。
第２絶縁層１６は、基板本体１１の一方の面１１ａを被覆する第１絶縁層１２上、及び溝１１ｘから露出する第３導電層１５上に形成されている。第２絶縁層１６は開口部１６ｘを有し、開口部１６ｘの底部には第３導電層１５の一部が露出している。開口部１６ｘの底部に露出する第３導電層１５は、第１外部接続端子１８を形成する電極パッドとして機能する。第２絶縁層１６の材料としては、例えばベンゾシクロブテン（ＢＣＢ）、ポリベンゾオキサゾール（ＰＢＯ）、ポリイミド（ＰＩ）等の絶縁性樹脂を用いることができる。第２絶縁層１６の材料として、エポキシ系樹脂やイミド系樹脂等を含む感光性樹脂組成物等を用いても構わない。第２絶縁層１６の厚さは、例えば５〜３０μｍ程度とすることができる。
必要に応じ、開口部１６ｘの底部に露出する第３導電層１５上に、金属層を形成してもよい。金属層の例としては、Ａｕ層や、Ｎｉ／Ａｕ層（Ｎｉ層とＡｕ層をこの順番で積層した金属層）、Ｎｉ／Ｐｄ／Ａｕ層（Ｎｉ層とＰｄ層とＡｕ層をこの順番で積層した金属層）等を挙げることができる。又、金属層の他の例としては、ＳｎＡｇやＳｎＡｇＣｕ等のはんだめっき等を挙げることができる。金属層を形成することにより、第３導電層１５と第１外部接続端子１８等との接続信頼性を向上できる。
第３絶縁層１７は、基板本体１１の他方の面１１ｂを被覆する第１絶縁層１２上、及び貫通孔１１ｙから露出する第１導電層１３上に形成されている。第３絶縁層１７は開口部１７ｘを有し、開口部１７ｘの底部には第１導電層１３の一部が露出している。開口部１７ｘの底部に露出する第１導電層１３は、第２外部接続端子１９を形成する電極パッドとして機能する。第３絶縁層１７の材料や厚さは、第２絶縁層１６と同様であるため、その説明は省略する。
必要に応じ、開口部１７ｘの底部に露出する第１導電層１３上に、開口部１６ｘの底部に露出する第３導電層１５上に形成する金属層と同様な金属層を形成してもよい。金属層を形成することにより、第１導電層１３と第２外部接続端子１９等との接続信頼性を向上できる。
第１外部接続端子１８は、開口部１６ｘの底部に露出する第３導電層１５上に（開口部１６ｘの底部に露出する第３導電層１５上に金属層が形成されている場合には、金属層上に）形成されている。第２外部接続端子１９は、開口部１７ｘの底部に露出する第１導電層１３上に（開口部１７ｘの底部に露出する第１導電層１３上に金属層が形成されている場合には、金属層上に）形成されている。
第１外部接続端子１８及び第２外部接続端子１９は、配線基板１０と半導体チップや他の配線基板等とを電気的に接続するための端子である。第１外部接続端子１８及び第２外部接続端子１９としては、例えば、はんだバンプ等を用いることができる。第１外部接続端子１８及び第２外部接続端子１９がはんだバンプである場合の材料としては、例えばＰｂを含む合金、ＳｎとＣｕの合金、ＳｎとＡｇの合金、ＳｎとＡｇとＣｕの合金等を用いることができる。
なお、第２絶縁層１６や第３絶縁層１７上に、更に配線層と絶縁層とを交互に積層し、多層配線を形成しても構わない。
［第１の実施の形態に係る配線基板の製造方法］
次に、第１の実施の形態に係る配線基板の製造方法について説明する。図８〜図２２は、第１の実施の形態に係る配線基板の製造工程を例示する図である。
始めに、図８に示す工程では、基板本体１１を準備し、基板本体１１の一方の面１１ａ側に、最終的に溝１１ｘの一部となる溝１１ｍを形成する。溝１１ｍは断面形状が略逆台形状の溝であり、溝１１ｍの側壁の傾斜面は最終的に溝１１ｘの傾斜面１１ｒとなる。溝１１ｘは、第３導電層１５を含む配線パターンが形成される部分である。従って、最終的に溝１１ｘの一部となる溝１１ｍは、配線パターンの形状に対応する位置に適宜形成される。基板本体１１は、例えば６インチ（約１５０ｍｍ）、８インチ（約２００ｍｍ）、１２インチ（約３００ｍｍ）等のシリコンウェハ等である。シリコンウェハの厚さは、例えば０．６２５ｍｍ（６インチの場合）、０．７２５ｍｍ（８インチの場合）、０．７７５ｍｍ（１２インチの場合）等であるが、バックサイドグラインダー等で適宜薄型化することができる。
溝１１ｍは、例えば、結晶方位（１００）又は（１１０）からなるシリコンウェハにおいて、結晶方位（１００）又は（１１０）に対して垂直又は平行にエッチングすることにより形成できる。以下に一例を挙げる。
溝１１ｍは、例えば、基板本体１１の一方の面１１ａに溝１１ｍを形成する位置を開口するレジスト層（図示せず）を形成し、レジスト層（図示せず）をマスクとして基板本体１１をエッチングすることにより形成できる。例えば、基板本体１１の一方の面１１ａをシリコンの（１００）面とし、例えばＫＯＨ（水酸化カリウム）やＴＭＡＨ（テトラメチルアンモニウムハイドロオキサイド）等のアルカリ性溶液を用いた結晶異方性エッチング法でシリコンの（１００）面をエッチングすることにより、溝１１ｍを形成できる。
すなわち、シリコンの（１１１）面のエッチングレートはシリコンの（１００）面のエッチングレートと比較すると著しく遅いため、シリコンの（１００）面からＫＯＨ（水酸化カリウム）やＴＭＡＨ（テトラメチルアンモニウムハイドロオキサイド）等によりエッチングを行うと、エッチングレートの遅い（１１１）面（傾斜面１１ｒに対応）が現れて、断面形状が略逆台形状の溝１１ｍが形成される。
溝１１ｍの幅は、例えば５０〜７０μｍ程度とすることができる。溝１１ｍの高さＴ（基板本体１１の厚さ方向の高さ）は、例えば、溝１１ｍの幅（例えば５０〜７０μｍ程度）の１０〜２０％程度とすることができる。溝１１ｍの配設ピッチは、例えば８０〜１００μｍ程度とすることができる。なお、この例では、傾斜面の内底面に対する傾斜角θは５４．７度となるが、基板本体１１の一方の面１１ａをシリコンの（１１０）面とした場合には、傾斜面の内底面に対する傾斜角θは４５度となる。
次いで、図９に示す工程では、溝１１ｍ内を更に加工し、内底面１１ｐ、内側面１１ｑ、及び内底面１１ｐの周縁部と内側面１１ｑの一端部とを繋ぐ傾斜面１１ｒを有する溝１１ｘを完成させる。溝１１ｘは、例えば、図８のレジスト層（図示せず）を除去していない状態で、レジスト層（図示せず）をマスクとして基板本体１１（溝１１ｍ内）を更にエッチングすることにより形成できる。エッチングとしては、例えばＳＦ６（六フッ化硫黄）を用いた反応性イオンエッチング（DRIE：Deep Reactive Ion Etching）等の異方性エッチング法を用いると好適である。溝１１ｘの深さ（基板本体１１の一方の面１１ａと内底面１１ｐとの距離）は、例えば４０〜６０μｍ程度とすることができる。なお、傾斜面１１ｒの断面形状は直線でなくてもよく、曲線や、直線と曲線とを含む形状であってもよい。
次いで、図１０に示す工程では、一端が基板本体１１の一方の面１１ａ側に形成された溝１１ｘに連通し、他端が基板本体１１の他方の面１１ｂ側に開口する貫通孔１１ｙを形成する。貫通孔１１ｙは、例えば、貫通孔１１ｙを形成する位置を開口するレジスト層（図示せず）を形成し、レジスト層（図示せず）をマスクとして基板本体１１をエッチングすることにより形成できる。エッチングとしては、例えばＳＦ６（六フッ化硫黄）を用いた反応性イオンエッチング（DRIE：Deep Reactive Ion Etching）等の異方性エッチング法を用いると好適である。貫通孔１１ｙの平面形状は、例えば略円形とすることができる。貫通孔１１ｙの径は、例えば４０〜６０μｍ程度とすることができる。貫通孔１１ｙの深さは、例えば１４０〜３６０μｍ程度とすることができる。なお、図９に示す工程と図１０に示す工程との間に、基板本体１１の一方の面１１ａ並びに溝１１ｘの内底面１１ｐ、内側面１１ｑ、及び傾斜面１１ｒを被覆する熱酸化膜（ＳｉＯ２）を形成する工程を設けても良い。
次いで、図１１に示す工程では、基板本体１１の一方の面１１ａ及び他方の面１１ｂ、溝１１ｘの内底面１１ｐ、内側面１１ｑ、及び傾斜面１１ｒ、並びに貫通孔１１ｙの内側面に第１絶縁層１２を形成する。第１絶縁層１２としては、例えば熱酸化膜（ＳｉＯ２）を用いることができる。第１絶縁層１２は、基板本体１１の表面近傍の温度を例えば１０００℃以上とするウェット熱酸化法により熱酸化することで形成できる。第１絶縁層１２の厚さは、例えば１〜２μｍ程度とすることができる。なお、第１絶縁層１２として、ＣＶＤ（Chemical Vapor Deposition）法等により、例えば二酸化珪素（ＳｉＯ２）や窒化珪素（ＳｉＮ）、ポリイミド（ＰＩ）等の膜を形成しても構わない。なお、図９に示す工程と図１０に示す工程との間に、前述の熱酸化膜（ＳｉＯ２）を形成する工程を設けた場合には、設けた熱酸化膜（ＳｉＯ２）を図１１に示す工程の前に一端除去してから、図１１に示す工程で改めて第１絶縁層１２を形成する。
次いで、図１２に示す工程では、基板本体１１の他方の面１１ｂを被覆する第１絶縁層１２上に、接着層２１を介して金属層２２を配設する。そして、内側面が第１絶縁層１２に被覆された貫通孔１１ｙに対応する部分の接着層２１をアッシング法等により除去し、開口部２１ｘを形成する。これにより、内側面が第１絶縁層１２に被覆された貫通孔１１ｙの底部に金属層２２の上面が露出する。金属層２２は、電解めっき法により、第１導電層１３等を形成する際の給電層となる部材である。金属層２２としては、例えば銅（Ｃｕ）板や銅（Ｃｕ）箔等を用いることができる。以下、金属層２２が銅（Ｃｕ）板である場合を例にして説明する。
次いで、図１３に示す工程では、金属層２２を給電層とする電解めっき法により、金属層２２側から貫通孔１１ｙ内にめっき膜を析出成長させることで、貫通孔１１ｙの少なくとも一部を充填する第１導電層１３Ｓを形成する。なお、第１導電層１３Ｓは、不要部分が除去されて、最終的には第１導電層１３となる層である。第１導電層１３Ｓの材料としては、例えば銅（Ｃｕ）等を用いることができる。第１導電層１３Ｓは、貫通孔１１ｙの上部（溝１１ｘ側）を除く部分を充填すれば十分である。この場合、第１導電層１３Ｓの上面（溝１１ｘ側の面）と、貫通孔１１ｙの内側面を被覆する第１絶縁層１２とにより凹部１３ｘが形成される。
なお、前述のように、第１導電層１３Ｓは、貫通孔１１ｙの上部（溝１１ｘ側）も含めて、内側面が第１絶縁層１２に被覆された貫通孔１１ｙを完全に充填するよう（第１導電層１３Ｓの上面（溝１１ｘ側の面）と溝１１ｘの内底面１１ｐに形成された第１絶縁層１２とが略面一となるよう）に形成しても良いが、第１導電層１３Ｓを溝１１ｘの内底面１１ｐから突出するように形成することは好ましくない。凹部１３ｘの深さは、例えば０〜１０μｍ程度とすることができる。
貫通孔１１ｙの内側面は第１絶縁層１２に被覆されているため、金属層２２側からのみ（一方向からのみ）めっき膜が成長して第１導電層１３Ｓが形成される。これにより、第１導電層１３Ｓに、従来の配線基板１００のように二方向からめっき膜が成長することに起因してシームやボイド等の欠陥が発生することを防止できる。その結果、第１導電層１３Ｓがシームやボイド等の欠陥の発生に起因して熱応力により断線したり、第２外部接続端子１９との接続信頼性が低下したりする問題を回避できる。
次いで、図１４に示す工程では、基板本体１１の一方の面１１ａを被覆する第１絶縁層１２上、溝１１ｘの内底面１１ｐ、内側面１１ｑ、及び傾斜面１１ｒを被覆する第１絶縁層１２上、並びに凹部１３ｘ内に、例えばスパッタ法等により第２導電層１４Ｓを形成する。なお、第２導電層１４Ｓは、不要部分が除去されて、最終的には第２導電層１４となる層である。第２導電層１４Ｓとしては、例えばチタン（Ｔｉ）膜と銅（Ｃｕ）膜が第１絶縁層１２上又は第１導電層１３上に、この順番で順次積層した導電層等を用いることができる。第２導電層１４Ｓの厚さは、例えば１μｍ程度とすることができる。
次いで、図１５に示す工程では、第２導電層１４Ｓを被覆するレジスト層２３Ｓを形成する。なお、レジスト層２３Ｓは、不要部分が除去されて、最終的にはレジスト層２３となる層である。具体的には、第２導電層１４Ｓ上に、例えばエポキシ系樹脂やイミド系樹脂等を含む感光性樹脂組成物からなる液状又はペースト状のレジストを塗布する。或いは、第２導電層１４Ｓ上に、例えばエポキシ系樹脂やイミド系樹脂等を含む感光性樹脂組成物からなるフィルム状のレジスト（例えば、ドライフィルムレジスト等）をラミネートする。レジスト層２３Ｓの厚さは、例えば数μm程度とすることができる。なお、ここでは、レジスト層２３Ｓがポジ型レジストである場合を例にして以下の説明を行うが、レジスト層２３Ｓとしてネガ型レジストを用いても構わない。
次いで、図１６に示す工程では、遮光部２４ａを有するマスク２４を介してレジスト層２３Ｓを矢印方向から露光する。本実施の形態では、基板本体１１の一方の面１１ａ上に形成されたレジスト層２３Ｓ、溝１１ｘの内側面１１ｑ上、及び溝１１ｘの傾斜面１１ｒの一部の上に形成されたレジスト層２３Ｓを露光するように、遮光部２４ａが形成されている。
次いで、図１７に示す工程では、露光されたレジスト層２３Ｓを現像し、基板本体１１の一方の面１１ａ上に形成されたレジスト層２３Ｓ、溝１１ｘの内側面１１ｑ上、及び溝１１ｘの傾斜面１１ｒの一部の上に形成されたレジスト層２３Ｓを除去する。これにより、溝１１ｘの内底面１１ｐ上及び傾斜面１１ｒの外縁部（内側面１１ｑ側）を除く部分にレジスト層２３が形成される。つまり、レジスト層２３は、溝１１ｘの傾斜面１１ｒを被覆する第１絶縁層１２の外縁部上には形成されず、傾斜面１１ｒの外縁部には第１絶縁層１２が数μｍ程度の略一定幅で帯状に露出する。
次いで、図１８に示す工程では、レジスト層２３をマスクとして図１７に示す第２導電層１４Ｓをエッチングし、レジスト層２３に被覆されていない第２導電層１４Ｓを除去する。これにより、レジスト層２３に被覆された第２導電層１４が形成される。次いで、図１９に示す工程では、レジスト層２３を除去する。
次いで、図２０に示す工程では、金属層２２、第１導電層１３Ｓ、及び第２導電層１４を給電層とする電解めっき法により、溝１１ｘ内に第２導電層１４側からめっき膜を析出成長させることで、第３導電層１５Ｓを形成する。なお、第３導電層１５Ｓは、不要部分が除去されて、最終的には第３導電層１５となる層である。第３導電層１５Ｓの材料としては、例えば銅（Ｃｕ）等を用いることができる。第３導電層１５Ｓは、基板本体１１の一方の面１１ａを被覆する第１絶縁層１２の上面から突出するように形成する。第３導電層１５Ｓの第１絶縁層１２の上面からの突出量は、例えば３０〜４０μｍ程度とすることができる。
次いで、図２１に示す工程では、ＣＭＰ（Chemical Mechanical Polishing）法等により、基板本体１１の一方の面１１ａ側から突出する第３導電層１５Ｓ（図２０参照）を研磨し、第３導電層１５を形成する。第３導電層１５の上面は、基板本体１１の一方の面１１ａを被覆する第１絶縁層１２の上面と略面一となる。この工程により、第３導電層１５を含んで構成される配線パターンが形成される。
次いで、図２２に示す工程では、図２１に示す接着層２１及び金属層２２を除去し、更に、基板本体１１の他方の面１１ｂ側から突出する第１導電層１３Ｓ（図２１参照）を研磨し、第１導電層１３を形成する。銅（Ｃｕ）板である金属層２２は、例えば塩化第二鉄水溶液や塩化第二銅水溶液、過硫酸アンモニウム水溶液等を用いたウェットエッチングにより除去できる。但し、第３導電層１５が銅（Ｃｕ）から構成されている場合には、第３導電層１５の露出面が金属層２２とともにエッチングされることを防止するため、第３導電層１５の露出面をマスクする必要がある。接着層２１は、アッシング法等により除去できる。第１導電層１３Ｓは、ＣＭＰ（Chemical Mechanical Polishing）法等により研磨できる。第１導電層１３の下面（溝１１ｘ側の面と反対の面）は、基板本体１１の他方の面１１ｂを被覆する第１絶縁層１２の下面と略面一となる。
次いで、図２２に示す工程の後、周知の方法により、開口部１６ｘを有する第２絶縁層１６、開口部１７ｘを有する第３絶縁層１７、第１外部接続端子１８、及び第２外部接続端子１９を形成することにより、図５〜図７に示す配線基板１０が完成する。
ここで、比較例を参照しながら、第１の実施の形態に係る配線基板１０の有する特有の効果について説明する。図２３及び図２４は、比較例１に係る配線基板の製造工程を例示する図である。始めに、図２３に示す工程では、第１の実施の形態の図９〜図１７と同様の工程を実行する。つまり、図８に示す傾斜面１１ｒを形成する工程は実行していないため、図２３に示すような断面形状が矩形状の溝１１ｊが形成され、溝１１ｊの内底面及び内側面の下端部（内底面側）を被覆するレジスト層２３Ａが形成される。
次いで、図２４に示す工程では、第１の実施の形態の図１８及び図１９と同様の工程を実行し、第２導電層１４Ａを形成する。第２導電層１４Ａは、凹部１３ｘ内及び溝１１ｊ内の一部に形成されている。より詳しくは、第２導電層１４Ａは、第１導電層１３の上面（溝１１ｊ側の面）を被覆し、溝１１ｊの内底面を被覆する第１絶縁層１２の全部及び溝１１ｊの内側面を被覆する第１絶縁層１２の下端部（溝１１ｊの内底面側）に延在している。なお、第２導電層１４Ａの材料や厚さは、第２導電層１４と同様である。
このように、図８に示す傾斜面１１ｒを形成する工程を実行しないと、溝１１ｊの内側面を被覆する第１絶縁層１２の下端部（溝１１ｊの内底面側）にも第２導電層１４Ａが形成されてしまう。その結果、金属層２２、第１導電層１３Ｓ、及び第２導電層１４Ａを給電層とする電解めっき法により、溝１１ｊ内に第２導電層１４Ａ側からめっき膜を析出成長させて凹部１３ｘ及び溝１１ｊを充填すると、二方向（溝１１ｊの内底面及び内側面の下端部）から成長してきためっき膜同士の接合部にシームやボイド等の欠陥が発生する虞が生じる。
なお、比較例１において、図１５に相当する工程では、断面形状が矩形状の溝１１ｊの角部にレジスト層２３Ａが溜まりやすいため、角部に形成されるレジスト層２３Ａは他の部分に比べて厚くなりやすい。そのため、図１６に相当する工程で、角部に形成されたレジスト層２３Ａを露光及び現像しても、角部に形成されたレジスト層２３Ａを完全に除去できない場合がある。従って、断面形状が矩形状の溝１１ｊの内側面の下端部（内底面側）がレジスト層２３Ａで被覆されないようにする事は、極めて困難である。
一方、第１の実施の形態に係る配線基板１０の製造方法では、図８に示す工程により傾斜面１１ｒを形成するため、傾斜面１１ｒを被覆する第１絶縁層１２の一部には第２導電層１４が形成されるが、内側面１１ｐを被覆する第１絶縁層１２には第２導電層１４が全く形成されない。その結果、金属層２２、第１導電層１３Ｓ、及び第２導電層１４を給電層とする電解めっき法により、溝１１ｘ内に第２導電層１４側からめっき膜を析出成長させて凹部１３ｘ及び溝１１ｘを充填する第３導電層１５Ｓを形成する際に、内側面１１ｑの方向からはめっき膜が成長しないため、シームやボイド等の欠陥が発生する虞を低減できる。その結果、第３導電層１５Ｓがシームやボイド等の欠陥の発生に起因して熱応力により断線したり、第１外部接続端子１８との接続信頼性が低下したりする問題を回避できる。
なお、第２導電層１４は傾斜面１１ｒの一部（内底面１１ｐ側）にも形成されており、ここからもめっき膜が成長するが、傾斜面１１ｒは内底面１１ｐに対して例えば４５〜５５度程度傾斜しているため、内底面１１ｐに対して略垂直の内側面１１ｑに第２導電層１４が形成された場合と比較して、シームやボイド等の欠陥が発生する虞を大幅に低減できる。
図２５は、比較例２に係る配線基板を例示する断面図である。図２５を参照するに、配線基板１０Ａにおいて、溝１１ｋは、基板本体１１の一方の面１１ａ側に開口する断面がテーパ形状の溝である。つまり、溝１１ｋの基板本体１１の一方の面１１ａ側に開口する開口部の幅は内底面の幅よりも広い。溝１１ｋのような断面がテーパ形状の溝の場合には、図２５に示すように傾斜面の一部に第２導電層１４Ｂが形成されると、ここからもめっき膜が成長するが、内底面に対して略垂直の内側面に第２導電層が形成された場合と比較すると、シームやボイド等の欠陥が発生する虞を低減できる。
しかしながら、溝１１ｋのような断面がテーパ形状の溝を形成すると、溝１１ｋを狭ピッチで配設することができない。つまり、配線パターンの狭ピッチ化の妨げになる。一方、第１の実施の形態に係る配線基板１０では、傾斜面１１ｒは、内側面１１ｑの下端部（内底面１１ｐ側）のみに形成されているため、溝１１ｘを狭ピッチで配設することができる。つまり、傾斜面１１ｒを形成することは、配線パターンの狭ピッチ化の妨げにはならない。
このように、第１の実施の形態によれば、基板本体１１の他方の面１１ｂに接着層２１を介して金属層２２を配設する。そして、金属層２２をめっき給電層に利用した電解めっき法により、内側面を第１絶縁層１２で被覆した貫通孔１１ｙ内に一方向のみからめっき膜を成長させて第１導電層１３を形成する。その結果、第１導電層１３にシームやボイド等の欠陥が発生することを防止することが可能となり、第１導電層１３がシームやボイド等の欠陥の発生に起因して熱応力により断線したり、第２外部接続端子１９との接続信頼性が低下したりする問題を回避できる。
又、第１導電層１３の上面（溝１１ｘ側の面）及び貫通孔１１ｙの内側面を被覆する第１絶縁層１２を被覆し、溝１１ｘの内底面１１ｐを被覆する第１絶縁層１２及び溝１１ｘの傾斜面１１ｒを被覆する第１絶縁層１２の一部（溝１１ｘの傾斜面１１ｒの内側面１１ｑ側を除く部分）に延在する第２導電層１４を形成する。そして、金属層２２、第１導電層１３、及び第２導電層１４をめっき給電層に利用した電解めっき法により、凹部１３ｘ内及び溝１１ｘ内に実質的に一方向のみからめっき膜を成長させて第３導電層１５を形成する。その結果、第３導電層１５にシームやボイド等の欠陥が発生することを防止することが可能となり、第３導電層１５がシームやボイド等の欠陥の発生に起因して熱応力により断線したり、第１外部接続端子１８との接続信頼性が低下したりする問題を回避できる。
又、傾斜面１１ｒを有する溝１１ｘは、断面形状が略矩形状の溝（図１の溝１１０ｘ等）と比較すると、基板本体１１の溝１１ｘ周辺部にかかる応力を緩和する効果がある。
なお、本実施の形態では、前述の製造工程により配線基板を作製するため、第１導電層１３と第３導電層１５との間には、必ず第２導電層１４が介在する構造となる（図６等参照）。
〈第１の実施の形態の変形例１〉
第１の実施の形態の変形例１では、第１の実施の形態とは第２導電層１４の形成位置が異なる例を示す。なお、第１の実施の形態の変形例１において、既に説明した実施の形態と同一構成部品についての説明は省略する。
図２６及び図２７は、第１の実施の形態の変形例１に係る配線基板の溝近傍の部分拡大図である。
図２６に示すように、第２導電層１４は、第１導電層１３の溝１１ｘ側の面を被覆し、溝１１ｘ内の内底面１１ｐを被覆する第１絶縁層１２上の全部に延在するように形成してもよい。つまり、溝１１ｘ内において、第２導電層１４は、傾斜面１１ｒを被覆する第１絶縁層１２上には形成しなくてもよい。更に、第２導電層１４は、第１導電層１３の溝１１ｘ側の面を被覆し、溝１１ｘ内の内底面１１ｐを被覆する第１絶縁層１２上の大部分（外縁部を除く部分等）に延在するように形成してもよい。第２導電層１４を内底面１１ｐを被覆する第１絶縁層１２上の全部に形成しなくても、内底面１１ｐを被覆する第１絶縁層１２上の一部分（内底面１１ｐの外縁部を除く部分等）に形成すれば、第２導電層１４等を給電層とする電解めっき法により、第３導電層１５を形成できるからである。
又、図２７に示すように、第２導電層１４は、第１導電層１３の溝１１ｘ側の面を被覆し、溝１１ｘ内の内底面１１ｐを被覆する第１絶縁層１２上の全部、及び傾斜面１１ｒを被覆する第１絶縁層１２上の全部に延在するように形成してもよい。この場合にも、第２導電層１４等を給電層とする電解めっき法により第３導電層１５を形成する際に、内側面１１ｑ側からめっき膜が成長することがないため、第３導電層１５にシームやボイド等の欠陥が発生することを防止できる。
このように、第２導電層１４は、溝１１ｘ内の内側面１１ｑを除く部分の少なくとも一部に延在してれば、第２導電層１４等を給電層とする電解めっき法により第３導電層１５を形成する際に、シームやボイド等の欠陥が発生することを防止できる。
〈第１の実施の形態の変形例２〉
第１の実施の形態の変形例２では、第１の実施の形態とは出荷形態の異なる配線基板を例示する。なお、第１の実施の形態の変形例２において、既に説明した実施の形態と同一構成部品についての説明は省略する。
図２８は、第１の実施の形態の変形例２に係る配線基板を例示する断面図である。図２８を参照するに、配線基板１０Ａは、配線基板１０（図６等参照）から第２絶縁層１６、第３絶縁層１７、第１外部接続端子１８、及び第２外部接続端子１９が削除されたものである。
図６等に示す配線基板１０は第２絶縁層１６及び第３絶縁層１７を有していたが、第２絶縁層１６及び第３絶縁層１７はソルダーレジスト層として機能する絶縁層であり必須の構成要素ではないため、図２８に示す配線基板１０Ａのように第２絶縁層１６及び第３絶縁層１７を有さなくても構わない。
又、図６等に示す配線基板１０は第１外部接続端子１８及び第２外部接続端子１９を有していたが、第１外部接続端子１８及び第２外部接続端子１９は配線基板１０と半導体チップや他の配線基板等とを電気的に接続するための端子であり必須の構成要素ではないため、図２８に示す配線基板１０Ａのように第１外部接続端子１８及び第２外部接続端子１９を有さなくても構わない。配線基板１０Ａでは、基板本体１１の一方の面１１ａ側に露出する第３導電層１５や、基板本体１１の他方の面１１ｂ側に露出する第１導電層１３自体が外部接続端子として機能する。
配線基板１０Ａを半導体チップや他の配線基板等と接続する場合には、基板本体１１の一方の面１１ａ側に露出する第３導電層１５や、基板本体１１の他方の面１１ｂ側に露出する第１導電層１３を、配線基板１０Ａと接続される半導体チップや他の配線基板側に設けられたバンプやピン等と接続すればよい。
このように、配線基板の出荷形態は、図６等に示す形態には限定されず、図２８に示す形態としてもよい。又、これ以外の形態としてもよい。一例を挙げれば配線基板１０Ａに第２絶縁層１６及び第３絶縁層１７のみを形成した形態（第１外部接続端子１８及び第２外部接続端子１９は形成しない）や、基板本体１１の一方の面１１ａ側及び他方の面１１ｂ側の何れか一方のみに絶縁層や外部接続端子を形成した形態等である。
以上、好ましい実施の形態及びその変形例について詳説したが、上述した実施の形態及びその変形例に制限されることはなく、特許請求の範囲に記載された範囲を逸脱することなく、上述した実施の形態及びその変形例に種々の変形及び置換を加えることができる。
例えば、配線基板１０等は、基板本体１１に先に貫通孔１１ｙを形成し、その後、溝１１ｘを形成する工程により製造してもよい。
１０、１０Ａ、１０Ｂ 配線基板
１１ 基板本体
１１ａ 基板本体の一方の面
１１ｂ 基板本体の他方の面
１１ｊ、１１ｋ、１１ｍ、１１ｘ 溝
１１ｐ 内底面
１１ｑ 内側面
１１ｒ 傾斜面
１１ｙ 貫通孔
１２ 第１絶縁層
１３、１３Ｓ 第１導電層
１３ｘ 凹部
１４、１４Ａ、１４Ｂ、１４Ｓ 第２導電層
１５、１５Ｓ 第３導電層
１６ 第２絶縁層
１６ｘ、１７ｘ、２１ｘ 開口部
１７ 第３絶縁層
１８ 第１外部接続端子
１９ 第２外部接続端子
２１ 接着層
２２ 金属板
２３、２３Ａ、２３Ｓ レジスト層
２４ マスク
２４ａ 遮光部
Ｔ 高さ
θ 角度

Claims (13)

  1. 基板本体と、
    前記基板本体の一方の面側に開口する溝であって、内底面の周縁部と内側面の一端部とが、前記内底面に対して末広がりに傾斜する傾斜面を介して連続する溝と、
    一端が前記内底面に連通し、他端が前記基板本体の他方の面側に開口する貫通孔と、
    前記他端側から前記貫通孔の少なくとも一部を充填する第１導電層と、
    前記第１導電層の前記溝側の面を被覆し、前記溝内の前記内側面を除く部分の少なくとも一部に延在する第２導電層と、
    前記第２導電層を被覆し、前記溝を充填する第３導電層と、を有する配線基板。
  2. 前記第２導電層は、前記内底面の全部、及び前記傾斜面の少なくとも一部に延在する請求項１記載の配線基板。
  3. 前記第１導電層の前記溝側の面は、前記内底面に対して前記基板本体の他方の面側に窪んだ位置にある請求項１又は２記載の配線基板。
  4. 前記第１導電層の前記溝側の面の反対面は前記貫通孔の前記他端から露出し、前記反対面は前記基板本体の他方の面と略面一である請求項１乃至３の何れか一項記載の配線基板。
  5. 前記第３導電層は前記溝の開口部から露出し、前記開口部から露出する面は前記基板本体の一方の面と略面一である請求項１乃至４の何れか一項記載の配線基板。
  6. 前記内側面は、前記内底面に対して垂直である請求項１乃至５の何れか一項記載の配線基板。
  7. 前記貫通孔の径は、前記溝の幅よりも小さい請求項１乃至６の何れか一項記載の配線基板。
  8. 前記第２導電層は、チタン（Ｔｉ）膜と銅（Ｃｕ）膜が前記第１導電層上に順次積層した導電層である請求項１乃至７の何れか一項記載の配線基板。
  9. 基板本体に、前記基板本体の一方の面側に開口する溝であって、内底面の周縁部と内側面の一端部とが、前記内底面に対して末広がりに傾斜する傾斜面を介して連続する溝を形成する第１工程と、
    前記基板本体に、一端が前記内底面に連通し、他端が前記基板本体の他方の面側に開口する貫通孔を形成する第２工程と、
    前記基板本体の前記他方の面に金属層を形成する第３工程と、
    前記金属層を給電層とする電解めっき法により、前記他端側から前記貫通孔の少なくとも一部を充填する第１導電層を形成する第４工程と、
    前記第１導電層の前記溝側の面を被覆し、前記溝内の前記内側面を除く部分の少なくとも一部に延在する第２導電層を形成する第５工程と、
    前記金属層、前記第１導電層、及び前記第２導電層を給電層とする電解めっき法により、前記第２導電層を被覆し、前記溝を充填する第３導電層を形成する第６工程と、
    前記金属層を除去する第７工程と、を有する配線基板の製造方法。
  10. 前記第５工程では、前記内底面の全部及び前記傾斜面の少なくとも一部に延在する第２導電層を形成する請求項９記載の配線基板の製造方法。
  11. 前記第４工程では、前記第１導電層の前記溝側の面が、前記内底面に対して前記基板本体の他方の面側に窪んだ位置となるように第１導電層を形成する請求項９又は１０記載の配線基板の製造方法。
  12. 前記第１工程は、アルカリ性溶液を用いた異方性エッチングにより前記傾斜面を形成する工程を含む請求項９乃至１１の何れか一項記載の配線基板の製造方法。
  13. 前記基板本体はシリコンからなり、
    前記基板本体の一方の面は、前記シリコンの（１００）面又は（１１０）面である請求項９乃至１２の何れか一項記載の配線基板の製造方法。
JP2011119619A 2011-05-27 2011-05-27 配線基板及びその製造方法 Active JP5613620B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2011119619A JP5613620B2 (ja) 2011-05-27 2011-05-27 配線基板及びその製造方法
US13/480,985 US8729407B2 (en) 2011-05-27 2012-05-25 Wiring substrate and method for manufacturing wiring substrate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011119619A JP5613620B2 (ja) 2011-05-27 2011-05-27 配線基板及びその製造方法

Publications (3)

Publication Number Publication Date
JP2012248703A JP2012248703A (ja) 2012-12-13
JP2012248703A5 JP2012248703A5 (ja) 2014-04-24
JP5613620B2 true JP5613620B2 (ja) 2014-10-29

Family

ID=47218463

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011119619A Active JP5613620B2 (ja) 2011-05-27 2011-05-27 配線基板及びその製造方法

Country Status (2)

Country Link
US (1) US8729407B2 (ja)
JP (1) JP5613620B2 (ja)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8304863B2 (en) * 2010-02-09 2012-11-06 International Business Machines Corporation Electromigration immune through-substrate vias
US20140306349A1 (en) * 2013-04-11 2014-10-16 Qualcomm Incorporated Low cost interposer comprising an oxidation layer
JP2014236102A (ja) * 2013-05-31 2014-12-15 凸版印刷株式会社 貫通電極付き配線基板、その製造方法及び半導体装置
JP6286169B2 (ja) * 2013-09-26 2018-02-28 新光電気工業株式会社 配線基板及びその製造方法
US10777839B2 (en) * 2014-03-28 2020-09-15 Infineon Technologies Ag Method for forming a battery element, a battery element and a battery
TWI553804B (zh) * 2014-06-06 2016-10-11 矽品精密工業股份有限公司 基板結構之製法
KR102211741B1 (ko) * 2014-07-21 2021-02-03 삼성전기주식회사 인쇄회로기판 및 인쇄회로기판의 제조 방법
JP2016213283A (ja) * 2015-05-01 2016-12-15 ソニー株式会社 製造方法、および貫通電極付配線基板
EP3109199B1 (fr) * 2015-06-25 2022-05-11 Nivarox-FAR S.A. Piece a base de silicium avec au moins un chanfrein et son procede de fabrication
TWI625991B (zh) * 2016-10-17 2018-06-01 南亞電路板股份有限公司 電路板結構與其製造方法
JP7230462B2 (ja) * 2017-12-04 2023-03-01 ローム株式会社 半導体装置およびその製造方法
WO2019171470A1 (ja) * 2018-03-06 2019-09-12 株式会社 東芝 コンデンサ及びその製造方法
CN111508893B (zh) * 2019-01-31 2023-12-15 奥特斯(中国)有限公司 部件承载件及制造部件承载件的方法
CN112956284B (zh) * 2019-08-22 2023-04-14 宏启胜精密电子(秦皇岛)有限公司 透明电路板及其制造方法
CN113574974B (zh) * 2020-01-31 2024-06-28 迅达科技公司 具有工程化的热路径的印刷电路板组件以及制造方法
US11901266B2 (en) * 2021-08-30 2024-02-13 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device structure and method for forming the same

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4340832B2 (ja) * 2001-05-10 2009-10-07 日立電線株式会社 配線基板及びその製造方法
JP2003318178A (ja) * 2002-04-24 2003-11-07 Seiko Epson Corp 半導体装置及びその製造方法、回路基板並びに電子機器
JP4056854B2 (ja) 2002-11-05 2008-03-05 新光電気工業株式会社 半導体装置の製造方法
US7088003B2 (en) * 2004-02-19 2006-08-08 International Business Machines Corporation Structures and methods for integration of ultralow-k dielectrics with improved reliability
JP5038612B2 (ja) * 2005-09-29 2012-10-03 富士通セミコンダクター株式会社 半導体装置
JP5154789B2 (ja) * 2006-12-21 2013-02-27 ルネサスエレクトロニクス株式会社 半導体装置並びに半導体装置の製造方法
US8334202B2 (en) * 2009-11-03 2012-12-18 Infineon Technologies Ag Device fabricated using an electroplating process
KR20120048991A (ko) * 2010-11-08 2012-05-16 삼성전자주식회사 반도체 장치 및 그 제조 방법
US9018094B2 (en) * 2011-03-07 2015-04-28 Invensas Corporation Substrates with through vias with conductive features for connection to integrated circuit elements, and methods for forming through vias in substrates
JP2013105753A (ja) * 2011-11-10 2013-05-30 Toshiba Corp 半導体装置の製造方法

Also Published As

Publication number Publication date
JP2012248703A (ja) 2012-12-13
US8729407B2 (en) 2014-05-20
US20120298413A1 (en) 2012-11-29

Similar Documents

Publication Publication Date Title
JP5613620B2 (ja) 配線基板及びその製造方法
JP5730654B2 (ja) 配線基板及びその製造方法
TWI460836B (zh) 半導體晶片及其製造方法
JP5259197B2 (ja) 半導体装置及びその製造方法
TWI587470B (zh) 基板、基板之製造方法、半導體裝置及電子機器
JP6286169B2 (ja) 配線基板及びその製造方法
JP3972846B2 (ja) 半導体装置の製造方法
JP4922193B2 (ja) 自己整合ウェハまたはチップ構造、自己整合積層構造およびそれを製造する方法
TWI607495B (zh) 半導體元件結構及其形成方法
WO2012057200A1 (ja) 貫通配線基板の製造方法及び貫通配線基板
JP4564166B2 (ja) ウエハ・パッシベーション層の形成方法
JP5663607B2 (ja) 半導体装置
JP4601686B2 (ja) 半導体装置および半導体装置の製造方法
US9241403B2 (en) Method for producing a structure for microelectronic device assembly
JP2008135763A (ja) 半導体モジュール、電子機器および半導体モジュールの製造方法
JP5775747B2 (ja) 配線基板及びその製造方法
JP2010232400A (ja) 半導体基板と半導体基板の製造方法および半導体パッケージ
JP3735547B2 (ja) 半導体装置及びその製造方法
TW202125757A (zh) 線路基板
JP5873145B2 (ja) 貫通配線基板の製造方法
JP2005123325A (ja) 半導体装置、回路基板、及び電子機器
WO2019128398A1 (zh) 影像传感芯片的封装结构及其制作方法
TWI512923B (zh) 中介板及其製法
JP2013062296A (ja) 配線基板、及び半導体パッケージ
CN104716055B (zh) 晶圆级封装方法

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140310

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20140310

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140902

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140908

R150 Certificate of patent or registration of utility model

Ref document number: 5613620

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150