JP2012114400A - 配線基板の製造方法 - Google Patents
配線基板の製造方法 Download PDFInfo
- Publication number
- JP2012114400A JP2012114400A JP2011117724A JP2011117724A JP2012114400A JP 2012114400 A JP2012114400 A JP 2012114400A JP 2011117724 A JP2011117724 A JP 2011117724A JP 2011117724 A JP2011117724 A JP 2011117724A JP 2012114400 A JP2012114400 A JP 2012114400A
- Authority
- JP
- Japan
- Prior art keywords
- hole
- layer
- substrate
- seed layer
- wiring board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
Abstract
【解決手段】厚み方向に貫通するスルーホールTHを備えた基板10を用意する工程と、基板10の下面に保護フィルム20を配置する工程と、スルーホールTH内に樹脂部30を充填する工程と、保護フィルム20を除去する工程と、基板10の下面にシード層40を形成する工程と、スルーホールTH内から樹脂部30を除去する工程と、シード層40をめっき給電経路に利用する電解めっきによりスルーホールTH内に金属めっき層を充填して貫通電極50を得る工程とを含む。
【選択図】図4
Description
図3〜図7は第1実施形態の配線基板の製造方法を示す断面図、図8は第1実施形態の配線基板に半導体チップが実装された様子を示す断面図である。
図10〜図12は第2実施形態の配線基板の製造方法を示す断面図である。第2実施形態の特徴は、シリコンウェハに熱酸化又はCVDで絶縁層を形成するのではなく、スルーホールに充填された樹脂部を内壁面にリング状に残して側壁絶縁部とすることにある。第2実施形態では、第1実施形態と同一工程についてはその詳しい説明を省略する。
前述した第1実施形態の製造方法では、シリコンウェハ10のスルーホールTHの全体に電解銅めっきを施して貫通電極50を得ている。貫通電極50(電解銅めっき層)はスルーホールTHの側面(シリコン酸化層)に単に接触しているだけなので、スルーホールTHの側面と貫通電極50の密着性が十分ではない。
Claims (12)
- 厚み方向に貫通するスルーホールを備えた基板を用意する工程と、
前記基板の下面に保護フィルムを配置する工程と、
前記スルーホール内に樹脂部を充填する工程と、
前記保護フィルムを除去する工程と、
前記基板の下面にシード層を形成する工程と、
前記スルーホール内から樹脂部を除去する工程と、
前記シード層をめっき給電経路に利用する電解めっきにより前記スルーホール内に金属めっき層を充填して貫通電極を得る工程とを有することを特徴とする配線基板の製造方法。 - 前記基板はシリコンウェハであり、
前記スルーホールを備えた基板を用意する工程は、前記シリコンウェハの両面及び前記スルーホールの内面に絶縁層を形成することを含むことを特徴とする請求項1に記載の配線基板の製造方法。 - 前記貫通電極を得る工程の後に、
前記シード層を除去する工程をさらに有することを特徴とする請求項1又は2に記載の配線基板の製造方法。 - 前記樹脂部は、アクリル樹脂、フェノール樹脂、又はレジストからなることを特徴とする請求項1乃至3のいずれか一項に記載の配線基板の製造方法。
- 前記シード層を除去する工程の後に、
前記基板の両面側に前記貫通電極に接続されるn層(nは1以上の整数)の配線層を形成する工程をさらに有することを特徴とする請求項3に記載の配線基板の製造方法。 - 前記基板はシリコンウェハであり、
前記シード層を形成する工程の後に、
前記スルーホール内の内壁面に前記樹脂部を残すように、前記樹脂部に貫通孔を形成することにより側壁絶縁部を得る工程をさらに有し、
前記貫通電極を得る工程の後に、
前記シード層を除去する工程をさらに有することを特徴とする請求項1に記載の配線基板の製造方法。 - 前記シード層を除去する工程の後に、
前記シリコンウェハの両面側に前記貫通電極の上に開口部が設けられた絶縁パターン層をそれぞれ形成する工程をさらに有することを特徴とする請求項6に記載の配線基板の製造方法。 - 前記基板は、ガラス基板又はセラミックス基板であることを特徴とする請求項1に記載の配線基板の製造方法。
- 前記基板の下面に保護フィルムを配置する工程において、
前記保護フィルムが前記基板の前記スルーホールに押し込まれて該スルーホールの下部に充填部が部分的に形成され、
前記保護フィルムを除去する工程において、
前記基板の前記スルーホールの下部側面が露出し、
前記基板の下面にシード層を形成する工程において、
前記スルーホールの前記下部側面に前記シード層が形成されることを特徴とする請求項1乃至3のいずれか一項に記載の配線基板の製造方法。 - 前記保護フィルムを除去する工程の後に、前記樹脂部の下部を部分的に除去することにより、前記基板の前記スルーホールの下部側面を露出させる工程をさらに有し、
前記基板の下面にシード層を形成する工程において、
前記スルーホールの前記下部側面に前記シード層が形成されることを特徴とする請求項1乃至3のいずれか一項に記載の配線基板の製造方法。 - 前記シード層において、前記スルーホールの前記下部側面に接触する層は、スパッタ法、蒸着法、又はCVD法によって形成される金属層、無電解金属めっき層、又は導電性ペーストから形成されることを特徴とする請求項9又は10に記載の配線基板の製造方法。
- 前記金属層は、チタン層又はクロム層であることを特徴とする請求項11に記載の配線基板の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011117724A JP5608605B2 (ja) | 2010-11-05 | 2011-05-26 | 配線基板の製造方法 |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010248328 | 2010-11-05 | ||
JP2010248328 | 2010-11-05 | ||
JP2011117724A JP5608605B2 (ja) | 2010-11-05 | 2011-05-26 | 配線基板の製造方法 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2012114400A true JP2012114400A (ja) | 2012-06-14 |
JP2012114400A5 JP2012114400A5 (ja) | 2014-04-10 |
JP5608605B2 JP5608605B2 (ja) | 2014-10-15 |
Family
ID=46498251
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011117724A Active JP5608605B2 (ja) | 2010-11-05 | 2011-05-26 | 配線基板の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5608605B2 (ja) |
Cited By (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2014236102A (ja) * | 2013-05-31 | 2014-12-15 | 凸版印刷株式会社 | 貫通電極付き配線基板、その製造方法及び半導体装置 |
CN104602462A (zh) * | 2013-10-30 | 2015-05-06 | 三星电机株式会社 | 印刷电路板及其制备方法 |
WO2015151512A1 (ja) * | 2014-03-31 | 2015-10-08 | 凸版印刷株式会社 | インターポーザ、半導体装置、インターポーザの製造方法、半導体装置の製造方法 |
JP2015198093A (ja) * | 2014-03-31 | 2015-11-09 | 凸版印刷株式会社 | インターポーザー、半導体装置、インターポーザーの製造方法、半導体装置の製造方法 |
WO2016075863A1 (ja) * | 2014-11-14 | 2016-05-19 | 凸版印刷株式会社 | 配線回路基板、半導体装置、配線回路基板の製造方法、半導体装置の製造方法 |
CN105657987A (zh) * | 2014-12-03 | 2016-06-08 | 北大方正集团有限公司 | 板材塞孔方法和电路板 |
JPWO2014069662A1 (ja) * | 2012-11-05 | 2016-09-08 | 大日本印刷株式会社 | 配線構造体 |
JP2019054290A (ja) * | 2018-12-25 | 2019-04-04 | 凸版印刷株式会社 | インターポーザー、半導体装置、インターポーザーの製造方法、半導体装置の製造方法 |
KR20190070544A (ko) * | 2017-12-13 | 2019-06-21 | 엘비세미콘 주식회사 | 양면 도금 공정을 이용한 반도체 패키지의 제조방법 |
KR20220060675A (ko) * | 2020-11-05 | 2022-05-12 | 성균관대학교산학협력단 | 보이드가 없는 실리콘 관통전극의 제조방법 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63232487A (ja) * | 1987-03-20 | 1988-09-28 | 日本電気株式会社 | 印刷配線板の製造方法 |
JPH0423488A (ja) * | 1990-05-18 | 1992-01-27 | Hitachi Ltd | プリント基板の製造方法 |
JPH06260757A (ja) * | 1993-03-05 | 1994-09-16 | Meikoo:Kk | プリント回路板の製造方法 |
JP2006237431A (ja) * | 2005-02-28 | 2006-09-07 | New Japan Radio Co Ltd | セラミック基板の製造方法 |
JP2007095743A (ja) * | 2005-09-27 | 2007-04-12 | Matsushita Electric Works Ltd | 貫通孔配線及びその製造方法 |
-
2011
- 2011-05-26 JP JP2011117724A patent/JP5608605B2/ja active Active
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63232487A (ja) * | 1987-03-20 | 1988-09-28 | 日本電気株式会社 | 印刷配線板の製造方法 |
JPH0423488A (ja) * | 1990-05-18 | 1992-01-27 | Hitachi Ltd | プリント基板の製造方法 |
JPH06260757A (ja) * | 1993-03-05 | 1994-09-16 | Meikoo:Kk | プリント回路板の製造方法 |
JP2006237431A (ja) * | 2005-02-28 | 2006-09-07 | New Japan Radio Co Ltd | セラミック基板の製造方法 |
JP2007095743A (ja) * | 2005-09-27 | 2007-04-12 | Matsushita Electric Works Ltd | 貫通孔配線及びその製造方法 |
Cited By (22)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2016195253A (ja) * | 2012-11-05 | 2016-11-17 | 大日本印刷株式会社 | 配線構造体 |
JPWO2014069662A1 (ja) * | 2012-11-05 | 2016-09-08 | 大日本印刷株式会社 | 配線構造体 |
US10586768B2 (en) | 2012-11-05 | 2020-03-10 | Dai Nippon Printing Co., Ltd. | Line structure and a method for producing the same |
US11069618B2 (en) | 2012-11-05 | 2021-07-20 | Dai Nippon Printing Co., Ltd. | Line structure and a method for producing the same |
US10121748B2 (en) | 2012-11-05 | 2018-11-06 | Dai Nippon Printing Co., Ltd. | Line structure and a method for producing the same |
US11217530B2 (en) | 2012-11-05 | 2022-01-04 | Dai Nippon Printing Co., Ltd. | Line structure and a method for producing the same |
US11862564B2 (en) | 2012-11-05 | 2024-01-02 | Dai Nippon Printing Co., Ltd. | Multi-layer line structure and method for manufacturing thereof |
JP2014236102A (ja) * | 2013-05-31 | 2014-12-15 | 凸版印刷株式会社 | 貫通電極付き配線基板、その製造方法及び半導体装置 |
CN104602462A (zh) * | 2013-10-30 | 2015-05-06 | 三星电机株式会社 | 印刷电路板及其制备方法 |
JP2015088717A (ja) * | 2013-10-30 | 2015-05-07 | サムソン エレクトロ−メカニックス カンパニーリミテッド. | 印刷回路基板およびその製造方法 |
US10056322B2 (en) | 2014-03-31 | 2018-08-21 | Toppan Printing Co., Ltd. | Interposers, semiconductor devices, method for manufacturing interposers, and method for manufacturing semiconductor devices |
TWI670803B (zh) * | 2014-03-31 | 2019-09-01 | 日商凸版印刷股份有限公司 | 中介層、半導體裝置、中介層的製造方法及半導體裝置的製造方法 |
JP2015198093A (ja) * | 2014-03-31 | 2015-11-09 | 凸版印刷株式会社 | インターポーザー、半導体装置、インターポーザーの製造方法、半導体装置の製造方法 |
WO2015151512A1 (ja) * | 2014-03-31 | 2015-10-08 | 凸版印刷株式会社 | インターポーザ、半導体装置、インターポーザの製造方法、半導体装置の製造方法 |
WO2016075863A1 (ja) * | 2014-11-14 | 2016-05-19 | 凸版印刷株式会社 | 配線回路基板、半導体装置、配線回路基板の製造方法、半導体装置の製造方法 |
JP2016096262A (ja) * | 2014-11-14 | 2016-05-26 | 凸版印刷株式会社 | 配線回路基板、半導体装置、配線回路基板の製造方法、半導体装置の製造方法 |
CN105657987A (zh) * | 2014-12-03 | 2016-06-08 | 北大方正集团有限公司 | 板材塞孔方法和电路板 |
KR102039887B1 (ko) * | 2017-12-13 | 2019-12-05 | 엘비세미콘 주식회사 | 양면 도금 공정을 이용한 반도체 패키지의 제조방법 |
KR20190070544A (ko) * | 2017-12-13 | 2019-06-21 | 엘비세미콘 주식회사 | 양면 도금 공정을 이용한 반도체 패키지의 제조방법 |
JP2019054290A (ja) * | 2018-12-25 | 2019-04-04 | 凸版印刷株式会社 | インターポーザー、半導体装置、インターポーザーの製造方法、半導体装置の製造方法 |
KR20220060675A (ko) * | 2020-11-05 | 2022-05-12 | 성균관대학교산학협력단 | 보이드가 없는 실리콘 관통전극의 제조방법 |
KR102442256B1 (ko) | 2020-11-05 | 2022-09-08 | 성균관대학교산학협력단 | 보이드가 없는 실리콘 관통전극의 제조방법 |
Also Published As
Publication number | Publication date |
---|---|
JP5608605B2 (ja) | 2014-10-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5608605B2 (ja) | 配線基板の製造方法 | |
JP5808586B2 (ja) | インターポーザの製造方法 | |
US7800233B2 (en) | Semiconductor device and method of manufacturing the same | |
JP5471268B2 (ja) | 貫通電極基板及びその製造方法 | |
JP5313626B2 (ja) | 電子部品内蔵基板及びその製造方法 | |
US9392705B2 (en) | Wiring board with through wiring | |
US7768132B2 (en) | Circuit device and manufacturing method thereof | |
JP2002164467A (ja) | 回路ブロック体及びその製造方法、配線回路装置及びその製造方法並びに半導体装置及びその製造方法 | |
US20100071950A1 (en) | Wiring Board and Manufacturing Method Thereof | |
JP5237607B2 (ja) | 基板の製造方法 | |
US8581388B2 (en) | Multilayered wiring substrate | |
JP5363384B2 (ja) | 配線基板及びその製造方法 | |
JP2012033973A (ja) | 配線基板及び半導体パッケージ | |
JP5249132B2 (ja) | 配線基板 | |
JP4954765B2 (ja) | 配線基板の製造方法 | |
JP4890959B2 (ja) | 配線基板及びその製造方法並びに半導体パッケージ | |
JP5367616B2 (ja) | 配線基板及びその製造方法 | |
US8723051B2 (en) | Wiring substrate and method for manufacturing wiring substrate | |
JP2015198094A (ja) | インターポーザ、半導体装置、およびそれらの製造方法 | |
JP4900508B2 (ja) | 貫通電極基板及びその製造方法 | |
WO2016114133A1 (ja) | インターポーザ、半導体装置、およびそれらの製造方法 | |
JP2017005081A (ja) | インターポーザ、半導体装置、およびそれらの製造方法 | |
JP2005302924A (ja) | 配線基板およびその製造方法 | |
JP5568170B2 (ja) | 配線基板及びその製造方法 | |
JP2011238742A (ja) | 配線基板の製造方法及び配線基板 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140221 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20140221 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140826 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140901 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5608605 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |