JP2007095743A - 貫通孔配線及びその製造方法 - Google Patents
貫通孔配線及びその製造方法 Download PDFInfo
- Publication number
- JP2007095743A JP2007095743A JP2005279490A JP2005279490A JP2007095743A JP 2007095743 A JP2007095743 A JP 2007095743A JP 2005279490 A JP2005279490 A JP 2005279490A JP 2005279490 A JP2005279490 A JP 2005279490A JP 2007095743 A JP2007095743 A JP 2007095743A
- Authority
- JP
- Japan
- Prior art keywords
- seed layer
- hole
- electrode pad
- semiconductor substrate
- wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Landscapes
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
Abstract
【課題】端部に電極パッドを備えた貫通孔配線及びその製造方法において、信頼性の向上、及び工程数の低減と生産性の向上を実現する。
【解決手段】半導体基板1に貫通孔2を形成し、貫通孔2内壁面を含む表面に絶縁層3を形成する。半導体基板1の一方の面1aに通電用のシード層4を形成し、他方の面1bの貫通孔2周縁部に電極パッド用のシード層5を形成する。シード層4とシード層5とは互いに接触することなく形成されている。次に、めっき用電極Eと通電用のシード層4との間に通電して貫通孔2内部にめっき金属6を充填するボトムアップめっきを行う。めっき金属6がシード層5まで到達すると、シード層4とシード層5とが導通し、その後、シード層5への通電に伴うめっき金属6の成長により貫通孔配線と一体でシード層5の上に電極パッドが形成され、端部に電極パッドを備えた貫通孔配線が完成する。
【選択図】図3
【解決手段】半導体基板1に貫通孔2を形成し、貫通孔2内壁面を含む表面に絶縁層3を形成する。半導体基板1の一方の面1aに通電用のシード層4を形成し、他方の面1bの貫通孔2周縁部に電極パッド用のシード層5を形成する。シード層4とシード層5とは互いに接触することなく形成されている。次に、めっき用電極Eと通電用のシード層4との間に通電して貫通孔2内部にめっき金属6を充填するボトムアップめっきを行う。めっき金属6がシード層5まで到達すると、シード層4とシード層5とが導通し、その後、シード層5への通電に伴うめっき金属6の成長により貫通孔配線と一体でシード層5の上に電極パッドが形成され、端部に電極パッドを備えた貫通孔配線が完成する。
【選択図】図3
Description
本発明は、半導体基板の表裏面を貫通する配線とその端部における電極パッドとを一体で形成してなる貫通孔配線及びその製造方法に関する。
従来の、半導体基板の表裏面を貫通する貫通孔配線であって、その端面に電極パッドを備えた貫通孔配線の例を、図8を参照して説明する。貫通孔配線90は、半導体基板91の所定位置の表裏面を貫通する貫通孔92に、絶縁層93を介して充填した導電体94からなる。貫通孔配線90の一端には、貫通孔配線90から配線を取り出すための電極パッド95が形成されている。
上述の電極パッド95を備えた貫通孔配線90の製造方法を、図9(a)〜(d)を参照して説明する。図9(a)に示すように、例えば、集積回路等が形成されたシリコン、ガリウムヒ素、インジウム燐などの半導体基板91に、エッチング加工やレーザ加工などを用いて、半導体基板91の所定の位置にその表裏面を貫通するように貫通孔92を形成し、その内壁や基板表面にCVD(Chemical Vapor Deposition)法や熱酸化法などを用いて酸化シリコン、窒化シリコンなどの絶縁性を有する絶縁層93を形成し、その後、半導体基板91の一方の面の絶縁層93上に、例えば、スパッタ法、蒸着法、CVD法などを用いて銅やニッケルなどの導電性を有するシード層96を形成する。そして、シード層96とめっき用電極Eとの間でめっき電流を流して、ボトムアップ方式のめっきを行う。
上述のボトムアップ方式のめっきを行うと、図9(b)の左図から右図に示すように、導電体94が成長する。この導電体94は、例えば、銅やニッケルなどのめっき金属からなり、シード層96を起端として貫通孔内部の絶縁層93上に貫通孔92を充填するように形成される。次に、図9(c)に示すように、半導体基板91の表裏面をCMP(Chemical−Mechanical Polishing:化学機械研磨)等によって絶縁層93が露出するまで研磨して、貫通孔92内の導電体94からなる貫通孔配線90が形成される。最後に、図9(d)に示すように、貫通孔配線90の端面上に、スパッタ等による成膜やパターニング等により電極パッド95が形成される。
また、他の従来の技術として、基板に形成したホールに充填した導体と、この導体に接続する基板上における配線パターンと、を同時に形成する方法が知られている。この方法は、基板に所定のサイズのホールを形成する工程と、ホール内壁及び基板上にめっきシード層を形成する工程と、めっきシード層上に所定のレジストパターンを形成する工程と、ホール内部及び基板上にめっき層を形成する工程と、基板上のめっき層をレジストパターンが露出する所望の厚さに薄化する工程と、レジストパターン及びシード層を除去して基板上に配線パターンを形成すると共に、ホール内を充填したコンタクトを形成する工程と、を含み、さらに、必要に応じて、基板の裏面をコンタクトの底面が露出するまで研磨してスルーホールを形成する工程をも含むものである(例えば、特許文献1参照)。
特開2004−247549号公報
しかしながら、上述した図8や図9(a)〜(d)に示されるような貫通孔配線90及びその製造方法においては、以下に示すような問題があり、これを、図10(a)〜(c)を参照して説明する。図10(a)の左図は正常に形成された貫通孔配線90を示し、右図は正常に電極パッド95が形成された状態を示す。ところが、図10(b)や図10(c)の左図に示す貫通孔配線90は、その端部の端面辺縁部や端面中央部に導電体94の欠落94a,94bを有する不具合が生じている。このため、図10(b)や図10(c)の右図に示すように、これらの貫通孔配線90の端部に形成した電極パッド95との間に、断線部分95a,95bが生じ、これが貫通孔配線90と電極パッド95との導通不良、高抵抗化、不安定な動作などの問題を生じる原因となる。
上述の欠落94a,94bは、従来の技術において、例えば、半導体基板91をCMP等により処理して、絶縁層93が露出するまで導電体94を研磨する工程に問題がある。例えば、研磨前の状態である、上述の図9(c)右図において、研磨により除去されるシード層96側の導電体94の厚みや、貫通孔92より突出した導電体94の突起部の高さが、半導体基板91の表裏の各面内で大きくばらつくことがある。このような場合に、導電体94が一番厚い部分、又は突起が一番高い部分において、絶縁層93が露出するまで研磨すると、導電体94が薄いか、その突起が低い部分において、貫通孔92内の導電体94の研磨が過度に進む。また、貫通孔92の開口端における導電体94が、研磨荷重によって機械的・化学的なダメージを受けることにより、導電体94の剥離や溝ができ、欠落94aが発生する。また、貫通孔92の開口端における導電体94がCMPの研磨液(スラリー)の化学的エッチングによって半導体基板91表面の水準よりもへこんでしまう、いわゆるディッシングが生じて、欠落94bが生じる。
また、上述した特許文献1に示されるようなホール内導体と基板上配線パターンを形成する方法においては、レジストパターン及びシード層を除去して基板上に配線パターンを形成するために、基板上のめっき層をレジストパターンが露出する所望の厚さに薄化する工程を含んでいる。一般に、基板の研磨工程は含まない方が、工程の単純化などの観点から望ましい。しかしながら、特許文献1に示される方法においては研磨工程が必須となっている。
また、特許文献1に示される方法においては、ホール内壁及び基板上に形成したシード層上にめっきの成長がコンフォーマルに進行するので、アスペクト比の高いホールの場合には、不良の原因となるボイドがホール内に発生するという問題があり、適用範囲が制限される。また、基板の裏面を研磨してスルーホールとするので、基板が高価な場合に基板を研磨除去して廃棄することによるコスト高の問題や、ホールの深さをばらつきなく一定に形成する工程管理の難しさなどの問題がある。
本発明は、上記課題を解消するものであって、信頼性が高く良品率を向上でき、また、工程数を減らして生産性を向上できる、端部に電極パッドを備えた貫通孔配線及びその製造方法を提供することを目的とする。
上記課題を達成するために、請求項1の発明は、半導体基板にその表裏面を貫通する貫通孔を設けると共に、この貫通孔の内部に絶縁層を介してめっき金属を充填して形成された貫通孔配線であって、前記半導体基板の一方の面に前記めっき金属を充填するために形成されためっき金属充填用のシード層と、前記半導体基板の他方の面の貫通孔周縁部に形成された電極パッド用のシード層と、前記電極パッド用のシード層の上に形成された電極パッドと、を備え、前記電極パッド用のシード層と前記めっき金属充填用のシード層とは互いに接触することなく形成され、前記電極パッドは貫通孔配線を形成する前記めっき金属と一体で形成されているものである。
請求項2の発明は、半導体基板にその表裏面を貫通する貫通孔を形成し、前記貫通孔を形成した半導体基板の貫通孔内壁面を含む表面に絶縁層を形成し、前記絶縁層で絶縁された貫通孔内部にめっき金属を充填して配線を形成する貫通孔配線の製造方法において、前記半導体基板に前記貫通孔と絶縁層とを形成した後に、当該半導体基板の一方の面に通電用のシード層を形成すると共に、他方の面の貫通孔周縁部に電極パッド用のシード層を形成し、前記各シード層を形成した後に、前記他方の面に対向離間して配置させためっき用電極と前記通電用のシード層との間に通電して前記貫通孔内部に前記一方の面側から他方の面側に向けて順次めっき金属を充填し、前記めっき金属の充填が進行して当該めっき金属が前記電極パッド用のシード層に導通した後、当該シード層への通電に伴うめっき金属の成長により当該貫通孔配線と一体で電極パッドを形成するものである。
請求項3の発明は、請求項2に記載の貫通孔配線の製造方法において、前記電極パッド用のシード層は、前記半導体基板の他方の面に貫通孔周縁部を含む広い領域にシード層を形成した後に、当該広いシード層における貫通孔周縁部のシード層以外の領域のシード層をレジスト層により覆い隠し、露出した貫通孔周縁部のシード層を電極パッド用のシード層とするものである。
請求項4の発明は、請求項2に記載の貫通孔配線の製造方法において、前記電極パッド用のシード層は、前記半導体基板の他方の面に貫通孔周縁部を含む広い領域にシード層を形成した後に、当該広いシード層における貫通孔周縁部のシード層以外の領域のシード層を除去することにより、残った貫通孔周縁部のシード層を電極パッド用のシード層とするものである。
請求項1の発明によれば、電極パッドが、貫通孔配線を形成するめっき金属と一体で、かつ、電極パッド用シード層の上に形成されているので、シード層がない場合や、めっき金属と一体形成ではない場合に比べて、電極パッドの半導体基板に対する密着性がより強化されており、電極パッドを備えた貫通孔配線の信頼性がより高いものとなっている。また、電極パッド用とめっき金属充填用の各シード層が互いに接触していないので、電極パッド用のシード層上には、電極パッドとして適切な厚さのめっき金属が成膜されており、従って、研磨の工程を経ることなく電極パッドを形成できており、貫通孔配線の生産性の向上と低コスト化が実現できる。なお、「電極パッドが貫通孔配線を形成するめっき金属と一体」とは、電極パッドが、貫通孔配線を形成するめっき金属と空間的に連続した同質のめっき金属によって形成されていることをいう。
請求項2の発明によれば、めっき用電極と通電用のシード層とを用いて、いわゆるボトムアップ方式により、めっき金属を貫通孔内部に充填できるので、ボイドのない貫通孔配線を形成できる。また、めっき処理の最終段階において、貫通孔内のめっき金属が電極パッド用のシード層に導通し、その後、自動的に電極パッド用のシード層に通電され、この通電により電極パッドが形成されるので、電極パッドとして適切な厚みのめっき金属が成長した段階でめっき処理を終了できる。従って、研磨の工程を経ることなく適切な厚みの電極パッドを形成でき、貫通孔配線の生産性の向上と低コスト化が実現できる。また、電極パッドが、貫通孔配線を形成するめっき金属と一体で、かつ、電極パッド用シード層の上に形成するので、シード層がない場合や、めっき金属と一体形成ではない場合に比べて、半導体基板に対する密着性が強化され信頼性がより向上した電極パッドを備えた貫通孔配線を製造できる。
請求項3の発明によれば、レジスト層のパターニングにより所望の形状の電極パッド用シード層を容易に形成でき、めっき処理後にレジスト層とその下層の不要なシード層を除去することにより、所望の形状の電極パッドを容易に得ることができる。
請求項4の発明によれば、周知のパターニング技術を用いて、所望の形状の電極パッド用シード層を容易に形成でき、その後のめっき処理によって、所望の形状の電極パッドを容易に得ることができる。
以下、本発明の半導体基板の表裏面を貫通する配線とその端部に電極パッドを備えた貫通孔配線及びその製造方法について、図面を参照して説明する。図1は、本発明の貫通孔配線10の製造方法が適用された半導体基板1とその一部拡大透視表示された貫通孔配線10部分を示す。貫通孔配線10は、半導体基板1の厚み方向に貫通する孔に電気導体を充填して形成されている。貫通孔配線10は、例えば、ウエハレベルパッケージング等に用いられる半導体基板や、集積回路チップとプリント配線基板との間に介在させる、いわゆるインターポーザ用の半導体基板や、互いに積層される集積回路チップの半導体基板などに形成され、半導体基板1の一方の面1aと他方の面1bとにおける回路を電気接続する。貫通孔配線10の端面には電極パッド11や、必要に応じて配線パターン12が形成されている。
(第1の実施形態)
図2は本発明の第1の実施形態に係る貫通孔配線10の製造方法のフローチャートを示し、図3は同方法のボトムアップ方式によるめっきの様子を示し、図4(a)〜(d)、図5(a)〜(d)は同方法の主要工程段階における半導体基板1の断面を工程順に示す。まず貫通孔配線10の製造方法の概要を、図2、図3を参照して説明する。半導体基板1にその表裏面を貫通する貫通孔2を形成し(S1)、貫通孔2を形成した半導体基板1の貫通孔2内壁面を含む表面に絶縁層3を形成する(S2)。
図2は本発明の第1の実施形態に係る貫通孔配線10の製造方法のフローチャートを示し、図3は同方法のボトムアップ方式によるめっきの様子を示し、図4(a)〜(d)、図5(a)〜(d)は同方法の主要工程段階における半導体基板1の断面を工程順に示す。まず貫通孔配線10の製造方法の概要を、図2、図3を参照して説明する。半導体基板1にその表裏面を貫通する貫通孔2を形成し(S1)、貫通孔2を形成した半導体基板1の貫通孔2内壁面を含む表面に絶縁層3を形成する(S2)。
次に、貫通孔2と絶縁層3とを形成した半導体基板1の一方の面1aに通電用のシード層4を形成し(S3)、さらに、他方の面1bの貫通孔2周縁部に電極パッド用のシード層5を形成する(S4)。なお、この電極パッド用のシード層5とめっき金属充填用のシード層4とは、互いに接触することなく形成されている。次に、他方の面1bに対向離間して配置させためっき用電極Eと通電用のシード層4との間に通電して貫通孔2内部に一方の面1a側から他方の面1b側に向けて順次めっき金属6を充填するボトムアップめっきを行う(S5)。
上述のボトムアップめっきによるめっき金属の充填が進行してめっき金属6が電極パッド用のシード層5まで到達すると、通電用のシード層4と電極パッド用のシード層5とが導通する。この導通の後は、シード層5への通電に伴うめっき金属6の成長により貫通孔配線10と一体でシード層5の上に電極パッド11(図5(d)参照)が形成される。電極パッド11の厚みが所定の厚みになったところでめっき処理を終了することにより、端部に所定厚みの電極パッド11を備えた貫通孔配線10が完成する(S6)。次に、図4(a)〜(d)、図5(a)〜(d)及び前述の図3を参照して、各工程の詳細説明を行う。
図4(a)(b)(c)は、上述のステップS1,S2に対応する。半導体基板1は、例えば、シリコン基板である。貫通孔2は、ウエットエッチングやドライエッチング、例えば、RIE(Reactive Ion Etching)などによって形成される。絶縁層3は、配線の絶縁を確保するためのものであり、例えば、半導体基板1の熱酸化による酸化膜成長や、CVD法による成膜等の方法によって形成される。図4(d)に示す状態は、半導体基板1の一方の面1aに通電用のシード層4を形成し(上述のステップS3の完了状態)、さらに、他方の面1bの全面に電極パッド用のシード層5を形成するための広いシード層を形成した状態である。
上述の図4(d)の状態から、図5(a)の状態を経て、電極パッド用のシード層5が形成された図5(b)の状態に至る工程が、ステップS4の工程である。最終の電極パッド用のシード層5を形成するため、まず、図4(d)に示すように、半導体基板1の他方の面1bに貫通孔2周縁部を含む広い領域にシード層5を形成し、その後、図5(a)に示すように、所定の電極パッドの形にパターニングされたレジスト層5aを貫通孔2周縁部に形成する。
次に、上述のレジスト層5aをエッチングマスクとして、例えば、ドライエッチングを行うことにより、貫通孔2周縁部のシード層以外の領域のシード層を除去し、さらにレジスト層5aを除去して、図5(b)に示すように、残った貫通孔2周縁部のシード層からなる電極パッド用のシード層5を形成する。このような電極パッド用シード層5の形成方法によれば、周知のパターニング技術を用いて、所望の形状の電極パッド用シード層5を容易に形成できる。
上述の各シード層4,5は、スパッタ法、真空蒸着法、CVD法などの成膜法によって形成される。シード層4,5を形成する金属材料は、例えば、チタン(Ti)、ニッケル(Ni)、銅(Cu)などである。また、シード層4は、これをカソード電極とするため、基板1の一方の面1aの、例えば、全面に形成する。シード層4,5は、半導体基板1とめっき金属6との間に介在して、配線材料であるめっき金属6が半導体基板1の表面に強固に密着するように保持して、めっき金属6の剥離や欠け、断線などを防止する。
上述の通電用のシード層4は、図3に示すように、めっき用電源Vに接続されてカソード電極となる。貫通孔2の開口周辺のシード層4とめっき用電極Eとの間に発生する電界によって、貫通孔2内部にめっき電流が流れ、半導体基板1の一方の面1a側から、他方の面1b側に向けて、めっき金属6が成長する(すなわち、ボトムアップ方式のめっき、ステップS5)。
図5(c)は、ボトムアップ方式のめっき工程中の様子を示す。めっき金属6は、導電性でめっき成長が可能な材料であればよい。例えば、銅(Cu)、金(Au)などは低抵抗であり、また、めっき金属6として広く用いられているものであり、好適である。
ボトムアップ方式のめっきが進行し、めっき金属6により貫通孔2内が充填され、貫通孔2の開口周縁部の電極パッド用のシード層5とめっき金属6が接触すると、シード層5にも電流が流れるようになり、貫通孔2の内部とシード層5の表面とにおいて、同時にめっき金属の成長が進行する(S6)。電極パッド11の厚みが所定の厚みになったところでめっき処理を終了することにより、図5(d)に示すように、端部に電極パッド11を備えた貫通孔配線10が完成する。
上述のように、パターニングされた電極パッド用のシード層5の上に、適切な膜厚となるようにめっき金属を成長させて電極パッド11を形成できるので、研磨工程、例えばCMPによる研磨工程を省くことができ、研磨に起因する不具合の発生がなく貫通孔配線10や電極パッド11の信頼性が向上する。また、研磨工程省略による生産性の向上が図られる。さらに、貫通孔配線10と電極パッド11とを同時に一体で形成することができるので、コンタクト不良(導通不良)の問題を解決できる。
(第2の実施形態)
図6(a)〜(e)は本発明の第2の実施形態に係る貫通孔配線10の製造方法の主要工程段階における半導体基板1の断面を工程順に示す。この実施形態における製造方法は、上述の第1の実施形態とは、電極パッド用のシード層5の形成方法とこれに関連して派生する後処理(用済みのレジスト層とシード層の除去)の部分が異なるのみであり、この相違点に注目して第2の実施形態を説明する。図6(a)は、上述の図4(d)と同じ図であり、半導体基板1の表裏面に通電用のシード層4と電極パッド用シード層を形成するための広いシード層5が形成された状態を示す。
図6(a)〜(e)は本発明の第2の実施形態に係る貫通孔配線10の製造方法の主要工程段階における半導体基板1の断面を工程順に示す。この実施形態における製造方法は、上述の第1の実施形態とは、電極パッド用のシード層5の形成方法とこれに関連して派生する後処理(用済みのレジスト層とシード層の除去)の部分が異なるのみであり、この相違点に注目して第2の実施形態を説明する。図6(a)は、上述の図4(d)と同じ図であり、半導体基板1の表裏面に通電用のシード層4と電極パッド用シード層を形成するための広いシード層5が形成された状態を示す。
次に、広いシード層5における貫通孔2周縁部のシード層のみをシード層として機能させるため、図6(b)に示すように、貫通孔2周縁部を除いた領域のシード層をパターニングされたレジスト層5bにより覆い隠す。これにより、露出した状態の貫通孔2周縁部のシード層のみが、電極パッド用のシード層5として機能する。
上述のレジスト層5b付きの、電極パッド用のシード層5が形成された状態の半導体基板1に対し、図6(c)及び図6(d)に示すように、貫通孔2内へのボトムアップ方式によるめっき金属6の充填による貫通孔配線10の形成、及び電極パッド用シード層5上へのめっき金属6の堆積による電極パッド11の形成を行う。その後、レジスト層5b、及びその下層の不要なシード層を、一般的なエッチング処理により除去して、図6(e)に示すように、端部に電極パッド11を備えた貫通孔配線10が完成する。
上述のような電極パッド用シード層5の形成方法によれば、レジスト層5bのパターニングにより所望の形状のシード層5を容易に形成できる。また、レジスト層5bの存在する状態においてめっき金属6の成長を行うことにより、めっき金属6の側方への成長が制限されるので、電極パッド用のシード層5のパターン形状に忠実な(横太りのない)電極パッド11が容易に得られる。
(第3の実施形態)
図7(a)〜(g)は本発明の第3の実施形態に係る貫通孔配線10の製造方法の主要工程段階における半導体基板1の断面を工程順に示す。この実施形態における製造方法は、上述の第1の実施形態とは、電極パッド用のシード層の形成方法が異なるのみであり、この相違点に注目して第3の実施形態を説明する。図7(a)は、上述の図4(c)と同じ図であり、貫通孔2を形成した半導体基板1の貫通孔2内壁面を含む表面に絶縁層3を形成した状態を示す。
図7(a)〜(g)は本発明の第3の実施形態に係る貫通孔配線10の製造方法の主要工程段階における半導体基板1の断面を工程順に示す。この実施形態における製造方法は、上述の第1の実施形態とは、電極パッド用のシード層の形成方法が異なるのみであり、この相違点に注目して第3の実施形態を説明する。図7(a)は、上述の図4(c)と同じ図であり、貫通孔2を形成した半導体基板1の貫通孔2内壁面を含む表面に絶縁層3を形成した状態を示す。
次に、図7(b)に示すように、上述の絶縁層3が形成された半導体基板1の他方の面1bに、パターニングされたレジスト層5cを形成し、さらに、図7(c)に示すように、半導体基板1の一方の面1a、及び他方の面1bにスパッタ成膜法などを用いてシード層4,5となる導電膜を成膜する。ここで、レジスト層5cのパターニングにおいては、電極パッドを形成する領域、すなわち貫通孔2周縁部の領域が露出するようにパターンを形成する。
次に、図7(d)に示すように、半導体基板1からレジスト層5cを、その上面における不要なシード層と共に、いわゆるリフトオフ法によって除去する。これにより、図7(e)に示すように、通電用のシード層4と、所望の形状の電極パッド用のシード層5とを備えた半導体基板1が得られる。この図7(e)、及び図7(f)(g)を参照する工程は、上述の図5(b)(c)(d)を参照して説明した工程と同じであり、説明を省略する。
以上の各実施形態において、電極パッド11の形成について述べたが、電極パッド11に接続された配線パターン12(図1参照)を、電極パッド11と同様に、貫通孔配線10と一体で形成することができる。配線パターン12の形成は、電極パッド用のシード層5を、貫通孔2周縁部のシード層に配線パターン用のシード層を加えて形成することにより実現できる。
また、以上の各実施形態において、半導体基板1の一方の面1aにおける貫通孔配線10の端面について、特に述べていないが、この面1aにおけるシード層4上のめっき金属6に対して、周知のエッチング技術を用いたパターニングを行うことにより、貫通孔配線10の電極パッド11を形成することができる。また、この面1aに対して研磨を行い、貫通孔配線10の端面を露出させたり、さらに、研磨面に電極パッド11を形成することができる。この場合、片面だけの研磨処理で済むので、半導体基板1の両面に研磨を施す場合に比べて、工程の省略や貫通孔配線10の信頼性の向上ができる。
なお、本発明は、上記構成に限られることなく種々の変形が可能である。例えば電極パッド11の形状は、矩形に限らず円形や楕円形でもよい。また、半導体基板として主にシリコン基板について説明したが、シリコン基板の他に、ガリウムヒ素やインジウム燐などの半導体基板に対しても、本発明の製造方法を適用できる。また、これらの半導体基板は、基板材料そのものの状態の他に、表面に集積回路等が形成され状態であっても本発明の製造方法が適用できる。
1 半導体基板
2 貫通孔
3 絶縁層
4 シード層
5 シード層
6 めっき金属
10 貫通孔配線
11 電極パッド
1a 一方の面
1b 他方の面
5a,5b,5c レジスト層
E めっき用電極
2 貫通孔
3 絶縁層
4 シード層
5 シード層
6 めっき金属
10 貫通孔配線
11 電極パッド
1a 一方の面
1b 他方の面
5a,5b,5c レジスト層
E めっき用電極
Claims (4)
- 半導体基板にその表裏面を貫通する貫通孔を設けると共に、この貫通孔の内部に絶縁層を介してめっき金属を充填して形成された貫通孔配線であって、
前記半導体基板の一方の面に前記めっき金属を充填するために形成されためっき金属充填用のシード層と、
前記半導体基板の他方の面の貫通孔周縁部に形成された電極パッド用のシード層と、
前記電極パッド用のシード層の上に形成された電極パッドと、を備え、
前記電極パッド用のシード層と前記めっき金属充填用のシード層とは互いに接触することなく形成され、前記電極パッドは貫通孔配線を形成する前記めっき金属と一体で形成されていることを特徴とする貫通孔配線。 - 半導体基板にその表裏面を貫通する貫通孔を形成し、前記貫通孔を形成した半導体基板の貫通孔内壁面を含む表面に絶縁層を形成し、前記絶縁層で絶縁された貫通孔内部にめっき金属を充填して配線を形成する貫通孔配線の製造方法において、
前記半導体基板に前記貫通孔と絶縁層とを形成した後に、当該半導体基板の一方の面に通電用のシード層を形成すると共に、他方の面の貫通孔周縁部に電極パッド用のシード層を形成し、
前記各シード層を形成した後に、前記他方の面に対向離間して配置させためっき用電極と前記通電用のシード層との間に通電して前記貫通孔内部に前記一方の面側から他方の面側に向けて順次めっき金属を充填し、
前記めっき金属の充填が進行して当該めっき金属が前記電極パッド用のシード層に導通した後、当該シード層への通電に伴うめっき金属の成長により当該貫通孔配線と一体で電極パッドを形成することを特徴とする貫通孔配線の製造方法。 - 前記電極パッド用のシード層は、前記半導体基板の他方の面に貫通孔周縁部を含む広い領域にシード層を形成した後に、当該広いシード層における貫通孔周縁部のシード層以外の領域のシード層をレジスト層により覆い隠し、露出した貫通孔周縁部のシード層を電極パッド用のシード層とすることを特徴とする請求項2に記載の貫通孔配線の製造方法。
- 前記電極パッド用のシード層は、前記半導体基板の他方の面に貫通孔周縁部を含む広い領域にシード層を形成した後に、当該広いシード層における貫通孔周縁部のシード層以外の領域のシード層を除去することにより、残った貫通孔周縁部のシード層を電極パッド用のシード層とすることを特徴とする請求項2に記載の貫通孔配線の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005279490A JP2007095743A (ja) | 2005-09-27 | 2005-09-27 | 貫通孔配線及びその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005279490A JP2007095743A (ja) | 2005-09-27 | 2005-09-27 | 貫通孔配線及びその製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2007095743A true JP2007095743A (ja) | 2007-04-12 |
Family
ID=37981121
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005279490A Withdrawn JP2007095743A (ja) | 2005-09-27 | 2005-09-27 | 貫通孔配線及びその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2007095743A (ja) |
Cited By (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012114400A (ja) * | 2010-11-05 | 2012-06-14 | Shinko Electric Ind Co Ltd | 配線基板の製造方法 |
US8288772B2 (en) | 2008-10-16 | 2012-10-16 | Dai Nippon Printing Co., Ltd. | Through hole electrode substrate with different area weighted average crystal grain diameter of metal in the conductive part and semiconductor device using the through hole electrode substrate |
US8338958B2 (en) | 2008-09-26 | 2012-12-25 | Panasonic Corporation | Semiconductor device and manufacturing method thereof |
JP2014078720A (ja) * | 2013-11-13 | 2014-05-01 | Dainippon Printing Co Ltd | 貫通電極基板の製造方法 |
JP2015088628A (ja) * | 2013-10-31 | 2015-05-07 | 京セラサーキットソリューションズ株式会社 | 配線基板の製造方法 |
JP2015088717A (ja) * | 2013-10-30 | 2015-05-07 | サムソン エレクトロ−メカニックス カンパニーリミテッド. | 印刷回路基板およびその製造方法 |
WO2016194241A1 (ja) * | 2015-05-31 | 2016-12-08 | 清川メッキ工業株式会社 | 配線用基板の製造方法 |
JP2017045968A (ja) * | 2015-08-28 | 2017-03-02 | 住友金属鉱山株式会社 | フレキシブル多層回路基板用の金属張積層体の製造方法 |
US9756736B2 (en) | 2015-05-31 | 2017-09-05 | Kiyokawa Plating Industry Co., Ltd | Process for producing a wiring board |
KR20170136881A (ko) * | 2016-06-02 | 2017-12-12 | 주식회사 아모그린텍 | 연성인쇄회로기판 제조 방법 및 이에 의해 제조된 연성인쇄회로기판 |
US9930779B2 (en) | 2016-04-28 | 2018-03-27 | Tdk Corporation | Through wiring substrate |
CN110808229A (zh) * | 2019-11-15 | 2020-02-18 | 北京航空航天大学 | 一种硅基上高深宽比微纳通孔的填充方法 |
-
2005
- 2005-09-27 JP JP2005279490A patent/JP2007095743A/ja not_active Withdrawn
Cited By (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8338958B2 (en) | 2008-09-26 | 2012-12-25 | Panasonic Corporation | Semiconductor device and manufacturing method thereof |
US8288772B2 (en) | 2008-10-16 | 2012-10-16 | Dai Nippon Printing Co., Ltd. | Through hole electrode substrate with different area weighted average crystal grain diameter of metal in the conductive part and semiconductor device using the through hole electrode substrate |
US8637397B2 (en) | 2008-10-16 | 2014-01-28 | Dai Nippon Printing Co., Ltd | Method for manufacturing a through hole electrode substrate |
JP2012114400A (ja) * | 2010-11-05 | 2012-06-14 | Shinko Electric Ind Co Ltd | 配線基板の製造方法 |
JP2015088717A (ja) * | 2013-10-30 | 2015-05-07 | サムソン エレクトロ−メカニックス カンパニーリミテッド. | 印刷回路基板およびその製造方法 |
JP2015088628A (ja) * | 2013-10-31 | 2015-05-07 | 京セラサーキットソリューションズ株式会社 | 配線基板の製造方法 |
JP2014078720A (ja) * | 2013-11-13 | 2014-05-01 | Dainippon Printing Co Ltd | 貫通電極基板の製造方法 |
JPWO2016194241A1 (ja) * | 2015-05-31 | 2017-12-28 | 清川メッキ工業株式会社 | 配線用基板の製造方法 |
WO2016194241A1 (ja) * | 2015-05-31 | 2016-12-08 | 清川メッキ工業株式会社 | 配線用基板の製造方法 |
US9756736B2 (en) | 2015-05-31 | 2017-09-05 | Kiyokawa Plating Industry Co., Ltd | Process for producing a wiring board |
JP2017045968A (ja) * | 2015-08-28 | 2017-03-02 | 住友金属鉱山株式会社 | フレキシブル多層回路基板用の金属張積層体の製造方法 |
US9930779B2 (en) | 2016-04-28 | 2018-03-27 | Tdk Corporation | Through wiring substrate |
KR20170136881A (ko) * | 2016-06-02 | 2017-12-12 | 주식회사 아모그린텍 | 연성인쇄회로기판 제조 방법 및 이에 의해 제조된 연성인쇄회로기판 |
KR102564878B1 (ko) * | 2016-06-02 | 2023-08-09 | 주식회사 아모그린텍 | 연성인쇄회로기판 제조 방법 및 이에 의해 제조된 연성인쇄회로기판 |
CN110808229A (zh) * | 2019-11-15 | 2020-02-18 | 北京航空航天大学 | 一种硅基上高深宽比微纳通孔的填充方法 |
CN110808229B (zh) * | 2019-11-15 | 2022-02-01 | 北京航空航天大学 | 一种硅基上高深宽比微纳通孔的填充方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2007095743A (ja) | 貫通孔配線及びその製造方法 | |
JP4581915B2 (ja) | 貫通孔配線の製造方法 | |
JP5591780B2 (ja) | 自己整合ウェハまたはチップ構造の製造方法 | |
TWI233189B (en) | Semiconductor device and manufacturing method thereof | |
JP4456027B2 (ja) | 貫通導電体の製造方法 | |
JP3137596B2 (ja) | 自己整合コネクタを含む半導体構造及びその製造方法 | |
WO2012176392A1 (ja) | 半導体装置及びその製造方法 | |
JP2009111188A (ja) | 半導体装置 | |
JP2005203785A (ja) | 接触構造部の製造方法 | |
JPH05206064A (ja) | 半導体装置の製造方法 | |
TW201010005A (en) | Hybrid conductive vias including small dimension active surface ends and larger dimension back side ends, semiconductor devices including the same, and associated methods | |
JP2012231096A (ja) | 半導体装置及びその製造方法 | |
JP2008544527A5 (ja) | ||
JPH07193214A (ja) | バイアホール及びその形成方法 | |
JP2007005403A (ja) | 半導体基板への貫通配線の形成方法 | |
TW201426963A (zh) | 晶圓堆疊結構及其製作方法 | |
JP2012039129A5 (ja) | ||
JP3937993B2 (ja) | 配線板の製造方法 | |
JP2007005402A (ja) | 半導体基板への貫通配線の形成方法 | |
JP2014110284A (ja) | 半導体装置の製造方法 | |
JP2008153275A (ja) | 半導体基板およびその製造方法 | |
JP2001053077A (ja) | 半導体集積回路装置およびその製造方法 | |
JP4906417B2 (ja) | 半導体装置の製造方法 | |
JP2008028336A (ja) | 電子部品の製造方法 | |
JP5272176B2 (ja) | トレンチ絶縁コンタクト端子を有する画像センサの作製方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20081202 |