JP5591780B2 - 自己整合ウェハまたはチップ構造の製造方法 - Google Patents

自己整合ウェハまたはチップ構造の製造方法 Download PDF

Info

Publication number
JP5591780B2
JP5591780B2 JP2011221320A JP2011221320A JP5591780B2 JP 5591780 B2 JP5591780 B2 JP 5591780B2 JP 2011221320 A JP2011221320 A JP 2011221320A JP 2011221320 A JP2011221320 A JP 2011221320A JP 5591780 B2 JP5591780 B2 JP 5591780B2
Authority
JP
Japan
Prior art keywords
chip
self
wafer
forming
recessed base
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2011221320A
Other languages
English (en)
Other versions
JP2012015551A (ja
Inventor
榮泰 陳
宗哲 何
俊勳 朱
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Industrial Technology Research Institute ITRI
Original Assignee
Industrial Technology Research Institute ITRI
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Industrial Technology Research Institute ITRI filed Critical Industrial Technology Research Institute ITRI
Publication of JP2012015551A publication Critical patent/JP2012015551A/ja
Application granted granted Critical
Publication of JP5591780B2 publication Critical patent/JP5591780B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0231—Manufacturing methods of the redistribution layers
    • H01L2224/02311—Additive methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0231—Manufacturing methods of the redistribution layers
    • H01L2224/02313—Subtractive methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02372—Disposition of the redistribution layers connecting to a via connection in the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05025—Disposition the internal layer being disposed on a via connection of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05556—Shape in side view
    • H01L2224/05558—Shape in side view conformal layer on a patterned surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05569—Disposition the external layer being disposed on a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/0557—Disposition the external layer being disposed on a via connection of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
    • H01L2224/05572—Disposition the external layer being disposed in a recess of the surface the external layer extending out of an opening
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05647—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0618—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/06181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13025—Disposition the bump connector being disposed on a via connection of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H01L2224/16146—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked the bump connector connecting to a via connection in the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H01L2224/16147—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked the bump connector connecting to a bonding area disposed in a recess of the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H01L2224/171—Disposition
    • H01L2224/1718—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/17181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/25—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of a plurality of high density interconnect connectors
    • H01L2224/251—Disposition
    • H01L2224/2518—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8112—Aligning
    • H01L2224/81136—Aligning involving guiding structures, e.g. spacers or supporting members
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0652—Bump or bump-like direct electrical connections from substrate to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06541—Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01027—Cobalt [Co]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Wire Bonding (AREA)

Description

本発明は、ウェハまたはチップ構造を製造する方法に関し、特に、自己整合ウェハまたはチップ構造の製造方法に関するものである。
科学技術の発展に伴い、より多くの機能が単一のアプリケーションキャリアに一体化されなければならなくなっている。最も一般的なアプリケーションキャリアは、大量のディジタル情報を蓄積するための個別のメモリーカード素子と密接に関連する携帯電話である。また、情報処理能力に対する人間のあくなき要望に伴い、より多くの半導体装置が高周波、極超短波を有する傾向に設計され、そのため、現在のワイアボンド技術は上述したアプリケーションの要求を満たすことができない。
米国特許第７，０９１，１２４号公報 米国特許第６，９３６，９１６号公報
近年、より多くの構造が、高密度３次元積層構造および非常に短い電気的ワイアリング距離を有するスルー・シリコン・バイアス（ＴＳＶ）として設計されている。例えば、以下に示すいくつかの米国特許（例えば、特許文献１および特許文献２参照）は、複数のチップを一緒に積層するためのいくつかの構造および方法を提案しており、それらは、構造物の体積を大きく減少させ、長い電気的接続長によるチップ間の高周波電気信号の高い寄生インダクタンスの影響を著しく減少させる。しかしながら、良好な電気的接続を確かにするためチップを一緒に精確に並べて積層する方法は、最も重要な課題の１つである。また、これら全ての提案された積層方法では、全体に積層した構造を達成するために、１つの積層工程が１つのリフロー工程とともに実行されなければならなかった。そのため、存在する方法は、かなりの時間を消費するとの問題点を有していた。
本発明は、自己整合メカニズムを有する、自己整合ウェハまたはチップ構造の製造方法に関し、そのため、ウェハまたはチップを積層するとき、ウェハまたはチップは精確に整合して積層され、いずれの２つのチップ間でも良好な電気的接続を保証する。
ここに具現化され、広範囲に記載されているように、本発明は、以下の工程を含む自己整合ウェハまたはチップ構造の製造方法を提供する。まず第１に、第１の表面および第２の表面を有する基板を準備し、少なくとも１つのパッドが基板の第１の表面上に形成される。次に、開口が第１の表面から基板の内部へ内側に向いて形成され、導電材料が、パッドに電気的に接続される接続構造を形成するために、開口内に充填される。その次に、少なくとも１つの第１のくぼんだ基部が、第１の表面上に形成されるとともに、パッドおよび接続構造に電気的に接続される。その次に、少なくとも１つの第２のくぼんだ基部が、基板の第２の表面上に形成されるとともに、接続構造に電気的に接続される。その後、バンプが、第２のくぼんだ基部内に形成されるとともに、第２の表面から突出する。
本発明では、くぼんだ基部および対応するバンプがウェハまたはチップの表面上に配置されているため、ウェハ又はチップを積層するとき、くぼんだ基部およびバンプの設計は自己整合効果を発揮するために利用することができる。また、本発明では、複数のウェハまたはチップの積層が終了した後、単に単一の熱処理ステップで十分である。そのため、本発明の方法は、先行技術の方法と比べて、より早くよりシンプルになるという効果を有する。
本発明の上述したおよび他の目的、特徴および効果を理解できるようにするために、以下図面とともに実施例を記載する。
上述した一般的な記載および以下の詳細な記載の両者は、典型的な例であり、クレームした本発明のさらなる説明を提供することを意図したものであることを、理解すべきである。
本発明の実施例に係る自己整合ウェハまたはチップ構造を製造するためのフローの断面図である。 本発明の実施例に係る自己整合ウェハまたはチップ構造を製造するためのフローの断面図である。 本発明の実施例に係る自己整合ウェハまたはチップ構造を製造するためのフローの断面図である。 本発明の実施例に係る自己整合ウェハまたはチップ構造を製造するためのフローの断面図である。 本発明の実施例に係る自己整合ウェハまたはチップ構造を製造するためのフローの断面図である。 本発明の実施例に係る自己整合ウェハまたはチップ構造を製造するためのフローの断面図である。 本発明の実施例に係る自己整合ウェハまたはチップ構造を製造するためのフローの断面図である。 本発明の実施例に係る自己整合ウェハまたはチップ構造を製造するためのフローの断面図である。 本発明の実施例に係る自己整合ウェハまたはチップ構造を製造するためのフローの断面図である。 本発明の実施例に係る自己整合積層構造を製造するためのフローの断面図である。 本発明の実施例に係る自己整合積層構造を製造するためのフローの断面図である。 本発明の実施例に係る自己整合積層構造を製造するためのフローの断面図である。 本発明の実施例に係る自己整合ウェハまたはチップ構造の断面図である。 本発明の実施例に係る自己整合ウェハまたはチップ構造の断面図である。 本発明の実施例に係る自己整合ウェハまたはチップ構造の断面図である。 本発明の実施例に係る自己整合ウェハまたはチップ構造の断面図である。 本発明の実施例に係る自己整合ウェハまたはチップ構造の断面図である。 本発明の実施例に係る自己整合積層構造の断面図である。 本発明の他の実施例に係る自己整合ウェハまたはチップ構造を製造するためのフローの断面図である。 本発明の他の実施例に係る自己整合ウェハまたはチップ構造を製造するためのフローの断面図である。 本発明の他の実施例に係る自己整合ウェハまたはチップ構造を製造するためのフローの断面図である。 本発明の他の実施例に係る自己整合ウェハまたはチップ構造を製造するためのフローの断面図である。 本発明の他の実施例に係る自己整合ウェハまたはチップ構造を製造するためのフローの断面図である。 本発明の他の実施例に係る自己整合ウェハまたはチップ構造を製造するためのフローの断面図である。 本発明の他の実施例に係る自己整合ウェハまたはチップ構造を製造するためのフローの断面図である。 本発明の他の実施例に係る自己整合ウェハまたはチップ構造を製造するためのフローの断面図である。
図１Ａ〜１Ｉは本発明の実施例に係る自己整合ウェハまたはチップ構造を製造するためのフローの断面図である。図１Ａを参照すると、まず、第１の表面１０１ａおよび第２の表面１０１ｂを有する基板１００を準備する。基板１００は、例えば、ウェハまたはチップであり、その内部に形成された複数の素子および相互接合構造（図示せず）を有している。特に、少なくとも１つのパッド１０２が基板１００の第１の表面１０１ａ上に形成されており、パッド１０２が基板１００内の素子および相互接合構造と電気的に接続されている。パッド１０２は例えば金属から構成されている。パッド１０２は、例えば、公知の析出、フォトリソグラフィーおよびエッチング技術によって形成されている。本実施例では、パッド１０２はウェハまたはチップの中心に配置された例である。
次に、図１Ｂを参照すると、開口１０６が基板１００の第１の表面１０１ａから基板１００の内部に内側に向かった形成されており、開口１０６は基板１００を貫通していない。開口１０６は、エッチング、レーザー、または、その他の好適なプロセスにより形成することができる。一実施例では、開口１０６を形成した後、本発明の方法は、第１の表面１０１ａ上に絶縁層１０８ａを少なくとも形成するために、析出プロセスを実施する工程を備えている。ここで、絶縁層１０８が化学気相蒸着（ＣＶＤ）プロセスにより形成されるとすると、絶縁層は第１の表面１０１ａ上のみしか析出しない。絶縁層１０８が炉中析出プロセスにより形成されるとすると、絶縁層は第１の表面１０１ａおよび第２の表面１０１ｂ上に析出する。この図において、絶縁層１０８は絶縁のため第１の表面１０１ａ上にのみ形成されている。
図１Ｃを参照すると、パッド１０２上の絶縁層１０８は除去され、パッド１０２が露出している。絶縁層１０８の部分を除去するためのプロセスは、例えば、フォトリソグラフィーおよびエッチングプロセスである。
図１Ｄを参照すると、導電材料が開口１０６内に充填されて接続構造１１０を形成している。接続構造１１０は、例えば、析出プロセスを行い基板１００上に導電材料の層を形成するとともに開口１０６を充填し、背面からのエッチング、化学機械研磨（ＣＭＰ）またはその他の好適な方法により導電材料の部分を除去し、それにより、開口１０６内に導電材料を保持している。
接続構造１１０を形成した後、図１Ｅに示すように、延長リード１０４が、さらに基板１００の第１の表面１０１ａ上に形成され、パッド１０２および接続構造１１０と電気的に接続される。本実施例では、パッド１０２は、延長リード１０４の形成が続いて形成されるくぼんだ基部構造がウェハまたはチップのエッジに配置できるように、ウェハまたはチップの中心に配置される。延長リード１０４は、例えば、析出、フォトリソグラフィー、エッチング技術などの公知のプロセスにより形成される。
この実施例の図では１つのパッドおよび１つの延長リードのみを示しているが、実際には、基板（ウェハまたはチップ）は複数のパッドおよび複数の対応する延長リードを含むことができることはいうまでもない。
図１Ｆを参照すると、少なくとも１つの第１のくぼんだ基部１１６が、第１の表面１０１ａ上に形成され、パッド１０２および接続構造１１０と電気的に接続される。本実施例では、第１のくぼんだ基部１１６が、延長リード１０４を介して、パッド１０２および接続構造１１０と電気的に接続されている。第１のくぼんだ基部１１６は、例えば、第１の表面上１０１ａ上に保護層１１２を形成し、保護層１１２がその内部に溝部パターン１１４を有することで、形成される。溝部パターン１１４は、例えば、保護層１１２上でフォトリソグラフィーまたはエッチングプロセスを実施することで形成される。次に、導電層が溝部パターン１１４中に形成され、第１のくぼんだ基部１１６を形成する。導電層は、例えば、シード層およびバンプの下の金属層を含む。
第１のくぼんだ基部１１６の製造が終了した後、基板１００がより薄くなるように、図１Ｇに示すように、基板薄膜化ステップが基板１００の第２の表面１０１ｂ上で好適に実施される。基板薄膜化ステップは、例えば、研磨プロセスおよびプラズマ処理プロセスにより、実施される。
図１Ｈを参照すると、第２のくぼんだ基部１２０が基板１００の第２の表面１０１ｂ上に形成される。第２のくぼんだ基部１２０は、例えば、基板１００の第２の表面１０１ｂ上に溝部パターン１１８を形成し、次に、溝部パターン１１８中に導電層を形成して、第２のくぼんだ基部１２０を形成することにより、形成される。溝部パターン１１８は、例えば、基板１００上でウェットエッチングプロセスまたはドライエッチングプロセスを実施することにより、形成される。同様に、導電層は、例えば、シード層およびバンプの下の金属層を含む。また、他の実施例では、溝部パターン１１８内に導電層を形成する前に、さらに析出ステップを含み、第２の表面１０１ｂ上に絶縁層１１９を形成する。次に、絶縁層１１９の部分を除去して、接続構造１１０を露出する。
図１Ｉを参照すると、バンプ１２２が、第２のくぼんだ基部１２０内に形成され、第２の表面１０１ｂから突出する。その結果、本発明の自己整合ウェハまたはチップ構造が仕上がる。ここで、バンプ１２２は公知の方法で形成される。バンプ１２２は、バンプまたは半田ボールとして今までに使用されたいかなる材料からも形成される。
そのため、図１Ｈに示すように、上述した方法により形成された自己整合ウェハまたはチップ構造は、基板１００、少なくとも１つの第１のくぼんだ基部１１６、少なくとも１つの第２のくぼんだ基部１２０、少なくとも１つの接続構造１１０および少なくとも１つのバンプ１２２を含む。
基板１００は第１の表面１０１ａおよび第１の表面に対向する第２の表面１０１ｂを有し、少なくとも１つのパッド１０２が第１の表面１０１ａ上に形成される。ある実施例では、第１の表面１０１ａは、さらに、その上に配置された延長リード１０４を含み、延長リード１０４はパッド１０２と電気的に接続される。
加えて、第１のくぼんだ基部１１６は、第１の表面１０１ａ上に配置され、パッド１０２と電気的に接続される。ある実施例では、第１のくぼんだ基部１１６は延長リード１０４によりパッド１０２と電気的に接続される。
また、第２のくぼんだ基部１２０は第２の表面１０１ｂ上に配置される。接続構造１１０は、第１のくぼんだ基部１１６および第２のくぼんだ基部１２０が電気的に接続するように、基板１００を貫通し、第１のくぼんだ基部１１６と第２のくぼんだ基部１２０との間に配置される。言い換えると、接続構造１１０は第１のくぼんだ基部１１６と第２のくぼんだ基部１２０とを電気的に接続するために使用されている。加えて、バンプ１２２は、第２のくぼんだ基部１２０内に充填され、第２の表面１０１ｂから突出する。
ある実施例では、構造は、さらに、第１の表面１０１ａ上に配置され、パッド１０２をカバーする保護層１１２を含む。第１のくぼんだ基部１１６は保護層１１２上に配置される。他の実施例において、構造はさらに絶縁層１０８および１１９を含み、絶縁層１０８は、基板１００の第１の表面１０１ａ上に配置され、接続構造１１０の側面上に位置する。絶縁層１１９は、第２の表面１０１ｂ上に配置され、絶縁層１０８と接続する。第２のくぼんだ基部１２０は絶縁層１１９上に配置される。
（図１Ｉに示すように）ウェハまたはチップ構造中の接続構造１１０の縦断面は矩形であるが、本発明はこれに限定されない。他の実施例において、接続構造１１０の縦断面は、図３に示すように、台形である。また、図１Ｉに示された接続構造１１０は、第２のくぼんだ基部１２０の底部と平面接触している。しかし、本発明はこれに限定されない。他の実施例では、接続構造１１０は、第２のくぼんだ基部１２０を部分的に貫通する（図４Ａに示すように）か、あるいは、第２のくぼんだ基部１２０を貫通し（図４Ｂに示すように）て、バンプ１２２と直接接触する。さらに他の実施例において、本発明のチップまたはウェハの構造は、また、図３および図４Ａの構造的特徴を組み合わせたものであり、言い換えれば、図５Ａに示すように、接続構造１１０の縦断面は台形であり、接続構造１１０は第２のくぼんだ基部１２０を部分的に貫通している。また、さらに他の実施例において、本発明のチップまたはウェハの構造は、また、図３および図４Ｂの構造的特徴を組み合わせたものであり、接続構造１１０は第２のくぼんだ基部１２０を貫通して、バンプ１２２と直接接続する。
上述した方法により形成されたウェハまたはチップ構造は、くぼんだ基部１１６およびバンプ１２２を有しており、これらのくぼんだ基部１１６およびバンプ１２２により、２つのウェハまたはチップが、重なり合うかまたは積層されるとき、互いに自己整合可能であり、それにより自己整合効果を達成している。複数のウェハまたはチップを積層することによって自己整合積層構造を形成するための方法を、以下に説明する。
図２Ａ−２Ｃは本発明の実施例に係る自己整合積層構造を製造するためのフローの断面図である。まず第１に、図２Ａを参照すると、図１Ａ−１Ｉに示された方法により製造されたウェハまたはチップ構造２００ａが準備され、そのため、ウェハまたはチップ構造２００ａの構成要素は、図１Ｉに示された構造の構成要素と同一または類似のものであり、２つの図面（図１Ｉおよび図２Ａ）において、同一の構成要素は同じあるいは類似する数字が付される。
図２Ｂを参照すると、第２のウェハまたはチップ２００ｂが準備され、第２のウェハまたはチップ２００ｂが第１のウェハまたはチップ２００ａ上に積層されている。第２のウェハまたはチップ２００ｂの構成要素は、図１Ｉに示された構造の構成要素と同一または類似のものであり、２つの図面（図１Ｉおよび図２Ｂ）において、同一の構成要素は同じまたは類似する数字が付される。特に、第１のウェハまたはチップ２００ａ上に第２のウェハまたはチップ２００ｂを積層するとき、第１のウェハまたはチップ２００ａ上のくぼんだ基部１１６ａが第２のウェハまたはチップ２００ｂ上のバンプ１２２ｂと係合し、自己整合効果が達成される。
図２Ｃを参照すると、第３のウェハまたはチップ２００ｃが準備され、第３のウェハまたはチップ２００ｃが第２のウェハまたはチップ２００ｂ上に積層されている。第３のウェハまたはチップ２００ｃの構成要素は、図１Ｉに示された構造の構成要素と同一または類似のものであり、２つの図面（図１Ｉおよび図２Ｃ）において、同一の構成要素は同じまたは類似する数字が付される。同様に、第２のウェハまたはチップ２００ｂ上に第３のウェハまたはチップ２００ｃを積層するとき、第２のウェハまたはチップ２００ｂ上のくぼんだ基部１１６ｂが第３のウェハまたはチップ２００ｃ上のバンプ１２２ｃと係合し、自己整合効果が達成される。
複数のウェハまたはチップの積層が終了した後、単一の熱処理ステップが実施され、第２のウェハまたはチップ２００ｂ上のバンプ１２２ｂが第１のウェハまたはチップ上のくぼんだ基部１１６ａに半田付けされ、一方、第３のウェハまたはチップ２００ｃ上のバンプ２００ｃ上のバンプ１２２ｃは第２のウェハまたはチップ上のくぼんだ基部１１６ｂに半田付けされる。
上述した記載は、３つのウェハまたはチップを一例として積層するプロセスにより行われたが、本発明はこれに限定されない。本発明は、実際の要求に従って、３つ以上のウェハまたはチップを積層することができる。本発明では、複数のウェハまたはチップを積層したのち、単一の熱処理ステップのみが、ウェハまたはチップを互いに半田付けするために必要であるだけであり、そのため、本発明の方法は、従来技術の方法と比べて、より早くよりシンプルである。
上述した方法で形成した、互いに積層された複数の自己整合ウェハまたはチップ構造２００ａ、２００ｂ、２００ｃを含む、自己整合積層構造は図２Ｃに示されており、各自己整合積層構造２００ａ、２００ｂ、２００ｃは図１Ｉに示された構造を有し、そのため、自己整合ウェハまたはチップ構造２００ａ、２００ｂ、２００ｃの構成要素をこれ以上繰り返し記載しない。特に、第１のウェハまたはチップ２００ａ上のくぼんだ基部１１６ａが第２のウェハまたはチップ２００ｂ上のバンプ１２２ｂと係合し、第２のウェハまたはチップ２００ｂ上のくぼんだ基部１１６ｂが第３のウェハまたはチップ２００ｃ上のバンプ１２２ａと係合することで、自己整合効果が達成される。
また、他の実施例において、図６に示すように、第１のウェハまたはチップ２００ａ上に第２のウェハまたはチップ２００ｂを積層する前に、方法は、さらに、第２のウェハまたはチップ２００ｂのバンプ１２２ｂ上に半田ペースト１２４ｂを設ける工程を含む。同様に、第２のウェハまたはチップ２００ｂ上に第３のウェハまたはチップ２００ｃを積層する前に、方法は、さらに、第３のウェハまたはチップ２００ｃのバンプ２００ｃ上に半田ペースト１２４ｃを設ける工程を含む。その後、それに続く単一の熱処理ステップを実施するとき、半田ペースト１２４ｂ、１２４ｃは、バンプとくぼんだ基部との間（バンプ１２２ｂとくぼんだ基部１１６ａとの間、および、バンプ１２２ｃとくぼんだ基部１１６ｂとの間）の半田の動きを助けるか促進する。
上述した実施例では、ウェハまたはチップの中心に位置するパッドを形成した構造が例として取り上げられている。パッド自体が最初からウェハまたはチップのエッジに位置する場合は、延長リードは除外でき、くぼんだ基部および接続構造はパッド上に直接形成でき、以下その詳細な説明を行う。
図７Ａ−７Ｈは本発明の他の実施例に係る自己整合ウェハまたはチップ構造を製造するためのフローの断面図である。図７Ａ−７Ｈおよび図１Ａ−１Ｉにおいて、同一または類似の構成要素には同一の数字を付する。図７Ａを参照すると、第１の表面３０１ａおよび第２の表面３０１ｂを有する基板３００を準備する。少なくとも１つのパッド３０２が基板３００の第１の表面３０１ａ上に形成される。特に、パッド３０２はチップまたはウェハのエッジに位置する。
図７Ｂを参照すると、開口３０６が、パッド３０２が形成された基板３００上の位置から基板３００の内部へ、内側に向かって形成され、開口３０６は基板３００を貫通していない。ある実施例では、開口３０６が形成された後、方法は、さらに、析出プロセスを含み、第１の表面３０１ａ上に絶縁層３０８を少なくとも形成する。ここで、もし絶縁層３０８がＣＶＤプロセスにより形成されるならば、絶縁層は第１の表面上にのみ析出される。もし絶縁層３０８が炉中析出プロセスにより形成されるならば、絶縁層は第１の表面３０１ａおよび第２の表面３０１ｂ上に析出される。図面では、絶縁層３０８は例えば第１の表面３０１ａ上にのみ形成されている。
図７Ｃを参照すると、導電材料が開口３０６中に充填され、接続構造３１０を形成する。次に、パッド３０２上の絶縁層３０８が除去され、パッド３０２を露出する。
図７Ｄおよび７Ｅを参照すると、保護層３１２および少なくとも１つの第１のくぼんだ基部３１６が第１の表面３０１ａ上に形成され、第１のくぼんだ基部３１６はパッド３０２および接続構造３１０と電気的に接続する。
第１のくぼんだ基部３２０の製造が終了した後、図７Ｆに示すように、基板薄膜化ステップが基板３００の第２の表面３０１ｂ上で好適に実施され、基板３００をより薄くする。
図７Ｇを参照すると、第２のくぼんだ基部３２０が基板３００の第２の表面３０１ｂ上に形成されている。第２のくぼんだ基部３２０は、例えば、基板３００の第２の表面３０１ｂ上に溝部パターン３１８を形成し、次に、溝部パターン３１８内に導電層３２０を形成して、第２のくぼんだ基部３２０を形成することで、形成される。他の実施例において、溝部パターン３１８内に導電層３２０を形成する前に、方法は、さらに、析出ステップを含み、第２の表面３０１ｂ上に絶縁層３１９を形成する。次に、絶縁層３１９の部分が除去され、接続構造３１０を露出する。
図７Ｈを参照すると、バンプ３２２が第２のくぼんだ基部３２０内に形成され、自己整合ウェハまたはチップ構造が完成する。そのため、ウェハまたはチップ上のパッドがウェハまたはチップのエッジに位置する場合は、接続構造およびくぼんだ基部のような構造をパッド上に直接形成することができる。
同様に、図７Ｈに示すウェハまたはチップ構造における接続構造３１０の縦断面は、矩形または（図３に示す接続構造と同様に）台形である。また、図７Ｈに示す接続構造３１０は、（図４Ａおよび４Ｂに示す接続構造と同様に）第２のくぼんだ基部３２０を部分的に貫通するか、あるいは、貫通するよう構成することができる。もちろん、図７Ｈに示す接続構造３１０の縦断面は、また、（図５Ａおよび５Ｂに示す接続構造と同様に）台形を有し、接続構造３１０がさらに第２のくぼんだ基部３２０を部分的に貫通するか、あるいは、貫通するよう構成することができる。
また、図７Ａ−７Ｈに記載された方法に従って形成されたウェハまたはチップ構造を、また、図２Ａ−２Ｃ（または図６）に記載された積層方法を利用する自己整合積層構造を形成するために使用される。
要約すると、本発明はくぼんだ基部およびウェハまたはチップの表面上に配置された対応するバンプを有するため、ウェハまたはチップを積層する際、くぼんだ基部およびバンプの形状が、自己整合効果を達成するために利用される。また、本発明では、複数のウェハまたはチップの積層終了後、単一の熱処理ステップのみが必要となる。そのため、本発明の方法は、従来技術の方法と比較して、より早くよりシンプルになるという効果を得ることができる。
本発明の範囲および精神を逸脱しない範囲で、本発明の構造に各種の変形および変更を加えることは、当業者にとって明らかなことである。以上のことから、本発明が特許請求の範囲およびその等価物の範囲内にあるならば、本発明が発明の変形および変更をカバーすることは意図されている。

Claims (8)

  1. 自己整合ウェハまたはチップ構造を製造する方法であって、
    第１の表面と第２の表面とを有しており、少なくとも１つのパッドが第１の表面上に形成された基板を準備する工程と、
    第１の表面から基板の内部へ内側を向く開口を形成するとともに、接続構造を形成する開口内に導電材料を充填する工程と、
    第１の表面上に少なくとも１つの第１のくぼんだ基部を形成する工程であって、第１のくぼんだ基部がパッドおよび接続構造に電気的に接続している工程と、
    基板の第２の表面上に少なくとも１つの第２のくぼんだ基部を形成する工程であって、第２のくぼんだ基部が接続構造に電気的に接続している工程と、
    第２のくぼんだ基部内にバンプを形成する工程であって、バンプが第２の表面より突出する工程と、
    を備え、
    前記第１のくぼんだ基部を形成する工程が、
    第１の表面上に保護層を形成する工程であって、保護層がその内部に溝部パターンを有する工程と、
    第１のくぼんだ基部を形成するために、溝部パターンに少なくとも１つの導電層を形成する工程と、
    を備えることを特徴とする自己整合ウェハまたはチップ構造の製造方法。
  2. 前記開口が、パッドが配置される位置に直接形成されていることを特徴とする請求項１に記載の自己整合ウェハまたはチップ構造の製造方法。
  3. さらに、第１の表面上に延長リードを形成する工程であって、延長リードがパッドおよび接続構造に電気的に接続されている工程を備えることを特徴とする請求項１に記載の自己整合ウェハまたはチップ構造の製造方法。
  4. さらに、第２のくぼんだ基部を形成する前に、第２の表面上で基板薄膜化ステップを実施する工程を備えることを特徴とする請求項１に記載の自己整合ウェハまたはチップ構造の製造方法。
  5. 前記第２のくぼんだ基部を形成する工程が、
    基板の第２の表面上に溝部パターンを形成し、接続構造を露出する工程と、
    接続構造に電気的に接続した第２のくぼんだ基部を形成するために、溝部パターンに少なくとも１つの導電層を形成する工程と、
    を備えることを特徴とする請求項１に記載の自己整合ウェハまたはチップの製造方法。
  6. 前記基板の第２の表面上に溝部パターンを形成する工程が、ウェットエッチングステップまたはドライエッチングステップを実施する工程を備えることを特徴とする請求項５に記載の自己整合ウェハまたはチップの製造方法。
  7. さらに、第２の表面上に絶縁層を形成し、絶縁層が接続構造を露出させるために、基板の第２の表面上に溝部パターンを形成した後の絶縁層を析出するステップを備えることを特徴とする請求項５に記載の自己整合ウェハまたはチップの製造方法。
  8. さらに、第１の表面上に絶縁層を少なくとも形成するために、第１の表面から基板の内部に向かう開口を形成した後の絶縁層を析出するステップを備えることを特徴とする請求項１に記載の自己整合ウェハまたはチップの製造方法。
JP2011221320A 2007-06-22 2011-10-05 自己整合ウェハまたはチップ構造の製造方法 Expired - Fee Related JP5591780B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW096122443 2007-06-22
TW096122443A TWI351751B (en) 2007-06-22 2007-06-22 Self-aligned wafer or chip structure, self-aligned

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2008007871A Division JP4922193B2 (ja) 2007-06-22 2008-01-17 自己整合ウェハまたはチップ構造、自己整合積層構造およびそれを製造する方法

Publications (2)

Publication Number Publication Date
JP2012015551A JP2012015551A (ja) 2012-01-19
JP5591780B2 true JP5591780B2 (ja) 2014-09-17

Family

ID=40135645

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2008007871A Expired - Fee Related JP4922193B2 (ja) 2007-06-22 2008-01-17 自己整合ウェハまたはチップ構造、自己整合積層構造およびそれを製造する方法
JP2011221320A Expired - Fee Related JP5591780B2 (ja) 2007-06-22 2011-10-05 自己整合ウェハまたはチップ構造の製造方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2008007871A Expired - Fee Related JP4922193B2 (ja) 2007-06-22 2008-01-17 自己整合ウェハまたはチップ構造、自己整合積層構造およびそれを製造する方法

Country Status (3)

Country Link
US (1) US7969016B2 (ja)
JP (2) JP4922193B2 (ja)
TW (1) TWI351751B (ja)

Families Citing this family (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201011878A (en) * 2008-09-03 2010-03-16 Phoenix Prec Technology Corp Package structure having substrate and fabrication thereof
US7872332B2 (en) * 2008-09-11 2011-01-18 Micron Technology, Inc. Interconnect structures for stacked dies, including penetrating structures for through-silicon vias, and associated systems and methods
JP4803844B2 (ja) * 2008-10-21 2011-10-26 インターナショナル・ビジネス・マシーンズ・コーポレーション 半導体パッケージ
US8513119B2 (en) * 2008-12-10 2013-08-20 Taiwan Semiconductor Manufacturing Company, Ltd. Method of forming bump structure having tapered sidewalls for stacked dies
JP5308145B2 (ja) * 2008-12-19 2013-10-09 ルネサスエレクトロニクス株式会社 半導体装置
US20100171197A1 (en) 2009-01-05 2010-07-08 Hung-Pin Chang Isolation Structure for Stacked Dies
US8531015B2 (en) * 2009-03-26 2013-09-10 Stats Chippac, Ltd. Semiconductor device and method of forming a thin wafer without a carrier
EP2273545B1 (en) * 2009-07-08 2016-08-31 Imec Method for insertion bonding and kit of parts for use in said method
WO2011034897A2 (en) * 2009-09-16 2011-03-24 Brewer Science Inc. Scratch-resistant coatings for protecting front-side circuitry during backside processing
US8791549B2 (en) 2009-09-22 2014-07-29 Taiwan Semiconductor Manufacturing Company, Ltd. Wafer backside interconnect structure connected to TSVs
TWI395279B (zh) * 2009-12-30 2013-05-01 Ind Tech Res Inst 微凸塊結構
US20110175218A1 (en) 2010-01-18 2011-07-21 Shiann-Ming Liou Package assembly having a semiconductor substrate
US20130026609A1 (en) * 2010-01-18 2013-01-31 Marvell World Trade Ltd. Package assembly including a semiconductor substrate with stress relief structure
US20110186960A1 (en) 2010-02-03 2011-08-04 Albert Wu Techniques and configurations for recessed semiconductor substrates
US8466059B2 (en) 2010-03-30 2013-06-18 Taiwan Semiconductor Manufacturing Company, Ltd. Multi-layer interconnect structure for stacked dies
KR101036441B1 (ko) 2010-12-21 2011-05-25 한국기계연구원 반도체 칩 적층 패키지 및 그 제조 방법
JP2012248732A (ja) * 2011-05-30 2012-12-13 Elpida Memory Inc 半導体チップ、半導体装置および半導体装置の製造方法
US8900994B2 (en) 2011-06-09 2014-12-02 Taiwan Semiconductor Manufacturing Company, Ltd. Method for producing a protective structure
JP5600642B2 (ja) * 2011-06-16 2014-10-01 株式会社日立製作所 半導体装置の製造方法
US8552567B2 (en) 2011-07-27 2013-10-08 Micron Technology, Inc. Semiconductor die assemblies, semiconductor devices including same, and methods of fabrication
US8937309B2 (en) 2011-08-08 2015-01-20 Micron Technology, Inc. Semiconductor die assemblies, semiconductor devices including same, and methods of fabrication
KR101397667B1 (ko) * 2013-04-25 2014-05-23 전자부품연구원 반도체 소자용 배선 및 그 배선의 형성 방법
US9412675B2 (en) * 2014-05-19 2016-08-09 Micron Technology, Inc. Interconnect structure with improved conductive properties and associated systems and methods
JP2018515941A (ja) * 2015-05-08 2018-06-14 アジャイル・パワー・スイッチ・３・ディー−インテグレイション・エイ・ピー・エス・アイ・３・ディー 半導体パワーデバイスおよび半導体パワーデバイスの組立て方法
KR102457119B1 (ko) 2015-09-14 2022-10-24 삼성전자주식회사 반도체 패키지의 제조 방법
US10204889B2 (en) 2016-11-28 2019-02-12 Taiwan Semiconductor Manufacturing Co., Ltd. Package structure and method of forming thereof
US10420211B2 (en) * 2017-08-09 2019-09-17 Advanced Semiconductor Engineering, Inc. Semiconductor package device
US10483221B2 (en) * 2017-10-30 2019-11-19 Micron Technology, Inc. 3DI solder cup
US10903142B2 (en) * 2018-07-31 2021-01-26 Intel Corporation Micro through-silicon via for transistor density scaling
KR102541564B1 (ko) 2018-10-04 2023-06-08 삼성전자주식회사 반도체 패키지
US11114406B2 (en) * 2019-01-31 2021-09-07 Sandisk Technologies Llc Warpage-compensated bonded structure including a support chip and a three-dimensional memory chip

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60140850A (ja) * 1983-12-28 1985-07-25 Hitachi Ltd 積層集積型半導体回路装置の製法
US5229647A (en) 1991-03-27 1993-07-20 Micron Technology, Inc. High density data storage using stacked wafers
JPH04328857A (ja) 1991-04-30 1992-11-17 Ricoh Co Ltd プリップチップ及びその接続方法
US5329423A (en) 1993-04-13 1994-07-12 Scholz Kenneth D Compressive bump-and-socket interconnection scheme for integrated circuits
JPH09246319A (ja) * 1996-03-06 1997-09-19 Kokusai Electric Co Ltd フリップチップ実装方法
JPH10214919A (ja) * 1997-01-29 1998-08-11 New Japan Radio Co Ltd マルチチップモジュールの製造方法
US6833613B1 (en) * 1997-12-18 2004-12-21 Micron Technology, Inc. Stacked semiconductor package having laser machined contacts
JPH11260964A (ja) * 1998-03-13 1999-09-24 Toshiba Electronic Engineering Corp 半導体パッケージ
KR100315030B1 (ko) * 1998-12-29 2002-04-24 박종섭 반도체패키지의제조방법
JP2000252413A (ja) * 1999-02-26 2000-09-14 Rohm Co Ltd 半導体装置
KR100411679B1 (ko) 1999-03-16 2003-12-18 세이코 엡슨 가부시키가이샤 반도체 장치 및 그 제조 방법, 회로 기판 및 전자기기
KR100306842B1 (ko) * 1999-09-30 2001-11-02 윤종용 범프 패드에 오목 패턴이 형성된 재배치 웨이퍼 레벨 칩 사이즈 패키지 및 그 제조방법
JP2003318178A (ja) 2002-04-24 2003-11-07 Seiko Epson Corp 半導体装置及びその製造方法、回路基板並びに電子機器
JP2004134645A (ja) * 2002-10-11 2004-04-30 Seiko Epson Corp バンプ付き半導体素子の実装方法、バンプ付き半導体素子の実装構造、及び電気光学装置、並びに電子機器
US6936913B2 (en) 2002-12-11 2005-08-30 Northrop Grumman Corporation High performance vias for vertical IC packaging
JP3918935B2 (ja) 2002-12-20 2007-05-23 セイコーエプソン株式会社 半導体装置の製造方法
JP2004296812A (ja) * 2003-03-27 2004-10-21 Seiko Epson Corp 半導体装置及びその製造方法
US7091124B2 (en) 2003-11-13 2006-08-15 Micron Technology, Inc. Methods for forming vias in microelectronic devices, and methods for packaging microelectronic devices
WO2007000697A2 (en) * 2005-06-29 2007-01-04 Koninklijke Philips Electronics N.V. Method of manufacturing an assembly and assembly
JP2007059652A (ja) * 2005-08-25 2007-03-08 Matsushita Electric Ind Co Ltd 電子部品実装方法

Also Published As

Publication number Publication date
JP2012015551A (ja) 2012-01-19
US20080315433A1 (en) 2008-12-25
US7969016B2 (en) 2011-06-28
JP2009004730A (ja) 2009-01-08
JP4922193B2 (ja) 2012-04-25
TWI351751B (en) 2011-11-01
TW200901425A (en) 2009-01-01

Similar Documents

Publication Publication Date Title
JP5591780B2 (ja) 自己整合ウェハまたはチップ構造の製造方法
US8729711B2 (en) Semiconductor device
US8866258B2 (en) Interposer structure with passive component and method for fabricating same
JP5670306B2 (ja) 浅いトレンチ分離および基板貫通ビアの集積回路設計への統合
US8129833B2 (en) Stacked integrated circuit packages that include monolithic conductive vias
JP5972537B2 (ja) 半導体装置及びその製造方法
JP2012142533A (ja) 集積回路装置およびその調製方法
TWI447850B (zh) 直通基材穿孔結構及其製造方法
JP2010045371A (ja) 導電性保護膜を有する貫通電極構造体及びその形成方法
KR20120000748A (ko) 반도체 소자 및 그 제조 방법
US7700410B2 (en) Chip-in-slot interconnect for 3D chip stacks
JP5663607B2 (ja) 半導体装置
TW201426963A (zh) 晶圓堆疊結構及其製作方法
KR101972969B1 (ko) 반도체 소자 및 그 제조 방법
JP2011233807A (ja) 半導体装置およびその製造方法
JP2013247139A (ja) 半導体装置及びその製造方法
KR101095055B1 (ko) 반도체 소자의 제조 방법
JP2006041512A (ja) マルチチップパッケージ用集積回路チップの製造方法及びその方法により形成されたウエハ及びチップ
JP2019047043A (ja) 積層型半導体素子および半導体素子基板、ならびにこれらの製造方法
WO2011148444A1 (ja) 半導体装置及びその製造方法
CN112151496A (zh) 一种内嵌电感的tsv结构及其制备方法
CN113035810B (zh) 硅通孔结构、封装结构及其制造方法
JP2015153930A (ja) 半導体装置及びその製造方法
JP5751131B2 (ja) 半導体装置及びその製造方法
US11488840B2 (en) Wafer-to-wafer interconnection structure and method of manufacturing the same

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111013

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20111013

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130227

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130305

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140325

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140620

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140708

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140730

R150 Certificate of patent or registration of utility model

Ref document number: 5591780

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees