JP2012039129A5

JP2012039129A5 -

Info

Publication number: JP2012039129A5
Application number: JP2011207007A
Authority: JP
Filing date: 2011-09-22
Publication date: 2013-10-10
Anticipated expiration: 2026-06-14

Description

多数のアクティブな電子デバイスを含むチップの一部の側面略図である。図１の特定領域の上面の平面図である。図１の一部の断面略図を示す。図３の側面図に示される溝の生成直後の、図１の特定領域の上面の平面図である。後続処理の結果として図１の部分の断面略図を示す。図５の側面図に示される電気絶縁材料による溝の充填直後の、図１の特定領域の上面の平面図である。後続処理の結果として図１の部分断面略図を示す。バイア溝を生成した直後の、図１の特定領域１２４の上面の平面図である。後続処理の結果として図１の部分断面略図を示す。バイア溝にメタライゼーションを施した直後の、図１の特定領域の上面の平面図である。下記のオプション処理の結果として図１の部分断面略図を示す。残りのボイド内に接着剤をオプションで導入した直後の、図１の特定領域の上面の平面図である。他のオプション処理の結果として図１の部分断面略図を示す。残りのボイド内に仕上げ剤をオプションで追加した直後の、図１の特定領域の上面の平面図である。後続処理の結果として図１の部分断面略図を示す。基板を薄くして底部メタライゼーションを除去した直後の、図１の部分断面略図を示す。代替の変形形態の処理の結果として図５の部分断面略図を示す。バイア溝を生成した直後の、図１の特定領域の下部を取り出した断面の平面図である。図９と関連させて説明した方法で更に処理した結果として、図５の部分断面略図を示す。図１１と関連させて説明した方法で更にオプション処理した結果として、図５の部分断面略図を示す。図１３と関連させて説明した方法で更にオプション処理した結果として、図５の部分断面略図を示す。図１７の代替の変形形態において図１５と関連させて説明した方法で、基板を薄くして底部メタライゼーションを露出させた結果として、図５の部分断面略図を示す。図１７の代替の変形形態について図１６と関連させて説明した方法で、基板を薄くして底部メタライゼーションを除去した結果として、図５の部分断面略図を示す。側壁のメタライゼーション直後の、二重導電体の変形形態を簡略化して示す。電気絶縁材料５００で溝を充填した直後の、二重導電体の変形形態を簡略化して示す。半導体材料のアイランド全体を除去することにより生成した、バイア溝を簡略化して示す。半導体材料の内部アイランドだけを除去することにより生成した、バイア溝を簡略化して示す。一例示の二重導電体の変形形態を簡略化して示す。一例示の二重導電体の変形形態を簡略化して示す。別の例示の二重導電体の変形形態を簡略化して示す。別の例示の二重導電体の変形形態を簡略化して示す。図２８Ａおよび図２９Ａの手法における、オプション追加の熱的に生成した誘電体または絶縁体の使用を示す。図２８Ｂおよび図２９Ｂの手法における、オプション追加の熱的に生成した誘電体または絶縁体の使用を示す。一例示の三重導電体の変形形態を簡略化して示す。メタライゼーション後に残るボイドが充填されないこと以外は図９〜図１６の実装と類似の、代替の一例示のチップ実装の部分断面略図を示す。メタライゼーション後に残るボイドが充填されないこと以外は図２３のものと類似の、代替の一例示のチップ実装の部分断面略図を示す。ハイブリッド化（混合化）した直後の、図３２のチップの各断面図を示す。ハイブリッド化（混合化）した直後の、図３３のチップの各断面図を示す。絶縁体または絶縁保護コーティングによるオプションのコーティング後の、図３４の実装を示す。環状溝の断面の例示を示す。スタックするためにウェハを準備するためのプロセスを、簡略化し、かつ包括的な全体で示す。本明細書で説明するプロセスの異なる変形形態を用いて、スルーチップ接続を生成するために処理され、その後、スタックしてチップユニットを形成した一実施例のチップの一部を示す。本明細書で説明するプロセスの異なる変形形態を用いて、スルーチップ接続を生成するために処理され、その後、スタックしてチップユニットを形成した一実施例のチップの一部を示す。本明細書で説明するプロセスの異なる変形形態を用いて、スルーチップ接続を生成するために処理され、その後、スタックしてチップユニットを形成した一実施例のチップの一部を示す。背面対前面の変形形態を行うためのプロセスを簡略化して示す。容量接続の変形形態を行うためのプロセスを簡略化して示す。プリコネクトの変形形態を行うためのプロセスを簡略化して示す。例示のタック−融合パラメータを簡略化して示す。例示のタック−融合パラメータを簡略化して示す。「最小」の接点についての簡略化した例示である。拡張した接点についての簡略化した例示である。本明細書で説明したようなスルーチップ接続をそれぞれが有する、半導体チップのスタックの一部を示す。ポスト−ペネトレーション接続手法を用いてスタックした、図４９に示すチップの簡略化したスタックの一部を示す。プリフォームされたポストにより充填されるメタライゼーション内のボイドを簡略化して示す。電子チップへハイブリッド化された後の、図５１のチップを簡略化して示す。基本的な接点形成およびハイブリッド化の手法の簡略化した例示の変形形態を示す。基本的な接点形成およびハイブリッド化の手法の簡略化した例示の変形形態を示す。基本的な接点形成およびハイブリッド化の手法の簡略化した例示の変形形態を示す。基本的な接点形成およびハイブリッド化の手法の簡略化した例示の変形形態を示す。基本的な接点形成およびハイブリッド化の手法の簡略化した例示の変形形態を示す。基本的な接点形成およびハイブリッド化の手法の簡略化した例示の変形形態を示す。基本的な接点形成およびハイブリッド化の手法の簡略化した例示の変形形態を示す。基本的な接点形成およびハイブリッド化の手法の簡略化した例示の変形形態を示す。基本的な接点形成およびハイブリッド化の手法の簡略化した例示の変形形態を示す。基本的な接点形成およびハイブリッド化の手法の簡略化した例示の変形形態を示す。基本的な接点形成およびハイブリッド化の手法の簡略化した例示の変形形態を示す。基本的な接点形成およびハイブリッド化の手法の簡略化した例示の変形形態を示す。基本的な接点形成およびハイブリッド化の手法の簡略化した例示の変形形態を示す。基本的な接点形成およびハイブリッド化の手法の簡略化した例示の変形形態を示す。基本的な接点形成およびハイブリッド化の手法の簡略化した例示の変形形態を示す。基本的な接点形成およびハイブリッド化の手法の簡略化した例示の変形形態を示す。基本的な接点形成およびハイブリッド化の手法の簡略化した例示の変形形態を示す。基本的な接点形成およびハイブリッド化の手法の簡略化した例示の変形形態を示す。基本的な接点形成およびハイブリッド化の手法の簡略化した例示の変形形態を示す。基本的な接点形成およびハイブリッド化の手法の代替の簡略化した例示の変形形態を示す。基本的な接点形成およびハイブリッド化の手法の代替の簡略化した例示の変形形態を示す。基本的な接点形成およびハイブリッド化の手法の代替の簡略化した例示の変形形態を示す。基本的な接点形成およびハイブリッド化の手法の代替の簡略化した例示の変形形態を示す。基本的な接点形成およびハイブリッド化の手法の代替の簡略化した例示の変形形態を示す。基本的な接点形成およびハイブリッド化の手法の代替の簡略化した例示の変形形態を示す。基本的な接点形成およびハイブリッド化の手法の代替の簡略化した例示の変形形態を示す。基本的な接点形成およびハイブリッド化の手法の代替の簡略化した例示の変形形態を示す。基本的な接点形成およびハイブリッド化の手法の代替の簡略化した例示の変形形態を示す。基本的な接点形成およびハイブリッド化の手法の代替の簡略化した例示の変形形態を示す。基本的な接点形成およびハイブリッド化の手法の代替の簡略化した例示の変形形態を示す。基本的な接点形成およびハイブリッド化の手法の代替の簡略化した例示の変形形態を示す。基本的な接点形成およびハイブリッド化の手法の代替の簡略化した例示の変形形態を示す。基本的な接点形成およびハイブリッド化の手法の代替の簡略化した例示の変形形態を示す。基本的な接点形成およびハイブリッド化の手法の代替の簡略化した例示の変形形態を示す。基本的な接点形成およびハイブリッド化の手法の代替の簡略化した例示の変形形態を示す。後で、ドーターウェハの背面上の剛性ポストとなるものを形成するための、更に二つの例示の変形形態手法の第１部分を、簡略化し、並べて示す。後で、ドーターウェハの背面上の剛性ポストとなるものを形成するための、更に二つの例示の変形形態手法の第１部分を、簡略化し、並べて示す。後で、ドーターウェハの背面上の剛性ポストとなるものを形成するための、更に二つの例示の変形形態手法の第１部分を、簡略化し、並べて示す。後で、ドーターウェハの背面上の剛性ポストとなるものを形成するための、更に二つの例示の変形形態手法の第１部分を、簡略化し、並べて示す。例示の傾斜バイアの断面写真である。深さ１００μｍで直径２０μｍを有する例示のバイアの写真である。中に形成された先端が尖ったバイアを有するチップの断面写真である。図８８〜図９１の更に二つの例示の変形形態手法の第２部分を、簡略化し、並べて示す。図８８〜図９１の更に二つの例示の変形形態手法の第２部分を、簡略化し、並べて示す。図８８〜図９１の更に二つの例示の変形形態手法の第２部分を、簡略化し、並べて示す。図８８〜図９１の更に二つの例示の変形形態手法の第２部分を、簡略化し、並べて示す。図８８〜図９１の更に二つの例示の変形形態手法の第２部分を、簡略化し、並べて示す。図８８〜図９１の更に二つの例示の変形形態手法の第２部分を、簡略化し、並べて示す。図８８〜図９１の更に二つの例示の変形形態手法の第２部分を、簡略化し、並べて示す。図８８〜図９１の更に二つの例示の変形形態手法の第２部分を、簡略化し、並べて示す。他の要素へハイブリッド化するためのウェハを準備する変形形態のプロセスを、簡略化し、並べて示す。他の要素へハイブリッド化するためのウェハを準備する変形形態のプロセスを、簡略化し、並べて示す。他の要素へハイブリッド化するためのウェハを準備する変形形態のプロセスを、簡略化し、並べて示す。他の要素へハイブリッド化するためのウェハを準備する変形形態のプロセスを、簡略化し、並べて示す。他の要素へハイブリッド化するためのウェハを準備する変形形態のプロセスを、簡略化し、並べて示す。他の要素へハイブリッド化するためのウェハを準備する変形形態のプロセスを、簡略化し、並べて示す。他の要素へハイブリッド化するためのウェハを準備する変形形態のプロセスを、簡略化し、並べて示す。他の要素へハイブリッド化するためのウェハを準備する変形形態のプロセスを、簡略化し、並べて示す。他の要素へハイブリッド化するためのウェハを準備する変形形態のプロセスを、簡略化し、並べて示す。他の要素へハイブリッド化するためのウェハを準備する変形形態のプロセスを、簡略化し、並べて示す。他の要素へハイブリッド化するためのウェハを準備する変形形態のプロセスを、簡略化し、並べて示す。他の要素へハイブリッド化するためのウェハを準備する変形形態のプロセスを、簡略化し、並べて示す。他の要素へハイブリッド化するためのウェハを準備する変形形態のプロセスを、簡略化し、並べて示す。他の要素へハイブリッド化するためのウェハを準備する変形形態のプロセスを、簡略化し、並べて示す。他の要素へハイブリッド化するためのウェハを準備する変形形態のプロセスを、簡略化し、並べて示す。他の要素へハイブリッド化するためのウェハを準備する変形形態のプロセスを、簡略化し、並べて示す。他の要素へハイブリッド化するためのウェハを準備する変形形態のプロセスを、簡略化し、並べて示す。他の要素へハイブリッド化するためのウェハを準備する変形形態のプロセスを、簡略化し、並べて示す。他の要素へハイブリッド化するためのウェハを準備する変形形態のプロセスを、簡略化し、並べて示す。他の要素へハイブリッド化するためのウェハを準備する変形形態のプロセスを、簡略化し、並べて示す。他の要素へハイブリッド化するためのウェハを準備する変形形態のプロセスを、簡略化し、並べて示す。他の要素へハイブリッド化するためのウェハを準備する変形形態のプロセスを、簡略化し、並べて示す。他の要素へハイブリッド化するためのウェハを準備する変形形態のプロセスを、簡略化し、並べて示す。他の要素へハイブリッド化するためのウェハを準備する更なる変形形態のプロセスを、簡略化し、並べて示す。他の要素へハイブリッド化するためのウェハを準備する更なる変形形態のプロセスを、簡略化し、並べて示す。他の要素へハイブリッド化するためのウェハを準備する更なる変形形態のプロセスを、簡略化し、並べて示す。他の要素へハイブリッド化するためのウェハを準備する更なる変形形態のプロセスを、簡略化し、並べて示す。他の要素へハイブリッド化するためのウェハを準備する更なる変形形態のプロセスを、簡略化し、並べて示す。他の要素へハイブリッド化するためのウェハを準備する更なる変形形態のプロセスを、簡略化し、並べて示す。他の要素へハイブリッド化するためのウェハを準備する更なる変形形態のプロセスを、簡略化し、並べて示す。他の要素へハイブリッド化するためのウェハを準備する更なる変形形態のプロセスを、簡略化し、並べて示す。他の要素へハイブリッド化するためのウェハを準備する更なる変形形態のプロセスを、簡略化し、並べて示す。他の要素へハイブリッド化するためのウェハを準備する更なる変形形態のプロセスを、簡略化し、並べて示す。他の要素へハイブリッド化するためのウェハを準備する更なる変形形態のプロセスを、簡略化し、並べて示す。他の要素へハイブリッド化するためのウェハを準備する更なる変形形態のプロセスの写真である。他の要素へハイブリッド化するためのウェハを準備する更なる変形形態のプロセスを、簡略化し、並べて示す。他の要素へハイブリッド化するためのウェハを準備する更なる変形形態のプロセスを、簡略化し、並べて示す。タック段階直前のドーターウェハ接点およびマザーウェハ接点を簡略化して示す。融合プロセスが完了した後の、図１４０の接点を簡略化して示す。輪郭形成された展性接点を示す。可能性のある無数のマザー接点の輪郭の内の幾つかの例示を示す。可能性のある無数のマザー接点の輪郭の内の幾つかの例示を示す。可能性のある無数のマザー接点の輪郭の内の幾つかの例示を示す。代替の実施例の輪郭形成された展性接点の写真である。図１４４の展性接点に入り込むよう設計された輪郭形成された剛性接点の写真である。更に輪郭形成された接点の実施例を簡略化して示す。ウェル取り付けの考え方を実施するための一変形形態のプロセスを示す。ウェル取り付けの考え方を実施するための一変形形態のプロセスを示す。ウェル取り付けの考え方を実施するための一変形形態のプロセスを示す。ウェル取り付けの考え方を実施するための一変形形態のプロセスを示す。ウェル取り付けの考え方を実施するための一変形形態のプロセスを示す。ウェル取り付けの考え方を実施するための一変形形態のプロセスを示す。逆ウェルの変形形態の種類を簡略化して示す。逆ウェルの変形形態の種類を簡略化して示す。逆ウェルの変形形態の種類を簡略化して示す。逆ウェルの変形形態の種類を簡略化して示す。直径１５μｍ、深さ１３５μｍまで延びるバイアの縦方向断面の写真である。直径２５μｍ、深さ１５５μｍまで延びるバイアの縦方向断面の写真である。図１５７Ａおよび１５７Ｂのものと類似しているが、底部まで充填されていないバイアの写真である。クラスＩＩ型剛性ウェル取り付け手法の更なる変形形態を示す。クラスＩＩ型剛性ウェル取り付け手法の更なる変形形態を示す。クラスＩＩ型剛性ウェル取り付け手法の更なる変形形態を示す。クラスＩＩ型剛性ウェル取り付け手法の更なる変形形態を示す。クラスＩＩ型剛性ウェル取り付け手法の更なる変形形態を示す。クラスＩＩ型剛性ウェル取り付け手法の更なる変形形態を示す。クラスＩＩ型剛性ウェル取り付け手法の更なる変形形態を示す。クラスＩＩ型剛性ウェル取り付け手法の更なる変形形態を示す。クラスＩＩ型剛性ウェル取り付け手法の更なる変形形態を示す。別々の離れた接点によりチップが互いに付与されるウェル取り付け手法の更なる変形形態を示す。別々の離れた接点によりチップが互いに付与されるウェル取り付け手法の更なる変形形態を示す。別々の離れた接点によりチップが互いに付与されるウェル取り付け手法の更なる変形形態を示す。代替の離れた接点の変形形態の平面図を示す。代替の離れた接点の変形形態の平面図を示す。例示の同軸接点の断面図を示す。同軸接点の例示の使用法を示す。同軸接点の例示の使用法を示す。同軸接点の例示の使用法を示す。本明細書で説明するような接点を用いる気密封止のの簡単な実施例を示す。本明細書で説明するような接点を用いる気密封止の簡単な実施例を示す。本明細書で説明するような接点を用いる気密封止の簡単な実施例を示す。本明細書で説明するような接点を用いる気密封止の簡単な実施例を示す。剛性／展性接点の原理を用いる他の変形形態を形成するための異なる手法を要約するチャートである。バイア変形形態を形成するための異なる手法を要約するチャートである。バイア変形形態を形成するための異なる手法を要約するチャートである。バイア変形形態を形成するための異なる手法を要約するチャートである。ドーターウェハ上の金属の堆積を含む特定の事例に対するプロセスフローをより詳細に示す。ドーターウェハ上の金属の堆積を含む特定の事例に対するプロセスフローをより詳細に示す。ドーターウェハ上の金属の堆積を含む特定の事例に対するプロセスフローをより詳細に示す。ドーターウェハ上の金属の堆積を含む特定の事例に対するプロセスフローをより詳細に示す。ドーターウェハ上の金属の堆積を含む特定の事例に対するプロセスフローをより詳細に示す。ドーターウェハ上の金属の堆積を含む特定の事例に対するプロセスフローをより詳細に示す。ドーターウェハ上の金属の堆積を含む特定の事例に対するプロセスフローをより詳細に示す。ドーターウェハ上の金属の堆積を含む特定の事例に対するプロセスフローをより詳細に示す。ドーターウェハ上の金属の堆積を含む特定の事例に対するプロセスフローをより詳細に示す。ドーターウェハ上の金属の堆積を含む特定の事例に対するプロセスフローをより詳細に示す。ドーターウェハ上の金属の堆積を含む特定の事例に対するプロセスフローをより詳細に示す。ドーターウェハ上の金属の堆積を含む特定の事例に対するプロセスフローをより詳細に示す。ドーターウェハ上の金属の堆積を含む特定の事例に対するプロセスフローをより詳細に示す。ドーターウェハ上の金属のめっきを含む特定の事例に対するプロセスフローをより詳細に示す。ドーターウェハ上の金属のめっきを含む特定の事例に対するプロセスフローをより詳細に示す。ドーターウェハ上の金属のめっきを含む特定の事例に対するプロセスフローをより詳細に示す。ドーターウェハ上の金属のめっきを含む特定の事例に対するプロセスフローをより詳細に示す。ドーターウェハ上の金属のめっきを含む特定の事例に対するプロセスフローをより詳細に示す。ドーターウェハ上の金属のめっきを含む特定の事例に対するプロセスフローをより詳細に示す。ドーターウェハ上の金属のめっきを含む特定の事例に対するプロセスフローをより詳細に示す。ドーターウェハ上の金属のめっきを含む特定の事例に対するプロセスフローをより詳細に示す。ドーターウェハ上の金属のめっきを含む特定の事例に対するプロセスフローをより詳細に示す。ドーターウェハ上の金属のめっきを含む特定の事例に対するプロセスフローをより詳細に示す。マザーウェハの無電解めっきの変形形態を簡略化して示す。マザーウェハの無電解めっきの変形形態を簡略化して示す。マザーウェハの無電解めっきの変形形態を簡略化して示す。マザーウェハの薄い誘電体の変形形態を簡略化して示す。マザーウェハの薄い誘電体の変形形態を簡略化して示す。マザーウェハの薄い誘電体の変形形態を簡略化して示す。マザーウェハの薄い誘電体の変形形態を簡略化して示す。マザーウェハの薄い誘電体の変形形態を簡略化して示す。マザーウェハの厚い誘電体の変形形態を簡略化して示す。マザーウェハの厚い誘電体の変形形態を簡略化して示す。マザーウェハの厚い誘電体の変形形態を簡略化して示す。マザーウェハの厚い誘電体の変形形態を簡略化して示す。マザーウェハの厚い誘電体の変形形態を簡略化して示す。バリア堆積前の、５０μｍピッチで離間する１４μｍ幅の接点パッドを有するマザーウェハ接点に対する一実施例および幾つかの代表的な寸法を示す。バリアおよびキャップの堆積の後の、図２０９の接点を示す。２５μｍピッチで離間する８μｍ幅の接点パッドを有するマザーウェハ接点に対する代表的な寸法を示す。堆積により生成される、５０μｍピッチで離間する１４μｍ幅の接点パッドを有するドーターウェハ接点に対する一実施例および幾つかの代表的な寸法を示す。堆積により生成される、２５μｍピッチで離間する８μｍ幅の接点パッドを有するドーターウェハ接点に対する一実施例および幾つかの代表的な寸法を示す。セルフアライメントシードエッチが実行される前の、５０μｍピッチで離間する１４μｍ幅の接点パッドを有するめっき版マザーウェハ接点に対する一実施例および幾つかの代表的な寸法を示す。セルフアライメントシードエッチが実行された後の、図２１４の接点を示す。ヒートパイプ編成の一部として内側バイアを用いる方法を示す。例示の絶縁および架橋の変形形態を簡略化して示す。別の例示の絶縁および架橋の変形形態を簡略化し、並べて示す。例示の代表的な従来型マイクロプロセッサーチップ、およびそれぞれの構成エレメントを簡略化して示す。代替のマイクロプロセッサを、図２１９のマイクロプロセッサの要素から構築して、投影面積を小さくし、要素間距離を実質的に狭くできる方法を簡略化して示す。代替のマイクロプロセッサを、図２１９のマイクロプロセッサの要素から構築して、投影面積を小さくし、要素間距離を実質的に狭くできる方法を簡略化して示す。代替のマイクロプロセッサを、図２１９のマイクロプロセッサの要素から構築して、投影面積を小さくし、要素間距離を実質的に狭くできる方法を簡略化して示す。代替のマイクロプロセッサを、図２１９のマイクロプロセッサの要素から構築して、投影面積を小さくし、要素間距離を実質的に狭くできる方法を簡略化して示す。図２１９のチップの投影面積と、図２２０のチップのそれとの直接比較を示す。機能別パッケージの変形形態を示す。図２２２のパッケージの変形形態の詳細を示す。経路指定のない処理の変形形態を簡略化して概観を示す。経路指定のない処理の変形形態を簡略化して概観を示す。経路指定のない処理の変形形態を簡略化して概観を示す。経路指定のない処理の変形形態を簡略化して概観を示す。経路指定のない処理の変形形態を簡略化して概観を示す。経路指定のない処理の変形形態を簡略化して概観を示す。経路指定のない処理の変形形態を簡略化して概観を示す。経路指定のない処理の変形形態を簡略化して概観を示す。代替の経路指定のない変形形態を簡略化して示す。代替の経路指定のない変形形態を簡略化して示す。代替の経路指定のない変形形態を簡略化して示す。代替の経路指定のない変形形態を簡略化して示す。二つのチップ間の配線ではなく光を使用する接続を、簡略化して示す。加熱パイプ構成の変形形態を使用して、両者の間に二つの他のチップが介在しても、レーザー装填チップから光検出器装填チップまで光を通すことが可能な方法を簡略化して示す。タック−融合プロセスの手法を簡略化して示す。ドーター接点の機能層を簡略化して示す。マザー接点の機能層を簡略化して示す。ドーター接点の機能層の例示の材料構成を簡略化して示す。マザー接点の機能層の例示の材料構成を簡略化して示す。結合したマザーおよびドーター接点の写真である。結合したマザーおよびドーター接点の写真である。結合したマザーおよびドーター接点の写真である。チップ毎に単一ピンのツーリングを簡略化して示す。チップ毎に単一ピンのツーリングを簡略化して示す。チップ毎に多数ピンのツーリングを簡略化して示す。チップ毎に多数ピンのツーリングを簡略化して示す。代替のツーリング手法を簡略化して示す。代替のツーリング手法を簡略化して示す。別の代替のツーリング手法を簡略化して示す。別の代替のツーリング手法を簡略化して示す。別の代替のツーリング手法を簡略化して示す。別の代替のツーリング手法を簡略化して示す。別の代替のツーリング手法を簡略化して示す。

電気絶縁材料５００が凝固すると（硬化、キュアリングまたは他の処理により）、バイア溝７０２は、絶縁材料５００の環７０４内の半導体材料のアイランド３０６を、特定の所望の実装を達成するのに必要な十分な深さ５０２まで、例示にすぎないが、溝３０２の深さと同様な深さまで（すなわち、ある距離だけ同様に基板１１２内へ延びるが、好適にはそれを貫通しないような深さまで）、除去することにより生成される。実際には、バイア溝７０２の深さ５０２は、以下に説明するように処理中に必要な場合、本実施例では、基本的に溝３０２と同一の、基板１１２内への距離に到達できる十分な深さまで同様に延びてさえいれば、溝３０２の深さより深くても浅くてもよい。更に、アイランド３０６を画成する環７０４の最内壁は、除去プロセスにより生成されて、誘電体であるバイア溝７０２の形状および輪郭を決定する。従って、除去の厳格な制御が幅または深さの方向では不要なので、エッチングプロセスにより影響を受けないのが典型的であり、低精度エッチングプロセスを用いて、半導体材料にアイランド３０６を除去できる。除去を更に増加させることもでき、さもなければ代替として、一つ以上の他の適切なプロセス、例えば、レーザーアブレーション、レーザードリルまたはこれらの何らかの組み合わせを用いることにより、達成することができるのは無論である。

制限を意図しない例示の代表的な展性材料は、金−すず（Ａｕ／Ｓｎ）および銀−すず（Ａｇ／Ｓｎ）および本明細書で特定するその他を含む。この時点で注意すべきは、用語「ポスト」は、単に剛性を意味するために用いる利便的なものである。決してサイズ、形状または幾何形状を制限または強制することを意図しない。従って、下記および「特定の変形形態」セクションで説明するように、「ポスト」は高さより幅を広くすることができ、または本明細書で説明する意図する目的を達成するのに十分な、任意の断面の輪郭とすることができる。更に、「ポスト」は、本明細書で説明するプロセスの一部として、例えば、メタライゼーションまたはメタル接点を薄くせずに、ウェハ背面を薄くすることにより、生成することができ、または別々に生成して、その後、ウェハに付着、またはウェハに挿入できる。

オプションでは、バイアの底部は、尖った点を有するように形成することができる。これは、強い剛性のあるポスト、剛性材料の展性材料内への良好なペネトレーション、および最終的に強い接点（剛性接点と展性材料との間の表面接触を最大化すること）を確実にする、本発明者らが用いる方法である。これを行うために、本発明者らは、ポストのベースが下地の接点と同じくらい広く（ポストの接点への付着強度を最大化する）、一方、上部は接点よりずっと細くなるようにテーパとして、サイズファクタに対するアライメントを達成できるピラミッド形状（または円筒の上部に載ったピラミッド）で剛性ポストを作製する手法を用いた。本変形形態は、先端が尖ったポストの形成が得られ、ひいては、ポスト−ペネトレーション接続に用いる場合、後で形成されるピラミッド型輪郭の剛性ポストのものと類似の、ペネトレーションを可能にするという利点を有する。図９４は、その中に形成された先端が尖ったバイアを有するチップの断面写真である。

図１０８は、マザーウェハ接点の代替の変形形態の拡大部分を示し、この場合、輪郭形成された接点は、図１０７のものと類似している。このオプションの変形形態（輪郭形成された接点、輪郭形成されていない接点へ適用可能な）では、剛性ポストのためのメタルをめっきする（メタライゼーション）前に、半導体パッド１０８０２のメタルを少しエッチングし、パッド１０８０２の縁で、アンダーカット輪郭１０８０４を生成する。剛性材料１０９０２を積み上げた場合（図１０９）、剛性材料１０９０２のある部分は、アンダーカット１０８０４を充填する。この追加充填はアンカーとして作用し、追加処理の間に加えられる応力、または熱サイクルによる操作での応力が働く間、定位置に剛性接点構造を保持するのに役立つ。図示のように、剛性材料１０９０２はニッケル（Ｎｉ）である。

一般的なポスト−ペネトレーション手法では、係合する二つの接点は、大部分が平面であるとして示しているが、これは、全ての用途に対する必要条件でもなく、必ずしも望ましい構成ということでもない。二点間電気接点の品質（またはその欠如）は、接続の抵抗値に直接影響を与え、低品質の接続は歩留りを低下させるので、低品質の接続を最小化することが望まれる。生成される高抵抗の接続のリスクは、ポスト−ペネトレーション手法により容易に低減（どの接点の「投影面積」も増加させずに）できるので、歩留りを向上させる利点がある。本手法は、展性接点またはペネトレーションする接点上のパターンまたは輪郭を生成することにより、ペネトレーションを改良するステップおよび接点表面積を増加させるステップを含む。

展性接点を剛性接点より相対的に大きくした場合、展性接点がＩＣ接点パッドの直上にあれば、展性接点を、ほとんど自動的に輪郭形成することができる。展性接点が上に構築されるＩＣパッド用開口部より広い領域内に展性接点用メタルをパターン化することにより、自然なくぼみが、ＩＣパッド上のカバーガラスとＩＣパッド自体との間の相対的な高さの差に起因して、接点中心近傍に形成される。図１４２は、そのような輪郭形成された展性接点１４２０２を示す。図示のように、展性接点１４２０２は、ＩＣ接点パッド１４２０４よりも幅広に形成されている。その結果、接点パッド１４２０４に比べて高くなっているカバーガラス１４２０６は、自然に展性接点１４２０２のくぼみ１４２０８を起こす。この自然なくぼみ１４２０８は、それぞれの自然な形状により、更に良好に剛性接点１４２１０を受け容れるとともに、剛性接点１４２１０が有意なほどにくぼみの大きさに近い場合、アライメントを支援さえするように、展性接点１４２０２を適合させる。

剛性接点を輪郭形成することにより、最初の接点面積は減少するので、ペネトレーションを向上させる接点単位面積あたりの印加する力が効果的に増加する一方、深さ方向のプロファイルの壁により得られる表面積の増加により、電気的兼機械的接点の十分な領域が確保される。

説明のために、可能性のある無数のマザー接点の輪郭の内の幾つかの、非限定の説明用実施例を、円形、６角形、十字および正方形の接点パッドについて図１４３−１Ａ）〜図１４３−１Ｈ）および図１４３−３Ｗ）に、上部に立方体をもつピラミッド基部の逆載頭部（図１４３−２Ｋ）、図１４３−２Ｌ））、逆載頭型ピラミッド基部だけ（図１４３−２Ｍ）、図１４３−２Ｎ））、またはウェル内ポスト（図１４３−２Ｏ）、図１４３−２Ｐ））のような、複雑な形状の接点パッドについて図１４３−１Ｉ）〜図１４３−２Ｐ）に、平面図およびＡ−Ａ断面で示し、そして図１４３−２Ｑ）〜図１４３−３Ｖ）に側面図だけで示す例示の形状を示す。言うまでもなく、上記説明の２または３導電体の変形形態で、または形状および立体幾何学形状部分の、他の単純なまたは複雑な任意の組み合わせで用いるために、リング状、またはピラミッド状もしくは何らかの三次元形状の「段」のスタックで作製された接点パッドに類似の手法を用いることができる。

更に、接点の輪郭は、展性材料が「掴む」領域を提供するので、接点に強度を追加することになる図１４３−１Ｊ）、図１４３−２Ｌ）、図１４３−２Ｎ）、図１４３−２Ｑ）、図１４３−２Ｒ）、図１４３−２Ｓ）および図１４３−３Ｕ）に示すようなアンダーカットを含むことができる。同様に、ポストをパターン化して、幅広く対面する表面積または全体表面積を持たせて、不完全な接点でも確実に十分な面積の接点とすることができる。更に、図１４３−３Ｔ）に示すように、所与の接点を、それ自体、マルチ接点で作製することができ、個々の部分は電気的に独立している。代替として、幾つかまたは全てを互いに電気接続することができる。この変形形態は、剪断強さを上げるための一層広い表面積と、サブ接点の一つ以上がアライメントしていない場合に、全体接続を依然として作製でき、要求電流を流すのに十分な接点面積を持つようにする冗長効果との両方を提供する。

更に、注意すべきは、接点パッドの特定形状、または使用する輪郭の形状もしくは構成は、本質的に重要ではない。重要な態様は、使用する特定の接点または輪郭の形状に対してではなく特定用途に対して、工学的要件に従うように結合する適切な形状を提供しつつ、利用可能な接点表面積を増大させるよう何らかの輪郭を用いることである。その工学的要件とは、接点に対する合計電流要件を、接点の最小許容量により扱えること、そして輪郭を用いない場合に生じる不良接続の可能性と比較して、使用する特定の輪郭が、所望の目的を達成するのにおそらく十分な量だけ表面積を増大させることである。更に、剛性／マザー接点に関連させて検討したが、同じように輪郭形成される展性／ドーター接点を使用することができる。しかし、その場合の、接点構成は、マザーウェハ上の剛性ウェル構成を含むのが典型的である。

図１４４は、隅を丸め、僅かに皿状の、つまり上部がくぼんだピラミッド形状を持つ、代替実施例の輪郭形成された展性接点の写真である。

図１４５は、図１４４の展性接点にペネトレーションするよう設計された輪郭形成された剛性接点の写真である。

上記を、図４７と類似する一対のチップ１４６００、１４６０２の各部分を示す図１４６Ａ）および図１４６Ｂ）を参照して簡単に説明する。しかし、図４７のチップと異なり、一方のチップ１４６０２は、図４７の輪郭形成されていない剛性接点と対照的な、輪郭形成された剛性接点１４６０４を有する。他方のチップ１４６００は、図４７に示す展性接点と類似の展性接点１４６０６を有する。図１４６Ｂ）に示すように、二つの接点１４６０４、１４６０６が接合されると、ポスト−ペネトレーション嵌合が形成される。しかし、図４７の接点と違って、ここでは、輪郭形成された接点１４６０４の個々のミニポストそれぞれが、展性接点１４６０６にペネトレーションし、それにより、同一圧力量を用いて、展性接点１４６０６へ結合される同一「投影面積」の輪郭形成されていない接点に利用可能な広さよりも、更に大きな広さの拡散接続のための面対面の接点面積を提供する。更に、輪郭形成された接点の幾つかの実装は、不完全な接続と関係付けられるリスクを最小化する利点を提供する。この独立した態様も図１４６Ｂ）に示すが、二つの接点１４６０４、１４６０６間の接続が理想に満たないという事実にもかかわらず（すなわち、剛性接点１４６０４の谷１４６１０近傍に間隙１４６０８が存在する）、剛性接点１４６０４上の輪郭側面１４６１０が提供する追加の接点面積は、接続が容認できることを意味する。

説明のために別の方法で表すと、剛性接点１４６０４がもし輪郭形成されなかったならば、その接点面積は、接点の合計電流要件を満たすことができる最小接点面積に等しくなったであろうと仮定する。その場合に、接点の何れかの部分が良好な接続を生じなければ、接続が容認されない可能性があり、使用中の予断を許さない欠陥または完全な使用不能を生じることになる。対照的に、本実施例では、図１４６の剛性接点が輪郭形成される。図１４６Ａ）および図１４６Ｂ）に示すように、輪郭が、少なくとも２倍（容易に達成可能な輪郭）だけ接点表面積を増やすと仮定すると、全表面積の半分だけが良好な接続を生成した場合でも、接続は依然として最小合計電流要件を満たすことができる。従って、図１４６Ｂ）で拡大して示すように、接点が作製されていない領域があるものの、これらの領域は、良好な接続に必要とされる必要接点面積の１／４よりずっと少ないので、接点の使用は、依然として容認できる。

代替として、輪郭形成された接点を、単一の全体接続を生成するための一つ以上のより大きな展性接点と併せて、多数の小さな剛性接点を用いることにより生成できる。例えば、個々の接点対それぞれが、多数の剛性接点および単一（または多数）の展性接点から作製される、３セットの接点対から作製される電気接続を持つことができる。

輪郭形成の考え方の更なる変形形態は、特定の実装に応じて、アライメントを支援または改良し、展性材料を拘束し、または良好な接続の形成を助けるように設計される「ウェル」の生成を含む。以下の図と関連させて図示し説明するように、これらのウェル取り付けの変形形態は、更に、長所および利点を特定の実装にもたらす。

クラスＩＩＩ（図１５５）：このクラスでは、ポスト１５４０６は「剛性」材料であり、ウェル１５４０５は、ある特定の厚さまで展性材料１５４０３で被覆される。これは、上記説明の基本的な輪郭形成された展性接点手法と同様である。但し、展性材料１５４０３は、カバーガラスとＩＣパッドとの間の高さの差から自然に得られるにすぎない窪みより、もっと目立って窪む輪郭を有する。繰り返すが、集積した（すなわち、タック−融合プロセスの完了）後にボイドがないように、ポスト１５４０６およびウェル１５４０５の寸法を選択することが望ましい。

図１４３−２Ｏ）、図１４３−２Ｐ）または図１４６の輪郭形成された接点を用いて、更に代替のウェル取り付けの変形形態を形成できる。この変形形態では、万一何かが起きたときに、液相材料が乗り越えるのを防ぐ壁を形成するようにして、剛性材料のパターンによりウェルを形成する。従って、本手法により、剛性−展性の原理の使用、不使用にかかわらず、プロセスの使用が可能になり、非常に高密度の接続が可能になる。なぜなら、適切に設計すると、ウェルはどの液相材料も収容し、または展性材料の横方向の膨らみの行き過ぎを防止するからであり、いずれにせよ、高密度接点で高い歩留りを可能にする。

上記検討から、多軸スルーバイア、ウェル付着、輪郭形成された接点、および離れた付着の変形形態からの考え方を構築および、組み合わせた派生変形形態を導くことができる。

Claims

第１集積回路（ＩＣ）パッド、前記第１ＩＣパッド上の第１バリア層、および前記第１バリア層とは異なる、前記第１バリア層上に配置された展性材料を含む第１電気接点を有する第１チップを提供することと、
第２ＩＣパッド、前記第２ＩＣパッド上に配置された剛性金属ポスト、および前記剛性金属ポスト上に配置された拡散バリア層を含む第２電気接点を有する第２チップを提供することと、
前記展性材料が前記第１バリア層と前記拡散バリア層との間に実質的に配置され、かつ、前記剛性金属ポストが前記展性材料内に少なくとも部分的に閉じ込められるように前記第１電気接点を前記第２電気接点に電気的に接続することと、
を備え、
前記第１バリア層および前記拡散バリア層は、前記剛性金属ポストとの前記展性材料の相互拡散を防ぐように構成され、
前記第１電気接点を前記第２電気接点に電気的に接続することは、前記展性材料の融点未満の温度において前記剛性金属ポストを前記展性材料へと入り込ませることを含む、方法。
前記第２チップはさらに、前記第２ＩＣパッド上の第２バリア層を含み、
前記剛性金属ポストは、前記第１電気接点を前記第２電気接点に電気的に接続した後に、前記展性材料と、前記第１または第２バリア層のうちの一方との間に配置される、請求項１に記載の方法。
前記展性材料は、摂氏１０００度未満の融点を有する金属または合金を含み、
前記剛性金属ポストは、前記展性材料の前記融点より少なくとも摂氏５０度高い溶融温度を有する金属または合金を含む、請求項１に記載の方法。
前記第１バリア層は、前記第１ＩＣパッドを完全に覆う、請求項１に記載の方法。
前記拡散バリア層は、前記第２ＩＣパッドを完全に覆う、請求項１に記載の方法。
前記剛性金属ポストと、前記第１バリア層または前記拡散バリア層のうちの少なくとも一方は、同じ金属を含む、請求項１に記載の方法。
前記展性材料のエッジは、前記第１電気接点を前記第２電気接点に電気的に接続した後に、前記剛性金属ポストのエッジを越えて延びる、請求項１に記載の方法。
前記展性材料は、前記第１電気接点を前記第２電気接点に電気的に接続した後に、前記第１バリア層および前記拡散バリア層の両方と直接接触する、請求項１に記載の方法。
前記展性材料は、１５ミクロン以下の高さを有する、請求項１に記載の方法。
前記第１または第２チップのうちの一方は、トレンチを有し、
前記展性材料は、前記トレンチと実質的にアライメントされる、請求項１に記載の方法。
前記拡散バリア層は、前記第１電気接点を前記第２電気接点に電気的に接続した後に、前記剛性金属ポストおよび前記展性材料の両方と直接接触する、請求項１に記載の方法。
前記第１バリア層は、前記第１ＩＣパッドおよび前記展性材料の両方と直接接触する、請求項１１に記載の方法。
前記剛性金属ポストと、前記第１または第２バリア層のうちの少なくとも一方とは、同じ材料を含み、
前記第２バリア層は、前記第１電気接点を前記第２電気接点に電気的に接続した後に、前記第２ＩＣパッドおよび前記展性材料の両方に直接接触する、請求項１に記載の方法。
第１チップの第１電気接点を第２チップの第２電気接点に電気的に接続することを含む方法であって、
前記電気的接続の前に、前記第１電気接点は、第１集積回路（ＩＣ）パッド、前記第１ＩＣパッド上の第１バリア層、および前記第１バリア層上に配置され、かつ、前記第１バリア層とは異なる導電性展性材料を含み、
前記電気的接続の前に、前記第２電気接点は、第２ＩＣパッド、前記第２ＩＣパッド上に配置された導電性剛性材料、および前記導電性剛性材料上に配置された拡散バリア層を含み、
前記電気的接続の後に、前記第１バリア層および前記拡散バリア層が前記導電性剛性材料との前記導電性展性材料の相互拡散を防ぐように、前記導電性展性材料が前記第１バリア層と前記拡散バリア層との間に実質的に配置され、かつ、前記導電性剛性材料が前記導電性展性材料内に少なくとも部分的に閉じ込められ、
第１チップの第１電気接点を第２チップの第２電気接点に電気的に接続することは、前記導電性展性材料の前記融点未満の温度において、前記導電性剛性材料を前記導電性展性材料へと入り込ませることを含む、方法。
前記第２チップはさらに、前記第２ＩＣパッド上の第２バリア層を含み、
前記導電性剛性材料は、前記導電性展性材料と、前記電気的接続の後に、前記第１または第２バリア層のうちの一方との間に配置される、請求項１４に記載の方法。
前記第１バリア層は、前記電気的接続の前に、前記第１ＩＣパッドを完全に覆う、請求項１４に記載の方法。
前記拡散バリア層は、前記電気的接続の前に、前記第２ＩＣパッドを完全に覆う、請求項１４に記載の方法。
前記導電性展性材料は、前記電気的接続の後に、前記第１バリア層および前記拡散バリア層の両方に直接接触する、請求項１４に記載の方法。
前記拡散バリア層は、前記電気的接続の後に、前記導電性剛性材料および前記導電性展性材料の両方に直接接触する、請求項１４に記載の方法。
前記第１バリア層は、前記第１ＩＣパッドおよび前記導電性展性材料の両方に直接接触する、請求項１９に記載の方法。
前記導電性剛性材料と、前記第１バリア層または前記第２バリア層のうちの少なくとも一方とは、同じ金属を含み、
前記第２バリア層は、前記電気的接続の後に、前記第２ＩＣパッドおよび前記導電性展性材料の両方に直接接触する、請求項１４に記載の方法。
第１電気接点を含む第１チップであって、前記第１電気接点は、第１接点パッドおよび展性材料を含む、第１チップと、
第２電気接点を含む第２チップであって、前記第２電気接点は、第２接点パッド、前記第２接点パッド上の剛性材料、および拡散バリア層を含む、第２チップと、
を備え、
前記第１および第２電気接点は、前記剛性材料が前記展性材料内に少なくとも部分的に閉じ込められるように互いに電気接続するように構成され、
前記拡散バリア層は、前記剛性材料との前記展性材料の相互拡散を防ぐように構成され、前記第１電気接点を前記第２電気接点に電気的に接続した後に、前記剛性金属ポストおよび前記展性材料の両方と直接接触する、システム。
前記第１または第２接点パッドのうちの一方の上に配置された第１バリア層をさらに備える、請求項２２に記載のシステム。
前記第１バリア層は、前記第１接点パッドを完全に覆う、請求項２３に記載のシステム。
前記第２チップはさらに、前記第２接点パッド上に配置された第２バリア層を含む、請求項２３に記載のシステム。
前記剛性材料と、前記第１バリア層または前記拡散バリア層のうちの少なくとも一方とは、同じ金属を含む、請求項２３に記載のシステム。
前記展性材料は、摂氏１０００度未満の融点を有する金属または合金を含み、
前記剛性材料は、前記展性材料の前記融点より少なくとも摂氏５０度高い溶融温度を有する金属または合金を含む、請求項２２に記載のシステム。