JPH10270498A - 電子装置の製造方法 - Google Patents
電子装置の製造方法Info
- Publication number
- JPH10270498A JPH10270498A JP9075177A JP7517797A JPH10270498A JP H10270498 A JPH10270498 A JP H10270498A JP 9075177 A JP9075177 A JP 9075177A JP 7517797 A JP7517797 A JP 7517797A JP H10270498 A JPH10270498 A JP H10270498A
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- solder bump
- solder
- needle
- metal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/98—Methods for disconnecting semiconductor or solid-state bodies
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/1301—Shape
- H01L2224/13016—Shape in side view
- H01L2224/13017—Shape in side view being non uniform along the bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/1301—Shape
- H01L2224/13016—Shape in side view
- H01L2224/13018—Shape in side view comprising protrusions or indentations
- H01L2224/13019—Shape in side view comprising protrusions or indentations at the bonding interface of the bump connector, i.e. on the surface of the bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
- H01L2224/8119—Arrangement of the bump connectors prior to mounting
- H01L2224/81193—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed on both the semiconductor or solid-state body and another item or body to be connected to the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
- H01L2224/81905—Combinations of bonding methods provided for in at least two different groups from H01L2224/818 - H01L2224/81904
- H01L2224/81907—Intermediate bonding, i.e. intermediate bonding step for temporarily bonding the semiconductor or solid-state body, followed by at least a further bonding step
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3431—Leadless components
- H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/4007—Surface contacts, e.g. bumps
Abstract
(57)【要約】
【課題】フラックスを用いなくとも、良好な接続を有す
るハンダバンプの接続を可能とする。 【解決手段】配線基板上の針状電極を半導体素子上に形
成されたハンダバンプの下地電極に到達するまで圧接す
ることにより半導体素子と配線基板を仮接続し、安定し
た電気的接続が得られている状態で半導体素子の検査を
行う。不良品の場合には良品と交換し、良品の場合には
フラックスを用いないでそのままハンダをリフローさせ
て半導体素子と配線基板をハンダ付けする。
るハンダバンプの接続を可能とする。 【解決手段】配線基板上の針状電極を半導体素子上に形
成されたハンダバンプの下地電極に到達するまで圧接す
ることにより半導体素子と配線基板を仮接続し、安定し
た電気的接続が得られている状態で半導体素子の検査を
行う。不良品の場合には良品と交換し、良品の場合には
フラックスを用いないでそのままハンダをリフローさせ
て半導体素子と配線基板をハンダ付けする。
Description
【０００１】
【発明の属する技術分野】本発明はハンダ突起電極を有
する電子素子を配線基板上に実装する電子装置の製造方
法に関する。
する電子素子を配線基板上に実装する電子装置の製造方
法に関する。
【０００２】
【従来の技術】多数の入出力電極を有する電子素子に対
しても実装外形を大型化することなしに回路基板上に高
密度に電子素子を実装可能な方法として、電子素子上に
２次元的に面状配置されたハンダ突起電極によって電子
素子と回路基板とを接続するフェースダウン実装法があ
る。フェースダウン実装法では、ハンダ突起電極を溶融
させて回路基板上の接続電極とハンダ付けする際に、ハ
ンダ突起電極の表面の酸化膜を破りハンダの濡れ性を向
上させるフラックスが用いられる。このフラックスはハ
ンダ付けの後、腐食防止、電子部品下部を樹脂封止する
ために、フロン洗浄液で洗浄除去される。フラックスの
使用はフロン洗浄液を用いなければならないので、地球
環境への悪影響を及ぼすことが懸念されており、フラッ
クスを用いないフェースダウン実装法の開発が求められ
ている。フラックスを用いることなくハンダ表面酸化膜
を破り、ハンダ突起電極を再溶融させる方法として電子
素子に超音波を印加しながら回路基板と圧着する方法
（特開昭63-66949）や、レーザ光を照射することにより
ハンダ突起電極を急激に加熱する(Proceeding of 2nd S
ymposium "Microjoining and Assembly Technology in
Electronics"(1996),pp45-48) が提案されている。とこ
ろが、超音波を印加する方法では、電子素子全体に超音
波が印加されるため、出力の大きな超音波振動子が必要
であり、装置が大がかりとなり、ひいてはコストの増加
につながるという問題がある。また超音波により部品が
破損する恐れがあるという問題がある。特に電子素子が
半導体素子のように極めて微細な構造を有する場合には
超音波による破損が生じやすい。一方レーザ光を照射す
る方法では、ハンダ突起電極のみにレーザ光を照射する
ことが必要であるが、レーザのスポットをハンダ突起電
極のみにあてることが困難であるため、ハンダ突起電極
の周辺部分がレーザ光により加熱されて熱変形を起こす
などの悪影響を受けるという問題がある。また、上記の
ような電子装置では、電子素子実装後動作試験を行う必
要がある。動作試験によって不良が発見された場合、電
子素子をリペアする必要がある。リペアする方法として
は、特開平４−２５４３４５号公報にて提案されている
ように、電子素子を加熱して機械的に除去する方法など
がある。しかし、電子素子を除去した後の配線基板上の
パッドのハンダ残さを均一にできないため、電子素子を
再接続した後のハンダ接続部の信頼性が十分ではない問
題がある。
しても実装外形を大型化することなしに回路基板上に高
密度に電子素子を実装可能な方法として、電子素子上に
２次元的に面状配置されたハンダ突起電極によって電子
素子と回路基板とを接続するフェースダウン実装法があ
る。フェースダウン実装法では、ハンダ突起電極を溶融
させて回路基板上の接続電極とハンダ付けする際に、ハ
ンダ突起電極の表面の酸化膜を破りハンダの濡れ性を向
上させるフラックスが用いられる。このフラックスはハ
ンダ付けの後、腐食防止、電子部品下部を樹脂封止する
ために、フロン洗浄液で洗浄除去される。フラックスの
使用はフロン洗浄液を用いなければならないので、地球
環境への悪影響を及ぼすことが懸念されており、フラッ
クスを用いないフェースダウン実装法の開発が求められ
ている。フラックスを用いることなくハンダ表面酸化膜
を破り、ハンダ突起電極を再溶融させる方法として電子
素子に超音波を印加しながら回路基板と圧着する方法
（特開昭63-66949）や、レーザ光を照射することにより
ハンダ突起電極を急激に加熱する(Proceeding of 2nd S
ymposium "Microjoining and Assembly Technology in
Electronics"(1996),pp45-48) が提案されている。とこ
ろが、超音波を印加する方法では、電子素子全体に超音
波が印加されるため、出力の大きな超音波振動子が必要
であり、装置が大がかりとなり、ひいてはコストの増加
につながるという問題がある。また超音波により部品が
破損する恐れがあるという問題がある。特に電子素子が
半導体素子のように極めて微細な構造を有する場合には
超音波による破損が生じやすい。一方レーザ光を照射す
る方法では、ハンダ突起電極のみにレーザ光を照射する
ことが必要であるが、レーザのスポットをハンダ突起電
極のみにあてることが困難であるため、ハンダ突起電極
の周辺部分がレーザ光により加熱されて熱変形を起こす
などの悪影響を受けるという問題がある。また、上記の
ような電子装置では、電子素子実装後動作試験を行う必
要がある。動作試験によって不良が発見された場合、電
子素子をリペアする必要がある。リペアする方法として
は、特開平４−２５４３４５号公報にて提案されている
ように、電子素子を加熱して機械的に除去する方法など
がある。しかし、電子素子を除去した後の配線基板上の
パッドのハンダ残さを均一にできないため、電子素子を
再接続した後のハンダ接続部の信頼性が十分ではない問
題がある。
【０００３】
【発明が解決しようとする課題】以上に述べたように、
超音波を印加する方法では装置が大がかりとなりコスト
の増加につながる問題があり、また超音波により電子部
品が破損する問題があった。また、レーザ光を照射する
方法では、ハンダ突起電極の周辺部分がレーザ光により
加熱されるため熱変形を起こすという問題があった。ま
た、電子素子をリペアする場合、リペア後のハンダ突起
電極の接続信頼性が十分でないという問題があった。本
発明は、上記問題点を解決し、ハンダ付け用フラックス
を用いず、さらに電子部品に悪影響を与えない電子装置
の製造方法を提供することを目的とする。また、本発明
は、リペア後もハンダ突起電極の接続の信頼性を向上さ
せる電子装置の製造方法を提供することを目的とする。
超音波を印加する方法では装置が大がかりとなりコスト
の増加につながる問題があり、また超音波により電子部
品が破損する問題があった。また、レーザ光を照射する
方法では、ハンダ突起電極の周辺部分がレーザ光により
加熱されるため熱変形を起こすという問題があった。ま
た、電子素子をリペアする場合、リペア後のハンダ突起
電極の接続信頼性が十分でないという問題があった。本
発明は、上記問題点を解決し、ハンダ付け用フラックス
を用いず、さらに電子部品に悪影響を与えない電子装置
の製造方法を提供することを目的とする。また、本発明
は、リペア後もハンダ突起電極の接続の信頼性を向上さ
せる電子装置の製造方法を提供することを目的とする。
【０００４】
【課題を解決するための手段】本発明は、上記目的を達
成するために、表面にハンダ突起電極が形成された電子
素子を用意する工程と、表面に前記ハンダ突起電極の構
成物質より融点が高く、且つ弾性率が高い物質からなる
針状電極が形成された配線基板を用意する工程と、前記
ハンダ突起電極と前記針状電極を位置合わせし、前記針
状電極を前記ハンダ突起電極の下地電極に到達するまで
圧接して仮接続する工程と、前記ハンダ突起電極をリフ
ローさせて前記電子素子と前記配線基板とを本接続する
工程とを具備することを特徴とする電子装置の製造方法
を提供する。また本発明は、前記仮接続工程の後、前記
電子素子の動作試験を行うことを特徴とする電子装置の
製造方法を提供する。
成するために、表面にハンダ突起電極が形成された電子
素子を用意する工程と、表面に前記ハンダ突起電極の構
成物質より融点が高く、且つ弾性率が高い物質からなる
針状電極が形成された配線基板を用意する工程と、前記
ハンダ突起電極と前記針状電極を位置合わせし、前記針
状電極を前記ハンダ突起電極の下地電極に到達するまで
圧接して仮接続する工程と、前記ハンダ突起電極をリフ
ローさせて前記電子素子と前記配線基板とを本接続する
工程とを具備することを特徴とする電子装置の製造方法
を提供する。また本発明は、前記仮接続工程の後、前記
電子素子の動作試験を行うことを特徴とする電子装置の
製造方法を提供する。
【０００５】また本発明は、前記針状電極が、接続電極
に対して密着性が良い第１の金属と、前記第１の金属の
表面に形成され前記ハンダ突起電極中のSnの拡散を防止
する第２の金属と、前記第２の金属の表面に形成され酸
化を防止する第３の金属から構成されることを特徴とす
る電子装置の製造方法を提供する。また本発明は、前記
針状電極がCu、Ni、高融点ハンダからなることを特徴と
する電子装置の製造方法を提供する。
に対して密着性が良い第１の金属と、前記第１の金属の
表面に形成され前記ハンダ突起電極中のSnの拡散を防止
する第２の金属と、前記第２の金属の表面に形成され酸
化を防止する第３の金属から構成されることを特徴とす
る電子装置の製造方法を提供する。また本発明は、前記
針状電極がCu、Ni、高融点ハンダからなることを特徴と
する電子装置の製造方法を提供する。
【０００６】
【発明の実施の形態】図１に本発明の電子装置の製造方
法のフローチャートを示す。先ず表面にハンダ突起電極
が形成された電子素子（例えば半導体素子）を用意す
る。次に表面にこのハンダ突起電極の構成物質より、高
い融点を持ち且つ弾性率が高い物質で形成された針状電
極が形成された配線基板を準備する。次に前記電子素子
のハンダ突起電極を、前記針状電極に位置合わせし、加
圧することによって針状電極をハンダ突起電極に食い込
ませる。このときハンダ突起電極の下地電極まで圧接さ
せ、仮接続する。次にこの仮接続状態で電子装置の動作
検査を行う。針状電極はハンダ突起電極内に食い込みハ
ンダ突起電極の表面酸化膜を破り、さらに下地電極に接
しているので、動作試験を行うことができる。この動作
試験により良品と判断されたものはリフローにより、本
接続される。一方不良と判断されたものは、電子素子を
除去した後、別の電子素子を用意し仮接続工程に回され
る。このように本発明では、リフローによる本接続前に
安定した電気的コンタクトが得られる仮接続段階で動作
試験を行えるため、電子素子の初期不良を容易にリペア
可能となる。さらに仮接続段階でハンダ突起電極の表面
酸化膜を破り新生面を露出させることができるため、フ
ラックスを用ずとも、本接続後も良好な接合を得られ
る。
法のフローチャートを示す。先ず表面にハンダ突起電極
が形成された電子素子（例えば半導体素子）を用意す
る。次に表面にこのハンダ突起電極の構成物質より、高
い融点を持ち且つ弾性率が高い物質で形成された針状電
極が形成された配線基板を準備する。次に前記電子素子
のハンダ突起電極を、前記針状電極に位置合わせし、加
圧することによって針状電極をハンダ突起電極に食い込
ませる。このときハンダ突起電極の下地電極まで圧接さ
せ、仮接続する。次にこの仮接続状態で電子装置の動作
検査を行う。針状電極はハンダ突起電極内に食い込みハ
ンダ突起電極の表面酸化膜を破り、さらに下地電極に接
しているので、動作試験を行うことができる。この動作
試験により良品と判断されたものはリフローにより、本
接続される。一方不良と判断されたものは、電子素子を
除去した後、別の電子素子を用意し仮接続工程に回され
る。このように本発明では、リフローによる本接続前に
安定した電気的コンタクトが得られる仮接続段階で動作
試験を行えるため、電子素子の初期不良を容易にリペア
可能となる。さらに仮接続段階でハンダ突起電極の表面
酸化膜を破り新生面を露出させることができるため、フ
ラックスを用ずとも、本接続後も良好な接合を得られ
る。
【０００７】以下本発明による電子装置の製造方法を具
体的に説明する。 （実施例１）図２から図４は本発明の実施例１にかかる
半導体装置の製造方法を説明する各工程における断面図
である。先ず図２に示すように、表面にTi/Ni/Auが順次
積層された下地電極１２を介してPb-Sn からなるハンダ
突起電極１３が形成されている半導体素子１１を準備す
る。その外形寸法は１２ｍｍ×８ｍｍ×２．３ｍｍであ
る。また下地電極１２は直径が０．２０ｍｍ、ピッチが
０．６５ｍｍでありTiの厚さが０．１μｍ、Niの厚さが
０．５μｍ、Ａｕの厚さが０．１mmであり、スパッタ法
により形成されている。またハンダ突起電極１３は高さ
が５０μｍであり、電気めっき法により形成されてい
る。
体的に説明する。 （実施例１）図２から図４は本発明の実施例１にかかる
半導体装置の製造方法を説明する各工程における断面図
である。先ず図２に示すように、表面にTi/Ni/Auが順次
積層された下地電極１２を介してPb-Sn からなるハンダ
突起電極１３が形成されている半導体素子１１を準備す
る。その外形寸法は１２ｍｍ×８ｍｍ×２．３ｍｍであ
る。また下地電極１２は直径が０．２０ｍｍ、ピッチが
０．６５ｍｍでありTiの厚さが０．１μｍ、Niの厚さが
０．５μｍ、Ａｕの厚さが０．１mmであり、スパッタ法
により形成されている。またハンダ突起電極１３は高さ
が５０μｍであり、電気めっき法により形成されてい
る。
【０００８】次に表面に接続電極２２を介して針状電極
２３が形成された配線基板２１を準備し、半導体素子１
１を配線基板２１上に位置合わせする。この配線基板２
１の形成方法を以下に説明する。先ず表面に金属膜を形
成し、パターニングにより、配線及び接続電極２２を形
成する。本実施例では金属膜としてAuを用いた。次に、
接続電極２２だけを開口部とするようにレジストパター
ンを形成する。その後、電気めっき法により、ハンダ突
起電極と比較して融点が高く且つ弾性率が高い金属を堆
積し、レジストを除去する。本実施例では、厚膜レジス
トを形成しやすいネガ型レジストを用い、そのレジスト
厚さを５０μｍとした。またハンダ突起電極より融点が
高く弾性率が高い金属は金属としてCr、Cu、Ni、Ag、Au
等を用いることができる。本実施例では、Cuを用いた。
次いで、Cuに適した電解液中でCu柱と平行平面板に強電
解を印加して電解エッチングを行い、先端の尖った針状
電極２３を形成する。以上の工程により、配線基板２１
を得ることができる。次に、図３に示すように、半導体
素子１１を加圧することにより、配線基板２１上の尖っ
た針状電極２３をハンダ突起電極１３に食い込ませ、半
導体素子１１上の下地電極１２表面まで到達させ、仮接
続を行う。この仮接続状態で、動作試験を行う。半導体
素子１１と配線基板２１は電気的に安定した接続状態と
なっているため、正確に動作検査を行うことができた。
次に図４に示すように、前記動作試験によって、良品と
判定されたものについては、ハンダ突起電極１３をリフ
ローさせて機械的に完全に接続した。一方、動作試験の
結果、不良と判定されたものについては、不良の半導体
素子を除去し、新しい半導体素子を再び位置合わせし、
仮接続、動作試験を行った。このリペアー後の電子装置
においても、仮接続での動作試験、及びその後のリフロ
ーによる本接続を良好に行うことが可能となった。
２３が形成された配線基板２１を準備し、半導体素子１
１を配線基板２１上に位置合わせする。この配線基板２
１の形成方法を以下に説明する。先ず表面に金属膜を形
成し、パターニングにより、配線及び接続電極２２を形
成する。本実施例では金属膜としてAuを用いた。次に、
接続電極２２だけを開口部とするようにレジストパター
ンを形成する。その後、電気めっき法により、ハンダ突
起電極と比較して融点が高く且つ弾性率が高い金属を堆
積し、レジストを除去する。本実施例では、厚膜レジス
トを形成しやすいネガ型レジストを用い、そのレジスト
厚さを５０μｍとした。またハンダ突起電極より融点が
高く弾性率が高い金属は金属としてCr、Cu、Ni、Ag、Au
等を用いることができる。本実施例では、Cuを用いた。
次いで、Cuに適した電解液中でCu柱と平行平面板に強電
解を印加して電解エッチングを行い、先端の尖った針状
電極２３を形成する。以上の工程により、配線基板２１
を得ることができる。次に、図３に示すように、半導体
素子１１を加圧することにより、配線基板２１上の尖っ
た針状電極２３をハンダ突起電極１３に食い込ませ、半
導体素子１１上の下地電極１２表面まで到達させ、仮接
続を行う。この仮接続状態で、動作試験を行う。半導体
素子１１と配線基板２１は電気的に安定した接続状態と
なっているため、正確に動作検査を行うことができた。
次に図４に示すように、前記動作試験によって、良品と
判定されたものについては、ハンダ突起電極１３をリフ
ローさせて機械的に完全に接続した。一方、動作試験の
結果、不良と判定されたものについては、不良の半導体
素子を除去し、新しい半導体素子を再び位置合わせし、
仮接続、動作試験を行った。このリペアー後の電子装置
においても、仮接続での動作試験、及びその後のリフロ
ーによる本接続を良好に行うことが可能となった。
【０００９】また、針状電極２３を接続電極に圧接させ
る時に、ハンダ突起電極１３の表面酸化膜が破れる為、
フラックス無しでも、本接続後の接続信頼性を確保する
ことが可能となった。フラックスを用いる必要がないの
で、リフロー後に半導体装置をフロン洗浄液等で洗浄す
る必要がなく、環境に与える影響をなくすことが可能と
なる。
る時に、ハンダ突起電極１３の表面酸化膜が破れる為、
フラックス無しでも、本接続後の接続信頼性を確保する
ことが可能となった。フラックスを用いる必要がないの
で、リフロー後に半導体装置をフロン洗浄液等で洗浄す
る必要がなく、環境に与える影響をなくすことが可能と
なる。
【００１０】また、リフロー時に、針状電極２３がハン
ダ突起電極１３中に食い込んでいるため、半導体素子１
１の位置ずれが少ない。さらに針状電極２３がスタンド
オフとしての役割を果たすため、半導体素子１１と配線
基板２１のギャップを一定に保つことができ、電子装置
の信頼性の向上を図ることができる。
ダ突起電極１３中に食い込んでいるため、半導体素子１
１の位置ずれが少ない。さらに針状電極２３がスタンド
オフとしての役割を果たすため、半導体素子１１と配線
基板２１のギャップを一定に保つことができ、電子装置
の信頼性の向上を図ることができる。
【００１１】（実施例２）図２から図４を用いて本発明
の実施例２にかかる半導体装置の製造方法を説明する。
の実施例２にかかる半導体装置の製造方法を説明する。
【００１２】先ず図２に示すように、表面にTi/Ni/Auが
順次積層された下地電極１２を介してPb-Sn からなるハ
ンダ突起電極１３が形成されている半導体素子１１を準
備する。半導体素子１１はSi基板上に半導体集積回路が
形成された半導体チップであり、その外形寸法は３．６
ｍｍ×３．８ｍｍ×０．３５ｍｍである。また下地電極
１２は直径が０．１０ｍｍ、ピッチが０．２５ｍｍであ
りTiの厚さが０．１０μｍ、Niの厚さが０．８μｍ、Au
の厚さが０．１μｍであり、スパッタ法により形成され
ている。また、ハンダ突起電極１３の高さは、５０μｍ
であり、電気めっき法により形成されている。次に表面
に接続電極２２を介して針状電極２３が形成された配線
基板２１を準備し、半導体素子１１を配線基板２１上に
位置合わせする。この配線基板２１の形成方法を以下に
説明する。先ず表面に金属膜が形成された配線基板をパ
ターニングし、接続電極２２を形成する。本実施例では
金属膜としてAuを用いた。次に、接続電極２２だけを開
口部とするようにレジストパターンを形成する。その
後、電気めっき法により、ハンダ突起電極より、融点が
高く且つ弾性率が高い金属を堆積し、レジストを除去す
る。本実施例では、厚膜レジストを形成しやすいネガ型
レジストを用い、そのレジスト厚さを５０μｍとした。
また、ハンダ突起電極より融点が高く弾性率が高い金属
としてCr、Cu、Ni、Ag、Au等を用いることができる。本
実施例では、Cuを用いた。次いで、Cuに適した電解液中
でCu柱と平行平面板に強電解を印加して電解エッチング
を行い、先端の尖った針状電極２３を形成する。以上の
工程によって、配線基板２１を得ることができる。次
に、図３に示すように、半導体素子１１を窒素雰囲気中
でハンダの融点以下の温度で加熱しながら加圧すること
により、配線基板２１上の尖った針状電極２３をハンダ
突起電極１３に食い込ませ、半導体素子１１上の下地電
極１２表面まで到達させ、仮接続を行う。本実施例のよ
うに、ハンダの融点以下の温度で加熱を行うと、ハンダ
突起状電極が常温よりも軟らかくなるため、少ない加圧
で針状電極２３をハンダ突起電極１３に食い込ませるこ
とができ、容易に下地電極１２に圧接させることができ
る。従って、半導体素子１１及び配線基板２１に対する
加圧時のダメージを、極力少なくすることができる。こ
の仮接続状態で、動作試験を行う。半導体素子１１と配
線基板２１は電気的に安定した接続状態となり、正確に
動作検査を行うことができた。次に図４に示すように、
前記動作試験によって、良品と判定されたものについて
は、ハンダ突起電極１３をリフローさせて機械的に完全
に接続した。一方動作検査の結果不良と判定されたもの
については、不良の半導体素子を除去し、新しい半導体
素子を再び位置合わせを行い、仮接続、動作試験を行っ
た。このリペア後の電子装置においても、仮接続時の動
作試験およびその後のリフローによる本接続を良好に行
うことが可能となった。
順次積層された下地電極１２を介してPb-Sn からなるハ
ンダ突起電極１３が形成されている半導体素子１１を準
備する。半導体素子１１はSi基板上に半導体集積回路が
形成された半導体チップであり、その外形寸法は３．６
ｍｍ×３．８ｍｍ×０．３５ｍｍである。また下地電極
１２は直径が０．１０ｍｍ、ピッチが０．２５ｍｍであ
りTiの厚さが０．１０μｍ、Niの厚さが０．８μｍ、Au
の厚さが０．１μｍであり、スパッタ法により形成され
ている。また、ハンダ突起電極１３の高さは、５０μｍ
であり、電気めっき法により形成されている。次に表面
に接続電極２２を介して針状電極２３が形成された配線
基板２１を準備し、半導体素子１１を配線基板２１上に
位置合わせする。この配線基板２１の形成方法を以下に
説明する。先ず表面に金属膜が形成された配線基板をパ
ターニングし、接続電極２２を形成する。本実施例では
金属膜としてAuを用いた。次に、接続電極２２だけを開
口部とするようにレジストパターンを形成する。その
後、電気めっき法により、ハンダ突起電極より、融点が
高く且つ弾性率が高い金属を堆積し、レジストを除去す
る。本実施例では、厚膜レジストを形成しやすいネガ型
レジストを用い、そのレジスト厚さを５０μｍとした。
また、ハンダ突起電極より融点が高く弾性率が高い金属
としてCr、Cu、Ni、Ag、Au等を用いることができる。本
実施例では、Cuを用いた。次いで、Cuに適した電解液中
でCu柱と平行平面板に強電解を印加して電解エッチング
を行い、先端の尖った針状電極２３を形成する。以上の
工程によって、配線基板２１を得ることができる。次
に、図３に示すように、半導体素子１１を窒素雰囲気中
でハンダの融点以下の温度で加熱しながら加圧すること
により、配線基板２１上の尖った針状電極２３をハンダ
突起電極１３に食い込ませ、半導体素子１１上の下地電
極１２表面まで到達させ、仮接続を行う。本実施例のよ
うに、ハンダの融点以下の温度で加熱を行うと、ハンダ
突起状電極が常温よりも軟らかくなるため、少ない加圧
で針状電極２３をハンダ突起電極１３に食い込ませるこ
とができ、容易に下地電極１２に圧接させることができ
る。従って、半導体素子１１及び配線基板２１に対する
加圧時のダメージを、極力少なくすることができる。こ
の仮接続状態で、動作試験を行う。半導体素子１１と配
線基板２１は電気的に安定した接続状態となり、正確に
動作検査を行うことができた。次に図４に示すように、
前記動作試験によって、良品と判定されたものについて
は、ハンダ突起電極１３をリフローさせて機械的に完全
に接続した。一方動作検査の結果不良と判定されたもの
については、不良の半導体素子を除去し、新しい半導体
素子を再び位置合わせを行い、仮接続、動作試験を行っ
た。このリペア後の電子装置においても、仮接続時の動
作試験およびその後のリフローによる本接続を良好に行
うことが可能となった。
【００１３】（実施例３）図５から図７を用いて本発明
の実施例２にかかる半導体装置の製造方法を説明する。
先ず図５に示すように、実施例２で用いたものと同様の
半導体素子１１と、表面に接続電極２４を介して針状電
極が形成された配線基板２１を用意する。以下に配線基
板２１の製造方法を説明する。先ず表面に金属膜が形成
された配線基板をパターニングし、接続電極２２を形成
する。本実施例では金属膜としてCuを用いた。次に、接
続電極２２だけを開口部とするようにレジストパターン
を形成する。その後、電気めっき法により、ハンダ突起
電極より、融点が高く且つ弾性率が高い金属を堆積し、
レジストを除去する。本実施例では、厚膜レジストを形
成しやすいネガ型レジストを用い、そのレジスト厚さを
５０μｍとした。次に電気めっき法により、接続電極２
４に対して密着性が良く、ハンダと反応しない金属を堆
積し、前記レジストを除去する。次いで、前記Snと反応
しない金属に適した電解液中で金属柱と平行平面板に強
電解を印加して電解エッチングを行い先端の尖った針状
電極２５を形成する。次に針状電極２５上にハンダ中の
Snの拡散を防止する金属からなる拡散防止層２６をめっ
き法により堆積する。更に拡散防止層２６の表面に酸化
を防止する金属からなる酸化防止層２７をめっき法によ
り堆積する。以上の工程によって、３層の構造を持った
針状電極２８が形成される。接続電極２４に対して密着
性が良く、ハンダと反応しない金属としてCr等、Snの拡
散を防止する金属Cu、Ni等、酸化を防止する金属として
Au、Pd等が挙げられる。本実施例では、Ｃｒ／Ｃｕ／Ａ
ｕの３層構造とした。次に図６に示すように、半導体素
子１１を加圧することにより、配線基板２１上の尖った
針状電極２８をハンダ突起電極１３に食い込ませ、半導
体素子１１上の下地電極１２表面まで到達させ、仮接続
を行う。この仮接続状態で、動作試験を行う。半導体素
子１１と配線基板２１は電気的に安定した接続状態とな
り、正確に動作検査を行うことができた。次に図７に示
すように、前記動作試験によって、良品と判定されたも
のについては、ハンダ突起電極１３をリフローさせて機
械的に完全に接続した。一方動作検査の結果不良と判定
されたものについては、不良の半導体素子を除去し、新
しい半導体素子を再び位置合わせを行い、仮接続、動作
試験を行った。このリペア後の電子装置においても、仮
接続時の動作試験およびその後のリフローによる本接続
を良好に行うことが可能となった。本実施例に示すよう
に接続電極２４に対して密着性が良い金属層２５／ハン
ダ拡散防止層２６／酸化防止層２７の３層構造からなる
針状電極２８では、針状電極２８が酸化されないため、
接続時の前処理工程が不要となる。さらに、ハンダ拡散
防止層２７が形成されているため、ハンダとの金属間化
合物が針状電極２８の中心部に進行していかない。従っ
て、金属間化合物の厚さを薄く制御できるため、機械的
に脆い部分を少なくでき、ハンダ接続部の信頼性を高く
することができる。また、ハンダとの金属間化合物が針
状電極２８の表面に沿った形で形成されるので、比較的
脆い金属間化合物層の生成方向は、電子素子１１と配線
基板２１の熱応力の差に起因する剪断応力の方向（配線
基板２１の面内方向）に対して平行でない。従って、バ
ンプを横断するクラックが生じにくいため、接続信頼性
を向上させることができる。
の実施例２にかかる半導体装置の製造方法を説明する。
先ず図５に示すように、実施例２で用いたものと同様の
半導体素子１１と、表面に接続電極２４を介して針状電
極が形成された配線基板２１を用意する。以下に配線基
板２１の製造方法を説明する。先ず表面に金属膜が形成
された配線基板をパターニングし、接続電極２２を形成
する。本実施例では金属膜としてCuを用いた。次に、接
続電極２２だけを開口部とするようにレジストパターン
を形成する。その後、電気めっき法により、ハンダ突起
電極より、融点が高く且つ弾性率が高い金属を堆積し、
レジストを除去する。本実施例では、厚膜レジストを形
成しやすいネガ型レジストを用い、そのレジスト厚さを
５０μｍとした。次に電気めっき法により、接続電極２
４に対して密着性が良く、ハンダと反応しない金属を堆
積し、前記レジストを除去する。次いで、前記Snと反応
しない金属に適した電解液中で金属柱と平行平面板に強
電解を印加して電解エッチングを行い先端の尖った針状
電極２５を形成する。次に針状電極２５上にハンダ中の
Snの拡散を防止する金属からなる拡散防止層２６をめっ
き法により堆積する。更に拡散防止層２６の表面に酸化
を防止する金属からなる酸化防止層２７をめっき法によ
り堆積する。以上の工程によって、３層の構造を持った
針状電極２８が形成される。接続電極２４に対して密着
性が良く、ハンダと反応しない金属としてCr等、Snの拡
散を防止する金属Cu、Ni等、酸化を防止する金属として
Au、Pd等が挙げられる。本実施例では、Ｃｒ／Ｃｕ／Ａ
ｕの３層構造とした。次に図６に示すように、半導体素
子１１を加圧することにより、配線基板２１上の尖った
針状電極２８をハンダ突起電極１３に食い込ませ、半導
体素子１１上の下地電極１２表面まで到達させ、仮接続
を行う。この仮接続状態で、動作試験を行う。半導体素
子１１と配線基板２１は電気的に安定した接続状態とな
り、正確に動作検査を行うことができた。次に図７に示
すように、前記動作試験によって、良品と判定されたも
のについては、ハンダ突起電極１３をリフローさせて機
械的に完全に接続した。一方動作検査の結果不良と判定
されたものについては、不良の半導体素子を除去し、新
しい半導体素子を再び位置合わせを行い、仮接続、動作
試験を行った。このリペア後の電子装置においても、仮
接続時の動作試験およびその後のリフローによる本接続
を良好に行うことが可能となった。本実施例に示すよう
に接続電極２４に対して密着性が良い金属層２５／ハン
ダ拡散防止層２６／酸化防止層２７の３層構造からなる
針状電極２８では、針状電極２８が酸化されないため、
接続時の前処理工程が不要となる。さらに、ハンダ拡散
防止層２７が形成されているため、ハンダとの金属間化
合物が針状電極２８の中心部に進行していかない。従っ
て、金属間化合物の厚さを薄く制御できるため、機械的
に脆い部分を少なくでき、ハンダ接続部の信頼性を高く
することができる。また、ハンダとの金属間化合物が針
状電極２８の表面に沿った形で形成されるので、比較的
脆い金属間化合物層の生成方向は、電子素子１１と配線
基板２１の熱応力の差に起因する剪断応力の方向（配線
基板２１の面内方向）に対して平行でない。従って、バ
ンプを横断するクラックが生じにくいため、接続信頼性
を向上させることができる。
【００１４】
【発明の効果】上述したように本発明では、リフローに
よる本接続前に半導体素子の初期不良をリペアできるた
め、電子装置の歩留まりを向上させることができる。ま
た、フラックスを用いることなく、酸化膜を破壊し本接
合できるので、地球環境に悪影響を与えない。更に、フ
ラックス塗布、洗浄工程がないために、工程を短縮でき
る
よる本接続前に半導体素子の初期不良をリペアできるた
め、電子装置の歩留まりを向上させることができる。ま
た、フラックスを用いることなく、酸化膜を破壊し本接
合できるので、地球環境に悪影響を与えない。更に、フ
ラックス塗布、洗浄工程がないために、工程を短縮でき
る
【図１】本発明の電子装置の製造方法を示すフローチャ
ート
ート
【図２】本発明の実施例１および実施例２の電子部品の
製造方法を説明するための断面図
製造方法を説明するための断面図
【図３】本発明の実施例１および実施例２の電子部品の
製造方法を説明するための断面図
製造方法を説明するための断面図
【図４】本発明の実施例１および実施例２の電子部品の
製造方法を説明するための断面図
製造方法を説明するための断面図
【図５】本発明の実施例３の電子部品の製造方法を説明
するための断面図
するための断面図
【図６】本発明の実施例３の電子部品の製造方法を説明
するための断面図
するための断面図
【図７】本発明の実施例３の電子部品の製造方法を説明
するための断面図
するための断面図
１１…電子素子 １２…下地電極 １３…ハンダ突起電極 ２１…配線基板 ２２…接続電極 ２３…針状電極 ２４…接続電極 ２５…ハンダと反応しない層 ２６…ハンダ拡散防止層 ２７…酸化防止層 ２８…針状電極
フロントページの続き (72)発明者 山田 浩 神奈川県横浜市磯子区新磯子町33番地 株 式会社東芝生産技術研究所内 (72)発明者 森 三樹 神奈川県横浜市磯子区新磯子町33番地 株 式会社東芝生産技術研究所内
Claims (3)
- 【請求項１】表面にハンダ突起電極が形成された電子素
子を用意する工程と、表面に前記ハンダ突起電極の構成
物質より融点が高く、且つ弾性率が高い物質からなる針
状電極が形成された配線基板を用意する工程と、前記ハ
ンダ突起電極と前記針状電極を位置合わせし、前記針状
電極を前記ハンダ突起電極の下地電極に到達するまで圧
接して仮接続する工程と、前記ハンダ突起電極をリフロ
ーさせて前記電子素子と前記配線基板とを本接続する工
程とを具備することを特徴とする電子装置の製造方法。 - 【請求項２】前記仮接続工程の後、前記電子素子の動作
試験を行うことを特徴とする請求項１記載の電子装置の
製造方法。 - 【請求項３】前記針状電極が、接続電極に対して密着性
が良い第１の金属と、前記第１の金属の表面に形成され
前記ハンダ突起電極中のSnの拡散を防止する第２の金属
と、前記第２の金属の表面に形成され酸化を防止する第
３の金属から構成されることを特徴とする請求項１或い
は請求項２記載の電子装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9075177A JPH10270498A (ja) | 1997-03-27 | 1997-03-27 | 電子装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9075177A JPH10270498A (ja) | 1997-03-27 | 1997-03-27 | 電子装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10270498A true JPH10270498A (ja) | 1998-10-09 |
Family
ID=13568675
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9075177A Pending JPH10270498A (ja) | 1997-03-27 | 1997-03-27 | 電子装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH10270498A (ja) |
Cited By (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6538335B2 (en) | 2001-01-29 | 2003-03-25 | Nec Corporation | Semiconductor apparatus and a semiconductor device mounting method |
| JP2003298167A (ja) * | 2002-03-29 | 2003-10-17 | Toshiba Corp | 光半導体装置 |
| JP2006351589A (ja) * | 2005-06-13 | 2006-12-28 | Sony Corp | 半導体チップ、電子装置及びその製造方法 |
| US7183655B2 (en) | 2002-10-17 | 2007-02-27 | Rohm Co., Ltd. | Packaged semiconductor device |
| JP2008135481A (ja) * | 2006-11-27 | 2008-06-12 | Matsushita Electric Works Ltd | 電子装置およびその製造方法 |
| JP2008263001A (ja) * | 2007-04-11 | 2008-10-30 | Nec Corp | 電子部品の実装構造及びその実装方法 |
| JP2008544528A (ja) * | 2005-06-14 | 2008-12-04 | キュービック・ウエハ・インコーポレーテッド | ポストおよびペネトレーション相互接続 |
| JP2009253054A (ja) * | 2008-04-07 | 2009-10-29 | Fujitsu Ltd | 電子部品装置及び電子部品装置の製造方法 |
| JP2010098098A (ja) * | 2008-10-16 | 2010-04-30 | Denso Corp | 電子装置の製造方法 |
| JP2012039129A (ja) * | 2005-06-14 | 2012-02-23 | Cufer Asset Ltd Llc | チップコネクタ |
| JP2013219402A (ja) * | 2013-07-29 | 2013-10-24 | Spansion Llc | 半導体装置及びその製造方法 |
| JP2014013906A (ja) * | 2008-02-22 | 2014-01-23 | Commissariat A L'energie Atomique Et Aux Energies Alternatives | 中空インサートを備えた接続構成部品およびその製造方法 |
| JP2014090001A (ja) * | 2012-10-29 | 2014-05-15 | Fujitsu Ltd | 電子部品、電子部品の製造方法及び電子装置の製造方法 |
| JP2014150235A (ja) * | 2013-02-01 | 2014-08-21 | ▲き▼邦科技股▲分▼有限公司 | 半導体装置および半導体装置の製造方法 |
| US8846445B2 (en) | 2005-06-14 | 2014-09-30 | Cufer Asset Ltd. L.L.C. | Inverse chip connector |
| JP2015115363A (ja) * | 2013-12-09 | 2015-06-22 | 富士通株式会社 | 電子装置及び電子装置の製造方法 |
| WO2019054509A1 (ja) * | 2017-09-15 | 2019-03-21 | 日立化成株式会社 | 半導体素子の実装構造及び半導体素子と基板との組み合わせ |
-
1997
- 1997-03-27 JP JP9075177A patent/JPH10270498A/ja active Pending
Cited By (25)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6538335B2 (en) | 2001-01-29 | 2003-03-25 | Nec Corporation | Semiconductor apparatus and a semiconductor device mounting method |
| JP2003298167A (ja) * | 2002-03-29 | 2003-10-17 | Toshiba Corp | 光半導体装置 |
| US7183655B2 (en) | 2002-10-17 | 2007-02-27 | Rohm Co., Ltd. | Packaged semiconductor device |
| CN100353546C (zh) * | 2002-10-17 | 2007-12-05 | 罗姆股份有限公司 | 封装半导体器件 |
| JP2006351589A (ja) * | 2005-06-13 | 2006-12-28 | Sony Corp | 半導体チップ、電子装置及びその製造方法 |
| US8846445B2 (en) | 2005-06-14 | 2014-09-30 | Cufer Asset Ltd. L.L.C. | Inverse chip connector |
| JP2008544528A (ja) * | 2005-06-14 | 2008-12-04 | キュービック・ウエハ・インコーポレーテッド | ポストおよびペネトレーション相互接続 |
| US10340239B2 (en) | 2005-06-14 | 2019-07-02 | Cufer Asset Ltd. L.L.C | Tooling for coupling multiple electronic chips |
| US9754907B2 (en) | 2005-06-14 | 2017-09-05 | Cufer Asset Ltd. L.L.C. | Tooling for coupling multiple electronic chips |
| JP2012039129A (ja) * | 2005-06-14 | 2012-02-23 | Cufer Asset Ltd Llc | チップコネクタ |
| US9147635B2 (en) | 2005-06-14 | 2015-09-29 | Cufer Asset Ltd. L.L.C. | Contact-based encapsulation |
| JP2008135481A (ja) * | 2006-11-27 | 2008-06-12 | Matsushita Electric Works Ltd | 電子装置およびその製造方法 |
| JP2008263001A (ja) * | 2007-04-11 | 2008-10-30 | Nec Corp | 電子部品の実装構造及びその実装方法 |
| JP2014013906A (ja) * | 2008-02-22 | 2014-01-23 | Commissariat A L'energie Atomique Et Aux Energies Alternatives | 中空インサートを備えた接続構成部品およびその製造方法 |
| JP2009253054A (ja) * | 2008-04-07 | 2009-10-29 | Fujitsu Ltd | 電子部品装置及び電子部品装置の製造方法 |
| JP2010098098A (ja) * | 2008-10-16 | 2010-04-30 | Denso Corp | 電子装置の製造方法 |
| JP2014090001A (ja) * | 2012-10-29 | 2014-05-15 | Fujitsu Ltd | 電子部品、電子部品の製造方法及び電子装置の製造方法 |
| JP2014150235A (ja) * | 2013-02-01 | 2014-08-21 | ▲き▼邦科技股▲分▼有限公司 | 半導体装置および半導体装置の製造方法 |
| JP2013219402A (ja) * | 2013-07-29 | 2013-10-24 | Spansion Llc | 半導体装置及びその製造方法 |
| JP2015115363A (ja) * | 2013-12-09 | 2015-06-22 | 富士通株式会社 | 電子装置及び電子装置の製造方法 |
| WO2019054509A1 (ja) * | 2017-09-15 | 2019-03-21 | 日立化成株式会社 | 半導体素子の実装構造及び半導体素子と基板との組み合わせ |
| CN111095508A (zh) * | 2017-09-15 | 2020-05-01 | 日立化成株式会社 | 半导体元件的安装构造以及半导体元件与基板的组合 |
| KR20200054961A (ko) * | 2017-09-15 | 2020-05-20 | 히타치가세이가부시끼가이샤 | 반도체 소자의 실장 구조 및 반도체 소자와 기판의 조합 |
| JPWO2019054509A1 (ja) * | 2017-09-15 | 2020-10-15 | 日立化成株式会社 | 半導体素子の実装構造及び半導体素子と基板との組み合わせ |
| US11444054B2 (en) | 2017-09-15 | 2022-09-13 | Showa Denko Materials Co., Ltd. | Semiconductor element mounting structure, and combination of semiconductor element and substrate |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100531393B1 (ko) | 반도체 장치 및 그 제조 방법 | |
| JPH10270498A (ja) | 電子装置の製造方法 | |
| EP0689240A1 (en) | Bonded structure and methods for forming this structure | |
| JPH055375B2 (ja) | ||
| JP2000311912A (ja) | 半導体基板の処理方法、電気的組立体の製作方法、及び、はんだバンプ付き半導体基板 | |
| US5877079A (en) | Method for manufacturing a semiconductor device and a method for mounting a semiconductor device for eliminating a void | |
| JP2005235905A (ja) | 半導体装置とその製造方法 | |
| EP0922300B1 (en) | Process for producing semiconductor device provided with low melting point metal bumps | |
| JP3356649B2 (ja) | 半導体装置及びその製造方法 | |
| US6245582B1 (en) | Process for manufacturing semiconductor device and semiconductor component | |
| JP2755696B2 (ja) | 半導体装置及びその製造方法 | |
| JPH1197471A (ja) | 半導体デバイスおよびその実装構造体並びにその製造方法 | |
| JPH04296723A (ja) | 半導体素子の製造方法 | |
| JPH10308415A (ja) | 電極、電子部品、電子装置および電子部品の実装方法 | |
| JP3377411B2 (ja) | フリップチップ実装構造 | |
| JPH10256458A (ja) | 半導体装置 | |
| JPH02312240A (ja) | バンプ形成方法およびバンプ形成装置およびバンプ | |
| JPH05136143A (ja) | 半導体素子及びその製造方法 | |
| JP3235192B2 (ja) | 配線基板の接続方法 | |
| JPH08316641A (ja) | 一括接続法による多層配線基板 | |
| JPH05175408A (ja) | 半導体素子の実装用材料および実装方法 | |
| JPH0992651A (ja) | 半導体素子およびその接続方法 | |
| JP3284890B2 (ja) | バンプ付きワークのボンディング方法 | |
| JP3061017B2 (ja) | 集積回路装置の実装構造およびその実装方法 | |
| JP2595901B2 (ja) | バンプ形成方法 |