JPH055375B2 - - Google Patents

Info

Publication number
JPH055375B2
JPH055375B2 JP62057040A JP5704087A JPH055375B2 JP H055375 B2 JPH055375 B2 JP H055375B2 JP 62057040 A JP62057040 A JP 62057040A JP 5704087 A JP5704087 A JP 5704087A JP H055375 B2 JPH055375 B2 JP H055375B2
Authority
JP
Japan
Prior art keywords
ball
tape
bonding
lead
chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP62057040A
Other languages
English (en)
Other versions
JPS6332941A (ja
Inventor
Torebaa Hojison Rodonii
Joodan Joonzu Harii
Jerarudo Redaaman Piitaa
Kuraaku Reirii Chimoshii
Andoryuu Mosukoitsutsu Hooru
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of JPS6332941A publication Critical patent/JPS6332941A/ja
Publication of JPH055375B2 publication Critical patent/JPH055375B2/ja
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/86—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using tape automated bonding [TAB]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/50—Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0613—Square or rectangular array
    • H01L2224/06134—Square or rectangular array covering only portions of the surface to be connected
    • H01L2224/06135—Covering only the peripheral area of the surface to be connected, i.e. peripheral arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7565—Means for transporting the components to be connected
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/79—Apparatus for Tape Automated Bonding [TAB]
    • H01L2224/7965—Means for transporting the components to be connected
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812—Applying energy for connecting
    • H01L2224/81201—Compression bonding
    • H01L2224/81205—Ultrasonic bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00011—Not relevant to the scope of the group, the symbol of which is combined with the symbol of this group
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01018—Argon [Ar]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01039—Yttrium [Y]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01042—Molybdenum [Mo]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01052—Tellurium [Te]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01057—Lanthanum [La]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/20—Parameters
    • H01L2924/207—Diameter ranges
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
    • H05K3/4046—Through-connections; Vertical interconnect access [VIA] connections using auxiliary conductive elements, e.g. metallic spheres, eyelets, pieces of wire
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4092—Integral conductive tabs, i.e. conductive parts partly detached from the substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)

Description

【発明の詳細な説明】 Ａ 産業上の利用分野 本発明は電子回路用多層配線技術に関し、さら
に具体的には、ビーム・リードに形成されたボー
ル状ボンデイング接点を利用して、配線層相互間
の接続のためのバイヤ導体を形成するようにした
多層配線構造体、その形成方法およびそのための
配線テープに関する。
Ｂ 従来技術 B1 テープ自動ボンデイング 20〜30年前、非常に一般的な形式の半導体チ
ツプのパツケージはフライ・ワイヤ・リードに
よるパツケージからの接続を必要とした。この
フライ・ワイヤ・リードは、パツケージ基板の
表面上のパツドから、パツケージで支持される
チツプの上のパツドへとのびるように取り付け
られている。フライ・ワイヤ・リードは、デユ
アル・インライン・パツケージ（DIP）等のワ
イヤ・ボンデイング・パツケージの外部接続ピ
ンを使つて、電子システムにチツプを電気的に
接続するために用いられた。それらのピンは、
ワイヤ・ボンデイング・パツケージが配される
回路板の接続部に挿入される。フライ・ワイ
ヤ・リードでチツプ上のパツドとワイヤ・ボン
デイング・パツケージ内のリードフレーム上の
パツドとの間を接続するには精巧なワイヤ・ボ
ンデイング工程が必要である。ワイヤ・ボンデ
イング・パツケージに用いられるフライ・ワイ
ヤ・リードはもろく、またフライ・ワイヤ・リ
ードとチツプとパツケージとの間の接合ももろ
い。フライ・ワイヤ・リードの直径は、約
0.025〜0.050mmである。さらに、フライ・ワイ
ヤ・リードは、チツプ上方に高く延びており、
個々のフライ・ワイヤ・リードの個別処理手順
により、さらには各フライ・ワイヤの両端に対
するボンデイング手順により、フライ・ワイ
ヤ・リードが取り付けられる各２点の間に個別
に付着しなければならない。今では、パツケー
ジは、もつと少ない製造工程ですみ、もつと簡
単で信頼性のある一層コンパクトな種々の構造
を使用するまでに進歩した。
現在の超LSI（VISI）電子パツケージ・シス
テムでは、パツケージとチツプ上のパツドの間
を接続するためフライ・ワイヤ・リードを使用
する手法は、実用的な手法ではない。なぜなら
ば、チツプ上の回路密度が増大し、パツドが一
層小さくなり、さらに１チツプの当たりの接合
すべきワイヤ数が増大し、このため、ワイヤを
互いに一層接近させなければならないからであ
る。チツプ上のパツドのピツチとは、パツドの
中心相互間の距離である。ワイヤ・ボンデイン
グは25ミクロン（１ミル）のワイヤで行なうこ
とができるが、実用的な間隔の限度は、５ミル
のピツチを有する約２ミルのパツドのワイヤ・
ボンデイングである。そのような小寸法の場合
では、ボンデイング工具が隣接する接合または
ワイヤを損傷し易いという問題が招来される。
テープ自動ボンデイング（TAB）はほぼ20
年前に開発されたものである。このボンデイン
グでは薄くて短かいリードがテープにより位置
固定され、このリードがテープの周縁部からチ
ツプ上のリード接合部の真上まで延びるように
なつている。TABでは、ビーム・リードは、
チツプの周縁部にあるチツプ・パツドを越え
て、それらを熱圧着によつて接合できる位置へ
と延びる。リードのすべてはサーモード
（thermode）、すなわち、加熱されたプラテン
を高温に加熱する単一ステツプ動作で接合され
る。熱いサーモード工具が、リードの端部に圧
力をかけて、リード端部をチツプ上の、リード
の下にあるパツドに接合する。必要なのは、パ
ツドとリードとを位置合わせすることと、リー
ドの機械的および電気的保全性に悪影響を及ぼ
さずにパツケージのリードがパツドと接触でき
るようにすることだけである。エレクトロニク
ス（Electrowics）誌、1975年12月25日、pp.61
−68に所載のライマン（Lyman）の論文「特
別報告：IC大量生産におけるフイルム・キヤ
リアのスター（Special Report：Film
Carriers star in High−Volume IC
Production）」を参照されたい。その64ページ
の第２欄には、熱圧着機のサーモード温度は、
ドウエル時間0.25秒、接合力1.25Kgのとき、
550℃と記載されている。接合工程の温度範囲
は、300℃から700℃の間であることに留意され
たい。セミコンダクタ・インターナシヨナル
（Stmiconductor International）誌、1979年４
月号、pp.25−30に所載のC.D.バーンズ
（Burms）の論文「テープ・ボンデイングにお
ける傾向（Trends in Tape Bonding）」には
TABのその後の発展が記載されている。TAB
部品の一般的なパツド・ピツチは８ミルである
が、市販品には４ミルのものもある。
従来、わずかな端位置合せを許容し、接合面
積を減少させ、熱圧着に必要なサーモード設計
の複雑性を低減し、リードとパツドとを接合す
るのに必要な曲げ力を減少させ、所期の位置に
おいてのみ電気的接触を確保するため、バンプ
の形で上方（外方）に延びるメタライゼーシヨ
ンを、パツドの上またはイードの先端の上に載
せることが提案されてきた。まず、電子デバイ
ス上でのそのようなバンプの形成に関して、マ
スクの塗布や除去等の広範な処理工程を必要と
する、被着工程またはエツチ工程を使用しなけ
ればならない。さらに、チツプ上でのバンプの
形成に化学めつき（または化学エツチング）を
用いるときには、チツプに化学的処理を施すこ
とが必要なことがあり、このためチツプの表面
に望ましくない残留物が残つて腐触を起こす恐
れがある。インシユレーシヨン／サーキツト
（Insulation／Circuit）、第25巻、第10号
（1979）、pp.65−66に所載のJ.サロ（Sallo）の
論文「自動ギヤング・ボンデイング用のバン
プ・ビーム・テープ（Bumped−Beam Tape
for Automatic Gang Bonding）」は、バンプ
をTAB構造に付着するのが困難であることを
明らかにしている。従つて、電子デバイスのパ
ツドと共にめつきされたまたはエツチングされ
たバンプを使用する必要がない、パツケージン
グを実現できる、構造および工程を含むシステ
ムが必要とされている。
テープ自動ボンデイング（TAB）は、チツ
プの入出力パツドに対する銅テープ・ビームの
内部リード・ボンデイング（ILB）を容易にす
るため、バンプ・チツプ、またはバンプ・テー
プを使うことが必要である。バンプを付加する
ためにチツプ・ウエハを処理するとTAB工程
の費用が増加し、チツプ・ウエハ、特に傷きや
すいCMOS回路用のチツプ・ウエハを損傷す
る危険がある。市販の電気付着およびエツチン
グされたバンプ・テープは、それに代る１つの
方法である。しかし、そのようなバンブ・テー
プのビーム端におけるバンプは、機械的に硬
く、そのためにボンデイング工程中に力が加え
られたとき、入出力パツドが損傷したりチツプ
にひびが入つたりしかねない。市販のパンプ・
ペリメータ・テープは、二重フオトレジスト処
理およびそれに関連する位置合わせが必要なの
で、プレーナ・テープよりも高価である。
電子デバイス上にバンプを配置するための別
の手法は、TABリード上にバンプ構造を作る
ことである。これは、テープの両端がフオトリ
トグラフイで処理される単層（全て金属）
TABテープについて具体化された。単層テー
プは、比較的少ないリード（入出力）を有する
チツプだけにその使用を限定する固有の要因が
ある。さらに、全ての金属テープは、デバイス
を次のレベルのパツケージに装着する前にはテ
ストすることができない。従つて、テスト可能
な構成で高度な入出力デバイスに対してTAB
をより望ましい形で適用するには、２層または
３層テープ上にバープを形成する手段が必要で
ある。何故ならば、この種のテープは多くの入
出力と互換性があるからである。以下に説明す
るように、２層または３層テープに対するこの
バンプ工程は困難である。
２層または３層バンプ・テープは、片面また
は両面を金属膜で被覆しポリマー膜を使用する
ことによつて作られてきた。二重フオトリトグ
ラフイが必要なために位置合せおよび処理費用
上問題がある上に、ポリマー層に孔を形成する
必要もあるため、２層または３層テープからバ
ンプ・テープを経済的に作るのは困難である。
多数の入出力接続を供給する能力を備えた
TAB製品を製造するには、メタライゼーシヨ
ン用のポリマー支持層が必要なため、２層また
は３層テープを使用しなければならない。
「半導体ダイにリードを接合するためのテス
ト可能テープおよびそれを製造するための工程
（Testable Tape for Bonding Leads to
Semiconductor tor Die and Process for
Manufacturing Same）」と題するバーバー
（Barber）の米国特許第4510017号は、その第
２図に、好ましくは銅リード、最適には金また
はスズでめつきされた銅リードを含む、バン
プ・テープ・リードを示している。この特許
は、通常の工程を用いたTABテープ製造の幾
つかの問題を論じ、テスト可能なバンプ・テー
プを形成する方法を教示している。
ソリツド・ステート・テクノロジー「（Solid
State Technology）」、第22巻、第３号、P.
（1979）に所載のK.ハヤカワ（Hayahawa）等
の論文「膜キヤリア組立工程（Film Carrier
Assembly Process）」は、バンプが独立した
基板上に被覆され、後で電子デバイスに接合す
るためにテープ上に転写されるようにした、バ
ンプ・テープの変形を記載している。
「バンプ・ビーム・テープを製造する方法
（Method of Making Bumped−Beam
Tape）」と題するベーカーマンズ
（Bakermans）の米国特許第4396457号は、バ
ンプ・ビーム・テープと、バンプをテープ上に
載置する問題について論じている。その特許に
記載されている解決策は、TABテープに微小
浮彫りを施して、TABテープにバンプを形成
するものである。このテープは、ビームを形成
する回路パターンを形成するためにエツチされ
る、ポリイミド樹脂膜で被覆した、または被覆
のない銅箔から成る。このテープは、製造シス
テム中でテープを先送りするための多数のせん
孔された位置合わせ孔、すなわちスプロケツ
ト・ホールを有する。ベーカーマンスの特許の
第６図は、バンプ・ビーム・テープを製造する
方法を示し、テープのポリイミド樹脂が銅の上
に形成され、次に、ポリイミド樹脂がエツチさ
れて、パーソナリテイ・ホールを形成する。し
かし、接着層は必要とされない。ベーカーマン
スの特許の第７図では、銅の単一層のみが必要
とされる。ベーカーマンズによれば、バンプは
次の２つの工程のどちらかによつてビーム上に
形成される。(1)ポリイミド樹脂に一組の大きな
パーソナリテイ・ホールをせん孔し、金属層に
バンプおよびビームが形成されるようにする。
(2)銅箔でポリイミド樹脂を覆う。(3)銅をせん孔
してバンプを形成する。(4)不要な銅をエツチン
グで除去して、端部にバンプを有するビームを
形成する。(5)ビームを金めつきする。
２番目の工程は、異なる一組のステツプを含
む。(1)ポリイミド樹脂に一組の大きなパーソナ
リテイ・ホールをせん孔し、金属層にバンプお
よびビームが形成されるようにする。(2)銅箔で
ポリイミド樹脂を覆う。(3)銅をエツチしてビー
ムを形成する。(4)各ビームに端部をせん孔して
バンプを形成する。(5)ビームを金または他の貴
金属でめつきする。ベーカーマンズのバンプは
片面だけであり、せん孔される部分がくぼんで
いることが明らかである。ベーカーマンズのせ
ん孔バンプ工程または前記バーバーのバンプ・
テープでは、バンプはビームの上方および下方
には延びない。
また、バンプおよびパツドは、熱圧着により
接合を形成するとき最良の変形をもたらすよう
に等しい硬度を有することが好ましい。ほとん
どの従来技術では、チツプに接合される金属構
造間で硬度が等しくない。生産されている大部
分のTABコンポーネントはバンプ・チツプを
使用するが、その製造には湿式化学処理によつ
てウエハの歩どまりが下がり費用のかかる手順
が含まれる。さらに、デバイスの金属部に対す
るバンプの接着力が弱い場合が多い。さらに、
化学処理によつて形成されるバンプの寸法およ
び形状が不規則によるという問題がある。さら
に、通常では金から成る、めつきされたバンプ
の硬度を低下させるため、バンプをアニールす
ることが慣例であるが、それには、チツプを高
温サイクルにさらすことが必要である。
B2 ボール・テープについて 本発明に従つてチツプ上のパツドへのボンデ
イングに適合した、ボール形の端部形状の導電
性リードを備えたポリマー・テープ自動ボンデ
イング（TAB）テープを、本明細書ではボー
ル・テープと呼ぶ。この金属ポリマー複合構造
も、柔軟な回路板構造を有するプリント基板で
あるMLC等の多層回路基板を作るために使用
することができる。
1984年９月９日に公告されたオークレー
（Dakley）等の「半導体デバイスへのリードの
ボンデイング（Bonding leads to
Semiconductor Device）」と題するヨーロツ
パ特許出願公告第0117348号は、「１行のフイン
ガーを横切つてビームを走査し……１フインガ
ー当たり１つのパルスを使つて銅テープ上にバ
ンプ」を形成することを示している（第５図お
よび明細書６頁９〜13行）。この出願は、４ペ
ージの８行目から16行目に「リードを半導体回
路デバイスに接続するバンプ・テープ自動ボン
デイング工程で使用するための、テープの導電
性リードの自由端に接続バンプを形成する方法
は、レーザ・ビームによつてテープ上のリード
の自由端を加熱してリードの端部を溶融させ、
表面張力が各リードの液相端を強制的にボール
に形成して、ボンデイング・バンプを構成する
ようにすることを含む」ことを教示している。
６ページの４行目から８行目では、この出願
は、「レーザ・ビームの焦点は、リードまたは
フインガーの表面、またはその近くになければ
ならない。材料によつては、不活性ガスが必要
なこともある。」と述べている。
B3 多層パツケージ 多数の（垂直方向で層間の電気的相互接続を
もたらす）コンタクト・ホール（バイヤ）を含
む多層回路パツケージは、コンピユータ、通
信、家庭用および産業用電子産業で使用される
電気コンポーネント間に多数の信号および電力
線を接続するために使用される。バイヤで相互
接続された、微細な線幅を有する多数の回路段
を用いて、コンポーネントを互いに緊密に装填
することが必要な場合、高密度パツケージが使
用される。基板用の材料には、エポキシ・ガラ
ス・セラミツクおよびポリイミド樹脂がある。
回路によつては、20以上もの配線層が必要であ
る。小サイズの表面装着パツケージの出現とあ
いまつて、集積回路の密度が増大するに従つ
て、信頼性のある低価格の多層基板の必要性が
増大している。
従来バイヤは、多数の処理工程が必要なた
め、種々の多層パツケージ中で作成するのが困
難であつた。柔軟な多層回路に対する通常の製
造工程では、何年も前からエポキシ・ガラス基
板で作られてきたのと同じ方法で、相互接続バ
イオを作ることが必要である。すなわち、バイ
ヤ・ホールをあけ、次に適当な金属をホールに
シーデイングし、無電解めつき法により銅でホ
ール内部をめつきする。次に、最終処理工程で
は、個別の導線のエツチング、種々の層を互い
に積層し、後で付加される層中の付加的バイヤ
によつて後続の層と前の層とを相互接続できる
ように、上記のステツプを反復する。
B4 汎用チツプ相互接続パツケージ 従来、適当な修理技術がなかつたために、修
理不能な欠陥を有する多層基板パツケージは廃
棄されてきた。その理由には、内部欠陥がアク
セスできないことや、設計変更（EC）パツド
の数が不充分なことがある。そのような基板は
一般に、多層セラミツク（MLC）の接合のよ
うにフリツプチツプはんだ装着用に設計され、
あるいはワイヤ・ボンデイング・チツプを含む
プラスチツク・パツケージ専用に設計される。
一方のタイプのチツプの代りにもう一方を使う
ことはできなかつた。チヤンス（Chance）等
の「数個の等間隔で隔置された橋絡コネクタを
備えた、埋込み設計変更線を有するチツプ・キ
ヤリア（Chip Carrier With Embedded
Engineering Change Lines With Seveval
Periodically Spaced Bridging Connectors）」
と題する米国特許第4489364号は、過去に設計
変更の問題を扱つた唯一の例である。
B4 その他の関連の刊行物 ニツケル・エレクトロニクス・マイクロデバ
イス（Nikkei Electromics Microdevices）、
1984年６月11日号に所載のM.スワ（Suwa）等
の「次世代VLSISのニツケイ・スペシヤル１
アセンブリ、金線と同様に確実に接続するため
のアルミニウム・ボール・ボンデイング
（Nikkei Special １ Assembly of the Next
Generation VLSIS、Aluminum Ball
Bonding to Connectas Securelyas Gold
Wives）」と題する論文は、ICチツプに対する
フライ・ワイヤ・リードの従来のワイヤ・ホン
デイングに使用されるフライ・ワイヤ・リード
の端部にボールを形成することを記載してい
る。このことは、スワ等が示すように、周知で
ある。Alボールは、「水素を含むアルゴン雰囲
気中で大電力をアルミニウム線に付与すること
により値ちに」形成される。その雰囲気はフオ
ーミング・ガスを含む。使用される技術はま
た、少なくとも１アンペアの電流で、１ミリ秒
以内の間、1000Vの高電圧を使用する必要があ
つた。TABと関連した工程の使用またはレー
ザを使つたボールの形成については示唆されて
いない。
５ページで「レーザ・ビーム、マイクロプラ
ズマ・トーチ、または短絡放電を使用すること
により、アルミニウム線の先端にボールを出現
させることを多数の研究者が試みてきた……し
かし、金のボールに匹敵するボールはどこにも
形成できなかつた。」と記載されている。
IEEE、pp.116−121（1985）に所載のJ.ヒロ
タ（Hirota）、K.マチダ（Machida）、T.オク
ダ（Okuda）、M.シモトマイ（Shimotomai）、
およびR.カワナカ（Kawanaka）の「プラス
チツク形成半導体パツケージ用の銅ワイヤ・ボ
ンデイングの開発（The Development of
Copper Wine Bonding tor Plastic Molded
Semiconduct or Packaqes）」と題する論文
は、プラスチツクをベースとするパツケージに
対する半導体の金線ボンデイングを銅線ボンデ
イングで置き換えることを論じている。TAB
とは全く関係がないこの論文は、シールド・ガ
スを含む雰囲気を有するチヤンバ内に置いた線
の端部にレーザ・ビームを当てることにより、
Al、CuまたたAg線の端部にボールを形成する
ための装置の概略図を示している（116ペー
ジ）。11ページの第１欄の「ボール・ボンデイ
ング技術」の所には、銅ボールは金よりもわず
かに硬く、Siチツプを損傷しないように銅をも
つと柔くすることが課題である」と記載されて
いる。チツプ上で使用されるパツドは、アルミ
ニウム・パツドである。この論文の第１図に酸
素検出器が示され、酸素含有量を記載した第３
図にアルゴンが使用されていることに留意され
たい。低酸素の接合、銅ボールが滑らかになる
ことが示されている。環元性雰囲気の存在は示
されていない。
チヤンス等の米国特許第3614832号は、その
第７図に、導電性リード２０を基板１１上のラ
ンド１３に接合するためリード２０を担持する
ポリイミド樹脂転写紙１９（第５欄、第45行か
ら第51行）の背面にレーザ・ビームを通すこと
を示している。リードはチツプ１５上の接点１
７に接続されている。ボンデイングの前にリー
ドの端部にボールを形成することは全く示唆さ
れていない。さらに、このデカルコマニア配線
構造は、TAB構造とは大幅に異なつている。
サトウ（Sato）等の米国特許第4188636号
は、TABパツケージ構造上のビーム・リード
上ではなく半導体チツプ上にバンプが形成され
る構造を記載している。
タカオカ（Takaoka）等の米国特許第
3463893号「レーザ・ビームを用いた溶接装置
（Weldeng Device Using Laser Beams）」
は、レーザ・ビームによつて溶接されるワイヤ
電極の端部をボールの形状にすることができる
ことを示している（その第２Ａおよび第２Ｂ
図）。この特許は、「この構造では、電極表面に
接触したときその長さが変化しないように、第
２Ａ図に示すようにリード線４を先端をノズル
のセンター・ホールの口径よりも大きな直径の
ボールに形成することが望ましい……」と記載
している（第３欄の60行目から65行目）。
アルデゾネ（Ardezzone）の米国特許第
3934073号「小型回路接続およびパツケージ技
術（Miniature Circuit Connectiom and
Packaging Techniques）」は、第５図に、ガ
ラス・ブロツク１４を通して高エネルギーを放
射して、予形成品リード端１１ｂおよび１１ｃ
に半導体デバイスのパツド２３ｂを接合するこ
とを示している。ビームはレーザ・ビームであ
ることが好ましい（第６欄の26行目から第７欄
の12行目）。
米国特許第4510017号は、バンプ・ビーム・
テープおよびTABについて論じている背景特
許である。そこでは、リード１４は、その内部
リード端にバンプ１８がめつきされている。リ
ード１４は銅で形成されており、はんだ、Ni、
Si、SnまたはAuから成るバンプでめつきされ
ている。金およびニツケルのバンプは、アニー
ルしない限り硬い。そのような硬いバンプはテ
ープを損傷する恐れがある。スズまたははんだ
のバンプはシエルフ寿命が限られているという
問題を有する。第２に、それらは寸法が不均一
である。第３に、それらは正確なマスク位置合
わせを必要とする。第４に、バンプは下方に延
びるが、上方には延びない。第５に、バンプを
めつきするのは費用がかかる。第６に、めつき
浴は清浄な表面を作りそうにない。銅層が３の
バンプの形成とエツチングは、どちらのステツ
プを先にして行なうこともできる。
硬い金のバンプは熱圧着によつて容易に変形
されず接合の信頼性が低くなる。そのため、硬
い金のバンプを柔らかくするためにアニールす
ることは当技術では、常套手段である。しか
し、金のバンプをアニールするためにレーザを
使用することに関する報告は、公表された文献
には出ていない。チツプまたはビーム上に硬い
バンプができる問題は、リードの総数が増大し
て、チツプに一層大きな力がかかるようになる
場合、深刻になる。従つて、形状の不規則性や
平坦性の欠如により、局部的に過大な負荷が加
わる可能性がある。過去において、当業者は、
「硬い」金めつきされたバンプが、シリコン・
チツプを損傷する恐れがあることに気づいてい
た。ワイヤ・ボンデイング手順を使つてチツ
プ・パツドにステツチされたフライ・ワイヤ・
ボンデイング用のボールを形成するため、金線
を加熱することは、半導体チツプ・パツケージ
業界では通常の常套手段である。しかし、オー
クレー（Oakley）等が教示するように、TAB
ボンデイングにおいてリードの先端上のボール
を使用することは比較的新しい手順である。そ
の代りに、バンプ・テープまたはバンプ・チツ
プが、チツプ・パツドをTABリードに接続す
るために使用されてきた。しかし、バンプ・テ
ープは、チツプで満足に使用できる十分に柔軟
な材料をもたらさない。硬いバンプはチツプを
損傷する恐れがある。バンプ・テープは、熱圧
着で使用される「サーモード」と呼ばれる加熱
されたプラテン（鉄等の）によつて加熱され
る。別の方法として、いわゆる「バンプ・チツ
プ」を使用することができるが、チツプのパツ
ド上にバンプを形成するためにチツプの有害な
めつき浴等にさらす工程が必要である。
Ｃ 発明が解決しようとする問題点 この発明の目的は、テープ自動ボンデイングを
利用して、電子回路多層パツケージにおける層間
バイヤ接続を容易に実現できるようにした多層配
線技術を提供することである。
Ｄ 問題点を解決するための手段 この発明の電子回路用多層配線構造体は、絶縁
フイルム基板（例えば、第１０〜１３図の２６，
２７）と、このフイルム基板上に形成された導電
性ビーム・リード（例えば、１３Ａ，１３Ｂ）と
をそれぞれ有する複数の配線層を有する。各配線
層のフイルム基板は開孔（例えば、２９，３０）
を有す、ビーム・リードはこれらの開孔内へ延び
且つこれらの開孔内に、フイルム基板の厚さより
も大きなボール状ボンデイング接点（例えば、９
Ａ，９Ｂ）を有する。これらの配線層はそれぞれ
のボンデイング接点が整合するように積層され、
ボンデイング接点が互いに結合される。結合され
たボンデイング接点は、配線層相互間を接続する
ためのバイヤ導体として機能する。
以下この発明について詳細に説明する。
本発明による方法では、アーク法（レーザ法で
もよい）によつてボールテープを作るため、かか
るボールをTABリードの端部に形成する。かか
るボールを形成するために使用される一つの方法
は、フオーミング・ガス（10％の水素を含むアル
ゴンガスまたは窒素ガス、４％の水素を含む窒素
ガス）等の還元性雰囲気中で、アークによつてボ
ールが形成される付近の温度まで金属ビームを加
熱することである。還元性雰囲気は、ボール形成
中のリードから酸素を除去するため、またはボー
ルの酸化を回避するため使用される。この方法に
よれば、硬い金属バンプと対照的に、柔らかい銅
のボールが形成される。この銅は、加工硬化また
は微粒子化（めつきされた材料では普通のことで
あるが）されていないので、ある形態の銅よりも
柔らかい。さらに、フオーミング・ガス中で行わ
れるボール・テープ工程では、表面は清浄で酸素
を含まない状態になる。この表面は、めつきまた
は直接ボンデイングにとつて秀れている。また、
ボール・テープは柔らかい。せん孔されたバンプ
（上記ベーカーマンズの特許第4396457号参照）
は、始め硬く、さらにせん孔工程により加工硬化
できる材料から作られている。
D1 エリア・テープ バンプ・エリア・テープは、チツプの周縁部
にあるパツド上のリードへの接続を行つたり、
チツプの内部の領域間の接続を行つたりするた
めのもので、設計変更用フライ・ワイヤを用い
る必要なしに、チツプ内部のパツドに接続をも
たらすために望ましい。エリア・テープでは、
ボールがビームの上方および下方に延びる。導
電性ビームを支持する（ポリマー、すなわち、
ポリイミド樹脂の）基板中の開口内にボールが
形成されたTABテープの場合は、ボールは基
板の両面の上方および下方に延びる。
ポリイミド樹脂テープ上の所定領域の中央に
あるテープ配線は、ポリイミド樹脂の部分のう
ち、ボールが形成される部分をまず除去した後
で、ボールにすることができる。レーザ加工の
経験によれば、本発明の独自の利点は、レーザ
で形成された構造が均一性で再現性であること
である。プラスチツクおよびセラミツクのエン
チングおよびはんだづけにレーザを使用するこ
とに関する研究は、レーザを用いて均一な結果
を得ることが困難なことを示している。このこ
とは通常、加工される部分の表面特性の違いに
よるもので、またレーザの強度の不可避的な変
動にもよるものである。この方法は、以下に説
明するように、からる強制変動の問題を克服す
ることができる。
ボール・テープ法は、バンプ・チツプを必要
としない柔らかく、均一なバンプを実現する。
また、ボール・テープ製造法は、バンプ・テー
プを製造するのに必要な困難な二重位置合わせ
工程を必要としない。バンプ銅、ポリイミド樹
脂テープならびにエリア・バンプ・テープは、
ボール・テープ法によつて実現される。
我々が精通しているレーザ製造および加工法
では、レーザ出力または供給される全エネルギ
ーのどちらか一方が狭い範囲内に入ることがし
ばしば必要である。本発明のボール・テープ
TAB法では、最小のレーザ出力閾値に到達す
れば、かかるパラメータの影響を受けないとい
う利点がある。この方法は自己制限的性格をも
つため（ビーム金属は溶融するとボールを形成
すべくレーザ照射位置から自然と後退し、その
後レーザ照射の影響を受けない）、蒸発が生じ
る異常に大きな出力密度以下のレーザ出力を過
度に照射しておく必要がなく、そのためその影
響を受けない。また、形成される構造の均一性
は、形成すべくTABビームの線形寸法に比較
的無関係である。なぜならば、形成されるボー
ルの直径は、線形寸法の立方根として変化する
ので、例えば、ビームの厚さが10.0％だけ変化
しても、ボールの直径は僅か3.2％変化するだ
けである。
同時に、銅の融点は1083℃であり、ポリイミ
ド樹脂は450℃で炭化し始める可能性があると
はいえ、銅ビームに付着されたポリイミド樹脂
膜には、レーザまたはアーク法によつて溶融さ
れたビームの端部から1.0mm（0.040インチ）未
満の位置に損傷が認められないことは重要であ
る。レーザ法の自己制限的性質は、工程を完了
するために必要な時間を制限する役割を演じ、
従つて、全エネルギー転送を、工程を完了する
ために必要な量に制限する。
TABパツケージによつて作られる、ビーム
の端部にボールを有する柔らかい球状バンプ
（以後ボール・テープと呼ぶ）により、２つの
点で改善が図られる。ボール・テープ・バンプ
は柔らかいので、チツプ上のこわれ易い薄膜構
造を損傷する危険なしにボンデイングが可能で
あり、延性のある接合ができるため、接合に応
力がかかつたとき、接合の寿命を延ばすことが
できる。ポリイミド樹脂構造の上方および下方
へボール・テープ・バンプを延長すると、第１
図に示し、以下に説明するように、周縁配列
TABに集中する現在の慣行とは異なり、負荷
がサーモード上の小さなバンプのみにかかるパ
ーソナライズされたサーコードを必要とせず
に、エリア・テープTABが可能になることを
発見した。このパーソナライズされたサーボモ
ード手法は、隣接するポリマー材料を焦がすこ
とを避けるために非常に慎重な位置合せが必要
であり、サーモードの費用および独自性が増
す。ポリマー基板の上方および下方に延びる
TABバンプの場合、平坦なパーソナライズさ
れていないサーモードを使用することがきる。
バンプ・テープが硬いビーム端部を有するの
に対し、ビーム端部が柔らかい銅でできている
点で、ボール・テープはバンプ・テープと異な
る。この柔軟化は、主としてボール形成工程で
生じる粒子の粗大化によるものである。粒子の
成長に必要な温度は、ポリマー・キヤリアがさ
らされる最高温度を充分に上回るので、このこ
とはこの方法の独自な属性である。ボール・テ
ープのビームは、より柔らかいボールを除い
て、硬い銅などの金属製とすることが好まし
い。このことは、処理の間適正な位置を維持す
るのに役立つ。ビーム端部の柔らかい球状ボー
ルは、柔らかいアルミニウム入出力パツドを貫
通したり、またはパツシベーシヨン層等のデバ
イス構造のもろい要素にひび入れたりする危険
なしに、熱圧着工程中に圧縮することができ
る。ボール・テープは、標準のプレーナ・テー
プの安価な１段階修正により製造することがで
きる。
D2 多層パツケージ 本発明の実施態様では、多層パツケージは、
パツケージの複数の層中の同様なリードに接合
されたボール・テープ・リードを用いて構成さ
れる。種々の層中のリード上のバンプ、好まし
くはボール・テープ・バンプがの相互接続を容
易にする。
ここで提案するのは、本書の他の部分でボー
ル・テープと呼んでいる構造を作るためにレー
ザ法を使つてバイヤを作成するための簡単な方
法である。次に、この方法の工程は、ポリイミ
ド樹脂内に孔を設けるため、ポリイミド樹脂材
料をエツチ、押抜き、または穴あけすることを
必要とし、次に、回路基板の作成に使われる通
常の方法で得られた構造に銅クラツドを積層す
る。別の方法では、パターン化された銅構造を
積層またはめつきによつて付着された、平坦な
ポリマー構造を次にエツチすることができる。
次に、回路パターンが通常の方法で再びエツ
チされる。ここで本発明の加熱方法として使用
されるレーザまたは他の集束エネルギ法を用い
て、ボール・テープ構造が適当な位置に作成さ
れる。その改善された重要の特徴は、ポリミイ
ド樹脂キヤリヤの表面の上方および下方に突出
するのに十分な直径をボールが有することであ
る。次に、ボール・テープのボールを用いた回
路のそのような２つの層が、多層回路のための
通常の処理工程で位置合せされる。ボールは適
当な方法で互いに接合される。適当なボンデイ
ング方法には、熱圧着、スポツト溶接、または
低温はんだの使用がある。次に、追加の層がほ
ぼ同じ方法で付加される。ボール・テープ法に
よつて製造されるボールはまた、回路の１つの
レベルにあるボールのボンデイングが別のレベ
ルにあるランドに接合されることも可能にす
る。
本発明のこの実施態様によれば、電子デバイ
ス用の多層パツケージ構造は、パツケージ内の
異なるレベルにある導体の相互接続用のバイヤ
構造を含む。この構造は少なくとも１本の金属
テープ・ビーム・リード１３Ｂ、第１０図と、
絶縁材料の膜を備えた基板２６を含む。第１の
開口２９が基板２６を貫いて設けられる。基板
２６は、ビーム・リード１３Ｂの一部分が第１
の開口２９の一部分を横切つて延びるように、
ビーム・リード１３Ｂを支持する。ビーム・リ
ード１３Ｂは、第１の開口２９を通つて基板２
６の上方および下方に延びる第１の固体ボール
９Ｂとなつて成端する。第２の基板２７は、第
１の基板２６に対してスタツクされた絶縁材料
から成る。第２の基板２７は、第１の基板２６
内の第１の開口２９と位置合せされた、第２の
開口３０を備える。第２の基板２７は、開口３
０を通つて延びる第２のボール９Ａとなつて成
端する第２のボール・リード１３Ａと第２ボー
ル９Ａを担持する。第１のボール９Ｂは第２の
ボール９Ａと並置され、かつ第２のボール９Ａ
に接合され、それによつてバイヤが形成され
る。
本発明の別の実施態様では、電子デバイス用
の多層パツケージ構造は、少なくとも１本の金
属テープ・ビーム・リード１３Ｂを備えた、パ
ツケージ内の異なるレベルにある導体を相互接
続するためのバイヤ構造と、絶縁材料の膜から
成る基板２６と、基板２６を貫通する第１の開
口２９と、ビーム・リード１３Ｂの一部分が第
１の開口２９の一部分を横切つて延びるように
リード・ビーム１３Ｂを支持する基板２６から
成る。ビーム・リード１３Ｂは、第１の開口２
９を通つて基板２６の上方および下方に延びる
第１の固体ボール９Ｂとなつて成端する。絶縁
材料から成る第２の基板３４、第１４図は、第
１の基板２６に対してスタツクされる。第２の
基板３４は、第１の基板２６内の第１の開口と
位置合せされたパツド３３をその上に備える。
第１のボール９Ｂは、パツド３３と並置され、
かつこのパツド３３に接合される。従つてバイ
ヤが、第１および第２の基板２６，３４上の導
電性パターンの間に設けられる。この構造は、
第１２図に示すように、一対の基板２６，１３
２の間の接地面１３１を備えることが好まし
い。
D3 ボール・テープ構造 集積回路のパツドに導電性の金属テープ・ビ
ーム・リードをテープ自動ボンデイングするの
に使用されるテープは、幾つかの特徴を備えて
いる。基板は、貫通する開口によつて画定され
る複数のフレームを備える高分子材料の膜から
成るキヤリアを有する。キヤリアは、複数のビ
ーム・リードの各々の一部分が開口の一部分を
横切つて延びるように、複数のビーム・リード
を支持する。ビーム・リードは、フレームを通
つて高分子材料の上方および下方に延びる固体
の、金属性導電性ボールとなつて成端する。
ボールは、Au、Pd、Sn、Ni、Pbを含むは
んだおよびInを含むはんだのうちから選択され
た金属の接合可能な膜で被覆される。
本発明によれば、自動ボンデイング材料を製
造するための方法は、第１および第２の表面を
有するポリマー・テープを設計することを含
み、このポリマー・テープは一方の表面に金属
導体ビームの形のリードを担持する。金属導体
ビームは、端子端部を備える。アークが金属導
体ビームの端子端部に当たると、端子端部にボ
ールが形成される。
さらに本発明によれば、テープ自動ボンデイ
ング材料を製造するための方法は、第１および
第２の表面を有するポリマー・テープを設ける
ことを含み、このポリマー・テープは少くとも
一方の表面に金属導体ビームの形のリードを担
持する。金属導体ビームは端子端部を備える。
ビームは、集束エネルギーによつて金属導体ビ
ームを加熱する前に端子端部付近の断面積がよ
り小さくなつている。金属導体ビームの端子端
部に集束エネルギーを当てると、端子端部にボ
ールが形成される。金属導体の端子端部にボー
ルを形成するため、還元性ガス雰囲気の存在下
で金属導体ビームの端子端部にエネルギーを当
てる工程により、集束エネルギー源を当てるこ
とが好ましい。もう１つの好ましい特徴は、集
束エネルギーがレーザ・ビームから成ることで
ある。好ましい実施例のもう一つの態様は、金
属導体の端子端部でアークを確保する工程によ
り、アークによつて、集束エネルギーを当てる
ことである。金属導体の端子端部にボールを形
成するため、不活性ガスまたは還元性ガス雰囲
気の存在下でエネルギーを当てることもまた好
ましい。
アークは、金属導体の端部とアーク源を接続
する磁界線を有する磁界の存在下で、金属導体
の端子端部に当てることが好ましい。
ボールは、Au、Pd、Sn、Ni、Pbのはんだ
およびInのはんだのうちから選択された金属で
被覆することが好ましい。
Ｅ 実施例 以下、この発明の実施例について説明する。
第２図および第３図において、LSI回路チツプ
１２が、ポリマー基板７から成るパツケージ・テ
ープによつて支持されている。ポリマー基板７は
好ましくは金属の膜で被覆されたポリイミド樹脂
の膜から成り、この金属膜から導電性ビーム１３
が形成されている。テープ１０は、テープ１０の
基板７の下にチツプ１２がある状態で示してあ
る。本発明にもとづくチツプ１２上でのパツドに
接合するのに適した内側リード・ボンデイング
（ILB）ボール９となつて成端する導電性リード
を備えた。ポリマー・テープ自動ボンデイング
（TAB）テープ１０を、本明細書ではボール・テ
ープと呼ぶ。ボール・テープ１０は、ポリイミド
樹脂の膜を含む基板７を備え、このポリイミド樹
脂膜の上で部分的に導体ビーム１３の形となつた
銅のパターンが接合される。ビーム１３はチツプ
１２を取り囲んでいる状態で示されている。テー
プ１０は35mm幅のテープの形状をしており、35mm
写真フイルムと同様の構造をしている。テープ１
０には、テープ１０をリールに巻き取り、リール
から繰り出し、テープ１０を送るためのスプロケ
ツト・ホール１１がついている。従つて基板７上
の導体ビーム１３の金属パターンは、テープ１０
上の導電性ビーム・リード１３の柔らかい銅の球
状端部９をチツプ１２上のアルミニウム（または
被覆されたアルミニウム）の導体パツド２１に
TAB（テープ自動ボンデイング）するための機械
と正しく位置合せされた位置に送られる。従つ
て、ボール９は、導体パツド２１を基板１０上に
支持されたボール・テープ・ビーム・リード１３
に接続する。ボール９をチツプ１２上のパツド２
１に熱圧着するため、リード１３は、チツプ１２
に隣接するビーム・リード１３の内側リード・ボ
ンデイング（ILB）端部（２１で示す位置）まで
のびている。テープ１０は、（チツプを枠づけす
るために位置合せされた）正方形の窓１４をその
中に有し、リード１３のILB端子端部上のボール
９は、窓１４を越えて下方に延び、下側のチツプ
１２上のパツド２１に達して、それに接続され
る。リード３１の他端は、リード１３の両端がパ
ツケージ・チツプ・キヤリアまたは基板（図示せ
ず）に接合できるように、テープ１０の窓１６，
１７，１８および１９を越えて延びる、ビームの
外側リード・ボンデイング（OLB）端部２０で
ある。通常リード１３のOLB端部２０は、それ
を曲げて、はんだ接合等でチツプ・キヤリアに接
合できるように、窓１６〜１９の所でテープ１０
から切断される。
第１図は、チツプ１１２（テープがチツプを覆
うので、破線で示す）に接合されるエリア・テー
プすなわちエリア・テープ１１０を示す。エリ
ア・テープ１１０は、チツプ１１２上の種々のパ
ツドをボール・テープ接合で接続するようになつ
ている。この接続にはビーム１３からポリマー基
板１０７内の孔１５を介して、チツプ１１２の周
縁部にあるパツド２８（これは通常のTAB接続
と同様である）への接続と、チツプの内部にある
パツドへの接続の２つがある。エリア・テープ１
１０は、ボール・テープのボール９で成端する新
しい橋絡ビーム８８を用いて、チツプ１１２を横
切つて、かつ、チツプ１１２上の２つのILBパツ
ドの間を橋絡して接続が行なえるようにしてい
る。これによりフライ・ワイヤ接続を使用せず
に、設計変更を行なえる。エリア・テープ１１０
は、キヤリア・テープから（第６図に示し、それ
を関連して以下に説明するように）簡単に切り取
られる。エリア・テープ１１０は、第２図および
第３図と同じ方法でチツプ１１２に接合される。
しかし、チツプ１１２上の内側パツドは、通常の
TAB位置合せおよびボンデイング手順で実行で
きる接続を行なうために、設計変更ワイヤの特別
な処理および操作を全く用いる必要なく、相互接
続される。ボール９は、テープの上方に延びるの
で、サーモードは内側リード接合ILB２８と同じ
方法で接合を行なうことができる。外側リード接
合は、ビーム１３の外側端部２０で行なわれる。
要約すると、第１図は、チツプ１１２に対する
TABボンデイングと、エリア・テープ１１０を
用いたチツプ１１２上のパツド間の相互接続との
組合わせに使用するために設けられたエリア・テ
ープ１１０を示す。この構造は、絶縁材料のポリ
マー膜、すなわち、オーバレイの形の基板１０７
を使用する。基板１０７は少なくとも１本の金属
テープ・ビーム・リード１３および橋絡リード８
８を担持する。オーバレイ１０７は、縁部８９を
有し、オーバレイは、各ビーム・リード１３の一
部分が１つの縁部８９の一部分を越えて延びるよ
うに、ビーム・リード１３を支持する。各ビー
ム・リード１３は、縁部８９を横切つて基板の上
方および下方に延びる固体ボールとなつて成端す
る。電子チツプ１１２は、その上にパツドを備
え、これらのパツドは、チツプ１１２とエリア・
テープ１１０との間のボール接続によつてテープ
１１０に電気的および機械的に接合され、橋絡ビ
ーム・リード８８がチツプ１１２上の少なくとも
一対のパツド間の内部接続をもたらす。電力また
はアース接続で一般的なように、１本のビーム・
リード１３０が分岐して、チツプ１１２に対する
複数の接続を行なうことができることも示されて
いる。
第４図は、銅ビーム１３の端部にボール・テー
プのボール９を形成するため、TABテープのポ
リマー基板７上の銅ビームの端部で銅ビーム１３
に当てる集束レーザ・ビーム５９を示す。
100kw／cm2の電力密度でボール・テープの製造
を実際に行なつた。「固体薄膜（Thin Solid
Film）」、第85巻、pp111−117（1981年）に所載の
P.B.ペリー（Pewy）、S.K.レイ（Ray）、および
R.ホジソン（Hodgson）による研究は、銅線を
蒸発させるためにYAGレーザーを使用した場合、
100Mないし1000Mw／cm2の電力密度が蒸発のた
めに必要とされることを示している。このこと
は、ボール・テープ製造用の窓加工する電力密度
が、３桁以上になる可能性があることを示す。
第５図は、現状技術にもとづく加熱された平坦
なサーモード１０６による熱圧着後の、第４図の
ボール・テープ・ボール９のボンデイングを示
す。熱圧着においてボール・テープには、球の非
均一圧縮から生じる２つの利点がある。サーモー
ド（ボンデイング工具）がボールに接触すると、
球とパツドの間の接触面積が小さいので、パツド
とボールの界面の応力は非常に高い。従つて、ボ
ール圧縮の初期段階の間、特定の負荷に対して
（パツドに接触している平坦なリードに比べて）
ずつと大きな応力が発生し、このため局部ボンデ
イングが容易になる。平坦なリードの場合、同様
な応力を発生するには、チツプを損傷する恐れが
ある非常に大きな負荷を用いなければならない。
第２の利点は、局在化された塑性変形から生じ
る。
第６図は、本発明に従つて、第２図および第３
図のボール・チツプを形成するためのシステムを
示す。生テープ送りリール４１が、フオトレジス
トの薄膜で被覆された銅の膜と積層されたポリイ
ミド樹脂テープ４０を担持する。テープ４０は、
第１図に示すようなスプロケツト・ホールを有
し、フオトレジスト露光ランプ５１の下の位置に
進む。フオトレジスト露光ランプ５１は、マスク
５２およびレンズ５３を通して光を照射し、テー
プ４０上の像５４を形成させる。これで、テープ
４０の露光工程は完了する。次に、テープは浴５
５に進む。
現像兼エツチ浴５５で（当事者なら理解できる
ように、別々の２つの浴が好ましいが説明の便宜
上の１つの浴として示す）、露光されたフオスト
オレジストを処理してパターンを現像する。現像
された露光フオトレジストのパターンによつて露
出された銅の表面は、浴５５でエツチングによつ
て除去され、残りのフオトレジストで覆われたビ
ーム・リード１３が残る。
完成されたプレーナ・テープ５６は走査式また
はパルス式レーザ装置６０の下を通過する。装置
６０は、光線５９を発生し、その光線５９は鏡６
１で反射された集束レンズ６２を通つてビーム１
３に当り、ビーム１３の端部にボール・テープ用
のボール９を形成する。レーザによるボール９の
形成は自己制限的工程（自然と形成される）であ
る。すなわち通常のプレーナ・テープ上のビーム
１３の先端は、集束されたレーザ放射によつて溶
融される。ビーム１３の溶融された端部は、それ
らがTABビームに沿つてレーザの経路から退く
とき、液化した銅のボール９を形成し、従つて、
液化したボール９がビームから後退すると、ビー
ムはもう加熱されないので、工程が制限される。
１オンス、厚さ35ミクロン、幅100ミクロンの銅
ビームの場合、長さ200ミクロンのビーム端部を
溶融して直径110ミクロンの球９にするのは、300
ｍＪのフルエンスで十分である。銅がレーザで迅
速に溶融されるため、ビーム・リード１３の先端
に柔らかい球９ができるが、ボールに接する短か
い距離（100〜400ミクロン）を除いて銅のビーム
の残部は硬いまま残る。ビーム・リードの加熱に
よつて、ポリイミド樹脂支持構造が損傷されない
という、予期しない現像を実験によつて発見し
た。以下に説明するアーク法を、レーザ法の代り
に用いることができる。
銅ビームおよび柔らかい銅ボール９がレーザ加
熱およびボール９の形成によつて酸化されないよ
うにするため、アルゴンと水素の混合ガスの還元
性ガス・ジエツト６３がビーム１３に噴射され
る。
集束されたレーザ・ビーム５９の下でビームを
位置決めするため、位置決めＸ−Ｙ−Ｚテーブル
６４が使用される。完成されたボール・テープ７
０は、銅にめつきまたは被覆を施すため浴７１を
通つて送られ、その後、完成された製品が巻取り
リール７２によつて集められる。
めつき浴は、Au、Sn、Ni、Pbまたはその他の
金属をCuテープ上に電気めつきするための溶液
を含むことができる。そのような金属は、はんだ
によるボンデイング、熱圧着、超音波ボンデイン
グ、溶接、またはその他の接合技術に適してい
る。めつき可能なはんだは、PbSn、およびPdSn
等の浸漬はんだ、PbIn等のIn含有はんだがある。
TAB構造のビーム端部を再び溶融するため
TABビームに対して高電圧に維持された、タン
グステン・チツプからもたらされるアークまたは
プラズマ・エネルギーを用いることにより、平坦
なTABテープ上にボール９を形成した。ビーム
は、負に帯電する電極に比べて正に帯電しなけれ
ばならない。10％の水素を含む窒素ガス雰囲気を
使用した。タングステン・プローブから40ミルの
ところに配置されたビーム端部に、高電圧パル
ス）3KV）が印加された。この目的に適したソ
フトウエアを備えたIBM社のPCから発生される
パルスは、ある限度内でパルスの数およびパルス
幅を変更することができた。パルスは最終ピーク
電圧の制御が可能な線形前置増幅器に供給され
た。信号は次に線形電力増幅器に供給され、線形
電力増幅器は、出力がタングステン・プローブに
結合されている昇圧変圧器の入力をドライブし
た。1.02mm×0.36mm（４ミル×1.4ミル）の矩形銅
ビームの端部にボール構造を形成するため、１ミ
リ秒のパルス幅と50％の衝撃係数を有する５個の
パルスが用いられた。この迅速な方法を以後アー
ク・ボール法と呼ぶが、この方法は、硬い銅ビー
ムの端部にアニールされたボールを作り出した
が、ボールの中心から0.76mm（30ミル）のところ
に配置されたポリイミド樹脂の支持構造には損傷
を与えなかつた。
この方法の有用性における重要な要素は、位置
および直径が再現可能に制御されるボールの形成
である。電力供給を制御し、印加される電圧パル
スにのみ依存する発熱および放射過程に頼つて、
ボールを再現可能に形成し、位置決めすることが
できる。
しかし、そのためには、材料の厚みおよび幅に
ついて認められる許容差に制限が加わることがあ
り得る。材料の許容差を緩和し、受け入れ可能な
電気加工窓を広げることができるプレーナ・テー
プ構造の１つの修正形を第７図に示す。この場
合、ビームの再溶融は、ビーム中での熱伝導およ
び温度の不連続性をもたらす幾何学的断面変化に
よつて制限され、それにより、正確に画定された
ボール位置が確立される。第７図に示す構造は、
ボール９がビーム・リード１３上に形成される前
のビーム・リード１３を示す。ビーム・リード１
３は、現在プレーナ・テープで必要とされる以上
の余分な加工工程を全く必要としない。特に、ボ
ール９が形成される前、ビーム・リード１３は先
端近くの首部７３で狭くなつている。ボール９が
電極７７から集束エネルギー・ビームによつて形
成されるので、導電性金属ビーム１３の狭い部分
７８が集束エネルギー・ビームからの熱によつて
液化され、ボール９が導電性金属ビーム１３の広
い部分７９に達するとき、放熱率が増大する。こ
のため、ボール９の温度が突然低下する傾向があ
り、それにより、ボール９が広いビーム部分７９
に一度達すると、ビームの連続溶融が制限され
る。
第８図は、第７図のビームに代る設計を示す。
この設計は、狭いくびれを形成する刻み目７３′
がビーム１３に導入され、エネルギーによつて加
熱されたとき、ビームの溶融が、ビーム１３の未
端部分２５０にとつて望ましい量に制限される。
ボールの寸法および位置を制御するもう１つの
方法は、電圧およびパルス幅に関する電気的パラ
メータを制御することである。非常に短かい持続
期間の高電圧パルスがそのような結果をもたら
す。そのような回路は、通常の高速昇圧変圧器、
適当な駆動および制御電子回路、ならびに、起動
の時機が正確に選ばれるクローバー回路から成
る。クローバー回路は、変圧器の出力を選択され
た時点で分流するので、駆動回路または変圧器中
でそのようなパルスの制御を行なう必要がなくな
る。このため、高電圧パルスの非常によく制御さ
れた持続期間がもたらされる。
第９図で、導電性ビーム９の配列は、適当な形
状を有する複数の絶縁された電極７５によつてア
ーク溶融される。アーク形成される全てのビーム
が同じ密度の電界にさらされ、かつ個々のアーク
が第９図の各リードに当たるようにするため、絶
縁体７６が電極７５を保持する。各電極は、線７
７によつて電源に接続される。
再溶融の均一性を得るための別の手段は、各電
極の間で、またはテープ自体の上の各ビームの間
で急速に切り換えることである。これは隣接する
フレーム中で同時に行なうことができるので、特
定の時点ではフレーム当り１本のビームしか修正
されないものの、複数のフレームを一度に作るこ
とができる。
アーク・ボール法は、ボール・テープの製造が
可能であり、これはエリア・バンプ・テープに拡
張することができる。従つて、入出力パツドを最
小限度に変更し、または全く変更せずに、種々の
設計およびタイプのチツプを実装することが可能
である。通常のどのボンデイング技術を使用する
ことができる。
例えば、第９図で、磁界線Ｂが金属導体１３の
端部とアーク源７５を接続する磁界の存在下で、
アークを金属導体１３の端子端部７８に当てるこ
とができる。
多層パツケージ 第１０図は、それぞれポリマー膜シート２６お
よび２７上にメタライゼーシヨンの層２４，２５
を備えた少なくとも２層のボール・テープを有す
る、多層電子チツプ・パツケージを示す。本発明
のこの実施態様に従つて多層構造を作るために、
適当な銅線２４および２５を有する２枚のポリイ
ミド樹脂膜２６および２７が、通常のリソグラフ
イ技術によつて設けられ、ポリイミド樹脂中の互
いに接続される銅線２４および２５の端部の位置
に、孔２９および３０があけられる。銅線の端部
は、レーザ・ビームによつて溶融され、銅のボー
ル９Ａおよび９Ｂ、所期の位置に正確に作られ
る。第１０図のポリイミド樹脂のシート２６およ
び２７は、正しく位置合せして互いに隣接して設
けられ、ボール９Ａ，９Ｂを互いに圧縮して第１
０図に示す接合を行なうため、パツド３１および
３２を備えた加熱された熱圧着装置がその上下で
使用される。銅のボールの直径は十分大きいの
で、それらに取り付けられている銅のリード１３
Ａ，１３Ｂを曲げずに、銅のボールは、接触して
変形する。この方法について、以下にさらに詳細
に説明する。
第１０図および第１１図において、一般に、メ
タライゼーシヨンの層２４および２５は、絶縁材
料（好ましくは、ポリイミド樹脂のシート等のポ
リマー膜）の層２６によつて分離される。上側の
メタライゼーシヨンの層２４は、ポリイミド樹脂
膜のシート２６によつて支持される。上側のメタ
ライゼーシヨンの層２４は、紙面左から右に横切
つてボール９Ｂで成端するビーム・リード１３Ｂ
を備える。下側のメタライゼーシヨンの層２５
は、メタライゼーシヨン２４として示すビーム・
リード１３Ｂに直角な向きのビーム・リード１３
Ａを備え、メタライゼーシヨン層２５は絶縁材料
２７によつて支持される。層２４内のビーム・リ
ード１３Ｂの１本は、メタライゼーシヨン層２５
の一部分であるビーム・リード１３Ａの先端にあ
るボール９Ａの上に位置するボール９Ｂとなつて
成端している状態で示されている。メタライゼー
シヨン層２４内のビーム・リード１３Ｂの１本の
先端にあるボール９Ｂは、ボール９Ａの上に位置
する。
第１０図のデバイスの製造工程では、ボール９
Ａおよび９Ｂが形成される前に、せん孔、化学的
エツチング、またはレーザ切除法等の方法を用い
て、層２６および２７にそれぞれ２９および３０
等の孔があけられる。次に、レーザ、アークまた
はその他の集束エネルギーによつて、開口孔にあ
るビーム・リードの先端を熱することにより、ボ
ール９Ｂおよび９Ａが形成される。
ボール９Ａおよび９Ｂがそれぞれの層に形成さ
れた後で、位置合わせマークを用いて、ポリイミ
ド樹脂のシート２６および２７が、所期の配向で
互いに隣接して設けられる。さらに詳細には、ボ
ール９Ｂを有するポリイミド樹脂の膜２６とボー
ル９Ａを有する膜２７が、ボール９Ａおよび層２
７などの最上部で基板２６とスタツクされる。ボ
ール９Ａおよび９Ｂは、第１０図に示すように、
並置され、それらの直径にほぼ沿つて位置合せさ
れる。
ボール９Ａおよび９Ｂを互いに圧縮してそれら
２つのボールの間に接合を生じるため、一対の熱
圧着パツド３１および３２が（２枚のスタツクさ
れたシートの外部表面上で）使用される。銅のボ
ール９Ａ，９Ｂの直径は十分に大きいので、第１
１図に示すように、それらに接合される銅のビー
ム・リード１３Ａおよび１３Ｂを曲げずに、銅の
ボールは、接触して変形する。
第１２図は、２つの信号平面と接地平面が多層
構造中で接合させる構成を示す。第１０図および
第１１図のポリイミド樹脂層２６と導体層２５の
間に、ポリイミド樹脂１３２によつて支持された
導電性接地平面層１３１が挿入される。層１３２
はビーム・リード導体層２５の上に置かれる。ポ
リマーの絶縁層２７は、ビーム・リード導体層２
５の真下に配置される。
第１３図は、ボール・テープ技術と関連して、
反復されたTABボール・テープ・ボンデイング
工程によつて多層パツケージ用のバイヤ接合を作
成する方法を示す。第１３図に示すバイヤは、第
１０図および第１１図に示す種類の多数の積層さ
れた層を備えた多層構造中に作成される。最上部
はボール９Ａおよび層２５であり、それらは電気
的絶縁をもたらす付加的な余分な層である追加シ
ート２６で覆われていた。下部の４個のボール９
Ａ，９Ｂ，９Ａおよび９Ｂは、ボール９Ｂを備え
た層に層２５および２７が付加される前に、予め
接合されている。最上部のボール９Ａが圧着パツ
ド３１および３２の圧力および熱によつて他の４
個のボールに接合された後で、層２６を付加する
ことができる。
第１４図は、ポリイミド樹脂等の材料から成る
ポリマー基板上の銅のパツドへのボール・テープ
上のボールのボンデイングを示す。ポリイミド樹
脂層２６上のビームによつて支持された１つのボ
ール９Ｂは、ポリイミド樹脂（ポリマー絶縁シー
ト）等の絶縁体支持層３４上の銅のパツド３３に
すぐにも接合できる状態にある。
汎用チツプ相互接続パツケージ 第１５図は、その上部表面にTABボール・テ
ープ積層体１０Ｃの一部分を組み込むように変更
された、多層セラミツク（MLC）基板１３３を
示す。これは、MLC基板１３３が、(1)普通なら
修正不能な欠陥を克服するため修理される場合、
(2)異なる機能をもたらすため修正される場合、ま
たは(3)Ｃ−４（崩壊制御チツプ接続：Controlltcl
Collapst Chip Connections）と呼ばれるはんだ
ボール、すなわち、フリツプチツプはんだボール
またはワイヤ・ボンデイング設計チツプ、すなわ
ち、被覆されていない入出力パツドを有するチツ
プによつてMLCに接合される、チツプ１２等の
異なる種類のチツプを受け入れることができるよ
うに修正される場合に、有用である。
第１５図は、ボール・テープ積層体１０Ｃの一
部分を用いて、非Ｃ−４チツプを、Ｃ−４はんだ
ボール接続を担持するMLC基板１３３に接合で
きることを示す。また、第１５図は、Ｃ−４チツ
プをどのようにして欠陥MLC基板１３３と共に
使用できるかをも示す。MLCパツケージ１３３
の表面上の導電性薄膜パツド３９および８２は、
欠陥（開路）３７を含む再分配配線３６に接続さ
れる。基板１３３中の配線３６内の欠陥３７を修
理しなければならない。従つて線３６を設計変更
リード・ワイヤ（ワイヤ８０等の）を使つた設計
変更接続に取り換えなければならない。テープ１
０Ｃによつて支持されたリード１３Ｃの端部にあ
るボール・テープのボール２３８が、MLC基板
１３３上のパツド３９に接続されている状態で示
されている。リード１３Ｃの他端は、チツプ１２
上のパツド２３６に接続される。LMCの表面上
にあるパツド３９は、ECリード・ワイヤ８０に
接続される。当業者には周知のように、基板１３
３の表面上の別の点に対して設計変更接続を行な
うには、回路中でECリード・ワイヤ８０が必要
である。短絡またはもはや必要でない接続が偶然
に完全されるのを防ぐため、絶縁シート２００
が、MLC１３３の表面上に、ボール３８とパツ
ド３５，３９および８２の層の間に挿入される。
それによつて、MLC基板１３３上のパツド３５
と、チツプ１２上のパツド２３５および２３６に
接続された（パツド３５の真上の）ボール・テー
プのボール３８との間に電気的絶縁がもたらされ
る。パツド２３５および２３６は、修理または設
計変更を行なうためにチツプとMLC基板１３３
の間にボール・テープ１０Ｃが挿入される前に、
Ｃ−４接続によつてパツド３５に予め接続される
ことになつていた。上述のように、ボール・テー
プのボール２３８は、ボール・テープ１０Ｃ内の
窓２１５を通つて、ビーム・リード１３Ｃと、
MLC基板１３３に埋め込まれた再分配配線３６
に接続されたECパツド３９との間に接続される。
他のデバイスまたは回路の他の部分との接続のた
め、リード・ワイヤ８３が設けられる。もう１つ
のボール・テープのボール３３８が、ボール・テ
ープ１０Ｃ内の窓３１５を通つて、ビーム・リー
ド８１とECパツド８２の間で接続される。パツ
ド３４および８２は、当業者なら理解できるよう
にそれぞれMLC基板１３３に埋め込まれたパー
ソナライズされた配線を含む線８３および８４に
接続される。Ｃ−４はんだボール２２５は、チツ
プ１２上のパツド２３４とMLC１３３上のパツ
ド３５Ａの間に接合をもたらす。はんだボール２
２５は図示のように、絶縁層２００およびテープ
１０Ｃにせん孔された孔２２６を通つて延びる。
はんだボール接合２２５は、通常のはんだリフロ
ー法によつて行なわれる。パツド３５Ａは、
MLC基板１３３内の線２３０に接続される。熱
冷却ピストン８５が、チツプ１２の背面８６の上
に置かれている状態で示されている。
本明細書に記載されたボール・テープ形の相互
接続テープ１０Ｃは、パツケージ内の相互接続配
線に開路３７等の修理不能な欠陥がある、種々の
タイプのMLC基板１３３にチツプ１２を接合す
ることができる。ボール・テープ１０Ｃの球状接
点９により、被覆されていないパツド・メタラー
ジがわずかに変更された、または全く変更されな
い、種々の異なるタイプのチツプが使用でき、か
つボンデイング表面に対する損傷をなくすため、
チツプおよびMLC基板１−３３に柔らかいボン
デイング接点がもたらされる。
このパツケージは、接合すべきチツプ１２Ｃ
と、第１５図に示すようにチツプ入出力パツドを
MLC基板ECパツドに接続する働きをするポリイ
ミド樹脂と銅の積層１０Ｃ（安価なTABボール・
テープ）から成る。導電性（銅の）ビーム・リー
ドの先端は、球状のボンデイング接点、すなわ
ち、ボール・テープのボール３８，２３８および
３３８になる。
チツプ１２は、まず適当なボンデイング方法を
用いて、ボール・テープ相互接続パツケージ１０
Ｃに接合される。チツプ１２は、当業者に周知の
ように、第１０図、第１２図、第１４図等の熱圧
着パツドを備えたサーモードを使つてボール・テ
ープ１０Ｃに接合される。被覆されていない金属
パツドを備えたチツプには、当業者には周知のよ
うに、通常の熱圧着または超音波ボンデイング法
を用いて接合することができる。
次に、チツプ１２と、それが接合されたパツケ
ージ１０Ｃが、第２図および第６図に示す種類の
ボール・テープ・ストリツプから切り取られ、次
に、外部リード接合（OLB）がMLC基板のECパ
ツドに対して位置合わせされる。通常の熱圧着、
超音波、レーザ、またはその他のボンデイング技
術を用いて、銅のボールと、モリブデン、ニツケ
ルおよび金から成るECパツドとの間で接合が行
なわれる。チツプは、上向きまたは下向きに
MLC基板上に置くことができる。チツプと基板
上の導体の間の電気的短絡を避けるため、ポリイ
ミド樹脂等の薄い絶縁層２００がチツプ１２の下
に配置される。
第１６図は、TABボール・テープ・パツケー
ジ積層体１１４に追加の設計変更（EC）パツド
をもたらすための、第１５図と同様なチツプ相互
接続構成の平面図を示す。この構造では、第１６
図に示す追加のECパツド１１８を使つて退加的
なEC能力をもたらすため、既存のワイヤ・ボン
デイング機械が使用できる。高入出力カウント・
チツプが使用され、必要な入出力パツドの数が
（TAB積層体１１４の窓１１５を通して見える）
MLC基板１３３上の直ちに使用可能なECパツド
１１６の数を越える場合には、チツプの入出力パ
ツドに接続された線は、積層１１４の最上部にあ
る追加のECパツド１１８で成端することができ
る。これからの線は次に、ワイヤ・ボンデイング
機械を用いて、基板上の他の点に接続することが
できる。
産業上の適用可能性 本発明は、パーソナル・コンピユータ、ミニコ
ンピユータ、大型コンピユータおよびその他のデ
ータ処理機器等のデータ処理装置に適用できる。
さらに、このシステムおよび方法は、LSIチツプ
を使用した産業用および家庭用電子装置にも適用
できる。連続監視および同様な機能用のデータ処
理システムを組み込んだ、輸送および制御システ
ムの電子製品は、本発明のパツケージ方法および
システムを使用することができる。
Ｆ 発明の効果 以上説明したように、この発明の電子回路用多
層配線構造体によれば、従来のように多数の処理
工程を用いることなく、層間のバイヤ接続を簡単
に且つ確実に実現することができる。
【図面の簡単な説明】
第１図はエリア・テープを示す。第２図は外部
リード接合を作成する前の、ボール・テープと、
このボール・テープに接合されたチツプとを示
す。第３図は第２図の線に沿つた断面を示す。
第４図はエリア・テープのビーム端部にボールを
形成する集束レーザ・ビームを示す。第５図はサ
ーモードによる熱圧着後の第４図のボール・テー
プのボールのボンデイングを示す。第６図は、ボ
ール・テープを製造する方法を示す。第７図およ
び第８図は、アークによつてビームの端部にボー
ルを形成する前のボール・テープ・ビームを示
す。第９図は、適当な形状の電極によつてアーク
溶融することができるビームの配列を示す。第１
０図はこの発明を２層のボール・テープを有する
多層電子チツプ・パツケージに適用した実施例を
示す。第１１図は第１０図実施例の接合状態を示
す。第１２図は多層構造内で２つの信号平面と１
つの接地平面が接合された構成を有する第１０図
の変形例を示す。第１３図は第１０図〜第１２図
例より積層度を高くした多層パツケージにこの発
明を適用した実施例を示す。第１４図はポリマー
絶縁シートによつて支持された銅のパツドにボー
ルを接合するために用意されたボール・テープ用
のボールを示す。第１５図はこの発明により修正
されたMLC基板を示す。第１６図はこの発明に
したがつてパツケージ積層用の追加の設計変更
（EC）パツドを設けるための構成を示す。 ７……ポリマー基板、９……ボール、１０……
パツケージ用のテープ、１１……スプロケツト・
ホール、１２……LSI回路チツプ、１３……導体
ビーム・リード、１４，１６〜１９……窓、２０
……外側リード・ボンデイング（OLB）端、２
１……内側リード・ボンデイング（ILB）端、２
８……内側リードボンデイング、４０……テー
プ、４１……生テープ送りリール、５１……フオ
トレジスト露光ランプ、５２……マスク、５３…
…レンズ、５４……像、５５……エツチ浴、５６
……プレーナ・テープ、６０……パルス・レーザ
装置、６１……鏡、６３……還元性ガス・ジエツ
ト、６４……位置決めXYZテーブル、７０……
ボール・テープ、７１……浴、７２……巻取りリ
ール。

Claims (1)

  1. 【特許請求の範囲】 １ 複数の配線層を有し、異なる配線層の配線導
    体が配線層を貫通して延びるバイヤ導体によつて
    相互接続される電子回路用多層配線構造体にし
    て、 (a) 上記バイヤ導体が形成されるべき位置に第１
    の開孔を有する絶縁フイルム基板と、このフイ
    ルム基板上に設けられた第１の導電性ビーム・
    リードとを有し、上記第１のビーム・リードの
    一部が上記第１の開孔内へ延び且つ上記第１の
    開孔内に、上記フイルム基板の厚さよりも大き
    な第１のボール状ボンデイング接点を有する第
    １の配線層と、 (b) 上記第１の開孔と対応する第２の開孔を有す
    る絶縁フイルム基板と、このフイルム基板上に
    設けられた第２の導電性ビーム・リードとを有
    し、上記第２のビーム・リードの一部が上記第
    ２の開孔内へ延び且つ上記第２の開孔内に、上
    記フイルム基板の厚さよりも大きな第２のボー
    ル状ボンデイング接点を有する第２の配線層と
    を含み、 上記第１および第２の配線層は上記第１および
    第２のボンデイング接点が整合するように積層さ
    れており、上記第１および第２の配線層の上記ボ
    ンデイング接点が結合されて上記第１および第２
    のビーム・リードを接続するバイヤ導体を形成し
    ていることを特徴とする電子回路用多層配線構造
    体。 ２ (a) バイヤ導体が形成されるべき位置に第１
    の開孔を有する絶縁フイルム基板と、このフイ
    ルム基板上に設けられた第１を導電性ビーム・
    リードとを有し、上記第１のビーム・リードの
    一部が上記第１の開孔内へ延び且つ上記第１の
    開孔内に、上記フイルム基板の厚さよりも大き
    な第１のボール状ボンデイング接点を有する第
    １の配線層を用意し、 (b) 上記第１の開孔と対応する第２の開孔を有す
    る絶縁フイルム基板と、このフイルム基板上に
    設けられた第２の導電性ビーム・リードとを有
    し、上記第２のビーム・リードの一部が上記第
    ２の開孔内へ延び且つ上記第２の開孔内に、上
    記フイルム基板の厚さよりも大きな第２のボー
    ル状ボンデイング接点を有する第２の配線層を
    用意し、 (c) 上記第１および第２のボンデイング接点が整
    合するように上記第１および第２の配線層を位
    置合せして積層し、 (d) 上記第１および第２のボンデイング接点を結
    合して上記第１および第２のビーム・リードを
    接続するバイヤ導体を形成することを含む電子
    回路用多層配線構造体の形成方法。 ３ 複数の配線層を有し、異なる配線層の配線導
    体が配線層を貫通して延びるバイヤ導体によつて
    相互接続される電子回路用多層配線構造体におい
    て上記配線層として使用するための配線テープに
    して、 上記バイヤ導体が形成されるべき位置に開孔を
    有する絶縁フイルム基板と、 上記フイルム基板上に設けられた導電性ビー
    ム・リードとを有し、 上記ビーム・リードの一部が上記開孔内へ延び
    且つ上記開孔内に、上記フイルム基板の厚さより
    も大きなボール状ボンデイング接点を有し、 上記ボンデイング接点が上記多層配線構造体に
    おいて上記バイヤ導体を形成することを特徴とす
    る配線テープ。
JP62057040A 1986-04-29 1987-03-13 電子回路用多層配線構造体、その形成方法およびそのための配線テープ Granted JPS6332941A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US06/857,227 US4814855A (en) 1986-04-29 1986-04-29 Balltape structure for tape automated bonding, multilayer packaging, universal chip interconnection and energy beam processes for manufacturing balltape
US857227 1986-04-29

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP4211934A Division JPH0750725B2 (ja) 1986-04-29 1992-08-10 チップ接続構造体

Publications (2)

Publication Number Publication Date
JPS6332941A JPS6332941A (ja) 1988-02-12
JPH055375B2 true JPH055375B2 (ja) 1993-01-22

Family

ID=25325508

Family Applications (3)

Application Number Title Priority Date Filing Date
JP62057040A Granted JPS6332941A (ja) 1986-04-29 1987-03-13 電子回路用多層配線構造体、その形成方法およびそのための配線テープ
JP4211934A Expired - Lifetime JPH0750725B2 (ja) 1986-04-29 1992-08-10 チップ接続構造体
JP4211932A Expired - Lifetime JPH088278B2 (ja) 1986-04-29 1992-08-10 半導体チップ・パッケージの形成方法およびそのためのチップ・ボンディング・テープ

Family Applications After (2)

Application Number Title Priority Date Filing Date
JP4211934A Expired - Lifetime JPH0750725B2 (ja) 1986-04-29 1992-08-10 チップ接続構造体
JP4211932A Expired - Lifetime JPH088278B2 (ja) 1986-04-29 1992-08-10 半導体チップ・パッケージの形成方法およびそのためのチップ・ボンディング・テープ

Country Status (7)

Country Link
US (1) US4814855A (ja)
EP (1) EP0244666B1 (ja)
JP (3) JPS6332941A (ja)
AU (1) AU590413B2 (ja)
BR (1) BR8701658A (ja)
CA (1) CA1259425A (ja)
DE (1) DE3788455T2 (ja)

Families Citing this family (50)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0734455B2 (ja) * 1986-08-27 1995-04-12 日本電気株式会社 多層配線基板
US5036379A (en) * 1986-10-11 1991-07-30 Microelectronics And Computer Technology Corporation Electrical interconnect tape
FR2629272B1 (fr) * 1988-03-22 1990-11-09 Bull Sa Support de circuit integre de haute densite et appareil d'etamage selectif des conducteurs du support
US4862322A (en) * 1988-05-02 1989-08-29 Bickford Harry R Double electronic device structure having beam leads solderlessly bonded between contact locations on each device and projecting outwardly from therebetween
US5162894A (en) * 1988-05-24 1992-11-10 Kabushiki Kaisha Toshiba Semiconductor integrated circuit having a dummy lead and shaped inner leads
US5023700A (en) * 1988-06-17 1991-06-11 Ngk Insulators, Ltd. Minutely patterned structure
US5161729A (en) * 1988-11-21 1992-11-10 Honeywell Inc. Package to semiconductor chip active interconnect site method
US5010387A (en) * 1988-11-21 1991-04-23 Honeywell Inc. Solder bonding material
US5066614A (en) * 1988-11-21 1991-11-19 Honeywell Inc. Method of manufacturing a leadframe having conductive elements preformed with solder bumps
US5164336A (en) * 1989-09-11 1992-11-17 Nippon Steel Corporation Method of connecting tab tape to semiconductor chip, and bump sheet and bumped tape used in the method
US5025114A (en) * 1989-10-30 1991-06-18 Olin Corporation Multi-layer lead frames for integrated circuit packages
US4997517A (en) * 1990-01-09 1991-03-05 Olin Corporation Multi-metal layer interconnect tape for tape automated bonding
US5253415A (en) * 1990-03-20 1993-10-19 Die Tech, Inc. Method of making an integrated circuit substrate lead assembly
US5224022A (en) * 1990-05-15 1993-06-29 Microelectronics And Computer Technology Corporation Reroute strategy for high density substrates
US5189363A (en) * 1990-09-14 1993-02-23 Ibm Corporation Integrated circuit testing system having a cantilevered contact lead probe pattern mounted on a flexible tape for interconnecting an integrated circuit to a tester
US5079070A (en) * 1990-10-11 1992-01-07 International Business Machines Corporation Repair of open defects in thin film conductors
US5233221A (en) * 1990-10-24 1993-08-03 International Business Machines Corporation Electronic substrate multiple location conductor attachment technology
US5117275A (en) * 1990-10-24 1992-05-26 International Business Machines Corporation Electronic substrate multiple location conductor attachment technology
US5229328A (en) * 1990-10-24 1993-07-20 International Business Machines Corporation Method for bonding dielectric mounted conductors to semiconductor chip contact pads
US5678301A (en) * 1991-06-04 1997-10-21 Micron Technology, Inc. Method for forming an interconnect for testing unpackaged semiconductor dice
US5121293A (en) * 1991-08-08 1992-06-09 Sun Microsystems, Inc. Method and apparatus for interconnecting devices using tab in board technology
JP2745933B2 (ja) * 1992-02-17 1998-04-28 日本電気株式会社 Ｔａｂ−集積回路
US5355019A (en) * 1992-03-04 1994-10-11 At&T Bell Laboratories Devices with tape automated bonding
US5295619A (en) * 1992-05-22 1994-03-22 Rohm Co., Ltd. Method and apparatus for performing wire bonding by using solder wire
US5261593A (en) * 1992-08-19 1993-11-16 Sheldahl, Inc. Direct application of unpackaged integrated circuit to flexible printed circuit
AU3415095A (en) * 1994-09-06 1996-03-27 Sheldahl, Inc. Printed circuit substrate having unpackaged integrated circuit chips directly mounted thereto and method of manufacture
US5719749A (en) * 1994-09-26 1998-02-17 Sheldahl, Inc. Printed circuit assembly with fine pitch flexible printed circuit overlay mounted to printed circuit board
US5828031A (en) * 1996-06-27 1998-10-27 International Business Machines Corporation Head transducer to suspension lead termination by solder ball place/reflow
US6046882A (en) * 1996-07-11 2000-04-04 International Business Machines Corporation Solder balltape and method for making electrical connection between a head transducer and an electrical lead
JP3695893B2 (ja) 1996-12-03 2005-09-14 沖電気工業株式会社 半導体装置とその製造方法および実装方法
US5786238A (en) * 1997-02-13 1998-07-28 Generyal Dynamics Information Systems, Inc. Laminated multilayer substrates
EP0995235B1 (de) * 1997-07-16 2002-04-03 Fraunhofer-Gesellschaft Zur Förderung Der Angewandten Forschung E.V. Kontakt für kleinste bondkontakte sowie verfahren zur herstellung eines kontaktes
JP3301355B2 (ja) * 1997-07-30 2002-07-15 日立電線株式会社 半導体装置、半導体装置用ｔａｂテープ及びその製造方法、並びに半導体装置の製造方法
JP3717660B2 (ja) * 1998-04-28 2005-11-16 株式会社ルネサステクノロジ フィルムキャリア及びバーンイン方法
KR100290784B1 (ko) 1998-09-15 2001-07-12 박종섭 스택 패키지 및 그 제조방법
US6103135A (en) * 1999-03-26 2000-08-15 Ga-Tek Inc. Multi-layer laminate and method of producing same
US6198634B1 (en) 1999-03-31 2001-03-06 International Business Machines Corporation Electronic package with stacked connections
US6407927B1 (en) 1999-08-31 2002-06-18 International Business Machines Corporation Method and structure to increase reliability of input/output connections in electrical devices
US6621166B2 (en) * 2000-05-19 2003-09-16 International Rectifier Corporation Five layer adhesive/insulator/metal/insulator/adhesive tape for semiconductor die packaging
US6528735B1 (en) 2001-09-07 2003-03-04 International Business Machines Corporation Substrate design of a chip using a generic substrate design
JP3727615B2 (ja) * 2002-06-26 2005-12-14 株式会社新川 ワイヤボンディング用ワイヤのイニシャルボール形成方法およびワイヤボンディング装置
JP2005072523A (ja) * 2003-08-28 2005-03-17 Hitachi Ltd 半導体装置及びその製造方法
US7157309B2 (en) * 2004-04-09 2007-01-02 Tessera, Inc. Manufacture of microelectronic fold packages
JP4619214B2 (ja) * 2005-07-04 2011-01-26 日東電工株式会社 配線回路基板
KR100689860B1 (ko) * 2005-09-15 2007-03-08 삼성전자주식회사 정전기 보호기능을 갖는 반도체장치
US7928585B2 (en) * 2007-10-09 2011-04-19 International Business Machines Corporation Sprocket opening alignment process and apparatus for multilayer solder decal
US8367516B2 (en) 2009-01-14 2013-02-05 Taiwan Semiconductor Manufacturing Company, Ltd. Laser bonding for stacking semiconductor substrates
JP5292556B2 (ja) * 2009-03-17 2013-09-18 株式会社Ｗｅｌｃｏｎ 熱伝導複合材及びその製造方法
US9198278B2 (en) * 2014-02-25 2015-11-24 Motorola Solutions, Inc. Apparatus and method of miniaturizing the size of a printed circuit board
US11909189B1 (en) * 2022-06-14 2024-02-20 Jakub Kodim Flexible wiring conduit

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5548954A (en) * 1978-10-03 1980-04-08 Toshiba Corp Manufacturing of film carrier
JPS6281744A (ja) * 1985-10-07 1987-04-15 Mitsui Mining & Smelting Co Ltd バンプ付フイルムキヤリヤの製造方法
JPS62140447A (ja) * 1985-12-16 1987-06-24 Hitachi Maxell Ltd Ｉｃ搭載用配線基板及びその製造方法

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3864728A (en) * 1970-11-20 1975-02-04 Siemens Ag Semiconductor components having bimetallic lead connected thereto
US3781596A (en) * 1972-07-07 1973-12-25 R Galli Semiconductor chip carriers and strips thereof
US3893156A (en) * 1973-06-29 1975-07-01 Ibm Novel beam lead integrated circuit structure and method for making the same including automatic registration of beam leads with corresponding dielectric substrate leads
US3997963A (en) * 1973-06-29 1976-12-21 Ibm Corporation Novel beam-lead integrated circuit structure and method for making the same including automatic registration of beam-leads with corresponding dielectric substrate leads
US3943556A (en) * 1973-07-30 1976-03-09 Motorola, Inc. Method of making a high frequency semiconductor package
JPS53147968A (en) * 1977-05-30 1978-12-23 Hitachi Ltd Thick film circuit board
JPS5826828B2 (ja) * 1978-04-26 1983-06-06 新光電気工業株式会社 テ−プキヤリアの製造方法
US4231154A (en) * 1979-01-10 1980-11-04 International Business Machines Corporation Electronic package assembly method
JPS56110657U (ja) * 1980-10-14 1981-08-27
JPS5778173A (en) * 1980-11-04 1982-05-15 Hitachi Ltd Semiconductor device and manufacture thereof
US4363076A (en) * 1980-12-29 1982-12-07 Honeywell Information Systems Inc. Integrated circuit package
US4430365A (en) * 1982-07-22 1984-02-07 International Business Machines Corporation Method for forming conductive lines and vias
EP0117348B1 (en) * 1982-12-06 1987-03-11 The Welding Institute Bonding leads to semiconductor devices
US4607276A (en) * 1984-03-08 1986-08-19 Olin Corporation Tape packages
US4701781A (en) * 1984-07-05 1987-10-20 National Semiconductor Corporation Pre-testable semiconductor die package
US4631820A (en) * 1984-08-23 1986-12-30 Canon Kabushiki Kaisha Mounting assembly and mounting method for an electronic component

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5548954A (en) * 1978-10-03 1980-04-08 Toshiba Corp Manufacturing of film carrier
JPS6281744A (ja) * 1985-10-07 1987-04-15 Mitsui Mining & Smelting Co Ltd バンプ付フイルムキヤリヤの製造方法
JPS62140447A (ja) * 1985-12-16 1987-06-24 Hitachi Maxell Ltd Ｉｃ搭載用配線基板及びその製造方法

Also Published As

Publication number Publication date
US4814855A (en) 1989-03-21
JPH088278B2 (ja) 1996-01-29
JPH05283474A (ja) 1993-10-29
JPH05211205A (ja) 1993-08-20
AU7214387A (en) 1987-11-05
CA1259425A (en) 1989-09-12
EP0244666A3 (en) 1989-07-19
JPS6332941A (ja) 1988-02-12
EP0244666A2 (en) 1987-11-11
JPH0750725B2 (ja) 1995-05-31
AU590413B2 (en) 1989-11-02
BR8701658A (pt) 1988-01-26
DE3788455T2 (de) 1994-06-23
EP0244666B1 (en) 1993-12-15
DE3788455D1 (de) 1994-01-27

Similar Documents

Publication Publication Date Title
JPH055375B2 (ja)
US3531852A (en) Method of forming face-bonding projections
US4587395A (en) Bonding leads to semiconductor devices
JPH10270498A (ja) 電子装置の製造方法
EP0544305A2 (en) Method of forming a contact bump using a composite film
KR100198682B1 (ko) 반도체 디바이스 제조방법
JP2000269378A (ja) 突起電極の形成方法及び突起電極を備えたフィルム基板の製造方法並びに突起電極を備えた半導体装置の製造方法
JPH0737890A (ja) 半田ボール接合装置およびその接合方法
JPH10308415A (ja) 電極、電子部品、電子装置および電子部品の実装方法
JP3336999B2 (ja) バンプシートとこれを用いたバンプ形成装置及びバンプ形成方法
JP2000340594A (ja) 転写バンプシートとその製造方法
JP2553810B2 (ja) ボンディング装置
JP2555915B2 (ja) 金属突起物の形成方法，金属ろう材の供給方法およびそれらの治具
US6884708B2 (en) Method of partially plating substrate for electronic devices
JPH05206143A (ja) 複合フィルムおよびそれを用いた転写バンプ形成方法
JPH03192793A (ja) 電気回路部品の実装方法
JPH03184353A (ja) バンプ付フィルムキャリア及びその製造方法
JPH088352A (ja) 半導体装置および半導体実装基板の製造方法
JPH11121541A (ja) Ｂｇａ用ｔａｂテープの製造方法
JP2000306952A (ja) 実装用配線基板およびその製造方法
JPH0883862A (ja) 回路基板および回路基板の製造方法
JPH03192794A (ja) 電気回路部品の実装方法及びｉｃパッケージ
JPH07118491B2 (ja) 同軸接続用シートおよびこれを用いた半導体素子の接続方法
JP2001007134A (ja) 転写バンプシートとその製造方法
JPH06338540A (ja) 半導体チップ、その製造方法およびそれを実装した半導体装置