JP2000306952A - 実装用配線基板およびその製造方法 - Google Patents

実装用配線基板およびその製造方法

Info

Publication number
JP2000306952A
JP2000306952A JP11255999A JP11255999A JP2000306952A JP 2000306952 A JP2000306952 A JP 2000306952A JP 11255999 A JP11255999 A JP 11255999A JP 11255999 A JP11255999 A JP 11255999A JP 2000306952 A JP2000306952 A JP 2000306952A
Authority
JP
Japan
Prior art keywords
wiring board
mounting
adhesive layer
insulating substrate
electrodes
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP11255999A
Other languages
English (en)
Inventor
Takuji Okeyui
卓司 桶結
Masakazu Sugimoto
正和 杉本
Toku Nagasawa
徳 長沢
Yasushi Inoue
泰史 井上
Kei Nakamura
圭 中村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nitto Denko Corp
Original Assignee
Nitto Denko Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nitto Denko Corp filed Critical Nitto Denko Corp
Priority to JP11255999A priority Critical patent/JP2000306952A/ja
Publication of JP2000306952A publication Critical patent/JP2000306952A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation

Landscapes

  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】 【課題】 実装時において、ベアチップが受けるダメー
ジを抑制しうる実装用配線基板およびその製造方法を提
供する。 【解決手段】 本発明は、半田バンプ14を有する半導
体チップ8を実装でき、絶縁性基板1に回路配線2が設
けられた構造を有する実装用配線基板10であって、半
田バンプ14に突き刺さってこれと電気的に接続される
突起電極3を有し、絶縁性基板1の一方の面には接着剤
層5と導電性部材4が設けられ、導電性部材4は接着剤
層5を貫通し、回路配線2に電気的に接続されており、
突起電極3は導電性部材4と電気的に接続された状態で
接着剤層5によって絶縁性基板1に固定されている実装
用配線基板である。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、半導体チップなど
の実装に適した実装用配線基板およびその製造方法に関
する。
【0002】
【従来の技術】近年の電子機器の小型化、高性能化に伴
い、電子機器を構成する半導体装置の小型薄型化、高性
能化、高信頼性が要求される。このため、半導体チップ
の実装方法もピン挿入型パッケージから、表面実装型パ
ッケージへと移行してきている。特に、最近では、パッ
ケージ前の段階の裸の半導体チップ(以下、この段階の
ものを「ベアチップ」という)を直接プリント基板に実
装するベアチップ実装と、リードフレームの代わりにイ
ンターポーザーを使用したチップサイズパッケージ(C
SP)やこのCSPをウェハサイズで作成したウェハス
ケールパッケージ(WSP)と呼ばれる実装方法が行わ
れている。
【0003】ベアチップ実装では、チップはチップの電
極上に形成された半田バンプを介して配線基板にフリッ
プチップ実装されている。また、CSPでは、チップは
チップサイズより少し大きいインターポーザーと呼ばれ
る多層の配線基板に、半田バンプで接続されている。こ
のインターポーザーは半田バンプを有しており、この半
田バンプでさらに別の配線基板に実装される。このた
め、チップとほぼ同じサイズでの実装が可能となる。
【0004】実装されたチップには、導通試験、動作試
験などが行われ、不良の場合は、取り替える(リペア)
ことが行われている。しかし、従来では半田バンプを介
してチップと基板とを接続する場合に、半田バンプと配
線基板との接触抵抗を低下させる必要があるため、半田
バンプは溶融(リフロー)されて基板に接続される。こ
のため、その後の試験でチップが不良であった場合に、
チップの取り外しの際に、チップの破損や、配線基板上
の回路配線が剥がれるという問題がある。
【0005】このような問題を解決するため、例えば特
開昭58−48445号公報や、特開平9−68546
号公報に記載の発明では、突起電極が設けられた配線基
板を使用している。この配線基板では、突起電極を半田
バンプに突きさすため、リフローすることなく、接触抵
抗を低下させることができる。また、特開平9−223
721号公報では、半導体チップの上の半田バンプの先
端部に尖鋭部を形成し、これで基板上の突起部を突き刺
すものが開示されており、半田バンプの高さを一定にす
るとともに、接続信頼性を向上させている。さらに、特
開平5−251449号公報では、回路基板上に突起電
極材料を蒸着させることで、高さの均一な突起電極を作
製している。
【0006】
【発明が解決しようとする課題】しかしながら、従来の
突起電極が設けられた配線基板においては、酸化膜を破
る際に半導体チップにダメージを与えてしまうことがあ
る。また、ダメージを受けた半導体チップの修復は困難
である。
【0007】本発明の目的は、上記問題を解決し、実装
時において、半導体チップが受けるダメージを抑制しう
る実装用配線基板およびその製造方法を提供することに
ある。
【0008】
【課題を解決するための手段】本発明者らは、上記の課
題を解決すべく鋭意検討した結果、以下の発明を完成し
た。 半田バンプを有する半導体チップを実装でき、絶縁
性基板に回路配線が設けられた構造を有する配線基板で
あって、半田バンプに突き刺さってこれと電気的に接続
される突起電極を有し、絶縁性基板の一方の面には接着
剤層と導電性部材が設けられ、導電性部材は接着剤層を
貫通し、回路配線に電気的に接続されており、突起電極
は導電性部材と電気的に接続された状態で接着剤層によ
って絶縁性基板に固定されていることを特徴とする実装
用配線基板。 上記一方の面に、実装対象となる半導体チップを固
定するための接着剤層がさらに設けられている上記に
記載の実装用配線基板。 当該配線基板が、ウェハスケールパッケージまたは
チップサイズパッケージに使用されるインターポーザー
である上記に記載の実装用配線基板。 絶縁性基板の線膨張率が20ppm/℃以下である
上記に記載の実装用配線基板。 (1)シリコンウェハに凹部を形成し、凹部内に導
電性材料を充填して突起電極を形成する工程と、(2)
回路配線が設けられた絶縁性基板の一方の面に、接着剤
層を設ける工程と、(3)前記一方の面に、回路配線と
電気的に接続し、かつ、接着剤層を貫通する導電性部材
を設ける工程と、(4)シリコンウェハの凹部内に形成
された状態の突起電極を、導電性部材の露出部分に電気
的に接続させ、接着剤層により絶縁性基板に固定する工
程と、(5)シリコンウェハをエッチングまたは剥離に
より除去する工程とを少なくとも有する実装用配線基板
の製造方法。
【0009】
【作用】上記〜に示すように本発明の実装用配線基
板では、従来と異なり接着剤層を用いて突起電極を固定
している。そのため、実装時において突起電極にかかる
力を分散させる効果があり、半導体チップに対してダメ
ージを与えずに実装できる。
【0010】また、上記に示すように本発明の実装用
配線基板の製造方法では、従来と異なり、接着剤層によ
って突起電極を固定して実装用配線基板の製造を行って
いる。そのため、本発明の実装用配線基板が好ましく製
造できる。
【0011】
【発明の実施の形態】以下、本発明を図を用いて詳細に
説明する。図1は、本発明の実装用配線基板の一例を断
面で示す図である。図1では、アルミニウム電極9を有
する半導体チップ8を半田バンプ14を介して実装用配
線基板10に実装した状態を示している。図1の例に示
すように、本発明の実装用配線基板10は、アルミニウ
ム電極9を有する半導体チップ8の実装に使用される。
アルミニウム電極9は金属層13を介し、半田バンプ1
4に接続されている。実装用配線基板10は絶縁性基板
1に回路配線2が設けられた構造を有している。さら
に、実装用配線基板10は、半田バンプ14に突き刺さ
ってこれと電気的に接続される突起電極3を有してい
る。絶縁性基板1の一方の面には接着剤層5と導電性部
材4とが設けられている。導電性部材4は、接着剤層5
を貫通し、回路配線2に電気的に接続されている。突起
電極3は導電性部材4と電気的に接続された状態で接着
剤層5によって絶縁性基板1に固定されている。
【0012】図1の例では、絶縁性基板1の一方の面
に、導電性部材4と電気的に接続される回路配線2が設
けられており、さらにその上に接着剤層5と導電性部材
4とが設けられている。なお、本発明でいう絶縁性基板
の一方の面とは、この一方の面に回路配線が設けられて
いる場合においては、回路配線上の面をもいう。
【0013】また、図1の例では、絶縁性基板1の他方
の面にも回路配線12が設けられており、実装用配線基
板10は両面配線基板として構成されている。突起電極
3は四角錐状の形態を有しており、その先端は半田バン
プ14を突き破って接続されている。さらに、絶縁性基
板1の一方の面には、実装対象となる半導体チップ8を
実装用配線基板10に固定するための接着剤層11が設
けられており、実装用配線基板10と半導体チップ8と
の間には接着剤が充填された状態となっている。
【0014】このように、本発明の実装用配線基板10
では突起電極3を接着剤層5で固定しているため、ベア
チップ、インターポーザー上に設けられた直径100〜
500μmの半田バンプ14に突起電極3を突き刺す場
合に、接着剤層5が、加圧時のクッションとなり、半導
体チップ8へのダメージを軽減できる。
【0015】本発明の実装用配線基板を構成する突起電
極は、図1の例に示すように、実装される半導体チップ
の電極に尖った部分が対向するように固定される。本発
明においては、突起電極としては導電性を有し、尖った
部分を有するものであれば使用できる。突起電極の形状
は、上記したように尖った部分を有した形状であれば特
に限定されないが、円錐状や角錐状の形態を有する形状
が好ましく使用できる。突起電極の大きさは、実装対象
となるベアチップのアルミニウム電極の大きさに応じて
適宜設定すれば良い。また、突起電極の位置は、実装対
象となるベアチップのアルミニウム電極の配置パターン
に応じて設定すれば良い。
【0016】突起電極を形成する材料としては、導電性
を有する材料であれば、特に限定なく利用できる。突起
電極は、単一の材料で形成されていても良いし、複種類
の材料を用いて層状に積層して形成されていても良い。
突起電極を形成する材料の具体例としては、ニッケル、
銅、金、銀、クロム、鉄などの金属や、カーボン、金属
粉をエポキシなどの接着剤と混合した導電性ペーストな
どが挙げられる。このうち本発明では、抵抗率、硬度の
点からニッケルが好ましく用いられる。さらにニッケル
の酸化を防ぎ、電気的接続の信頼性を向上させる点か
ら、ニッケル上に金を積層し、金の側で導電性部材と接
続させる積層構造が、特に好ましく用いられる。
【0017】突起電極の形成方法としては、突起電極を
形成する材料が金属の場合は、後述する図2に示すよう
な凹部内に導電性材料を充填する方法などが挙げられ
る。カーボンの場合には、溶剤でペースト状にしたもの
を錘状の部位に塗布し、その後溶剤を除去すればよい。
導電性ペーストの場合には、カーボンの場合と同様に錘
状の部位に塗布し、その後溶剤を除去し、硬化させれば
よい。このうち、突起高さの均一化を図りうる点から、
後述の図2に示す凹部内に導電性金属材料を充填する方
法が、好ましい方法として挙げられる。
【0018】本発明の配線基板を構成する絶縁性基板
は、電気的絶縁性を有するものであれば特に限定される
ものではなく、従来より配線基板で使用されているもの
を利用できる。具体的には、ガラス繊維をビスフェノー
ルAやノボラックに代表されるエポキシ樹脂で固めて形
成されたもの、フェノール系樹脂、ポリイミド系樹脂、
アラミド系樹脂といった樹脂材料で形成されたもの、ア
ルミナやガラスを焼結してなるセラミックで形成された
もの、Ni−Fe合金、チタン、ステンレスといった金
属材料を樹脂材料などの絶縁材料で被覆して形成された
もの、これらを積層して形成されたものなどが挙げられ
る。
【0019】但し、ベアチップを実装する場合、ベアチ
ップの線膨張率(シリコンの膨張率:3.5ppm/
℃)と絶縁性基板の線膨張率との差が大きいと、ベアチ
ップと突起電極との接触部分にズレが生じ、接触不良が
生じるおそれがある。従って、本発明では、絶縁性基板
の線膨張率は、20ppm/℃以下、好ましくは3.5
ppm/℃〜15ppm/℃、特に好ましくは3.5p
pm/℃〜10ppm/℃である。このような線膨張率
を有する絶縁性基板としては、上記で述べたセラミック
(3ppm/℃〜7ppm/℃)で形成されたものや、
Ni−Fe合金(1.5ppm/℃〜4.5ppm/
℃)、チタン(8.6ppm/℃)、ステンレス(1
0.4ppm/℃〜17.0ppm/℃)といった金属
材料を絶縁材料で被覆して形成されたものが挙げられ
る。特に、後者については金属材料を変更することで絶
縁性基板の線膨張率を制御することができる点で好まし
い態様である。絶縁性基板の線膨張率とベアチップの線
膨張率とを近似させることにより、実装後の温度変化に
よる絶縁性基板の膨張、収縮にベアチップが追従でき、
接続が外れるといった事態を抑制して接続の信頼性を高
めることができる。
【0020】絶縁性基板に形成する回路配線は、特に限
定されるものではなく、公知の回路配線を利用できる。
回路配線の形成方法も特に限定されるものではなく、サ
ブトラクティブ法やアディティブ法などの公知の回路パ
ターン形成方法を利用できる。また、回路配線は、図1
に示すように絶縁性基板の一方の面に形成されている必
要はなく、絶縁性基板の内部に形成されていても良い。
絶縁性基板の内部に回路配線を形成する方法としては、
ベースとなる第1の絶縁性基板上に回路配線を形成し、
この回路配線をさらに第2の絶縁性基板によって被覆す
る方法が挙げられる。この場合、第1の絶縁性基板に用
いられる材料と第2の絶縁性基板に用いられる材料とは
同じであっても、異なるものであってもよい。
【0021】また、絶縁性基板の内部に回路配線を形成
した場合においては、導電性部材との電気的接続を確保
するため、絶縁性基板に孔を設けて導通路を形成する必
要がある。導通路の形成方法としては、孔に導電性の材
料を充填する方法やスルーホールメッキのように孔の壁
面に導電性の層を形成する方法が挙げられるが、孔に導
電性の材料を充填する方法が確実かつ簡便であるため好
ましい。
【0022】本発明において突起電極を絶縁性基板に固
定するための接着剤層は、突起電極を絶縁性基板に接着
して固定し得るものであれば、特に限定されるものでは
ない。この接着剤層を形成する接着剤としては、エポキ
シ系接着剤、アクリル系接着剤、シリコン系接着剤、ポ
リイミド系接着剤、ポリエステル系接着剤、ポリオレフ
ィン系接着剤などが挙げられる。このうち、耐熱性、絶
縁性に優れるポリイミド系接着剤が好ましく用いられ
る。
【0023】接着剤層の厚さは、ベアチップのダメージ
を軽減できる程度であれば特に制限されないが、10μ
m〜100μmが好ましく、20μm〜50μmが特に
好ましい。
【0024】本発明の配線基板を構成する導電性部材
は、回路配線と突起電極とを電気的に接続し得る導電性
を有するものであれば特に限定されるものではない。具
体的には、半田、導電性フィルム、導電性ペースト、異
方導電性フィルム、異方導電性シートなどが使用でき
る。但し、これらのうち、接続信頼性の点から、半田が
好ましく使用される。
【0025】本発明の配線基板に実装された半導体チッ
プは、耐湿性や長期信頼性の点から、図1の例に示した
ように配線基板に固定されているのが好ましい態様であ
る。半導体チップを固定する方法としては、図1の例に
示す配線基板と半導体チップとの間に接着剤層を設ける
方法等が挙げられる。
【0026】半導体チップを固定するための接着剤層と
しては、フィルム状のものや液状のものが利用できる。
この接着剤層は実装前に予め配線基板又は半導体チップ
の何方か一方又は両方に設けておくのが良い。この接着
剤層を形成する接着剤としては、ポリオレフィン系接着
剤、グリコールとテレフタル酸、アジピン酸、セバシン
酸などの共重合体に代表されるポリエステル系接着剤、
ポリイミド系接着剤、ビスフェノールA、ノボラックに
代表されるエポキシ系接着剤、アクリル酸エチル、アク
リル酸ブチル、アクリル酸2エチルヘキシルなどの重合
体やその共重合体に代表されるアクリル系接着剤、ポリ
クロロプレンなどに代表されるゴム系接着剤などが挙げ
られる。
【0027】次に、本発明の配線基板の製造方法につい
て説明する。図2は、本発明の配線基板の製造方法の一
例を断面で示す図であり、図1に示す本発明の配線基板
の製造方法を工程ごとに示している。
【0028】図2(a)〜(e)の例に示すように、本
発明の配線基板の製造方法は、(1)シリコンウェハ6
に凹部7を形成し、凹部7内に導電性材料を充填して突
起電極3を形成する工程(図2(a))と、(2)回路
配線2が設けられた絶縁性基板1の一方の面に、接着剤
層5を設ける工程(図2(b))と、(3)絶縁性基板
1の一方の面に、回路配線2と電気的に接続され、か
つ、接着剤層5を貫通する導電性部材4を設ける工程
(図2(c))と、(4)シリコンウェハの凹部内に形
成された状態の突起電極3を、導電性部材4の露出部分
に電気的に接続させ、接着剤層5により絶縁性基板1に
固定する工程(図2(d))と、(5)シリコンウェハ
6をエッチングまたは剥離により除去する工程(図2
(e))とを少なくとも有している。本発明の実装用配
線基板10はこれら(1)〜(5)の工程を経て製造さ
れている。
【0029】図2(a)の例に示すように、突起電極3
は凹部7内に導電性材料を充填して形成されている。こ
のような方法によれば、複数の突起電極を形成する場合
において、突起電極の高さのバラツキを1μm以下に抑
制することができる。図2(a)の例では、シリコンウ
ェハ6に形成された凹部7は、エッチングによって四角
錐がくり抜かれた形状に形成されている。具体的には、
酸化膜が形成された結晶面方位(1、0、0)面に方形
の開口が設けられたレジストパターンを半導体のフォト
工程を用いて作製し、開口部分における酸化膜をフッ酸
で除去し、高濃度の水酸化カリウムの高温水溶液を用い
てエッチングが行われている。この場合、結晶面方位
(1、1、1)面の方向にはエッチングは進行しないた
め、四角錘がくり抜かれた形状の凹部7が形成される。
図示していないが、凹部7は突起電極3の配置パターン
に合わせて複数個が設けられている。
【0030】本発明では、レジストパターンの開口形状
を方形以外に三角形とすることもできる。例えば三角形
とすることにより、凹部7の形状は三角錐がくり抜かれ
た形状となり、三角錐状の突起電極が形成できる。開口
の大きさは、要求される突起電極の大きさに応じて適宜
設定すれば良いが、使用の便宜を考慮すると、四角錐の
一辺の長さが、1μm〜500μm、好ましくは5μm
〜100μm程度である。また、エッチング液としては
水酸化カリウム以外に水酸化ナトリウムなどの結晶面方
位に依存してエッチングできる液が使用できる。
【0031】また、図2(a)の例では、導電性材料の
充填はスパッタ蒸着とメッキにより行われている。導電
性材料としては、上述の突起電極を形成する材料が用い
られている。具体的には、最初にクロム、銅の順でスパ
ッタ蒸着が行われ、その上にニッケルがパターンメッキ
され、さらに金がフラッシュメッキされて、突起電極3
が形成されている。銅を蒸着しているのは、メッキをつ
けるための導電層や無電解メッキの場合の下地金属のた
めである。また、銅を蒸着する前にクロムを蒸着してい
るのは、シリコンと銅の間をつなぐ接着補助のためであ
る。本発明では、導電性材料の充填方法としては、スパ
ッタ蒸着やメッキ以外に溶融充填などを利用することも
できる。
【0032】図2(b)の例では、接着剤層5は、絶縁
性基板1の一方の面に、あらかじめ孔5aの開いた接着
シートを貼り合わせることによって、または接着シート
を貼った後に孔5aを開けることによって、または接着
剤を塗布した後に孔5aを開けることによって設けられ
ている。なお、接着剤層5は、回路配線2の上に設けら
れている。絶縁性基板1は、他方の面にも回路配線12
を有している。
【0033】図2(c)の例では、導電性部材4は回路
配線2と接触するように、接着剤層5の孔5aに充填さ
れており、回路配線2と電気的に接続されている。導電
性部材4としては半田が使用されている。
【0034】図2(d)の例では、突起電極3は凹部7
内で形成された状態のまま、接着剤層5によって絶縁性
基板1に固定されている。凹部7は突起電極の配置パタ
ーンに合わせて形成されているため、複数の突起電極3
は一度に固定されている。即ち、図2に示した方法によ
れば、複数の突起電極3の固定を効率良く行うことがで
きる。また、このように突起電極3の一部のみを導電性
部材4により電気的に接続し、他の部分は接着剤で固定
することで、位置ズレを起こさないという利点がある。
【0035】図2(e)の例では、シリコンウェハ6が
エッチングにより除去され、突起電極3がシリコンウェ
ハ6から分離されている。更に、突起電極3の最外層と
なっているクロムと、その下の銅も除去されて本発明の
実装用配線基板10が完成されている。図2の例に示し
たようにシリコンウェハ6を突起電極3の固定後に除去
すれば、接続時の位置合わせを一括して行うことがで
き、個々の突起電極3の位置ずれを防ぐことができる。
【0036】半導体チップ(図示せず)を実装するに
は、半導体チップの半田バンプ(図示せず)と突起電極
3とが対向するように半導体チップと実装用配線基板1
0とを位置決めし、続いて半導体チップを実装用配線基
板10に向け押圧することにより、半田バンプは突起電
極3に向けて押圧される。この状態で、導通をとり、動
作チェックを行う。動作チェックが良好な場合は、その
まま半田をリフローして接続する。動作チェックが不良
な場合は、半導体チップを取り替え、同様の操作を繰り
返す。
【0037】本発明の実装用配線基板は、突起電極3を
有し、絶縁性基板1の一方の面に突起電極3を固定する
ための接着剤層5が設けられており、突起電極3は該接
着剤層5を貫通する導電性部材4を介して当該絶縁性基
板1の一方の面または内部に設けられた回路配線2と電
気的に接続されているので、実装する半導体チップの動
作が不良で半導体チップを取り替える場合であっても、
基板にダメージを与えることなく、取り替え可能であ
る。
【0038】本発明の実装用配線基板は、突起電極の高
さが均一なので、CSPのインターポーザー、WSPの
インターポーザーなどとしても利用できる。
【0039】
【実施例】以下、実施例を挙げて本発明を具体的に説明
する。
【0040】実施例1 〔突起電極の作製〕シリコンウェハの結晶面方位100
面にシリコン酸化膜を形成し、レジストを用い、一辺4
0μmの正方形の穴あきパターンを作成した。穴あき部
分のシリコン酸化膜をフッ酸で除去し、さらにレジスト
を除去したシリコン酸化膜をマスクとして、水酸化カリ
ウム水溶液でシリコンをエッチングした。シリコンウェ
ハの111面に沿って四角錐の形状の凹部が形成され
た。次に、クロム(0.2μm)、銅(0.5μm)の
スパッタ蒸着を行った。この上に、ニッケル(ビッカー
ス硬度60)のパターンメッキ(20μm)を行い、最
後に、金のフラッシュメッキを行なって、突起電極とな
る導電性材料を充填した。
【0041】〔実装用配線基板の作製〕ガラスエポキシ
樹脂で形成した絶縁性基板に回路配線を設け、その上に
厚み35μmのポリイミド系接着シート(新日鉄化学
(株)製SPB−035A)を貼り合わせ、導電性部材
を埋め込むための孔をエキシマレーザーを用いて形成し
た。レーザーを用いて形成された孔に、半田ペーストを
埋め込み、リフロー(250℃、2分間)し、配線基板
上に球状の半田バンプ(150μmφ)を形成した。
【0042】次に、上記〔突起電極の作製〕で得られた
シリコンウェハの凹部に充填された状態の突起電極を半
田バンプに導通するように、上記接着シートによって絶
縁性基板に固定した。その後、シリコン、シリコン酸化
膜、クロム、銅の順でエッチングして除去し、高さ30
μmの四角錐状の突起電極を有する、本発明の実装用配
線基板を得た。
【0043】〔評価〕上記で得られた本発明の実装用配
線基板に、半田バンプの数が256個、大きさ20mm
×20mmのベアチップを実装して、突起電極とベアチ
ップの半田バンプとの間の接続チェックを行なった。結
果、全ての電極(256ヶ所)が導通していた。さらに
動作チェックを行い、これも良好であったので、半田リ
フロー(250℃×3分)し、半田を溶融させ接続し
た。接続チェックを行ったところ、全ての電極(256
ヶ所)が導通していた。さらに、同様のベアチップ10
00個についても、同様に実装を行ったところ、全ての
ベアチップにおいて割れは生じていなかった。
【0044】実施例2 実施例1と同様に突起電極を形成し、突起電極とベアチ
ップ上の半田バンプを接触させ、半田バンプに食い込ま
せ、電気接続した。接続チェックを行ったところ、全て
の電極(256ヶ所)が導通していた。さらに動作チェ
ックを行い、これも良好であったので、半田リフロー
(250℃×3分)し、半田を溶融させ接続した。ま
た、ベアチップと基板との間にアンダーフィル剤(日本
ロックタイト(株)製、D3561)を注入し、加熱し
て反応(150℃×20分)させ、接着剤を硬化させ
た。接続チェックを行ったところ、全ての電極(256
ヶ所)が導通していた。また、実施例1と同様に、ベア
チップ1000個について実装を行ったところ、全ての
ベアチップにおいて割れは生じていなかった。
【0045】実施例3 実施例1と同様に、突起電極を形成し、突起電極とベア
チップ上の半田バンプを接触させ、半田バンプに食い込
ませ、電気接続した。接続チェックを行ったところ、全
ての電極(256ヶ所)が導通していた。ベアチップを
剥がしてみたところ、半田バンプに打痕は残っていた
が、ベアチップ、基板双方にダメージはなかった。
【0046】実施例4 実施例1と同様に突起電極を形成し、突起電極とチップ
サイズパッケージチップ上の半田バンプを接触させ、半
田バンプに食い込ませ、電気接続した。接続チェックを
行ったところ、全ての電極(256ヶ所)が導通してい
た。さらに動作チェックを行い、これも良好であったの
で、半田リフロー(250℃×3分)し、半田を溶融さ
せ接続した。接続チェックを行ったところ、全ての電極
(256ヶ所)が導通していた。また、実施例1と同様
に、ベアチップ1000個について実装を行ったとこ
ろ、割れが生じたのは1000個中1個であった。
【0047】実施例5 配線基板をガラスエポキシ配線基板からNi−Fe合金
コア基板とした以外は実施例1と同様に、突起電極を形
成し、突起電極と6インチウェハ上に形成された半田バ
ンプを接触させ、半田バンプに食い込ませ、電気接続し
た。接続チェックを行ったところ、全てのチップ(40
チップ)の全ての電極(10240ヶ所)が導通してい
た。さらに40チップ全ての動作チェックを行い、これ
も良好であったので、半田リフロー(250℃×3分)
し、半田を溶融させ、Ni−Fe合金コア基板と接続し
た。接続チェックを行ったところ、全ての電極(102
40ヶ所)が導通していた。さらに−65℃/125℃
で1000サイクルのヒートショック試験を行った後、
接続チェックを行ったところ、全ての電極が導通してい
た。また、実施例1と同様に、ベアチップ1000個に
ついて実装を行ったところ、割れが生じたのは1000
個中1個であった。
【0048】比較例1 ガラスエポキシ配線基板上に突起電極を接着シートを用
いずに半田のみで固定し、実施例5と同様に、突起電極
と6インチウェハ上に形成された半田バンプを接触さ
せ、半田バンプに食い込ませ、電気接続した。接続チェ
ックを行ったところ、全てのチップ(40チップ)の全
ての電極(10240ヶ所)が導通していた。さらに4
0チップ全ての動作チェックを行い、これも良好であっ
たので、半田リフロー(250℃×3分)し、半田を溶
融させ、ガラスエポキシ配線基板と接続した。接続チェ
ックを行ったところ、全ての電極(10240ヶ所)が
導通していた。さらに−65℃/125℃でヒートショ
ック試験を行ったところ、600サイクルですべての電
極が導通しなくなった。さらに、ベアチップ1000個
について実装を行ったところ、1000個中20個に割
れが生じていた。
【0049】比較例2 実施例1と同様に突起電極を形成し、突起電極を接着シ
ートを用いずに半田のみで配線基板に固定して実装用配
線基板を作成した。この配線基板についても、実施例1
で用いたベアチップ1000個を用いて実装を行ったと
ころ、1000個中20個に割れが生じていた。
【0050】比較例3 ベアチップ上に形成された半田バンプを、ガラスエポキ
シ配線基板に接触させ、半田リフロー(250℃×3
分)し、半田を溶融させ、この配線基板と接続した。接
続チェックを行ったところ、全ての電極(256ヶ所)
が導通していた。さらに動作チェックを行ったところ不
良であったため、チップを剥がしたところ、ベアチップ
は割れ、基板上の配線も剥がれた。
【0051】比較例4 6インチウェハ上に形成された半田バンプを、ガラスエ
ポキシ配線基板に接触させ、半田リフロー(250℃×
3分)し、半田を溶融させ、ガラスエポキシ配線基板と
接続した。接続チェックを行ったところ、全てのチップ
(40チップ)の電極(10240ヶ所)のうち、90
0ヶ所が導通していなかった。
【0052】上記実施例1〜4及び比較例1〜2から分
かるように、本発明の実装用配線基板を用いれば、突起
電極を固定する接着剤のクッション性により、半導体チ
ップへのダメージを軽減することができる。また、実施
例1〜4と比較例4との対比からは、本発明の実装用配
線基板を用いれば、電気的接続が容易、且つ、確実に行
えることも分かる。さらに、実施例3と比較例3との対
比からは、本発明の実装用配線基板を用いれば、ベアチ
ップ除去後にチップや基板にあたえる影響が小さく、た
とえリペアが必要であっても容易に行えることが分か
る。
【0053】
【発明の効果】このように本発明の実装用配線基板を用
いれば、突起電極が接着剤で絶縁性基板に固定されてい
るため、半導体チップへのダメージを軽減でき、半導体
チップの割れを抑制できる。また、突起電極の高さのバ
ラツキが小さいため、低熱膨張性基板との組み合わせに
より、ウェハスケールパッケージのインターポーザーと
しても使用できる。
【図面の簡単な説明】
【図1】本発明の実装用配線基板の一例を断面で示す図
である。
【図2】本発明の実装用配線基板の製造方法の一例を断
面で示す図である。
【符号の説明】
1 絶縁性基板 2 回路配線 3 突起電極 4 導電性部材 5 接着剤層 8 半導体チップ 9 アルミニウム電極 10 実装用配線基板 13 金属層 14 半田バンプ
───────────────────────────────────────────────────── フロントページの続き (72)発明者 長沢 徳 大阪府茨木市下穂積1丁目1番2号 日東 電工株式会社内 (72)発明者 井上 泰史 大阪府茨木市下穂積1丁目1番2号 日東 電工株式会社内 (72)発明者 中村 圭 大阪府茨木市下穂積1丁目1番2号 日東 電工株式会社内 Fターム(参考) 5E336 AA04 BB02 BB16 BC12 BC15 BC31 BC34 CC32 CC36 EE03 EE08 EE15 GG01 5F044 KK01 KK05 KK11 LL04 LL15 QQ03

Claims (5)

    【特許請求の範囲】
  1. 【請求項1】 半田バンプを有する半導体チップを実装
    でき、絶縁性基板に回路配線が設けられた構造を有する
    配線基板であって、 半田バンプに突き刺さってこれと電気的に接続される突
    起電極を有し、絶縁性基板の一方の面には接着剤層と導
    電性部材が設けられ、導電性部材は接着剤層を貫通し、
    回路配線に電気的に接続されており、 突起電極は導電性部材と電気的に接続された状態で接着
    剤層によって絶縁性基板に固定されていることを特徴と
    する実装用配線基板。
  2. 【請求項2】 上記一方の面に、実装対象となる半導体
    チップを固定するための接着剤層がさらに設けられてい
    る請求項1に記載の実装用配線基板。
  3. 【請求項3】 当該配線基板が、ウェハスケールパッケ
    ージまたはチップサイズパッケージに使用されるインタ
    ーポーザーである請求項1に記載の実装用配線基板。
  4. 【請求項4】 絶縁性基板の線膨張率が20ppm/℃
    以下である請求項1に記載の実装用配線基板。
  5. 【請求項5】 (1)シリコンウェハに凹部を形成し、
    凹部内に導電性材料を充填して突起電極を形成する工程
    と、(2)回路配線が設けられた絶縁性基板の一方の面
    に、接着剤層を設ける工程と、(3)前記一方の面に、
    回路配線と電気的に接続し、かつ、接着剤層を貫通する
    導電性部材を設ける工程と、(4)シリコンウェハの凹
    部内に形成された状態の突起電極を、導電性部材の露出
    部分に電気的に接続させ、接着剤層により絶縁性基板に
    固定する工程と、(5)シリコンウェハをエッチングま
    たは剥離により除去する工程とを少なくとも有する実装
    用配線基板の製造方法。
JP11255999A 1999-04-20 1999-04-20 実装用配線基板およびその製造方法 Pending JP2000306952A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP11255999A JP2000306952A (ja) 1999-04-20 1999-04-20 実装用配線基板およびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP11255999A JP2000306952A (ja) 1999-04-20 1999-04-20 実装用配線基板およびその製造方法

Publications (1)

Publication Number Publication Date
JP2000306952A true JP2000306952A (ja) 2000-11-02

Family

ID=14589713

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11255999A Pending JP2000306952A (ja) 1999-04-20 1999-04-20 実装用配線基板およびその製造方法

Country Status (1)

Country Link
JP (1) JP2000306952A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030016167A (ko) * 2001-08-20 2003-02-26 닛뽄덴끼 가부시끼가이샤 범프를 구비한 도금 도전층을 포함하는 배선 기판 및 그제조 방법
WO2023152961A1 (ja) * 2022-02-14 2023-08-17 富士通株式会社 電子装置及び電子装置の製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030016167A (ko) * 2001-08-20 2003-02-26 닛뽄덴끼 가부시끼가이샤 범프를 구비한 도금 도전층을 포함하는 배선 기판 및 그제조 방법
WO2023152961A1 (ja) * 2022-02-14 2023-08-17 富士通株式会社 電子装置及び電子装置の製造方法

Similar Documents

Publication Publication Date Title
KR100531393B1 (ko) 반도체 장치 및 그 제조 방법
JP2009158593A (ja) バンプ構造およびその製造方法
JPH10256315A (ja) 半導体チップ付着パッドおよび形成方法
US5877079A (en) Method for manufacturing a semiconductor device and a method for mounting a semiconductor device for eliminating a void
JP2006302929A (ja) 電子部品接続用突起電極とそれを用いた電子部品実装体およびそれらの製造方法
JPH10173006A (ja) 半導体装置および半導体装置の製造方法
JPH10135613A (ja) 配線基板
JP2010118534A (ja) 半導体装置およびその製造方法
US6667542B2 (en) Anisotropic conductive film-containing device
JP5919641B2 (ja) 半導体装置およびその製造方法並びに電子装置
JP3925752B2 (ja) バンプ付き配線基板及び半導体パッケ−ジの製造法
JP2755696B2 (ja) 半導体装置及びその製造方法
WO1999004424A1 (en) Semiconductor device, mounting structure thereof and method of fabrication thereof
JP4479582B2 (ja) 電子部品実装体の製造方法
JP5100715B2 (ja) 半導体装置及び半導体装置の製造方法
JP2000306952A (ja) 実装用配線基板およびその製造方法
JP2007158024A (ja) Bga型半導体装置及びその製造方法
JP4844294B2 (ja) 複合配線基板
JP2000306953A (ja) ベアチップ実装用の配線基板およびその製造方法
JP2002118210A (ja) 半導体装置用インタポーザ及びこれを用いた半導体装置
JP3719806B2 (ja) 配線基板
JP4711757B2 (ja) 配線基板
JP2012049481A (ja) インターポーザ、半導体パッケージ、インターポーザの製造方法及び半導体パッケージの製造方法
JPH10116927A (ja) 接続端子及びその形成方法
JP3284916B2 (ja) 半導体装置およびその製造方法