DE3788455T2 - Bandstruktur für automatische Bandmontage, Mehrschichtpackung und universelle Chipverbindung. - Google Patents

Bandstruktur für automatische Bandmontage, Mehrschichtpackung und universelle Chipverbindung.

Info

Publication number
DE3788455T2
DE3788455T2 DE3788455T DE3788455T DE3788455T2 DE 3788455 T2 DE3788455 T2 DE 3788455T2 DE 3788455 T DE3788455 T DE 3788455T DE 3788455 T DE3788455 T DE 3788455T DE 3788455 T2 DE3788455 T2 DE 3788455T2
Authority
DE
Germany
Prior art keywords
ball
substrate
tape
chip
balls
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE3788455T
Other languages
English (en)
Other versions
DE3788455D1 (de
Inventor
Rodney Trevor Hodgson
Harry Jordan Jones
Peter Gerard Ledermann
Paul Andrew Moskowitz
Timothy Clark Reiley
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Application granted granted Critical
Publication of DE3788455D1 publication Critical patent/DE3788455D1/de
Publication of DE3788455T2 publication Critical patent/DE3788455T2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/86—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using tape automated bonding [TAB]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/50—Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0613—Square or rectangular array
    • H01L2224/06134—Square or rectangular array covering only portions of the surface to be connected
    • H01L2224/06135—Covering only the peripheral area of the surface to be connected, i.e. peripheral arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7565—Means for transporting the components to be connected
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/79—Apparatus for Tape Automated Bonding [TAB]
    • H01L2224/7965—Means for transporting the components to be connected
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812—Applying energy for connecting
    • H01L2224/81201—Compression bonding
    • H01L2224/81205—Ultrasonic bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00011—Not relevant to the scope of the group, the symbol of which is combined with the symbol of this group
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01018—Argon [Ar]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01039—Yttrium [Y]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01042—Molybdenum [Mo]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01052—Tellurium [Te]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01057—Lanthanum [La]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/20—Parameters
    • H01L2924/207—Diameter ranges
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
    • H05K3/4046—Through-connections; Vertical interconnect access [VIA] connections using auxiliary conductive elements, e.g. metallic spheres, eyelets, pieces of wire
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4092—Integral conductive tabs, i.e. conductive parts partly detached from the substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)

Description

  • Die vorliegende Erfindung bezieht sich auf das automatische Bonden von Chips auf ein Band und insbesondere auf die Bildung von Bondstrukturen für TAB-Packungsstrukturen. Darüber hinaus bezieht sich die Erfindung auf Verbindungen in elektronischen Mehrschichtpackungsstrukturen sowie auf eine Verbindungsstruktur mit universeller Chipverbindung.
  • Im Zusammenhang stehende Technik:
    • A. AUTOMATISCHE BANDMONTAGE
  • Vor einigen Jahrzehnten gehörten zur Packung von Halbleiter- Chips noch vorzugsweise Verbindungen von einem Gehäuse durch Fly-Wire-Anschlußdrähte, die von Kontaktflecken auf der Oberfläche eines Packungssubstrats mit Kontaktflecken auf einem vom Gehäuse getragenen Chip verbunden waren. Die Fly-Wire- Anschlußdrähte wurden für die elektrische Verbindung eines Chips mit einem elektronischen System durch externe Anschlußstifte eines drahtgebondeten Gehäuses verwendet, beispielsweise einem Dual-In-Line-Package (DIP). Die Anschlußstifte wurden in Verbindungen der Platine eingesteckt, in die das drahtgebondete Gehäuse gesteckt wurde. Die Fly-Wire-Anschlußdrähte wurden zwischen den Kontaktflecken auf dem Chip und den Kontaktflecken auf dem Leadframe im Innern des drahtgebondeten Gehäuses durch ein ausgefeiltes Drahtbondverfahren angebracht. Die Fly-Wire- Anschlußdrähte im drahtgebondeten Gehäuse können leicht beschädigt werden, und die Bonds zwischen den Fly-Wire- Anschlußdrähten, dem Chip und dem Gehäuse sind ebenfalls leicht zu beschädigen. Der Durchmesser der Fly-Wire-Anschlußdrähte beträgt ca. 0,025 bis 0,050 mm. Darüber hinaus stehen die Fly- Wire-Anschlußdrähte weit über den Chip hinaus und müssen einzeln zwischen den beiden Punkten, mit denen sie verbunden sind, angebracht werden, indem jeder einzelne Anschlußdraht gesondert behandelt wird und danach beide Enden jedes separaten Drahtes gebondet werden. Heute ist die Packung von Chips weiterentwickelt, wobei verschiedene kompakte Strukturen verwendet werden, für die weniger Herstellungsschritte benötigt werden und die einfacher und zuverlässiger sind.
  • In heutigen elektronischen Packungssystemen mit sehr hohem Integrationsgrad (VLSI) ist die Verwendung von Fly-Wire- Anschlußdrähten, um eine Verbindung zwischen Gehäuse und Kontaktfleck auf einem Chip herzustellen, nicht praktisch, da mit der erhöhten Dichte von Schaltkreisen auf einem Chip und kleineren Kontaktflecken die Drähte immer enger zusammen sein müssen, weil die Anzahl der zu verbindenden Drähte pro Chip infolge der Dichte der Schaltkreise auf dem Chip immer größer wird. Der Zwischenraum der Kontaktflecke auf einem Chip ist der Abstand von einer Kontaktfleckmitte zur anderen. Während das Drahtbonden mit einem Draht von 25 Mikron (1 Mil) durchgeführt werden kann, empfiehlt sich das Drahtbonden bei Kontaktflecken von 2 Mil bei einem Abstand von 5 Mil. Bei diesen kleinen Flächen können die Bondmittel leicht benachbarte Bonds oder Drähte beschädigen.
  • Die automatische Bandmontage (TAP) wurde vor fast zwei Jahrzehnten entwickelt, um dünne, kurze Flachleiteranschlußdrähte, die von einem Band getragen und an Ort und Stelle gehalten werden, zu erhalten, bei denen die Spitzen oder Enden der Flachleiteranschlußdrähte von der Peripherie des Bandes zu einem Punkt genau über den Kontaktflecken reichen, mit dem sie auf dem Chip verbunden werden sollen. Bei der TAB gehen die Flachleiteranschlußdrähte über die Chip-Kontaktflecke an der Peripherie des Chips zu einer Position, in der sie durch Thermokompression gebondet werden können. Sämtliche Anschlußdrähte werden in einem Schritt gebondet, indem eine Thermode, z. B. eine erhitzte Platte, auf eine hohe Temperatur erhitzt wird. Die heiße Thermode drückt auf die Enden der Anschlußdrähte, um diese mit den Kontaktflecken darunter auf dem Chip zu bonden. Dabei müssen Kontaktflecke und Anschlußdrähte lediglich genau justiert sein, und die Anschlußdrähte des Gehäuses sollten mit den Kontaktflecken in Berührung kommen, ohne dabei die mechanische und elektrische Integrität der Anschlußdrähte zu beeinträchtigen. In Lyman, "Special Report: Film Carriers Star in High-Volume IC Production" Elektronics, 25. Dezember 1975, SS. 61-68 wird auf Seite 64, Spalte 2, die Thermodentemperatur des Thermokompressionsbondgeräts mit 550 Grad Celsius, einer Druckhaltezeit von 0,25 sek. und einer Bondkraft von 1,25 kg angegeben. Der Temperaturbereich für das Bondverfahren liegt zwischen 300 und 700 Grad Celsius. C. D. Burns beschreibt in "Trends in Tape Bonding", Semiconductor International, April 1979, SS. 25-30 weitere Entwicklungen bei der TAB. Der typische Abstand der Kontaktflecke für TAB-Teile beträgt 8 Mil, wobei einige im Handel erhältliche Teile einen Abstand von 4 Mil haben.
  • In der Vergangenheit wurde vorgeschlagen, Metallisierung zu verwenden, die in Form von Bumps entweder nach oben (außen) über die Kontaktflecke oder die Enden der Anschlußdrähte hinausgehen, um eine geringe Versetzung zu ermöglichen, die Bondfläche zu verkleinern, die Komplexität des Thermodendesigns, die für die Thermokompression erforderlich ist, zu verringern, die Montagekräfte zu reduzieren, die zur Verbindung der Anschlußdrähte und Kontaktflecke notwendig sind, und um einen elektrischen Kontakt nur an den gewünschten Punkten sicherzustellen. Bei der Bildung dieser Bumps auf den elektronischen Einrichtungen muß entweder ein Additiv-Niederschlagverfahren oder ein Subtraktiv-Ätzverfahren oder ähnliches angewendet werden, bei dem umfangreiche Verarbeitungsschritte wie beispielsweise das Anbringen und Entfernen von Masken notwendig sind. Wenn darüber hinaus chemische Plattierung (oder chemisches Ätzen) bei der Bildung der Bumps auf den Chips angewendet wird, kann das Plattierungsverfahren (oder chemische Ätzverfahren) dazu führen, daß die Chips chemisch behandelt werden müssen, so daß unter Umständen unerwünschte Rückstände auf den Oberflächen der Chips zurückbleiben und zu Korrosion führen. J. Sallo verdeutlicht in "Bumped-Beam Tape for Automatic Gang Bonding" Insulation/Circuits Vol. 25, Nr. 10 (1979), SS. 65-66, daß es schwierig ist, Bumps auf einer TAB- Struktur anzubringen. Daher besteht der Bedarf nach einem System, einschließlich Strukturen und Verfahren, das die Packung von Chips ermöglicht, ohne daß plattierte oder geätzte Bumps in Verbindung mit den Kontaktflecken auf den elektronischen Einrichtungen benötigt werden.
  • Bei der automatischen Bandmontage (TAB) sind entweder Chips oder ein Band mit Bumps erforderlich, um das Innenanschlußdrahtbonden (ILB) der Kupferband-Beams zu den I/O-Kontaktflecken des Chips zu erleichtern. Die Verarbeitung von Chip- Wafers, um Bumps hinzuzufügen, verteuert das TAB-Verfahren und kann unter Umständen zu einer Beschädigung der Chip-Wafers führen, insbesondere bei empfindlichen CMOS-Schaltkreisen. Im Handel erhältliches galvanisch gefälltes und geätztes Band mit Bumps ist eine Alternative. Die Bumps auf den Beam-Enden des Bands sind jedoch mechanisch hart und können dadurch die I/O- Kontaktflecke des Chips beschädigen oder den Chip zerstören, wenn während des Bondverfahrens eine Krafteinwirkung erfolgt. Im Handel erhältliches Perimeterband mit Bumps ist teurer als Planarband, da es doppeltes Photowiderstandsverfahren und entsprechende Justierung erfordert.
  • Eine Alternative zur Plazierung eines Bumps auf einer elektronischen Einrichtung ist die Herstellung einer Bumpstruktur auf den TAB-Anschlußdrähten. Dieses Verfahren wurde bei einem einschichtigen (nur Metall) TAB-Band verwendet, wo beide Seiten des Bandes photolithographisch verarbeitet sind. Einschichtbänder verfügen über intrinsische Faktoren, durch die die Anwendung auf Chips mit relativ wenig Anschlußdrähten (I/Os) eingeschränkt ist. Darüber hinaus kann das ganz aus Metall bestehende Band nicht geprüft werden, bevor die Einrichtung im Gehäuse der nächsten Ebene angebracht wird. Um somit die günstigere Anwendung von TAB bei hohen I/O-Einrichtungen in einer prüfbaren Konfiguration ermöglichen zu können, ist ein Mittel zur Herstellung von Bumps auf zwei- oder dreischichtigem Band erforderlich, da diese Art von Band mit einer größeren Anzahl von I/O kompatibel ist. Wie aus der nachfolgenden Beschreibung hervorgeht, ist das Bumpverfahren für zwei- oder dreischichtige Bänder schwierig.
  • Das zwei- oder dreischichtige Bumpband wurde unter Verwendung eines Polymerfilms hergestellt, der auf einer oder beiden Seiten mit Metallfilmen bedeckt war. Bumpband ist aus wirtschaftlicher Sicht nur schwer von einem zwei- oder dreischichtigen Band herzustellen, da Probleme bei der Justierung und hohe Verarbeitungskosten in bezug auf die erforderliche doppelte Photolithographie auftreten. Hinzu kommt, daß auch noch Löcher in der Polymerschicht gebildet werden müssen. Um ein TAB-Produkt herzustellen, daß über eine große Anzahl von I/O- Verbindungen verfügt, muß zwei- oder dreischichtiges Band benutzt werden, da eine Polymerträgerschicht für die Metallisierung benötigt wird.
  • In der US-Patentschrift 4,510,017 von Barber mit dem Titel "Testable Tape for Bonding Leads to Semiconductor Die and Process for Manufacturing Same" wird ein Bumpbandanschlußdraht in Fig. 2 gezeigt, der einen Kupferanschlußdraht umfaßt, der im günstigsten Fall mit Gold oder Zinn plattiert ist. In diesem Patent werden einige Probleme bei der Herstellung von TAB-Band mit Hilfe herkömmlicher Verfahren erörtert. Darüber hinaus wird ein Verfahren zur Herstellung eines Bumpbands gezeigt, das geprüft werden kann.
  • K. Hayakawa und andere beschreiben in "Film Carrier Assembly Process", Solid State Technology Vol. 22, Nr. 3, S. 52 (1979) eine bestimmte Art von Bumpband, bei dem die Bumps auf einem separaten Substrat plattiert sind, und dann auf das Band für das spätere Bonden auf die elektronische Einrichtung übertragen werden.
  • Die US-Patentschrift 4,396,457 von Bakermans mit dem Titel "Method of Making Bumped-Beam Tape" beschreibt ein gebumptes Beam-Band sowie die Probleme bei der Plazierung von Bumps auf dem Band. Die in diesem Patent beschriebene Lösung schlägt die Mikroprägung des TAB-Bandes vor, um die Bumps auf dem TAB-Band zu bilden. Das Band besteht aus einer Kupferfolie, die mit einem Polyimidfilm beschichtet sein kann oder nicht, wobei dieser Film geätzt wurde, um Schaltmusterformbeams zu bilden. Das Band weist Löcher oder Perforation auf, um es durch das Herstellungssystem bewegen zu können. Fig. 6 im Patent von Bakermans zeigt ein Verfahren zur Herstellung eines gebumpten Beam-Bandes, bei dem das Polyimid des Bandes auf dem Kupfer geformt und anschließend geätzt wird, um Personality-Löcher zu bilden. Es wird jedoch keine Haftschicht verwendet. In Fig. 7 bei Bakermans wird nur eine einzige Kupferschicht verwendet. Gemäß Bakermans werden Bumps auf den Beams mittels eines von zwei Verfahren gebildet. 1. Das Stanzen einer Reihe von großen Personality-Löchern im Polyimid für die Bumps und Beams, die in der Metallschicht gebildet werden sollen. 2. Das Aufschichten der Kupferfolie auf das Polyimid. 3. Das Stanzen des Kupfers, um Bumps zu bilden. 4. Das Wegätzen des überflüssigen Kupfers, um die Beams zu bilden, an deren Ende sich die Bumps befinden.
  • 5. Das Plattieren der Beais mit Gold.
  • Im zweiten Verfahren sehen die einzelnen Schritte anders aus.
  • 1. Das Stanzen einer Reihe von großen Personality-Löchern im Polyimid für die Bumps und Beams, die in der Metallschicht geformt werden sollen. 2. Die Kupferfolie auf das Polyimid aufschichten. 3. Das Kupfer ätzen, um Beams zu formen. 4. Das Stanzen des Endes von jedem Beam, um ein Bump zu bilden. 5. Die Beams mit Gold oder einem anderen Edelmetall plattieren. Es ist natürlich klar, daß die Bumps bei Bakermans an den Stanzstellen einseitig und ausgehöhlt sind. Bei dem gestanzten Bumpverfahren von Bakermans oder dem Bumpband von Barber gehen die Bumps nicht über oder unter den Beam hinaus.
  • Die Bumps und Kontaktflecke sollten vorzugsweise den gleichen Härtegrad haben, da dies die beste Verformung bei der Bildung einer Verbindungsstelle durch Thermokompression gibt. Die meisten Techniken erreichen nicht den gleichen Härtegrad zwischen den Metallstrukturen, die mit den Chips verbunden werden sollen. Die meisten hergestellten TAB-Komponenten verwenden Bump-Chips, deren Herstellung jedoch sehr teuer ist. Dabei werden die Wafers freigelegt, um eine Degradation zu erhalten, die durch das erforderliche chemische Naßverfahren hervorgerufen wird. Darüber hinaus ist die Haftung der Bumps auf der Metallurgie der Einrichtung häufig eingeschränkt. Hinzu kommt die unregelmäßige Größe und Form der Bumps, die durch die chemische Bearbeitung gebildet werden. Um die Härte der gewöhnlich aus Gold bestehenden plattierten Bumps zu verringern, werden diese üblicherweise weichgemacht, wodurch die Chips zeitweise erhöhten Temperaturen ausgesetzt sind.
    • Kugelband
  • Das Polymer-TAB-Band mit elektrisch leitenden Anschlußdrähten, die in Kugeln enden, die für das Bonden von Kontaktflecken auf den Chips entsprechend der Erfindung vorgesehen sind, wird nachfolgend als Kugelband bezeichnet. Diese Metall/Polymerstruktur kann zur Bildung von Mehrschicht- Schaltsubstraten wie beispielsweise MLC, gedruckte Schaltung einer flexiblen Platinenstruktur verwendet werden.
  • Die Europäische Patentanmeldung Nr. 0,177,348 von Oakley und anderen mit dem Titel "Bonding Leads to Semiconductor Devices", die am 9. September 1984 veröffentlicht wurde, zeigt in der Beschreibung von Fig. 5 auf Seite 6, Zeilen 9-13 die Bildung von "Bumps auf einem Kupferband mit einem einzelnen Impuls pro Finger . . . , wobei der Beam über eine Reihe von Fingern abgetastet wird". Es beschreibt auf Seite 4, Zeile 8-16 "ein Verfahren zur Bildung von Verbindungsbumps an den freien Enden der leitenden Anschlußdrähte des Bandes, wobei dieses Verfahren bei der automatischen Bandmontage verwendet wird, indem Anschlußdrähte mit einer Halbleiter-Schalteinrichtung verbunden werden; das Verfahren beinhaltet die Erhitzung der freien Enden der Anschlußdrähte auf dem Band durch einen Laserstrahl, um die Enden der Anschlußdrähte zu schmelzen, so daß Oberflächenspannungskräfte das Flüssigphasenende jedes Anschlußdrahts zu einer Kugel bilden, die den Bondbump darstellt." Auf Seite 6, Zeile 4-8 steht, daß "der Brennpunkt des Laserstrahls an oder nahe bei der Oberfläche der Anschlußdrähte oder Finger sein sollte. Bei einigen Materialien ist unter Umständen ein Schutzgas erforderlich".
    • B. MEHRSCHICHTPACKUNG
  • Mehrschicht-Schaltgehäuse mit zahlreiche Leitungen, die für die elektrischen Verbindungen zwischen den Schichten in vertikaler Richtung sorgen, werden verwendet, um zahlreiche Signal- und Stromdrähte anzuschließen, die zwischen den in der Computer-, Kommunikations-, Verbraucher- und industriellen Elektronikindustrie verwendeten Komponenten benutzt werden. Es wird eine hohe Packungsdichte verwendet, dort, wo es erforderlich ist, die Komponenten eng zusammenzupacken, wobei zahlreiche Schaltkreisebenen mit geringen Drahtbreiten benutzt werden, die mit Leitungen verbunden sind. Das für die Substrate verwendete Material umfaßt Epoxidharz/Glas, Keramik und Polyimid. Einige Schaltkreise benötigen 20 oder mehr Drahtschichten. Mit der steigenden Dichte gedruckter Schaltkreise und dem Aufkommen von Oberflächengehäusen geringerer Größe ist auch der Bedarf an zuverlässigen und preiswerten Mehrschichtsubstraten gestiegen.
  • In der Vergangenheit war es schwierig, Leitungen in verschiedenen Mehrschichtgehäusen herzustellen, da zahlreiche Verarbeitungsschritte durchgeführt werden müssen. Beim normalen Herstellungsverfahren von flexiblen Mehrschichtschaltkreisen müssen die Zwischenleitungen auf gleiche Art und Weise gemacht werden, wie dies seit Jahren schon für Epoxidharz/Glassubstrate praktiziert wird. Das bedeutet, daß bei der Leitung Löcher gebohrt werden, die Löcher mit einem entsprechenden Metall gefüllt werden und anschließend durch ein autokatalytisches Plattierungsverfahren mit Kupfer plattiert werden. Zuletzt werden die getrennten Leiterbahnen geätzt und die verschiedenen Schichten miteinander verbunden. Danach werden die oben beschriebenen Schritte zur Verbindung nachfolgender Schichten mit zuvor vorhandenen Schichten durch zusätzliche Leitungen in den später hinzugefügten Schichten wiederholt.
    • C. UNIVERSELLE CHIPVERBINDUNGSPACKUNG
  • In der Vergangenheit wurden Mehrfachsubstratgehäuse mit Fehlern, die nicht mehr zu reparieren waren, weggeworfen, da eine geeignete Reparaturtechnik fehlte. Die Gründe dafür liegen im wesentlichen daran, daß auf die internen Fehler nicht zugegriffen werden konnte und nur eine ungenügende Anzahl von Kontaktflecken für technische Änderungen (EC) vorhanden waren. Diese Substrate sind im allgemeinen entweder für Flip-Chip- Lötmontage wie im Fall von Mehrschichtkeramik (MLC) oder nur für Kunststoffgehäuse mit drahtgebondeten Chips vorgesehen. Es war nicht möglich, eine Chip-Art durch die andere zu ersetzen. Die US-Patentschrift 4,489,364 von Chance und anderen mit dem Titel "Chip Carrier with Embedded Engineering Change Lines with Severable Periodically Spaced Bridging Connectors" ist nur ein Beispiel für die Arbeiten, die sich mit dem Problem der technischen Änderungen in der Vergangenheit beschäftigten.
    • D. WEITERE EINSCHLÄGIGE PUBLIKATIONEN
  • In einer Veröffentlichung vom 11. Juni 1984 mit dem Titel "Nikkei Special 1 Assembly of the Next Generation VLSIS, Aluminium Ball Bonding to Connect as Securely as Gold Wires" von M. Suwa und anderen, Nikkei Electronics Microdevices wird die Bildung von Kugeln an den Enden von Fly-Wire-Anschlußdrähten für herkömmliches Drahtbonden von Fly-Wire-Anschlußdrähten auf IC-Chips beschrieben. Diese Technik ist wie von Suwa und anderen aufgezeigt bekannt. Die Aluminiumkugeln werden "sofort durch die Zuführung einer hohen Stromstärke zu den Aluminiumdrähten in einer argonhaltigen Wasserstoffumgebung" gebildet. Diese Umgebung enthält auch Formiergas. Bei der verwendeten Technik wurde eine hohe Spannung von 1000 V nicht länger als 7 ms mit einer Stromstärke von mindestens 1A zugeführt. In dieser Darstellung wird jedoch keine Verbindung zwischen diesem Verfahren und TAB oder der Verwendung von Lasern zur Bildung der Kugeln hergestellt.
  • Auf Seite 5 ist dabei aufgeführt: "viele Forscher haben versucht eine Kugel an der Spitze der Aluminiumdrähte mit Hilfe von Laserstrahlen, Mikroplasma-Schweißbrennern oder Kurzschlußentladung zu bilden. Es konnte jedoch noch keine Kugel gebildet werden, die mit der Qualität von Goldkugeln zu vergleichen wäre".
  • Eine Veröffentlichung mit Namen "The Development of Copper Wire Bonding for Plastic Molded Semiconductor Packages" von J. Hirota und anderen, Protokolle 35th Electronic Components Conference (IEEE), Seiten 116-121 (1985) erörtert das Ersetzen von Golddrahtbonden durch Kupferdrahtbonden von Halbleitern bei Gehäusen auf Kunststoffbasis. Der Artikel, der keinen Bezug auf TAB nimmt, zeigt auf Seite 116 ein schematisches Diagramm einer Vorrichtung zur Bildung einer Kugel am Ende eines Drahtes aus Al, Cu oder Ag, indem ein Laserstrahl verwendet wird, der auf das Ende des Drahtes in einer Kammer mit einer Schutzgasumgebung gerichtet ist. Auf Seite 11 in Spalte 1 unter "Ball Bonding Technology" wird erwähnt, daß Kupferkugeln etwas härter als Gold sind, und daß das Weichermachen des Kupfers, um ein Si-Chip nicht zu beschädigen, ein Problem darstellt. Die auf den Chips verwendeten Kontaktflecken waren Aluminiumkontaktflecken. In Fig. 1 dieses Artikels wird ein Sauerstoffdetektor gezeigt, während bei Fig. 3, wo der Sauerstoffgehalt aufgeführt ist, Argon verwendet wird. Eine weiche Kupferkugel ist bei niedrigem Sauerstoffgehalt aufgeführt. Das Vorhandensein einer Reduktionsumgebung wird nicht gezeigt. In diesem Artikel wird jedoch ein Verfahren zur Bildung von Kugelstrukturen am Ende des Drahtes erwähnt. Um eine Kugel am Drahtende zu erzeugen, wird eine hohe Spannung zwischen dem Ende des Drahtes und einer Elektrode angelegt. Eine Glüh- oder Lichtbogenentladung, die durch die hohe Spannung erzeugt wird, bildet eine Kugel, indem der Draht geschmolzen wird.
  • Die US-Patentschrift 3,614,832 von Chance und anderen zeigt in Fig. 7 einen Laserstrahl, der durch die Rückseite eines Polyimid-Abziehbildes 19 (Spalte 5, Zeile 45-51) geht und ein Leiteranschlußdrähte 20 trägt, um den Anschlußdraht 20 auf eine Anschlußfläche 13 auf einem Substrat 11 zu bonden. Der Anschlußdraht wird mit dem Kontakt 17 auf Chip 15 verbunden. Die Bildung von Kugeln am Ende der Anschlußdrähte vor dem Bonden wird nicht vorgeschlagen. Hinzu kommt, daß die Abziehbild-Drahtvorrichtung sich wesentlich von der TAB-Struktur unterscheidet.
  • Die US-Patentschrift 4,188,636 von Sato und anderen beschreibt eine Vorrichtung, bei der die Bumps auf dem Halbleiter-Chip anstatt auf den Flachleiteranschlußdrähten in der TAB- Packungsstruktur gebildet werden.
  • Die US-Patentschrift 3,463,898 von Takaoka und anderen mit dem Titel "Welding Device Using Laser Beams" zeigt in den Fig. 2A und 2B, daß das Ende einer Drahtelektrode, die mittels eines Laserstrahls geschweißt wird, die Form einer Kugel haben kann. Laut Patent "ist es in diesem Aufbau sinnvoll, das obere Ende des Anschlußdrahtes 4 in eine Kugel von größerem Durchmesser als die Bohrung des in Fig. 2A gezeigten Düsenmittelloches zu formen, und zwar so, daß die Länge unverändert bleibt, wenn sie auf der Elektrodenoberfläche berührt wird" (Spalte 3, Zeile 60- 65).
  • In der US-Patentschrift 3,934,073 von Ardezzone "Miniature Circuit Connection and Packaging Techniques" wird in Fig. 5 ein Hochenergiestrahl gezeigt, der durch den Glasblock 14 durchscheint, um die Kontaktflecken 23b der Halbleitereinrichtung auf die Anschlußdrahtenden 11b und 11c einer Vorform zu bonden. Vorzugsweise sollte es sich dabei um einen Laserstrahl handeln. Spalte 6, Zeile 16 - Spalte 7, Zeile 12.
  • Die US-Patentschrift 4,510,017 ist ein Hintergrundpatent, das sowohl gebumptes Beam-Band und TAB bespricht. Auf den inneren Anschlußdrahtenden der Anschlußdrähte 14 befinden sich die Bumps 18. Die Anschlußdrähte 14 bestehen aus Kupfer und sind mit Bumps plattiert, die aus Weichlot, Ni, Sn oder Au zusammengesetzt sind. Gold- und Nickel-Bumps sind hart, sofern sie nicht durch Glühen weichgemacht wurden. Harte Bumps können das Band beschädigen. Bei Zinn- oder Weichlot-Bumps treten in begrenztem Umfang Lagerbeständigkeitsprobleme auf. Zweitens sind sie nicht gleich groß. Drittens benötigen sie eine genaue Masken-Justierung. Viertens gehen die Bumps nach unten, jedoch nicht nach oben. Fünftens ist es teuer, ein Bump zu plattieren. Sechstens erzeugt das Plattierungsbad nicht unbedingt eine saubere Oberfläche. Das Ätzen oder die Bildung des Bump von der Kupferschicht wird ausgeführt, indem jeder der Schritte als erster durchgeführt werden kann.
  • Harte Bumps aus Gold werden beim Thermokompressionsbonden weniger leicht verformt und bilden daher weniger zuverlässige Verbindungsstellen. Um dies zu erreichen, werden im herkömmlichen Verfahren harte Bumps aus Gold aufgeschmolzen, um sie weicher zu machen. In der Literatur wurde jedoch bisher noch nicht über die Verwendung von Lasern zum Aufschmelzen von Gold- Bumps berichtet. Das Problem bei harten Bumps auf Chips oder Beams wird noch dadurch erschwert, daß die Anschlußdrahtzahl durch die größere Kraft auf dem Chip zunimmt. Eine potentiell zu starke Ladung wird aufgrund von Irregularitäten in der Geometrie oder fehlender Planarität lokal angelegt. In der Vergangenheiten war Fachleuten bewußt, daß "harte" Bumps aus Gold Silikon-Chips beschädigen können. In der Halbleiter- Chipindustrie ist es üblich, daß Golddrähte erhitzt werden, um Kugeln für das Drahtbonden von Fly-Wire-Drähten zu bilden, die mittels Drahtbondverfahren auf den Chip-Kontaktflecken angebracht werden. Das von Oakley und anderen dargestellte Verfahren, bei dem Kugeln an den Spitzenenden der Anschlußdrähte beim TAB-Bonden verwendet werden, ist relativ neu. Zuvor wurden Bumpband oder Bump-Chips benutzt, um die Chip- Kontaktflecke mit TAB-Anschlußdrähten zu verbinden. Bumpband eignet sich jedoch nicht so gut für Chips, da das Band nicht ausreichend über weiches Material verfügt. Die harten Bumps können die Chips beschädigen. Das Bumpband wird durch eine erhitzte Platte (z. B. ein Bügeleisen) erhitzt, das als "Thermode" beim Thermokompressionsbonden verwendet werden. Daneben können sogenannte "Bump-Chips" verwendet werden. In diesem Fall werden die Chips jedoch schädigenden Plattierungsbädern oder ähnlichem ausgesetzt, um Bumps auf den Kontaktflecken der Chips zu bilden.
    • Zusammenfassende Beschreibung der Erfindung:
  • Die Erfindung umfaßt Mehrschichtpackungsstrukturen für elektronische Einrichtungen und elektronische Gehäuse-Oberlays, die in den angeführten Ansprüchen beschrieben werden.
    • A. FLÄCHENBAND
  • Bump-Flächenband, das Verbindungen zu den Anschlußdrähten auf den Kontaktflecken auf der Chip-Peripherie und zwischen Stellen im Innern des Chips ermöglicht, sollte Verbindungen zu Kontaktflecken im Innern des Chips herstellen, ohne daß dazu Fly-Wire-Anschlußdrähte für technische Änderungen benötigt werden müssen. Bei einem Flächenband steht die Kugel über und unter den Beam hinaus, und bei TAB-Band mit Kugeln, die in den Öffnungen des Substrats (Polymer, z. B. Polyimid) gebildet sind, auf denen die Leiter-Beams sitzen, gehen die Kugeln über und unter die gegenüberliegenden Oberflächen des Substrats.
  • Die Banddrähte in der Mitte einer Fläche auf dem Polyimidband können zu Kugeln geformt werden, wenn zuerst an den Stellen, an denen die Kugeln gebildet werden sollen, einige der Polyimide entfernt werden. Aufgrund von Erfahrungen bei der Laserverarbeitung besteht der einzigartige Vorteil der Erfindung darin, daß die lasergebildeten Strukturen gleich und reproduzierbar sind. Arbeiten mit Lasern zum Ätzen von Kunststoff- und Keramikmaterialien sowie die Verwendung von Lasern bei Lötanwendungen haben gezeigt, daß es sehr schwer ist, einheitliche Ergebnisse zu erzielen. Gewöhnlich sind Unterschiede in den Oberflächeneigenschaften der bearbeiteten Teile sowie unvermeidbare Fluktuationen bei der Laserintensität festzustellen. Nachfolgend wird erläutert, wie dieses Verfahren das Problem der Intensitätsänderungen lösen kann.
  • Das Kugelbandverfahren erzeugt weiche, einheitliche Bumps, wobei keine Bump-Chips benötigen werden. Darüber hinaus ist auch das schwierige doppelte Justierungsverfahren zur Erzeugung von Bumpband beim Kugelbandherstellungsprozeß nicht erforderlich. Bumpkupfer, Polyimidband und Flächenbumpband werden durch das Kugelbandverfahren erzeugt.
  • Bei den bekannten Laserherstellungs- und Bearbeitungsverfahren ist es häufig notwendig, daß entweder die Laserstärke oder die gelieferte Gesamtenergie innerhalb eines kleinen Bereichs liegen. Das Kugelbandverfahren der vorliegenden Erfindung hat den Vorteil, daß solche Parameter keine Rolle spielen, sobald ein Mindestgrenzwert der Laserstärke erreicht ist. Die Selbstbeschränkung des Verfahrens führt dazu, daß das übermäßige Zuführen der Laserstärke unter ungewöhnlich hohe Leistungsdichtepegel, bei denen Verdampfung auftritt, unerheblich ist. Die Einheitlichkeit der gebildeten Strukturen ist im Vergleich zur Längenabmessung der TAB-Beams, die geformt werden sollen, relativ unerheblich, da der Durchmesser der gebildeten Kugeln als Wurzel des Würfels einer beliebigen Längenabmessung variiert. Eine Änderung der Dicke des Beams von 10% beispielsweise führt zu einer Änderung des Kugeldurchmessers von 3,2%.
  • Obgleich der Schmelzpunkt von Kupfer bei 1083ºC liegt, und Polyimid bei 450ºC zu karbonisieren beginnt, ist es gleichzeitig von Bedeutung, daß keine Beschädigung im Polyimidfilm festgestellt wird, der unter (1,016*10&supmin;³m) vom Ende des Beams, der durch das Laser- oder Lichtbogenverfahren geschmolzen wurde, am Kupfer-Beam angebracht ist. Die Eigenbeschränkung des Laserverfahrens spielt eine Rolle bei der Beschränkung der Zeit, die für die Durchführung des Verfahrens erforderlich ist. Dadurch wird der gesamte Energietransfer auf den Wert beschränkt, der zur Durchführung des Verfahrens benötigt wird.
  • Der weiche kugelförmige Bump, der durch das TAB-Verfahren mit Kugeln an den Enden der Beams hergestellt und nachfolgend als Kugelband bezeichnet wird, ist in zweierlei Hinsicht eine Verbesserung. Die Weichheit des Kugelband-Bumps ermöglicht das Bonden, ohne die empfindlichen Dünnfilmstrukturen auf dem Chip zu beschädigen. Die Dehnbarkeit des hergestellten Bonds verlängert die Lebensdauer des Bonds, wenn es Belastungen ausgesetzt ist. Es wurde festgestellt, daß das Überstehen des Kugelbandbumps über und unter der Polyimidstruktur ein nachfolgend beschriebenes Flächenband-TAB möglich macht (Fig. 3), im Gegensatz zur herkömmlichen Methode, die sich auf Periepheriebereichs-TAB ohne personalisierte Thermode konzentriert, wobei die Ladung nur an kleine Bumps in der Thermode angelegt wird. Durch diese personalisierten Thermode ist eine sorgfältigere Justierung erforderlich, um das Verbrennen benachbarten Polymermaterials zu vermeiden. Dadurch fallen die Kosten und Einmaligkeit der Thermode noch mehr ins Gewicht. Für TAB-Bumps, die über und unter das Polymersubstrat hinausgehen, kann eine flache nicht personalisierte Thermode verwendet werden.
  • Kugelband unterscheidet sich von Bumpband dadurch, daß die Beamenden beim Kugelband aus weicher Kupfer bestehen, während das Bumpband harte Beamenden hat. Das Weichwerden rührt in erster Linie von der Kornvergröberung her, die während des Kugelbildungsverfahrens auftritt. Es handelt sich hierbei um ein Attribut, das nur diesem Verfahren eigen ist, da die Temperatur, die für das Kornwachstum erforderlich ist, über der Höchsttemperatur liegt, der der Polymerträger ausgesetzt ist. Die Beams des Kugelbands sollten aus einem Metall bestehen, das so hart wie Kupfer ist, die Kugeln ausgenommen, die weicher sind. Dadurch bleibt während der Bearbeitung die richtige Position gewährleistet. Die weichen Kugeln an den Beamenden können während des Thermokompressionsbondverfahrens zusammengedrückt werden. Dabei ist das Risiko, die weichen Aluminium-I/O-Kontaktflecken zu durchdringen, oder brüchige Elemente in der Einrichtungsstruktur, beispielsweise Passivierungsschichten, zu beschädigen, gering. Kugelband kann durch eine kostengünstige Änderung des standardmäßigen Planarbandes in einem Schritt hergestellt werden.
  • Eine elektronisches Gehäuse-Overlay (110) sorgt für das TAB- Bonden zusammen mit Flächenverbindungen auf einem Chip (112). Das Overlay (110) besteht aus einem Substrat (107) eines Isoliermaterials, wobei das Overlay mindestens einen metallischen Bandflachleiteranschlußdraht (13) sowie mindestens ein Brückenflachleiteranschlußdraht (88) mit Kugelbandkugeln (9) an jedem Ende hat. Darüber hinaus ist eine Kante (89) des Substrats (107) vorhanden. Mehrere Öffnungen (15) im Substrat (107) sind mit den Kontaktflecken auf dem Chip (112) bündig. Das Overlay-Substrat (107) trägt den Flachleiteranschlußdraht (13), so daß ein Teil des Flachleiteranschlußdrahts (13) in die Öffnung (15) geht, und die Kugel auf den Kontaktfleck des Chips (112) gebondet wird. Der Flachleiteranschlußdraht (13) geht über die Kante (89) des Substrats (107) hinaus. Einer der Leiterflecken liegt der Kugel (9) gegenüber. Der Brückenflachleiteranschlußdraht (88) endet in Kugeln (9) und wird mit einem Kontaktfleckpaar auf dem Chip (112) durch die Öffnungen (15) gebondet.
  • Ein elektronisches Gehäuse-Overlay umfaßt einen elektronischen Chip (112) mit Kontaktflecken. Der Chip ist elektrisch und mechanisch durch feste Kugelverbindungen zwischen den Kontaktflecken auf dem Chip und den Beams des Overlays mit den Anschlußdrähten auf dem Overlay gebondet.
  • Ein elektronisches Gehäuse-Overlay ermöglicht das TAB-Bonden zur Änderung einer Packungsstruktur im Zusammenhang mit einem Flächenband, das einen Chip (12) umfaßt. Darüber hinaus ist die Packungsstruktur (133) mit Kontaktflecken (39, 82) und Schaltleitungen versehen. Ein Chip-Overlay-Substrat (10C) liegt zwischen dem Chip (12) und der Struktur (133). Das Overlay- Substrat (10C) umfaßt eine Schicht mit Isoliermaterial. Das Overlay-Substrat (10C) trägt mindestens einen metallischen Bandflachleiteranschlußdraht (13C, 81). Das Overlay-Substrat (10C) hat mindestens eine Öffnung (215, 315), die mit dem Kontaktfleck (39, 82) auf der Struktur (133) bündig ist. Das Overlay-Substrat (10C) trägt einen Flachleiteranschlußdraht (13C, 81), so daß ein Teil des Flachleiteranschlußdrahts (13C, 81) in die Öffnung (215, 315) hineingeht. Der Flachleiteranschlußdraht (13C, 81) endet in einer festen Kugel (238, 338). Die Kugel geht über und unter das Substrat (10C) in eine Öffnung (215, 315).
  • Die Kugel (238, 338) ist mit dem Kontaktfleck (39, 82) auf der Struktur (133) gebondet. Der Chip (12) verfügt über einen Kontaktfleck (236), der elektrisch und mechanisch mit dem Anschlußdraht (13C) des Overlays (10C) gebondet ist, und zwar durch ein Bond einer festen Kugel (38) auf dem Flachleiteranschlußdraht (13C), der zwischen dem Kontaktfleck (236) auf dem Chip (12) und dem Beam (13C) auf dem Overlay (10C) liegt. Das elektronische Gehäuse-Overlay sollte über einen Bridging-Beam (81) verfügen, das interne Verbindungen zwischen mindestens einem Paar von Kontaktflecken auf dem Chip (12) herstellt. In weiterer Hinsicht umfaßt das elektronische Gehäuse-Overlay eine Weichlotkugel (225), die die Verbindung zwischen einem Kontaktfleck (234) auf dem Chip (12) und einem Kontaktfleck (35A) auf der Struktur (133) durch eine Öffnung (226) im Substrat 10C herstellt.
  • Eine feste Kugel (38) sollte durch ein Beam mit zahlreichen Terminals auf einem Chip (12) verbunden sein.
    • B. MEHRSCHICHTPACKUNG
  • Ein weiterer Aspekt der Erfindung bezieht sich auf ein Mehrschichtgehäuse, das mit Hilfe von Kugelbandanschlußdrähten gebaut wird, die mit ähnlichen Anschlußdrähten in zahlreichen Schichten des Gehäuses gebondet sind. Die Bumps, vorzugsweise Kugelbandbumps, in den Anschlußdrähten der verschiedenen Schichten erleichtern die Verbindungen zwischen den Anschlußdrähten.
  • Im folgenden wird ein einfaches Verfahren für die Herstellung von Leitungen vorgeschlagen, indem ein Laserverfahren angewendet wird, um die oben als Kugelband bezeichnete Struktur zu bilden. Für die Verfahrensschritte ist es erforderlich, daß das Polyimidmaterial entweder geätzt, gestanzt oder gebohrt wird, um Löcher im Polyimid herzustellen. Danach wird die Kupferplattierung nach herkömmlicher Methode auf die sich ergebende Struktur aufgeschichtet, um ein Schaltsubstrat zu erhalten. Als Alternative kann eine planare Polymerstruktur mit gemusterter Kupferstruktur, die durch Aufschichtung oder Plattierung hinzugefügt wurde, geätzt werden.
  • Das Schaltmuster wird dann noch einmal auf herkömmliche Art und Weise geätzt. Das Laser- oder ein anderes Brennenergieverfahren, das bei der vorliegenden Erfindung als Erhitzungsverfahren verwendet wird, wird angewandt, um Kugelbandstrukturen an den entsprechenden Positionen zu erzeugen, wobei eine verbesserte und wichtige Eigenschaft festzustellen ist: die Kugeln haben einen Durchmesser, der groß genug ist, so daß sie über und unter die Oberflächen des Polyimidträgers hinausstehen. Zwei solcher Schaltkreisschichten mit Kugelbandkugeln werden in einem normalen Verfahrensschritt für Mehrschichtschaltkreise justiert. Die Kugeln werden in einem entsprechenden Verfahren zusammengebondet. Die entsprechenden Bondverfahren können sein: Thermokompressionsbonden, Punktschweißen oder die Verwendung eines Lötmittels mit niedriger Temperatur. Zusätzliche Schichten werden auf gleiche Art und Weise hinzugefügt. Die durch das Kugelbandverfahren hergestellten Kugeln ermöglichen das Bonden einer Kugel auf einer Schaltkreisstufe, die mit einer Anschlußfläche auf einer anderen Stufe gebondet wird.
    • C. UNIVERSELLE CHIP-VERBINDUNG
  • Ein weiterer Aspekt der Erfindung bezieht sich auf ein Verfahren, bei dem Chips verschiedener Typen zu einem Substrat hinzugefügt werden können. Verschiedene Arten von Chips wie beispielsweise Flip-Chips, die auf ein Substrat mit C-4- Verbindungen gelötet sind, oder Al-Cu-Kontaktfleck-Chips können auf Substraten verwendet werden, die speziell für verschiedene Chip-Arten vorgesehen sind. Darüber hinaus können EC- Kontaktflecken hinzugefügt werden, um die Reparatur zuvor irreparabler Substrate oder das Ersetzen neuer Chips auf bereits bestehenden Substraten zu ermöglichen, bei denen dies zuvor nicht durchgeführt werden konnte.
  • In Übereinstimmung mit diesem Aspekt der Erfindung umfaßt eine Mehrschichtpackungsstruktur für elektronische Einrichtungen eine Leitungsstruktur für die Verbindung elektrischer Leiter auf verschiedenen Ebenen eines Gehäuses. Die Struktur verfügt über mindestens einen metallischen Bandflachleiteranschlußdraht (13B) und ein Substrat (26) mit einem Isoliermaterialfilm. Darüber hinaus ist eine erste Öffnung (29) durch das Substrat (26) vorhanden. Das Substrat (26) trägt den Flachleiteranschlußdraht (13B), so daß ein Teil des Flachleiteranschlußdrahtes (13B) über einen Teil der ersten Öffnung (29) hinausgeht. Der Flachleiteranschlußdraht (13B) endet in einer ersten festen Kugel (9B), die über und unter das Substrat (29) durch die erste Öffnung (29) hinaussteht. Ein zweites Substrat (27) besteht aus Isoliermaterial, das auf das erste Substrat (26) aufgeschichtet ist. Das zweite Substrat (27) hat eine zweite Öffnung (30), die mit der ersten Öffnung (29) im ersten Substrat (26) bündig ist. Das zweite Substrat (27) trägt einen zweiten Flachleiteranschlußdraht (13A), der in einer zweiten Kugel (9A) endet, wobei der Draht durch die zweite Öffnung (30) und die zweite Kugel (9A) hinausgeht. Die erste Kugel (9B) liegt der ersten Kugel (9A) gegenüber und ist mit dieser gebondet, so daß eine Leitung gebildet wird.
  • Ein weiterer Aspekt der Erfindung bezieht sich auf eine Mehrschichtpackungsstruktur für elektronische Einrichtungen, wobei diese Struktur aus einer Leitungsstruktur für die Verbindung elektrischer Leiter auf verschiedenen Ebenen in einem Gehäuse besteht, einschließlich mindestens einem metallischen Bandflachleiteranschlußdraht (13B), einem Substrat (26) mit einem Isoliermaterialfilm, einer ersten Öffnung (29) im Substrat (26), wobei das Substrat (26) den Flachleiteranschlußdraht (13B) trägt, so daß ein Teil des Flachleiteranschlußdrahtes (13B) über einen Teil der ersten Öffnung (29) hinausgeht. Der Flachleiteranschlußdraht (13B) endet in einer festen ersten Kugel (9B), die über und unter das Substrat (26) durch die erste Öffnung (29) hinausgeht. Ein zweites Substrat (34), das aus Isoliermaterial besteht, befindet sich auf dem ersten Substrat (26). Das zweite Substrat (27) hat einen Kontaktfleck (33), der mit der ersten Öffnung (29) im ersten Substrat (26) bündig ist. Die erste Kugel (9B) liegt dem Kontaktfleck (33) gegenüber und ist mit diesem gebondet. Dadurch wird eine Leitung zwischen Leitmustern auf dem ersten und zweiten Substrat (26, 34) ermöglicht. Die Struktur umfaßt eine Masseebene (131) zwischen einem Substratpaar (26, 132).
    • D. KUGELBANDSTRUKTUR
  • Ein Band zur Verwendung bei der automatischen Bandmontage von elektrisch leitenden, metallischen Bandflachleiteranschlußdrähten zu Kontaktflecken integrierter Schaltkreise hat mehrere Eigenschaften. Ein Substrat verfügt über einen Träger mit einem Film aus Polymermaterial, das zahlreiche Rahmen hat, die durch Öffnungen definiert sind. Der Träger hat zahlreiche Flachleiteranschlußdrähte, so daß ein Teil jeder der zahlreichen Flachleiteranschlußdrähte über einen Teil der Öffnung hinausgeht. Die Flachleiteranschlußdrähte enden in festen, metallischen Leiterkugeln, die über und unter das Polymermaterial durch den Rahmen hindurchgehen.
  • Die Kugeln sind mit einem für das Bonden geeigneten Film beschichtet, der aus einem Metall der folgenden Gruppe besteht: Au, Pd, Sn, Ni, Pb jeweils mit Lötmittel, und In mit Lötmitteln.
  • Das oben Gesagte und andere Gegenstände, Eigenschaften und Vorteile der Erfindung werden durch eine genaue Beschreibung eines bevorzugten Ausführungsbeispiels mit Bezug auf Begleitzeichnungen verdeutlicht.
  • Fig. 1 zeigt eine Obenansicht eines Chip, der mit einem Teil des Kugelbandes gebondet ist, bevor die äußeren Anschlußdrahtbonds gemacht wurden.
  • Fig. 2 zeigt eine vertikale Ansicht des Chips von Fig. 1, der mit dem Kugelband gebondet ist. Die äußeren Anschlußdrähte wurden herausgearbeitet (aus dem Polymersubstratband) und geformt.
  • Fig. 3 ist eine schematische Obenansicht eines Flächenkugelbandes, das mit einem Chip gebondet werden soll, um die verschiedenen Kontaktflecken auf einem Chip mit Kugelbandbonds sowohl an der Peripherie wie bei normalen TAB-Verbindungen als auch im Innern des Chips mit Hilfe von Kugelband zur Brückenbildung über den Chip miteinander zu verbinden.
  • Fig. 4 zeigt einen fokussierten Laserstrahl, der eine Kugelbandkugel am Ende des Kupferbeams auf einem Polymersubstrat eines TAB-Bandes bildet, das in diesem Fall als Flächenkugelband gezeigt wird.
  • Fig. 5 stellt das Bonden der Kugelbandkugel von Fig. 4 nach dem Thermokompressionsbonden durch eine Thermode dar.
  • Fig. 6 zeigt die Rasterelektronenmikroskopaufnahme eines Bereichs mit leitenden Flachleiteranschlußdrähten, von denen mit Ausnahme eines Drahts alle in Bondkugeln aus Kupfer enden.
  • Fig. 7 zeigt eine Aufnahme eines Rasterelektronenmikroskops (REM), die eine Vergrößerung von zwei Kugeln benachbarter Anschlußdrähte darstellt, wobei die beiden Kugeln entsprechend dem Laserverfahren dieser Erfindung gebildet wurden.
  • Fig. 8 zeigt eine ähnliche Aufnahme einer Reihe von Anschlußdrähten und Kugeln, die durch Thermokompressionsbonden mit einem Kontaktfleck gebondet wurden.
  • Fig. 9 zeigt Beams, die vom Band durch ein Fenster im Polymersubstrat zu einem Kontaktfleck auf dem Chip gehen, mit dem die Kugeln auf den Beams durch Thermokompression gebondet sind.
  • Fig. 10 zeigt eine schematische Darstellung eines Verarbeitungssystem zur Bildung des Kugelbands der Fig. 1 und 2 entsprechend der Erfindung. Eine Ablaufspule mit unbenutztem Band (Rohband) trägt unbenutztes Leerpolymidband mit einem Kupferfilm, der mit einem Dünnfilm eines unbenutzten Photowiderstandsmaterials beschichtet ist. Darüber hinaus zeigt Fig. 10 ein zusätzliches Verarbeitsverfahren, bei dem die Metallstruktur mit einer anderen dünnen Metallschicht, z. B. Au oder Sn, nach dem Laserverarbeitungsschritt plattiert wird.
  • Fig. 11 zeigt ein elektronisches Mehrschicht-Chip-Gehäuse mit mindestens zwei Schichten von Kugelband, einschließlich Flachleiteranschlußdrähte, die in Kugeln enden, die durch Löcher in den Polymerfilmlagen gehen. Die Kugeln sind justiert und für das Thermokompressionsbonden in den Metallisierungsschichten auf entsprechenden Polymerfilmlagen vorgesehen.
  • Fig. 12 zeigt das Gehäuse von Fig. 11, bei dem die beiden in Fig. 11 gezeigten Kugeln gebondet sind, um zwei Flachleiteranschlußdrähte auf den beiden aufeinanderliegenden Kugelbandschichten miteinander zu verbinden.
  • Fig. 13 zeigt eine Vorrichtung, bei der zwei Signalebenen und eine Masseebene in einer Mehrschichtstruktur gebondet sind.
  • Fig. 14 zeigt eine Leitungsverbindung in einem Mehrschichtgehäuse, die mit Hilfe von TAB-Kugelbandbonden hergestellt wurde, wobei eine Kugel oben auf der Kugelbandleitung gebondet bleibt. Die gezeigte Leitung wurde in einer Mehrschichtstruktur hergestellt, einschließlich zahlreicher in den Fig. 11 und 12 gezeigter aufeinanderliegender Schichten.
  • Fig. 15 zeigt eine Kugelbandkugel auf Dünnfilmsubstrat aus Polymer, wobei die Kugel mit einem Kontaktfleck aus Kupfer gebondet werden soll, der sich auf einer Polymerisolierlage befindet.
  • Fig. 16 zeigt ein Mehrschichtkeramiksubstrat (MLC-Substrat), das so geändert wurde, daß es einen Teil des Kugelbands auf der Oberfläche des MLC-Substrats aufnimmt, um somit eine Änderung oder die Reparatur des MLC-Substrats zu ermöglichen.
  • Fig. 17 zeigt eine Vorrichtung, die zusätzliche Kontaktflecke zur technischen Änderung (EC) für eine Packungsschicht ermöglicht.
  • In den Zeichnungen werden ähnliche Elemente mit ähnlichen Referenznummern gekennzeichnet, während die gleichen Elemente in verschiedenen Figuren die gleichen Referenznummern haben. Dadurch wird die Nummerierung der Elemente erleichtert.
  • Detaillierte Beschreibung des bevorzugten Ausführungsbeispiels:
  • In den Fig. 1 und 2 befindet sich ein LSI-Schalt-Chip 12 auf einem Packungsband 10 aus einem Polymersubstrat 7, das aus einem Polyimidfilm bestehen sollte, der mit einem Metallfilm beschichtet ist, von dem Leiter-Beams 13 gebildet werden. Das Band 10 wird mit dem Chip 12 unter dem Substrat 7 des Bandes 10 gezeigt. Das Polymer-TAB-Band 10 mit Leiteranschlußdrähten, die in innere Anschlußbondkugeln (ILB-Kugeln) 9 enden und die für das Bonden von Kontaktflecken auf den Chips 12 entsprechend der Erfindung vorgesehen sind, wird als Kugelband bezeichnet. Das Kugelband 10 umfaßt ein Substrat 7 aus einem Polyimidfilm, auf dem ein Kupfermuster gebondet ist, das teilweise zu Leiter- Beams 13 geformt wurde. Die Beams 13 umgeben den Chip 12. Das Band 10 ist ein Breitband von 35 mm, das in der Konfiguration einem Photofilm von 35 mm ähnelt. Das Band 10 hat eine Perforation 11, um das Band 10 auf- und abzuspulen sowie zuführen zu können. Das Metallmuster der Leiter-Beams 13 auf dem Substrat 7 wird dadurch mit einem Gerät zur automatischen Bandmontage (TAB) justiert, um die weichen kugelförmigen Enden 9 aus Kupfer der leitenden Flachleiteranschlußdrähte 13 auf dem Band 10 mit den Aluminium- (oder aluminiumbeschichteten) Leiterkontaktflecken 21 auf Chip 12 zu bonden. Dadurch verbinden die Kugeln 9 die Leiterkontaktflecken 21 mit den Flachleiteranschlußdrähten 13 auf Substrat 10 des Kugelbandes. Die Anschlußdrähte 13 werden mit den ILB-Enden der Flachleiteranschlußdrähte 13 neben Chip 12 gebondet, um die Kugeln 9 mit den Kontaktflecken 21 auf Chip 12 durch Thermokompression zu bonden. Das Band 10 hat ein rechteckiges Fenster 14 (das den Chip 12 einrahmt), hinter dem die Kugeln 9 auf den ILB-Enden der Anschlußdrähte 13 nach unten gehen, so daß sie bis zu den Kontaktflecken 21 auf Chip 12 zur Herstellung einer Verbindung reichen. Die entgegengesetzten Enden der Anschlußdrähte 13 sind die äußeren Anschlußbondenden (OLB-Enden) 20 der Beams, die über die Fenster 16, 17, 18 und 19 im Band 10 hinausgehen, so daß die entgegengesetzten Enden der Anschlußdrähte 13 mit einem nicht gezeigten Packungs- Chipträger oder Substrat verbunden werden können. Die äußeren OLB-Enden 20 der Anschlußdrähte 13 werden normalerweise an den Fenstern 16-19 aus dem Band 10 herausgeschnitten, so daß sie durch Löten oder einen ähnlichen Vorgang gebogen und mit dem Chipträger verbunden werden können.
  • Fig. 3 zeigt ein Flächenband oder eine Flächenkugelbandstruktur 110, die für das Bonden mit Chip 112 (in simulierter Darstellung, da das Band den Chip bedeckt) vorgesehen ist. Das Flächenband 110 ist für das Verbinden verschiedener Kontakt flecken auf Chip 112 von den Beams 13 durch die Löcher 15 im Polymersubstrat mit Kugelbandbonds mit den Kontaktflecken 28 auf der Peripherie des Chips 112 wie bei normalen TAB-Verbindungen sowie mit dem Innern des Chips vorgesehen. Das Flächenband 110 stellt diese Verbindungen unter Verwendung neuer leitender Bridging-Beams 88 her, die in Kugelbandkugeln 9 enden, um eine Brücke über den Chip 112 zwischen zwei ILB- Kontaktflecken auf Chip 112 herzustellen, so daß technische Änderungen ohne Verwendung von Fly-Wire-Verbindungen vorgenommen werden können. Das Flächenkugelband 110 wird einfach aus einem Trägerband genommen (siehe Fig. 10 und dazugehörende Beschreibung). Das Kugelband 110 ist mit dem Chip 112 auf gleiche Art und Weise wie in den Fig. 1 und 2 dargestellt gebondet. Die inneren Kontaktflecke auf Chip 112 sind miteinander verbunden, ohne daß eine spezielle Bearbeitung oder Änderung von Drähten für technische Änderungen vorgenommen werden muß, um die Verbindungen herzustellen, die durch einfache TAB-Justierung und Bondverfahren zustande kommen. Da die Kugeln 9 über das Band hinausstehen, kann die Thermode den Bond auf gleiche Art und Weise wie bei den inneren Anschlußdrahtbonds ILB 28 machen. Die äußeren Anschlußdrahtbonds werden an den äußeren Enden 20 der Anschlußdrähte 13 gemacht.
  • Zusammenfassend läßt sich sagen, daß Fig. 3 ein Flächenband 110 zeigt, das beim TAB-Bonden auf ein Chip 112 und zur Verbindung zwischen den Kontaktflecken auf dem Chip 112 unter Verwendung des Kugelbands 110 benutzt wird. Diese Struktur verwendet den Polymerfilm eines Isoliermaterials, z. B. Substrat 107 in Form eines Overlays. Das Substrat 107 trägt mindestens einen metallischen Bandflachleiteranschlußdraht 13 und einen Brückenanschlußdraht 88. Das Overlay 107 hat Kanten 89 und trägt die Flachleiteranschlußdrähte 13, so daß ein Teil jedes Flachleiteranschlußdrahts 13 über einen Teil von einer der Kanten 89 hinausgeht. Jeder Flachleiteranschlußdraht 13 endet in einer festen Kugel, die unter und über das Substrat über die Kante 89 hinausgeht. Der elektronische Chip 112 verfügt über Kontaktflecken, die elektrisch und mechanisch mit dem Band-Overlay 110 durch feste Kugelverbindungen zwischen Chip 112 und dem Band-Overlay 110 gebondet sind, wobei die Brückenflachleiteranschlußdrähte 88 die internen Verbindungen zwischen mindestens einem Kontaktfleckenpaar auf Chip 112 ermöglichen. Darüber hinaus wird gezeigt, daß sich ein einzelner Flachleiteranschlußdraht 130 verzweigt und zahlreiche Verbindungen zum Chip 112 herstellt wie es bei Leistungs- oder Masseanschlüssen der Fall ist.
  • Fig. 4 stellt einen fokussierten Laserstrahl 59 dar, der auf einen Kupfer-Beam 13 am Ende eines Kupfer-Beams auf einem Polymersubstrat 7 eines TAB-Bandes gerichtet ist, um eine Kugelbandkugel 9 am Ende davon zu bilden.
  • Die Kugelbandherstellung wurde mit Leistungsdichten von 100 kW/cm² gezeigt. Eine Untersuchung von P. B. Perry, S. K. Ray und R. Hodgson, Thin Solid Films, V. 85, SS. 111-117 (1981) hat gezeigt, daß bei der Verwendung eines YAG-Lasers zur Verdampfung von Kupfer leitungen Leistungsdichten von 100 bis 1000 MW/cm² für die Verdampfung benötigt werden. Das legt nahe, daß das Verarbeitungsfenster mit den Leistungsdichten für die Kugelbandherstellung über drei Größenordnungen geht.
  • Fig. 5 zeigt das Bonden der Kugelbandkugel 9 von Fig. 4 nach dem Thermokompressionsbonden durch eine flach erhitzte Thermode 106 entsprechend dem gegenwärtigen Stand der Technik.
  • Fig. 6 ist ein Bild eines Rasterelektronenmikroskops (REM) von einem Bereich mit Anschlußdrähten 13, von denen nur einer nicht in Bondkugeln 9 aus Kupfer endet. Die Kugeln 9 sind für das Bonden mit den Kontaktflecken auf einem Chip vorgesehen. Der oben erwähnte einzelne Flachleiteranschlußdraht 13 endet bei 22; die anderen Anschlußdrähte wurden mit einem Laserstrahl behandelt, um entsprechend dem Verfahren der vorliegenden Erfindung eine Kugel am Ende zu bilden. Der Unterschied zwischen den Anschlußdrähten, die in Kugeln 9 enden, und dem Anschlußdraht, der an ILB-Ende 22 endet, verdeutlicht, wie die Anschlußdrähte durch den Laserstrahl zusammenschrumpfen, wenn sie einem fokussierten Laser oder einem anderen Energiestrahl ausgesetzt werden.
  • Fig. 7 zeigt ein Bild von einem REM, das zwei Kugeln 9 auf den Anschlußdrähten 13 vergrößert zeigt, wobei die Kugeln entsprechend dem Verfahren der Erfindung durch einen Laser gebildet wurden.
  • Fig. 8 zeigt eine ähnliches Bild einer Reihe von Anschlußdrähten 13 und Kugeln 9, die durch Thermokompressionsbonden mit einem Kontaktfleck 23 gebondet wurden. Beim Thermokopressionsbonden haben Kugelbänder aufgrund des ungleichmäßigen Brechens von Kugeln zwei Vorteile: wenn die Thermode (das Bondwerkzeug) mit den Kugeln in Berührung kommt, ist die Belastung an der Kontaktfleck-Kugel-Schnittstelle sehr hoch, da der Kontaktbereich zwischen der Kugel und dem Kontaktfleck klein ist. In den Anfangsstadien des Kugelbrechens werden daher viel höhere Belastungen für eine gegebene Ladung erzeugt (verglichen mit einem flachen Anschlußdraht, der den Kontaktfleck berührt), so daß das lokale Bonden erleichtert wird. Für einen flachen Anschlußdraht müssen sehr viele größere Ladungen, die den Chip unter Umständen beschädigen können, verwendet werden, um ähnliche Belastungen zu erzeugen. Ein zweiter Vorteil liegt in der örtlichen plastischen Verformung.
  • Fig. 9 zeigt die Anschlußdrähte 13, die vom Band 10 über das Fenster 14 zum Kontaktfleck 21 gehen, mit dem die Kugeln 9 auf den Anschlußdrähten 13 durch Thermokompressionsbonden gebondet sind.
  • Fig. 10 stellt ein System zur Bildung des Kugelbands 10 der Fig. 1 und 2 dar. Eine Ablaufspule 41 für unbenutztes Band trägt ein Polyimidband 40, das mit einem Kupferfilm bedeckt ist, der mit einem Dünnfilm aus Photowiderstandsmittel beschichtet ist. Das Band 40, das Perforationen wie in Fig. 1 hat, wird in eine Position unter einer Photowiderstandsbelichtungslampe 51 gebracht, die durch die Maske 52 und die Linsen 53 durchscheint, um ein Bild 54 auf dem Band 40 zu erzeugen. Dadurch ist das Belichtungsverfahren des Bands 40 beendet. Danach geht das Band in ein Bad 55.
  • Das Entwicklungs- und Ätzbad 55 (Fachleuten ist klar, daß es sich dabei um zwei Bäder handelt, die in diesem Fall der Einfachkeit halber jedoch als ein Bad bezeichnet werden) behandelt das belichtete Photowiderstandsmittel, um das Muster zu entwickeln. Die Oberflächen des Kupfers, das vom Muster des entwickelten und belichteten Photowiderstandsmittels belichtet wurde, werden vom Band 55 weggeätzt, wobei die Flachleiteranschlußdrähte 13 zurückbleiben, die vom restlichen Photowiderstandsmittel bedeckt waren.
  • Das fertiggestellte Planarband 56 geht unter einer Abtast- oder Impulslasereinheit 60 durch, die einen Strahl 59 aussendet, der von den Spiegeln 61 durch die Brennlinsen 62 auf den Anschlußdrähten 13 reflektiert wird, um die Kugelbandkugeln 9 an den Enden der Anschlußdrähte 13 zu bilden. Die Bildung des Kugelbandkugeln 9 durch den Laser ist ein Selbstbeschränkungsverfahren. Die Endspitzen des Beams 13 auf herkömmlichem Planarband werden durch die fokussierte Laserstrahlung geschmolzen. Die geschmolzenen Enden der Beams 13 bilden flüssige Kupferkugeln 9, wenn diese vom Laserpfad entlang des TAB- Beams zurückgezogen werden. Dadurch wird das Verfahren beschränkt, da der Beam nicht erhitzt werden kann, wenn die flüssige Kugel 9 einmal vom Beam entfernt wurde. Für ein Kupferbeam von 28,36 g, einer Dicke von 35 um und einer Breite von 100 um reicht ein Teilchenfluß von 3,0 mJ aus, um ein Beamende mit einer Länge von 200 um in eine Kugel 9 mit einem Durchmesser von 110 um zu schmelzen. Das schnelle Laserschmelzen des Kupfers erzeugt eine weiche Kupferkugel 9 an den Endspitzen des Flachleiteranschlußdrahts 13, wobei der Rest des Kupfer- Beams jedoch hart bleibt mit Ausnahme eines kleinen Bereichs (100-400 um) in der Nähe der Kugel. Bei Versuchen wurde ein unerwartetes Phänomen festgestellt: das Erhitzen des Flachleiteranschlußdrahts beschädigt die Polyimidträgerstruktur nicht. Das nachfolgend beschriebene Lichtbogenverfahren kann als Ersatz für das Laserverfahren genommen werden.
  • Eine Reduziergasflamme 63 aus einer Mischung von Wasserstoff in Argongas wird den Beams 13 zugeführt, um sicherzustellen, daß die Kupfer-Beams und weichen Kupferkugeln 9 nicht durch die Lasererhitzung und Bildung der Kugeln 9 oxidieren.
  • Eine X-Y-Z-Positionierungstabelle 64 wird verwendet, um die Beams unter den fokussierten Laserstrahl 59 zu positionieren. Das fertiggestellte Kugelband 70 geht durch das Bad 71, um das Kupfer zu plattieren oder zu beschichten. Danach wird das fertiggestellte Produkt durch die Aufwickelspule 72 geholt.
  • Das Plattierungsbad kann Plattierungslösungen enthalten, die für autokatalytische Plattierung auf Kugelbandkugeln einer dünnen Au-, Sn-, Cu-, Ni-, Pd- oder anderen für das Bonden geeigneten Metallschicht günstig sind. Das Bad kann auch mit Lösungen für die Elektroplattierung von Au, Sn, Ni, Pd oder anderen Metallen auf einem Cu-Band versehen sein. Diese Metalle sind für das Bonden durch Löten, Thermokompressionsbonden, Ultraschallbonden, Schweißen oder andere Bondtechniken geeignet. Plattierbare Lötmittel umfassen PbSn sowie Tauchlötmittel wie PdSn, während In Lötmittel wie beispielsweise PbIn enthält.
  • Die Kugeln 9 auf dem Planar-TAB-Band 10 wurden durch Verwendung von Lichtbogen- oder Plasmaenergie von einem Wolframbrenner geformt, der in bezug auf den TAB-Beam auf einer hohen elektrischen Spannung gehalten wird, um das Beam-Ende der TAB- Struktur zurückzuschmelzen. Die Beams sollten im Gegensatz zur negativ geladenen Elektrode positiv geladen sein. Es wurde eine Atmosphäre von 10% Wasserstoff in Stickstoffgas verwendet. Dem Beam-Ende, das 1 mm von einem Wolframfühler entfernt war, wurden hohe Spannungsimpulse (3 kV) zugeführt. Die Impulse kamen von einem IBM PC mit der für diesen Zweck geeigneten Software, mit der (in Grenzen) sowohl die Anzahl der Impulse als auch die Impulslänge variiert werden konnte. Die Impulse wurden in einen Linearvorverstärker eingespeist, der die Steuerung der Endspitzenspannung des Impulses ermöglichte. Die Signale wurden danach zu einem Linearleistungsverstärker geführt, der den Eingang eines Aufspanntransformators antrieb, dessen Ausgang mit dem Wolframfühler verbunden war. Fünf Impulse mit einer Impulslänge von 1 Millisekunde und einem Arbeitszyklus von 50% wurden verwendet, um eine Struktur am Ende eines rechteckigen Kupfer-Beams von 0,1 mm auf 0,035 mm zu bilden. Mit dem schnellen, hier als Lichtbogenverfahren bezeichneten Prozeß wurde eine erweichte Kugel am Ende eines harten Kupfer-Beams erzeugt, ohne daß dabei die Polyimidträgerstruktur zerstört wurde, die sich 0,75 mm von der Mitte der Kugel befand.
  • Ein wichtiges Element bei der Verwendbarkeit dieser Technik ist die Bildung von Kugeln, deren Position und Durchmesser reproduzierbar gesteuert werden kann. Durch die Steuerung der Stromzufuhr und die Zuverlässigkeit der Hitzeerzeugung und des Dissipationsverfahrens, das nur von dem/n angelegten Spannungsimpuls(en) abhängig ist, kann eine Kugel reproduzierbar gebildet und positioniert werden.
    • B. MEHRSCHICHTPACKUNG
  • Fig. 11 zeigt ein elektronisches Mehrschicht-Chip-Gehäuse mit mindestens zwei Kugelbandschichten mit den Metallisierungsschichten 24, 25 auf den Polymerfilmlagen 26 bzw. 27. Um die Mehrschichtstrukturen entsprechend diesem Aspekt der vorliegenden Erfindung herzustellen, werden zwei Polyimidfilme 26 und 27 mit den entsprechenden Kupferleitungen 24 und 25 durch normale Lithographietechniken niedergelegt, wobei die Löcher 29 und 30 im Polyimid an den Positionen am Ende der Kupferleitungen 24 und 25 geöffnet sind, die verbunden werden sollen. Die Enden der Kupferleitungen werden durch einen Laserstrahl geschmolzen und die Kupferkugeln 9A und 9B werden genau an den gewünschten Stellen erzeugt. Die Polyimidlagen 26 und 27 in Fig. 11 werden in richtiger Folge nebeneinander gelegt, während ein erhitzter Thermokompressionsbonder in Verbindung mit den Kontaktflecken 31 und 32 oben und unten verwendet wird, um die Kugeln 9A und 9B zusammenzudrücken, so daß eine Verbindung wie in Fig. 11 gezeigt entsteht. Der Durchmesser der Kupferkugeln ist groß genug, so daß sie sich berühren und verformen, ohne daß die Kupferanschlußdrähte 13A und 13B, mit denen sie verbunden sind, gebogen werden. Nachfolgend wird dieses Verfahren genauer beschrieben.
  • Im allgemeinen werden die Metallisierungsschichten 24 und 25 in den Fig. 11 und 12 durch eine Schicht 26 aus Isoliermaterial (vorzugsweise ein Polymerfilm wie beispielsweise eine Polyimidlage) getrennt. Die obere Metallisierungsschicht 24 wird von der Polyimidfilmlage 26 getragen. Die obere Metallisierungsschicht 24 umfaßt Flachleiteranschlußdrähte 13B, die über die Seite von links nach rechts gehen und in der Kugelbandkugel 9B enden. Die untere Metallisierungsschicht 25 umfaßt die Flachleiteranschlußdrähte 13A, die im rechten Winkel zu den als Metallisierung 24 gezeigten Flachleiteranschlußdrähten 13B gehen. Die Metallisierungsschicht 25 wird von einem Isoliermaterial 27 getragen. Einer der Flachleiteranschlußdrähte 13B in Schicht 24 endet in einer Kugel 9B, die über einer Kugel 9A liegt, die sich ihrerseits an den Spitzenenden des Flachleiteranschlußdrahts 13A befindet, wobei dieser Draht Teil der Metallisierungsschicht 25 ist. Die Kugel 9B, die sich am Spitzenende von einem der Flachleiteranschlußdrähte 13B in der Metallisierungsschicht 24 befindet, liegt über Kugel 9A.
  • Im Herstellungsverfahren der Einrichtungen von Fig. 11 werden vor der Bildung der Kugeln 9A und 9B Löcher wie beispielsweise 29 und 30 in den Schichten 26 bzw. 27 durch Stanzen, chemisches Ätzen oder Laserablationsverfahren erzeugt. Die Kugeln 9A und 9B werden dann mittels Laser-, Lichtbogen- oder anderer fokussierter Energieerhitzung an den Spitzenenden der Flachleiteranschlußdrähte in den offenen Löchern gebildet.
  • Nachdem die Kugeln 9A und 9B in den entsprechenden Schichten gebildet wurden, werden die Polyimidlagen 26 und 27 in der gewünschten Richtung unter Verwendung von Registrierungsmarkierungen nebeneinander gelegt. Genauer gesagt wird der Polyimidfilm 26 mit seiner Kugel 9B und der Film 27 mit seiner Kugel 9A mit dem Substrat 26 auf die Kugel 9A und Schicht 27 gestapelt, usw. Die Kugeln 9A und 9B liegen sich gegenüber und sind etwa entlang ihrer in Fig. 11 gezeigten Durchmesser bündig.
  • Ein Paar erhitzter Kontaktflecken 31 und 32 zur Thermokompression werden verwendet (an den Außenoberflächen der beiden zusammengefügten Lagen) , um die Kugeln 9A und 9B zusammenzupressen, so daß eine Verbindungsstelle zwischen den beiden Kugeln entsteht. Die Durchmesser der Kupferkugeln 9A und 9B sind groß genug, so daß sie sich berühren und verformen, ohne daß die Flachleiteranschlußdrähte 13A und 13B aus Kupfer, mit denen sie wie in Fig. 12 gezeigt verbunden sind, gebogen werden.
  • Fig. 13 zeigt eine Vorrichtung, bei der zwei Signalebenen und eine Masseebene in einer Mehrschichtstruktur gebondet sind. Zwischen die Polyimidschicht 26 und die Leiterschicht 25 der Fig. 11 und 12 wird eine Leitermasseebenenschicht 131 eingefügt, die von einer Polyimidschicht 132 getragen wird. Die Schicht 132 befindet sich auf der Flachleiteranschlußdrahtschicht 25. Die Isolierungsschicht 27 aus Polymer liegt direkt hinter der Flachleiteranschlußdrahtschicht 25.
  • Fig. 14 zeigt im Zusammenhang mit der Kugelbandtechnologie, wie eine Leitungsverbindung für ein Mehrschichtgehäuse durch wiederholte TAB-Kugelbandbondschritte hergestellt wird. Die in Fig. 14 gezeigte Leitung wird in einer Mehrschichtstruktur mit zahlreichen wie in den Fig. 11 und 12 gezeigten beschichteten Schichten hergestellt. Die oberste Ebene stellt eine Kugel 9A und eine Drahtschicht 27 dar, die mit einer zusätzlichen Lage 26 bedeckt sind, die wiederum eine zusätzliche Isolierschicht ist. Die unteren vier Kugeln 9A, 9B, 9A und 9B wurden gebondet, bevor die Schichten 25 und 27 zu der Schicht mit der Kugel 9B hinzugefügt wurden. Die Schicht 26 kann hinzugefügt werden, nachdem die Kugel 9A oben mit den anderen vier Kugeln durch den Druck und die Hitze der Kompressionsbonderkontaktflecken 31 und 32 gebondet wurde.
  • Fig. 15 zeigt das Bonden einer Kugel auf einer Kugelbandlage mit einem Kupferbandkontaktfleck auf einem Polymersubstrat, das aus einem Material wie Polyimid besteht. Eine einzelne Kugel 9B, die von einem Beam auf einer Polyimidschicht 26 getragen wird, kann mit einem Kupferkontaktfleck 33 auf einer Isolierträgerschicht 34 wie beispielsweise Polyimid (Polymerisolierlage) gebondet werden.
    • UNIVERSELLES CHIP-VERBINDUNGSGEHÄUSE
  • Fig. 16 zeigt ein Mehrschichtkeramiksubstrat (MLC-Substrat) 133, das geändert wurde, um einen Teil einer TAB-Kugelbandschicht 10C auf der Oberfläche des MLC-Substrats 133 auf zunehmen. Das ist vor allem dann nützlich, wenn das MLC-Substrat 133 1) repariert werden soll, um andernfalls irreparable Schäden zu beheben, 2) geändert werden soll, um andere Funktionen zu ermöglichen, 3) geändert werden soll, um andere Arten von Chips anzunehmen, wie beispielsweise das Chip 12, das mit dem MLC durch Weichlotkugeln gebondet ist, die als C-s (Controlled Collapse Chip Connections) bezeichnet werden, z. B. Flip-Chipsweichlotkugeln oder Drahtbonddesign-Chips, z . B. mit I/O-Kontaktflecken aus Blankmetall.
  • Fig. 16 zeigt, daß ein nicht C-4-Chip mit dem MLC-Substrat 133, das C-4-Weichlotkugelverbindungen trägt, unter Verwendung eines Teils des Kugelbands 10C gebondet werden kann. Darüber hinaus zeigt Fig. 16, wie ein C-4-Chip bei einem beschädigten MLC- Substrat 133 verwendet werden kann. Kontaktflecken 39 und 82 aus leitendem Dünnfilm auf der Oberfläche des MLC-Gehäuses 133 sind mit Rückverteilungsdrahtleitungen 36, die Defekte 37 in der Leitung haben und offene Leitungen umfassen, verbunden. Die Defekte 37 in den Leitungen 36 des Substrats 133 müssen repariert werden. Die Leitungen 36 müssen daher durch technische Änderungsverbindungen unter Verwendung von Anschlußdrähten für die technische Änderung (wie beispielsweise Draht 80) ersetzt werden. Die Kugelbandkugel 238 am Ende des Anschlußdrahts 13C, der vom Band 10C getragen wird, ist mit dem Kontaktfleck 39 auf dem MLC-Substrat 133 durch ein Fenster 215 im Band 10C verbunden. Das andere Ende des Anschlußdrahts 13C ist mit dem Kontaktfleck 236 auf Chip 12 verbunden. Der Kontaktfleck 39 auf der Oberfläche des MLC ist mit dem EC- Anschlußdraht 80 verbunden. Der EC-Anschlußdraht 80 wird für Fachleute verständlich in der Schaltung benötigt, um eine technische Änderungsverbindung zu einem anderen Punkt auf der Oberfläche von Substrat 133 herzustellen. Um Kurzschlüsse oder zufällige Verbindungen, die nicht gebraucht werden, zu verhindern, wird eine Isolierschicht 200 zwischen die Oberfläche des MLC 133 und seinen Kontaktflecken, zwischen die Kugeln 38 und die Schicht der Kontaktflecken 35, 39 und 82 geschoben. Dadurch wird eine elektrische Isolierung zwischen den Kontaktflecken 35 auf dem MLC-Substrat 133 und den Kugelbandkugeln 38 (genau über den Kontaktflecken 35) ermöglicht, wobei die Kugeln mit den Kontaktflecken 235 und 236 auf Chip 12 verbunden sind, die zuvor mit den Kontaktflecken 35 durch C-4-Anschlüsse verbunden werden sollten, bevor das Kugelband 10C zwischen den Chip 12 und das MLC-Substrat 133 geschoben wurde, um eine Reparatur oder eine technische Änderung vorzunehmen.
  • Wie oben bereits erwähnt, ist die Kugelbandkugel 238 durch das Fenster 215 im Kugelband 10C zwischen einem Flachleiteranschlußdraht 13C und einem EC-Kontaktfleck 39 verbunden, der mit der im MLC-Substrat 133 befindlichen Rückverteilungsleitung 36 verbunden ist. Der Anschlußdraht 83 wird für die Verbindung mit anderen Einrichtungen oder anderen Teilen des Schaltkreises benötigt. Eine andere Kugelbandkugel 338 ist durch ein Fenster 315 im Kugelband 10C zwischen einem Flachleiteranschlußdraht 81 und einem EC-Kontaktfleck 82 verbunden. Die Kontaktflecke 39 und 82 sind mit den Leitungen 83 bzw. 84 verbunden, die Fachleuten verständlich personalisierte Leitungen im MLC- Substrat 133 enthalten. Eine C-4-Weichlotkugel 225 sorgt für einen Bond zwischen dem Kontaktfleck 234 auf Chip 12 und dem Kontaktfleck 35A auf dem MLC 133. Die Weichlotkugel 225 geht durch ein Loch 226, das wie gezeigt in die Isolierschicht 200 und Band 10C gestanzt wurde. Der Weichlotkugelbond 225 wurde durch normale Zinnaufschmelztechniken hergestellt. Der Kontaktfleck 35A ist mit der Leitung 230 im MLC-Substrat 133 verbunden. Darüber hinaus wird ein Thermokühlkolben 85 auf der Rückseite 86 von Chip 12 gezeigt.
  • Die hier beschriebene Kugelbandart des Verbindungsbands 10C ermöglicht das Verbinden von Chips 12 mit verschiedenen Arten von MLC-Substraten 133 mit irreparablen Störungen wie beispielsweise offene Leitungen 37 in den Verbindungsleitungen des Gehäuses. Die kugelförmigen Kontakte 9 auf dem Kugelband 10C erlauben die Verwendung von verschiedenen Chips-Arten mit geringfügigen Änderungen oder keinen Änderungen in der nackten Kontaktfleckmetallurgie sowie einen weichen Bondkontakt mit dem Chip 12 und dem MLC-Substrat 133, um Schäden auf den Bondoberflächen zu vermeiden.
  • Das Gehäuse besteht aus dem Chip 12, der verbunden werden soll, und einer Polyimid- und Kupferschicht 10C (kostengünstiges TAB- Kugelband), das dazu dient, die Chip-I/O-Kontaktflecke mit den in Fig. 16 gezeigten EC-Kontaktflecken des MLC-Substrats zu verbinden. Die Spitzenenden der leitenden (Kupfer) Fleichleiteranschlußdrähte werden zu kugelförmigen Bondkontakten geformt, z. B. Kugelbandkugeln 38, 238 und 338.
  • Ein Chip 12 wird mit der entsprechenden Bondmethode zuerst mit dem Kugelband-Verbindungsgehäuse 10C gebondet. Chip 12 wird mit dem Kugelband 10C durch eine Thermode mit Bondkontaktflecken zur Thermokompression wie in den Fig. 11, 13, 15 usw. gezeigt gebondet. Das Verfahren ist Fachleuten bekannt. Die Chips 12 mit den blanken Metallkontaktflecken können mit Fachleuten bekannten herkömmlichen Thermokompressionsbond- oder Ultraschallbondverfahren gebondet werden.
  • Danach wird der Chip 12 und das Gehäuse 133, mit dem er gebondet ist, von einem Kugelbandstreifen wie in den Fig. 1 und 10 gezeigt herausgenommen. Daraufhin werden die äußeren Anschlußbonds (OLB) in bezug auf die EC-Kontaktflecken des MLC- Substrats registriert. Die Bonds werden zwischen den Kupferkugeln und den EC-Kontaktflecken aus Molybdän-Nickel-Gold mit Hilfe von herkömmlichen Thermokompressions-, Ultraschall-, Laser- oder anderen Bondverfahren hergestellt. Der Chip 12 kann entweder mit der Oberseite nach oben oder mit der Oberseite nach unten auf dem MLC-Substrat plaziert werden. Ein dünne Isolierschicht wie beispielsweise Polyimid 200 wird unter den Chip 12 gesetzt, um somit elektrische Kurzschlüsse zwischen dem Chip und den Leitern auf dem Substrat zu vermeiden.
  • Fig. 17 zeigt eine Ansicht einer Chip-Verbindungsvorrichtung ähnlich der in Fig. 16, die zusätzliche Kontaktflecken zur technischen Änderung (EC-Kontaktflecke) für eine TAB-Kugelbandpackungsschicht 114 ermöglicht. Dadurch können Drahtbondgeräte verwendet werden, um für zusätzliche EC-Fähigkeiten mit zusätzlichen in Fig. 17 gezeigten EC-Kontaktflecken 118 zu sorgen. Wenn ein hohes I/O (Eingang/Ausgang)-Zählchip verwendet wird und die Anzahl der benötigten I/O-Kontaktflecken größer als die Anzahl der unmittelbar verfügbaren EC-Kontaktflecken 116 (durch die Fenster 115 in der TAB-Schicht 114 sichtbar) im MLC-Substrat 133 ist, können mit den I/O-Kontaktflecken verbundene Leitungen in zusätzlichen EC-Kontaktflecken 118 oben auf der Schicht 114 enden. Diese Leitungen können dann unter Verwendung von Drahtbondgeräten mit anderen Punkten auf dem Substrat verbunden werden.
    • Industrielle Anwendbarkeit
  • Die Erfindung findet Anwendung bei der Datenverarbeitung, beispielsweise bei Personal Computern, Minicomputern, Großcomputern und anderen Datenverarbeitungseinrichtungen. Darüber hinaus kann das System und das Verfahren für elektronische Einrichtungen mit LSI-Chips in Industrie und Handel angewendet werden. Elektronische Produkte wie beispielsweise Transport- und Steuersysteme mit Datenverarbeitungssystemen zur ständigen Überwachung und ähnlichen Funktionen können die Packungsverfahren und Systeme dieser Erfindung benutzen.

Claims (8)

1. Eine Mehrschichtpackungsstruktur für elektronische Einrichtungen mit einer Leitungsstruktur zur Verbindung elektrischer Leiter auf benachbarten Substraten, wobei das Gehäuse folgendes umfaßt: - mindestens einen metallischen Bandflachleiteranschlußdraht (13, 13B, 13C, 81), - ein erstes Substrat (107, 26, 10C) mit einem Isoliermaterialfilm und einer ersten Öffnung (15, 29, 215, 315) durch das erste Substrat (107, 26, 10C), - das erste Substrat (107, 26, 10C) trägt den Flachleiteranschlußdraht (13, 13B, 13C, 81), so daß ein Teil des Flachleiteranschlußdrahts (13, 13B, 13C, 81) über einen Teil der ersten Öffnung (15, 29, 215, 315) hinaussteht, - der Flachleiteranschlußdraht (13, 13B, 13C, 81) endet in einer ersten festen Kugel (9, 9B, 38, 238, 338), die über und unter das erste Substrat (107, 26, 10C) durch die erste Öffnung (15, 29, 215, 315) hinausgeht, - ein oberes benachbartes Substrat (27, 12) mit elektrischen Leitern (9A, 13A, 235, 236), - ein unteres benachbartes Substrat (27, 133) mit elektrischen Leitern (35, 35A, 39, 82), - das erste Substrat (107, 26, 10C) ist im Hinblick auf die elektrischen Leiter (9A, 13A, 39, 82, 235, 236) der benachbarten Substrate (27, 12, 133) so geschichtet, daß die erste Kugel (9B, 38, 238, 338) gegenüber den elektrischen Leitern (9A, 13A, 39, 82, 235, 236) liegt und mit diesen gebondet ist, wobei die erste Kugel (9B, 38) als leitende Zwischenverbindung zwischen den oberen und unteren benachbarten Substraten (27, 12, 133) dient, und/oder eine leitende Verbindung zwischen den elektrischen Leitern (24, 39, 82) und dem metallischen Flachleiteranschlußdraht (13A, 13C, 81) bildet.
2. Die Mehrschichtpackungsstruktur nach Anspruch 1, bei der eines der benachbarten Substrate (27) aus einem Isoliermaterial besteht, das in bezug auf das erste Substrat (26) geschichtet ist, wobei das benachbarte Substrat (27) eine zweite Öffnung (30) hat, die mit der ersten Öffnung (29) bündig ist, und der elektrische Leiter (13A) des benachbarten Substrats (27) in einer zweiten Kugel (9A) endet, die teilweise durch die zweite Öffnung (30) hinausgeht, während die erste Kugel (9B) der zweiten Kugel (9A) gegenüberliegt und mit ihr gebondet ist.
3. Die Mehrschichtpackungsstruktur nach Anspruch 1, bei der eines der benachbarten Substrate (34) aus einem Isoliermaterial besteht, das in bezug auf das erste Substrat (26) geschichtet ist, wobei der elektrische Leiter des benachbarten Substrats (34) einen Metallkontaktfleck (33) hat, der mit der ersten Kugel (9B) bündig ist, die durch die erste Öffnung (29) geht, während die erste Kugel (9B) dem Metallkontaktfleck (33) gegenüberliegt und mit diesem gebondet ist.
4. Die Mehrschichtpackungsstruktur nach Anspruch 1, bei der das obere benachbarte Substrat ein Chip (12) ist, der Kontaktflecke (235, 236) umfaßt, und bei der das untere benachbarte Substrat (133) mechanisch und elektrisch mit dem Chip (12) durch die erste Kugel (38) verbunden ist.
5. Ein elektronisches Gehäuse-Overlay für die automatische Bandmontage mit Flächenverbindungen auf einem Chip (112, 12), wobei das Overlay ein Substrat (107) aus Isoliermaterial umfaßt, das mindestens einen metallischen Flachleiteranschlußdraht (13, 13C) mit Kugelbandendkugeln (9, 38, 238, 338) und ein Chip (112, 12) trägt, und das Gehäuse-Overlay durch folgendes gekennzeichnet ist: - es umfaßt zahlreiche Öffnungen (15, 215) im Substrat (107), eine Öffnung (15, 215) pro Kugelbandendkugel (9, 38, 238, 338), wobei jede der Öffnungen mit Kontaktflecken (235, 236) auf dem Chip (112, 12) bündig ist, - das Substrat trägt des weiteren mindestens einen Brückenflachleiteranschlußdraht (88) mit Kugelbandendkugeln (9) an beiden Enden, - die Flachleiteranschlußdrähte (13, 88) werden vom Overlay- Substrat (107) getragen, so daß die Kugeln (9) über und unter das Substrat (107) durch die Öffnungen (15) hinausgehen, und - die Kugeln mit den Kontaktflecken auf dem Chip (112, 12) gebondet sind.
6. Die Struktur oder das Overlay einem der oben genannten Ansprüche, bei der die Kugeln (9, 9A, 9B, 38, 238, 338) mit einem bondbaren Metallfilm beschichtet sind.
7. Die Struktur oder das Overlay nach Anspruch 6, bei dem der bondbare Film Metalle enthält, die aus der Gruppe Au, Pd, Sn, Ni, Lötmittel von Pb und Lötmittel von In ausgewählt sind.
8. Das elektronische Gehäuse-Overlay nach Anspruch 5, bei dem mindestens zwei der Öffnungen (15, 215) so angelegt sind, daß sie die Reparatur von normalerweise irreparablen Substraten unter Verwendung des Brückenflachleiteranschlußdrahts (88, 80) ermöglichen.
DE3788455T 1986-04-29 1987-04-10 Bandstruktur für automatische Bandmontage, Mehrschichtpackung und universelle Chipverbindung. Expired - Fee Related DE3788455T2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US06/857,227 US4814855A (en) 1986-04-29 1986-04-29 Balltape structure for tape automated bonding, multilayer packaging, universal chip interconnection and energy beam processes for manufacturing balltape

Publications (2)

Publication Number Publication Date
DE3788455D1 DE3788455D1 (de) 1994-01-27
DE3788455T2 true DE3788455T2 (de) 1994-06-23

Family

ID=25325508

Family Applications (1)

Application Number Title Priority Date Filing Date
DE3788455T Expired - Fee Related DE3788455T2 (de) 1986-04-29 1987-04-10 Bandstruktur für automatische Bandmontage, Mehrschichtpackung und universelle Chipverbindung.

Country Status (7)

Country Link
US (1) US4814855A (de)
EP (1) EP0244666B1 (de)
JP (3) JPS6332941A (de)
AU (1) AU590413B2 (de)
BR (1) BR8701658A (de)
CA (1) CA1259425A (de)
DE (1) DE3788455T2 (de)

Families Citing this family (50)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0734455B2 (ja) * 1986-08-27 1995-04-12 日本電気株式会社 多層配線基板
US5036379A (en) * 1986-10-11 1991-07-30 Microelectronics And Computer Technology Corporation Electrical interconnect tape
FR2629272B1 (fr) * 1988-03-22 1990-11-09 Bull Sa Support de circuit integre de haute densite et appareil d'etamage selectif des conducteurs du support
US4862322A (en) * 1988-05-02 1989-08-29 Bickford Harry R Double electronic device structure having beam leads solderlessly bonded between contact locations on each device and projecting outwardly from therebetween
US5162894A (en) * 1988-05-24 1992-11-10 Kabushiki Kaisha Toshiba Semiconductor integrated circuit having a dummy lead and shaped inner leads
EP0347238B1 (de) * 1988-06-17 1993-10-20 Ngk Insulators, Ltd. Struktur mit detailliertem Muster und Herstellungsverfahren
US5066614A (en) * 1988-11-21 1991-11-19 Honeywell Inc. Method of manufacturing a leadframe having conductive elements preformed with solder bumps
US5010387A (en) * 1988-11-21 1991-04-23 Honeywell Inc. Solder bonding material
US5161729A (en) * 1988-11-21 1992-11-10 Honeywell Inc. Package to semiconductor chip active interconnect site method
US5164336A (en) * 1989-09-11 1992-11-17 Nippon Steel Corporation Method of connecting tab tape to semiconductor chip, and bump sheet and bumped tape used in the method
US5025114A (en) * 1989-10-30 1991-06-18 Olin Corporation Multi-layer lead frames for integrated circuit packages
US4997517A (en) * 1990-01-09 1991-03-05 Olin Corporation Multi-metal layer interconnect tape for tape automated bonding
US5253415A (en) * 1990-03-20 1993-10-19 Die Tech, Inc. Method of making an integrated circuit substrate lead assembly
US5224022A (en) * 1990-05-15 1993-06-29 Microelectronics And Computer Technology Corporation Reroute strategy for high density substrates
US5189363A (en) * 1990-09-14 1993-02-23 Ibm Corporation Integrated circuit testing system having a cantilevered contact lead probe pattern mounted on a flexible tape for interconnecting an integrated circuit to a tester
US5079070A (en) * 1990-10-11 1992-01-07 International Business Machines Corporation Repair of open defects in thin film conductors
US5229328A (en) * 1990-10-24 1993-07-20 International Business Machines Corporation Method for bonding dielectric mounted conductors to semiconductor chip contact pads
US5117275A (en) * 1990-10-24 1992-05-26 International Business Machines Corporation Electronic substrate multiple location conductor attachment technology
US5233221A (en) * 1990-10-24 1993-08-03 International Business Machines Corporation Electronic substrate multiple location conductor attachment technology
US5678301A (en) * 1991-06-04 1997-10-21 Micron Technology, Inc. Method for forming an interconnect for testing unpackaged semiconductor dice
US5121293A (en) * 1991-08-08 1992-06-09 Sun Microsystems, Inc. Method and apparatus for interconnecting devices using tab in board technology
JP2745933B2 (ja) * 1992-02-17 1998-04-28 日本電気株式会社 Ｔａｂ−集積回路
US5355019A (en) * 1992-03-04 1994-10-11 At&T Bell Laboratories Devices with tape automated bonding
US5295619A (en) * 1992-05-22 1994-03-22 Rohm Co., Ltd. Method and apparatus for performing wire bonding by using solder wire
US5261593A (en) * 1992-08-19 1993-11-16 Sheldahl, Inc. Direct application of unpackaged integrated circuit to flexible printed circuit
WO1996008037A1 (en) * 1994-09-06 1996-03-14 Sheldahl, Inc. Printed circuit substrate having unpackaged integrated circuit chips directly mounted thereto and method of manufacture
US5719749A (en) * 1994-09-26 1998-02-17 Sheldahl, Inc. Printed circuit assembly with fine pitch flexible printed circuit overlay mounted to printed circuit board
US5828031A (en) * 1996-06-27 1998-10-27 International Business Machines Corporation Head transducer to suspension lead termination by solder ball place/reflow
US6046882A (en) * 1996-07-11 2000-04-04 International Business Machines Corporation Solder balltape and method for making electrical connection between a head transducer and an electrical lead
JP3695893B2 (ja) 1996-12-03 2005-09-14 沖電気工業株式会社 半導体装置とその製造方法および実装方法
US5786238A (en) * 1997-02-13 1998-07-28 Generyal Dynamics Information Systems, Inc. Laminated multilayer substrates
DE59803635D1 (de) * 1997-07-16 2002-05-08 Fraunhofer Ges Forschung Kontakt für kleinste bondkontakte sowie verfahren zur herstellung eines kontaktes
JP3301355B2 (ja) * 1997-07-30 2002-07-15 日立電線株式会社 半導体装置、半導体装置用ｔａｂテープ及びその製造方法、並びに半導体装置の製造方法
JP3717660B2 (ja) * 1998-04-28 2005-11-16 株式会社ルネサステクノロジ フィルムキャリア及びバーンイン方法
KR100290784B1 (ko) 1998-09-15 2001-07-12 박종섭 스택 패키지 및 그 제조방법
US6103135A (en) * 1999-03-26 2000-08-15 Ga-Tek Inc. Multi-layer laminate and method of producing same
US6198634B1 (en) 1999-03-31 2001-03-06 International Business Machines Corporation Electronic package with stacked connections
US6407927B1 (en) 1999-08-31 2002-06-18 International Business Machines Corporation Method and structure to increase reliability of input/output connections in electrical devices
US6621166B2 (en) * 2000-05-19 2003-09-16 International Rectifier Corporation Five layer adhesive/insulator/metal/insulator/adhesive tape for semiconductor die packaging
US6528735B1 (en) 2001-09-07 2003-03-04 International Business Machines Corporation Substrate design of a chip using a generic substrate design
JP3727615B2 (ja) * 2002-06-26 2005-12-14 株式会社新川 ワイヤボンディング用ワイヤのイニシャルボール形成方法およびワイヤボンディング装置
JP2005072523A (ja) * 2003-08-28 2005-03-17 Hitachi Ltd 半導体装置及びその製造方法
US7157309B2 (en) * 2004-04-09 2007-01-02 Tessera, Inc. Manufacture of microelectronic fold packages
JP4619214B2 (ja) * 2005-07-04 2011-01-26 日東電工株式会社 配線回路基板
KR100689860B1 (ko) * 2005-09-15 2007-03-08 삼성전자주식회사 정전기 보호기능을 갖는 반도체장치
US7928585B2 (en) * 2007-10-09 2011-04-19 International Business Machines Corporation Sprocket opening alignment process and apparatus for multilayer solder decal
US8367516B2 (en) * 2009-01-14 2013-02-05 Taiwan Semiconductor Manufacturing Company, Ltd. Laser bonding for stacking semiconductor substrates
JP5292556B2 (ja) * 2009-03-17 2013-09-18 株式会社Ｗｅｌｃｏｎ 熱伝導複合材及びその製造方法
US9198278B2 (en) * 2014-02-25 2015-11-24 Motorola Solutions, Inc. Apparatus and method of miniaturizing the size of a printed circuit board
US11909189B1 (en) * 2022-06-14 2024-02-20 Jakub Kodim Flexible wiring conduit

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3864728A (en) * 1970-11-20 1975-02-04 Siemens Ag Semiconductor components having bimetallic lead connected thereto
US3781596A (en) * 1972-07-07 1973-12-25 R Galli Semiconductor chip carriers and strips thereof
US3997963A (en) * 1973-06-29 1976-12-21 Ibm Corporation Novel beam-lead integrated circuit structure and method for making the same including automatic registration of beam-leads with corresponding dielectric substrate leads
US3893156A (en) * 1973-06-29 1975-07-01 Ibm Novel beam lead integrated circuit structure and method for making the same including automatic registration of beam leads with corresponding dielectric substrate leads
US3943556A (en) * 1973-07-30 1976-03-09 Motorola, Inc. Method of making a high frequency semiconductor package
JPS53147968A (en) * 1977-05-30 1978-12-23 Hitachi Ltd Thick film circuit board
JPS5826828B2 (ja) * 1978-04-26 1983-06-06 新光電気工業株式会社 テ−プキヤリアの製造方法
JPS5548954A (en) * 1978-10-03 1980-04-08 Toshiba Corp Manufacturing of film carrier
US4231154A (en) * 1979-01-10 1980-11-04 International Business Machines Corporation Electronic package assembly method
JPS56110657U (de) * 1980-10-14 1981-08-27
JPS5778173A (en) * 1980-11-04 1982-05-15 Hitachi Ltd Semiconductor device and manufacture thereof
US4363076A (en) * 1980-12-29 1982-12-07 Honeywell Information Systems Inc. Integrated circuit package
US4430365A (en) * 1982-07-22 1984-02-07 International Business Machines Corporation Method for forming conductive lines and vias
DE3370240D1 (en) * 1982-12-06 1987-04-16 Welding Inst Bonding leads to semiconductor devices
US4607276A (en) * 1984-03-08 1986-08-19 Olin Corporation Tape packages
US4701781A (en) * 1984-07-05 1987-10-20 National Semiconductor Corporation Pre-testable semiconductor die package
US4631820A (en) * 1984-08-23 1986-12-30 Canon Kabushiki Kaisha Mounting assembly and mounting method for an electronic component
JPS6281744A (ja) * 1985-10-07 1987-04-15 Mitsui Mining & Smelting Co Ltd バンプ付フイルムキヤリヤの製造方法
JPS62140447A (ja) * 1985-12-16 1987-06-24 Hitachi Maxell Ltd Ｉｃ搭載用配線基板及びその製造方法

Also Published As

Publication number Publication date
US4814855A (en) 1989-03-21
EP0244666A2 (de) 1987-11-11
JPS6332941A (ja) 1988-02-12
JPH05211205A (ja) 1993-08-20
JPH05283474A (ja) 1993-10-29
JPH055375B2 (de) 1993-01-22
AU590413B2 (en) 1989-11-02
AU7214387A (en) 1987-11-05
JPH088278B2 (ja) 1996-01-29
EP0244666A3 (en) 1989-07-19
EP0244666B1 (de) 1993-12-15
JPH0750725B2 (ja) 1995-05-31
BR8701658A (pt) 1988-01-26
CA1259425A (en) 1989-09-12
DE3788455D1 (de) 1994-01-27

Similar Documents

Publication Publication Date Title
DE3788455T2 (de) Bandstruktur für automatische Bandmontage, Mehrschichtpackung und universelle Chipverbindung.
DE69026188T2 (de) Elektrischer Verbinder
DE69113187T2 (de) Verfahren zur Herstellung einer elektronische Dünnschichtanordnung.
DE69533336T2 (de) Testkarte und ihre anwendung
DE3888476T2 (de) Elektrische Kontaktstellen und damit versehene Gehäuse.
DE102009014582B4 (de) Verfahren zur Herstellung einer Halbleitervorrichtung
DE69534543T2 (de) Halbleiteranordnung, Montagesubstrat für die Halbleiteranordnung und Verfahren zum Ersetzen der Halbleiteranordnung
DE69218319T2 (de) Mehrschichtige Leiterplatte aus Polyimid und Verfahren zur Herstellung
DE4110373C2 (de) Elektronische Schaltungsanordnung und Verfahren zum Herstellen derselben
DE68927931T2 (de) Verfahren zur Herstellung einer Packungsstruktur für einen integrierten Schaltungschip
DE69217448T2 (de) Verfahren zum Verbinden eines Leiters mit einer Elektrode in einer elektronischen Anordnung
DE10033977A1 (de) Zwischenverbindungsstruktur zum Einsatz von Halbleiterchips auf Schichtträgern
DE10301512A1 (de) Verkleinertes Chippaket und Verfahren zu seiner Herstellung
EP3401950B1 (de) Verfahren zur herstellung eines leistungshalbleitermoduls
DE3824008A1 (de) Elektronische schaltung sowie verfahren zu deren herstellung
DE69027448T2 (de) Verfahrungen und Vorrichtung zur Befestigung von Kontakthöckern auf TAB-Trägerleiter
DE102012109319A1 (de) Bump-on-Trace-Baugruppenstruktur und Verfahren zur Herstellung derselben
DE69723801T2 (de) Herstellungsverfahren einer Kontaktgitter-Halbleiterpackung
DE68926258T2 (de) Verfahren zum Herstellen eines uniaxial elektrisch leitenden Artikels
CH681581A5 (de)
DE3523808C3 (de) Verfahren zum Löten von Teilen einer elektronischen Anordnung aus unterschiedlichen Werkstoffen und dessen Verwendung
DE10212742A1 (de) Verfahren zum Löten von Kontaktstiften und Kontaktstifte dazu
DE19738118C2 (de) Montageverfahren für ein Halbleiterbauelement
DE19511392A1 (de) Verfahren und Vorrichtung zur Herstellung von Lothöckern
DE2443245A1 (de) Verfahren zum herstellen einer multichip-verdrahtung

Legal Events

Date Code Title Description
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee