JP2005072523A - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法 Download PDF

Info

Publication number
JP2005072523A
JP2005072523A JP2003303974A JP2003303974A JP2005072523A JP 2005072523 A JP2005072523 A JP 2005072523A JP 2003303974 A JP2003303974 A JP 2003303974A JP 2003303974 A JP2003303974 A JP 2003303974A JP 2005072523 A JP2005072523 A JP 2005072523A
Authority
JP
Japan
Prior art keywords
substrate
semiconductor device
lead
leads
semiconductor chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2003303974A
Other languages
English (en)
Inventor
Yutaka Kagaya
豊 加賀谷
Yoshitomo Kusanagi
恵与 草▲なぎ▼
Takaya Kikuchi
孝哉 菊地
Akihiko Hatazawa
秋彦 畑沢
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Akita Electronics Systems Co Ltd
Original Assignee
Hitachi Ltd
Akita Electronics Systems Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd, Akita Electronics Systems Co Ltd filed Critical Hitachi Ltd
Priority to JP2003303974A priority Critical patent/JP2005072523A/ja
Priority to US10/885,573 priority patent/US7321165B2/en
Publication of JP2005072523A publication Critical patent/JP2005072523A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49572—Lead-frames or other flat leads consisting of thin flexible metallic tape with or without a film carrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/50—Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H01L2225/1023—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the support being an insulating substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/1058—Bump or bump-like electrical connections, e.g. balls, pillars, posts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5382—Adaptable interconnections, e.g. for engineering changes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/86—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using tape automated bonding [TAB]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H01L2924/1533—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate
    • H01L2924/15331—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping

Abstract

【課題】 半導体チップの積層実装を行なう基板を共通化し、かつ信号の数の増加に対応する。
【解決手段】 半導体チップを搭載した基板を複数積層した半導体装置において、基板に形成されたリードの一端が半導体チップと接続されその他端が基板の接続端子となっており、前記リードの少なくとも一部は、接続端子近傍にて複数に分岐して、分岐した夫々のリードが異なる接続端子となっている。その製造方法において、前記基板に半導体チップを搭載する個片組み立てを行なう工程と、基板に半導体チップを搭載した状態で良品の選別を行なう工程と、選別された良品について、分岐したリードから所定のリードの導通を維持して各層の基板を個別化する工程と、個別化された基板を、所定の順に積層実装する工程とを有する。
この構成によれば、同一パターンの基板を共通化することが可能であり、スペースに余裕があるので、多くの信号を切り換えることができる。
【選択図】 図５

Description

本発明は、半導体装置及びその製造方法に関し、特に、半導体チップを搭載した基板を積層する半導体装置に適用して有効な技術に関するものである。
半導体装置の製造では、単結晶シリコン等のウェハに設けられた複数の素子形成領域に、半導体素子或いは配線パターンを一括して形成して所定の回路を構成し、隣接する素子形成領域間のスクライビング領域にてウェハを切断して、夫々の素子形成領域を個々の半導体チップとして分離するダイシングを行い、こうして分離された個々の半導体チップが、例えばベース基板に固定するボンディング等の実装工程及び樹脂封止等の封止工程を経て半導体装置として完成する。
例えば、ＤＲＡＭ等の半導体記憶装置では、記憶容量の大容量化或いは所定容量の半導体記憶装置の省スペース化が求められており、こうした要求にこたえるために複数の半導体チップを単一の封止体に封止するＳＩＰ(System In Package)が考えられた。こうしたＳＩＰでは、使用する複数の半導体チップがすべて良品ＫＧＤ（Known Good Die）である必要があり、ベア・チップでは良品を選別する技術が充分に確立されていないことから、半導体チップを基板に取り付けた状態で選別試験を行ない、良品が取り付けられた基板のみを積層する方法が考えられた。
このような基板としては、ポリイミド等を用いた絶縁性基体に金属膜のリードを形成したものがあり、リードはその一端が半導体チップのパッドと接続されその他端が基板の接続端子となっており、この接続端子に形成したバンプ電極によって各基板を接続している。半導体チップは接着層によって基板に固定され、リードとパッドとの接続部分は樹脂等を用いた封止材によって被覆されている。
こうした積層実装で各半導体チップを接続する場合に、各半導体チップの端子の中で、例えばアドレス線のように夫々の半導体チップに共通の端子は、同一の配線パターンを用いて並列に接続することができるが、夫々の半導体チップごとに固有の端子は、夫々個別に配線を用意する必要があり、基板としては、各層ごとに異なる配線パターンのものを用意する必要がある。
特許公報第２６９５８９３号（第４２図）
このため、前記特許文献１には半導体チップと接続する部分のリードを複数設けて、適宜のリードを選択する技術が記載されている。
しかしながら、半導体チップの微細化の進展した近年では半導体チップ接続部分に複数のリードを配置するスペースを確保することは困難な場合が多い。半導体装置では、微細化の進展による大容量化に伴い、回路構成が複雑化・多様化しており、このため、積層実装を行なう場合に、個別に配線を用意する必要のある信号の数が増加している。
図１乃至図４は本発明者が事前に検討した先行技術である積層実装に用いられる各層のテープ基板を示す平面図である。これらのテープ基板１では、図示のようにパターンの異なる４種類のテープ基板１を用意している。図１乃至図４に示すテープ基板を用いた半導体装置の製造工程について、図５のフロー図を用いて説明する。
各層のテープ基板１は、各層の基板Ａ，Ｂ，Ｃ，Ｄの夫々について、先ず半導体チップを搭載する個片組み立てを行なった後に、バーンイン試験（B/I）・選別試験を行ない良品の選別を行なう。
この試験の際に、例えばピン配置が異なるため、層の異なるテープ基板１（Ａ，Ｂ，Ｃ，Ｄ）ごとに夫々の層についてプログラムを変更する必要があり、試験が煩雑になり、試験に要する時間も増大することになる。
続いて選別された良品について、試験の前にパターン（Ａ，Ｂ，Ｃ，Ｄ）ごとにテープ基板１が個別化されていたため、良品の選別の結果によっては、不良の発生が多かった特定の層のテープ基板１について数量が不足してしまうことがあり、その結果として、他の層のテープ基板１を有効に利用することができない場合が発生していた。
選別されたテープ基板１は、所定の順に積層した後に、バンプ電極６を加熱溶融して互いに実装される。この後、半導体装置全体としての選別試験によって不良品を排除して、製品として完成する。
本発明の課題は、このような信号の数の増加に対応し、半導体チップの積層実装を行なう基板を共通化することが可能な技術を提供することにある。
本発明の前記ならびにその他の課題と新規な特徴は、本明細書の記述及び添付図面によって明らかになるであろう。
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、下記のとおりである。
半導体チップを搭載した基板を複数積層した半導体装置において、基板に形成されたリードの一端が半導体チップと接続されその他端が基板の接続端子となっており、前記リードの少なくとも一部は、接続端子近傍にて複数に分岐して、分岐した夫々のリードが異なる接続端子となっている。
また、半導体チップを搭載した基板を複数積層した半導体装置の製造方法において、前記基板のリードは、一端が半導体チップと接続されその他端が基板の接続端子となっており、前記リードの少なくとも一部は、接続端子近傍にて複数に分岐して、分岐した夫々のリードが異なる接続端子となっており、この基板に半導体チップを搭載する個片組み立てを行なう工程と、基板に半導体チップを搭載した状態で良品の選別を行なう工程と、選別された良品について、分岐したリードから所定のリードの導通を維持して各層の基板を個別化する工程と、個別化された基板を、所定の順に積層実装する工程とを有する
上述した本発明によれば、テープ基板の接続端子の近傍で信号の切り換えを行なうので、スペースに余裕があり、多くの信号を切り換えることができる。加えて、リードを容易かつ確実に切断することが可能であり、同一の試験設定ですべてのテープ基板を試験することができるので、試験が容易になり、試験に要する時間も短縮する。
本願において開示される発明のうち代表的なものによって得られる効果を簡単に説明すれば、下記のとおりである。
（１）本発明によれば、同一パターンのテープ基板を、接続端子近傍で分岐したリードを選択的に切断することによって回路を切り換えて積層実装の各層のテープ基板として用いることができるという効果がある。
（２）本発明によれば、上記効果（１）により、テープ基板の接続端子の近傍で信号の切り換えを行なうので、スペースに余裕があり、多くの信号を切り換えることができるという効果がある。
（３）本発明によれば、リード切断部分にあたるテープ基板に開口を設けてあるので、リードを容易かつ確実に切断することができるという効果がある。
（４）本発明によれば、上記効果（１）により、形成されているリードが同一パターンとなっているため、同一の試験設定ですべてのテープ基板を試験することができるので、試験が容易になり、試験に要する時間も短縮するという効果がある。
（５）本発明によれば、上記効果（１）により、選択される信号の数が増加・多様化に対応することが容易であるという効果がある。
（６）本発明によれば、上記効果（４）により、選別された良品について、各層のテープ基板を個別化することができるので、層ごとにテープ基板の数量が不足することはなく、テープ基板を有効に利用することができるという効果がある。
以下、本発明の実施の形態を説明する。
なお、実施の形態を説明するための全図において、同一機能を有するものは同一符号を付け、その繰り返しの説明は省略する。
（実施の形態１）
図６は、本発明の一実施の形態である半導体装置に用いられるテープ基板の半導体チップ搭載状態を示す平面図である。
テープ基板１は、ポリイミド等を用いたフィルム状の絶縁性基体２に金属膜のリード３を形成したものであり、リード３はその一端が半導体チップ４のパッド４ａと接続されその他端がテープ基板１の接続端子５となっており、この接続端子５に形成したバンプ電極６によって各テープ基板を接続している。半導体チップ１は接着層７によってテープ基板１に固定され、リード３とパッド４ａとの接続部分は樹脂等を用いた封止材８によって被覆されている。
このテープ基板は半導体チップの中央部分に列状にパッド４ａを配置したセンターパッドの半導体チップ４に用いられるものであり、半導体チップ４のパッド４ａに相当するテープ基板１の中央部に半導体チップ接続用の開口９が設けられ、この開口９部分でリード３の一端が半導体チップ４のパッド４ａに接続され、リード３は、テープ基板１の中央から周辺部まで延びて、他端が接続端子となっている。
このテープ基板１では、接続端子５近傍にて複数に分岐するリード３が設けられており、分岐した夫々のリード３が異なる接続端子５となっており、接続端子５近傍に設けた切断用の開口１０にて分岐したリード３を容易に切断することができる。このため、分岐したリード３を選択的に切断することによって、積層構成される各層のテープ基板１を同一のテープ基板１から得ることができる。
図７にブロック構成を示すように本実施の形態の半導体装置は、２５６ＭｂｉｔのＳＤＲＡＭ半導体チップ４の同一個片を搭載したテープ基板１を４層に積層して３２Ｍ−ｗｏｒｄ×３２ｂｉｔシステム１バンクの１Ｇｂｉｔ容量ＳＤＲＡＭ半導体記憶装置を構成している。
積層状態となった各半導体チップ４の接続では、アドレス信号線（A0 to A11,A14,BA0,BA1）、コントロール信号線（CS,RAS,CAS,WE,CLK,CKE）は、各半導体チップに共通であり、各半導体チップ４が並列接続されているので、テープ基板１の配線パターンとしては同一のパターンを用いることができる。
しかし、データ入出力コントロール信号線（DM0 to DM3）は、各半導体チップ４に固有の配線が必要であり、データ入出力信号線（DQ0 to DQ31）は各半導体チップ４に８本が個別に割り当てられ、合計で３２本になっている。このため、積層されるそうによって、データ入出力コントロール信号線、データ入出力信号線は半導体チップ４ごとに異なる接続端子５に半導体チップを接続する必要がある。
電源線については、１系統の配線に各半導体チップ４を共通接続することもできるが、本実施の形態ではノイズを低減させるために電源線を２系統（VSSL, VSSQL, VDDL, VDDQL）（VSSU, VSSQU,VDDU,VDDQU）設けて、２チップずつ夫々の系統に接続しているので、電源線については２チップずつ別の接続端子５と半導体チップ４とを接続する必要がある。なお、電源線については４本に分岐させて、各半導体チップ４に個別の配線と接続して更に配線を強化することも可能である。また、例えばクロック信号CLKを分岐させて配線を強化し、クロック信号を安定化させることも可能である。
このように、積層する各層のテープ基板１で異なる接続端子５に半導体チップ４の同一パッド４ａを接続するために、本実施の形態の半導体装置では、テープ基板１の開口１０にて分岐しているリード３を選択的に切断して、所定のリード３のみの導通を維持することによって、信号の切り換えを行なう。
図８は、図７に示す例について、半導体チップ１個片ごとに切断によって選択される信号を示しており、図９乃至図１２は、図６に示すテープ基板１のリード３を切断して個別化された各層のテープ基板１を示す平面図であり、各接続端子５には選択された信号を記載してある。
例えば、データ入出力コントロール信号線、データ入出力信号線については、図９乃至図１２に示すテープ基板１では４本に分岐したリード３が夫々異なるリード３を残して切断されており、その結果各層ごとに異なる接続端子５が半導体チップ４の同一パッド４ａと接続されている。また、電源線については２本に分岐したリード３の何れかが切断されており、その結果各層ごとに２系統の接続端子５を選択して半導体チップ４の同一パッド４ａと接続されている。本実施の形態のテープ基板１では、テープ基板１の接続端子５の近傍で信号の切り換えを行なうので、スペースに余裕があり、多くの信号を切り換えることができる。
これら図９乃至図１２に示す半導体チップを搭載したテープ基板を積層した状態の縦断面図を図１３に示す
また、本実施の形態の半導体装置の製造工程では、図１４にフロー図を示すように、同一パターンのテープ基板１について、先ず半導体チップを搭載する個片組み立てを行なった後に、バーンイン試験（B/I）・選別試験を行ない良品の選別を行なう。
この試験の際に、本実施の形態の半導体装置の製造では、パターン切断以前の１種類のテープ基板１について試験を行なうことにより、形成されているリード３が同一パターンとなっているため、同一のプログラム或いは試験設定ですべてのテープ基板１を試験することができるので、試験が簡素化され試験に要する時間も短縮することができる。
続いて、本実施の形態ではリード３を選択的に切断するパターン切断を行なって回路を切り換え、各層のテープ基板１（Ａ，Ｂ，Ｃ，Ｄ）に個別化する。本実施の形態では良品を選別した後に各層のテープ基板１を個別化するので、層ごとにテープ基板１の数量が不足することはなく、テープ基板１を有効に利用することができる。また、リード３の切断部分に開口１０を設けてあるので、小さなパンチ等を用いてリード３を容易かつ確実に切断することができる。
個別化されたテープ基板１は、図１３に示すように、所定の順に積層した後に、バンプ電極６を加熱溶融して互いに実装される。この後、半導体装置全体としての選別試験によって不良品を排除して、製品として完成する。
個別化したテープ基板１は一連の工程で積層実装することもできるが、リード３を切断して個別化した状態で搬送或いは保管される場合も考えられる。そうした場合に、各層のテープ基板１を容易に識別することを求められる場合がある。そのために、リード３切断の工程を利用して、各層のテープ基板１を容易に識別することのできるインデックスを形成することが可能である。
図１５乃至図１８は、こうしたインデックスの例を示す部分平面図であり、インデックスは開口１０を設けることができる場所であればどこでも配置することができるが、わかりやすい位置としてテープ基板１の角部等に設けることが望ましい。構成としては、半導体チップ４とは接続されない特定のリード３の切断状態によって各層のテープ基板１を識別するものである。
図１５に示す例では、同一の開口１０に４本のリード３を配置して、図中、上段に示す例では切断されたリード３の位置によって各層を識別し、下段に示す例では切断されなかったリード３の位置によって各層を識別する。この例では、４層のテープ基板１を４本のリード３で識別しているが、例えば２本のリード３によって夫々一方の切断及び双方の切断・非切断から４層のテープ基板１を識別することも可能であり、必ずしもテープ基板１の層数にリード３の数を一致させる必要はない。また、こうした各層の識別以外に、他の情報の表示として同様の方法を用いることも可能である。
図１６乃至図１８に示すのは、開口の数を２乃至４に変えて同様のインデックスを形成する場合を示しており、リード３を１箇所に４本収容する開口１０を配置する余裕がテープ基板１にない場合等であっても、開口１０を分割することによって、インデックスを配置する場所の自由度を高めることができる。
また、分岐したリード３の切断を行なう部分としては、図１９に斜線を付した部分に配置することが可能であるが、切断後の分岐長を短くして特性を向上させるために、接続端子５の近傍に設けている。
また、接続端子５の近傍では所定の接続端子５となるリード３を配置するためにスペースが予め用意されていることから、リード３を分岐させることによるスペースの増加を抑制することが可能となる。このため、信号を切り換える必要のあるリード３の数が増加しても、この増加に対応することができる。
なお、リード３の切断には、図２０示すようにパンチ１１を用いて容易に切断することができるが、それ以外に、例えば超音波を付加した加熱による切断ツールを用いてリード３を溶融切断することも可能である。
他にエッチングによってリード３を部分的に一括除去することも可能であり、この場合には、テープ基板１に開口１０が不要となり、図２１及び図２２に部分縦断面図を示すように、テープ基板１の基体２の両面にリード３を形成することが可能となる。この場合には、リード３の切断部分としては、図２１に示すように半導体チップ４搭載面とした場合には図１９に示す領域と同様になり、図２２に示すようにその反対面とした場合には半導体チップ４搭載領域の反対面であってもよい。場合によっては、両面に切断部分を配置して、片面ずつ切断する或いは両面の切断を同時に行なうことも可能である。他にレーザ照射によってリード３を溶断することも考えられるが、この場合には開口１０はあってもなくても適用することができる。
図２３は、切断部分を拡大して示す部分平面図である。このように通常は切断部分のリード３が他の部分のリード３と同じ幅に形成されているが、図２４に示すように切断部分にＶ字状の切り込みを設ける、或いは図２５に示すように複数の孔を列状にリード３を横断させて設けることによって、切断部分にてリード３の断面積を減少させて、リード３の切断をより確実かつ容易に行ない得る構成とすることができる。
前述した説明では、所定のリード３以外のリード３を選択的に切断して、分岐したリード３から所定のリード３の導通を維持して各層のテープ基板１を個別化しているが、図２６に部分拡大平面図を示すように、予め分岐しているリード３を全て切断状態として形成し、図２７に部分拡大平面図を示すように、切断部分をボンディングワイヤ１２によって導通させた状態で選別試験を行なった後に、図２８に部分拡大平面図を示すように、選択的にボンディングワイヤ１２を除去することによって各個片Ａ，Ｂ，Ｃ，Ｄごとにテープ基板１を個別化することも可能である。
また、テープ基板１としてフィルム状の基体２を用いた場合には、テープ基板１が可撓性を有しているため変形が生じやすくなる。こうした変形を防止するために、図１に示すテープ基板１では開口１０の配置を、テープ基板１全体として対称形としてあり、対称形に配置したことによりテープ基板１に加えられる力を平衡させて、テープ基板１の変形を抑制している。開口１０を対称形に配置したテープ基板１の別の例を図２９に示す。この例では、長辺に沿って配置された開口１０が２分割されており、対称部に切断対象となるリード３がない場合であっても、ダミーの開口１０を形成する。
こうした開口１０部分では、対称位置のリード３の数によってパッケージ内で強度及び応力の平衡状態を確保してパッケージの反り等の不具合を防止する必要がある。このため、例えば図３０に示すように、信号が割り当てられていないので半導体チップ４と接続しないため、リード３が不要な接続端子５であっても、ダミーリード３´を配置して開口１０上での配線の数を均等化することが望ましい。
前述した説明では、２５６ＭｂｉｔのＳＤＲＡＭ半導体チップの個片を４層に積層して３２Ｍ−ｗｏｒｄ×３２ｂｉｔシステム１バンクの１Ｇｂｉｔ容量ＳＤＲＡＭ半導体記憶装置を例としたが、図３１に示すのは、同じく２５６ＭｂｉｔのＳＤＲＡＭ半導体チップの個片を４層に積層してこの例では１６Ｍ−ｗｏｒｄ×３２ｂｉｔシステム２バンクの１Ｇｂｉｔ容量ＳＤＲＡＭ半導体記憶装置を構成する場合のブロック構成図であり、図３２は構成図に基づいて、切り換えのために選択される信号について、各リード３を明示したものである。
積層状態となった各半導体チップ４の接続では、アドレス信号線（A0 to A11,A14,BA0,BA1）、コントロール信号線（RAS,CAS,WE,CKE）は、各半導体チップに共通であり、各半導体チップ４が並列接続されているので、テープ基板１の配線パターンとしては同一のパターンを用いることができるが、コントロール信号線（CS,CLK）については、２チップずつ異なる系統に接続する必要がある。
また、データ入出力コントロール信号線（DM0 to DM3）は、各半導体チップ４に固有の配線が必要であり、データ入出力信号線（DQ0 to DQ31）は各個片半導体チップ４に１６本が２系統に割り当てられ、合計で３２本になっている。このため、積層される層によって、データ入出力コントロール信号線、データ入出力信号線は半導体チップ４ごとに異なる接続端子５に半導体チップを接続する必要がある。
電源線については、１系統の配線に各半導体チップ４を共通接続することもできるが、本実施の形態ではノイズを低減させるために電源線を２系統（VSSL, VSSQL, VDDL, VDDQL）（VSSU, VSSQU,VDDU,VDDQU）設けて、２チップずつ夫々の系統に接続しているので、電源線については２チップずつ別の接続端子５と半導体チップ４とを接続する必要がある。なお、電源線については４本に分岐させて、各半導体チップ４に個別の配線と接続して、更に配線を強化することも可能である。
このように、同容量のＳＤＲＡＭであっても、選択される信号の種類・数が異なっており、また、例えば積層する層数をより多層化することが考えられている。また、ＤＲＡＭの他にも、半導体不揮発性記憶装置或いはＳＲＡＭの積層、半導体不揮発性記憶装置及びＳＲＡＭの積層等も検討されており、積層実装では更に選択される信号の数が増加・多様化することが考えられる。こうした場合にも、本実施の形態の半導体装置では信号の切り換えに要するスペースが少ないので、対応が容易である。
（実施の形態２）
図３３は、本発明の他の実施の形態である半導体装置に用いられるテープ基板の半導体チップ搭載状態を示す平面図であり、図３４は半導体チップを搭載したテープ基板を積層した状態を示す縦断面図である。本実施の形態のテープ基板は半導体チップの周縁部分に列状にパッド４ａを配置したコーナーパッドの半導体チップ４に用いられるものである点が前述した実施の形態とは異なっている。
テープ基板１は、ポリイミド等を用いたフィルム状の絶縁性基体２に金属膜のリード３を形成したものであり、リード３はその一端が半導体チップ４のパッド４ａと接続されその他端がテープ基板１の接続端子５となっており、この接続端子５に形成したバンプ電極６によって各テープ基板を接続している。半導体チップ１は接着層７によってテープ基板１に固定され、リード３とパッド４ａとの接続部分は樹脂等を用いた封止材８によって被覆されている。
テープ基板１の半導体チップ４のパッド４ａに相当する部分に半導体チップ接続用の開口９が設けられ、この開口９部分でリード３の一端が半導体チップ４のパッド４ａに接続され、リード３は、ここから周辺部まで延びて、他端が接続端子となっている。
このテープ基板１では、接続端子５近傍にて複数に分岐するリード３が設けられており、分岐した夫々のリード３が異なる接続端子５となっており、接続端子５近傍に設けた切断用の開口１０にて分岐したリード３を容易に切断することができる。このため、分岐したリード３を選択的に切断することによって、積層構成される各層のテープ基板１を同一のテープ基板１から得ることができる。
このように、本発明はコーナーパッドの半導体チップ４の積層に適用することも可能であるが、更に、図３５に示すようにセンターパッドの半導体チップとコーナーパッドの半導体チップとの積層を行なうことも可能である。
以上、本発明を、前記実施の形態に基づき具体的に説明したが、本発明は、前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲において種々変更可能であることは勿論である。
例えば、前述した説明では、可撓性のテープ基板を例にして本発明を説明したが、半導体チップを搭載する基板としては、ガラスファイバを混入させたエポキシ樹脂を用いた絶縁性基体に金属膜のリードを形成した基板等の可撓性を有していない基板を採用して本発明を実施することも可能である。
本発明者が事前に検討した積層実装のための各層のテープ基板を示す平面図である。 本発明者が事前に検討した積層実装のための各層のテープ基板を示す平面図である。 本発明者が事前に検討した積層実装のための各層のテープ基板を示す平面図である。 本発明者が事前に検討した積層実装のための各層のテープ基板を示す平面図である。 図１乃至図４に示すテープ基板を用いた半導体装置の製造工程について説明するフロー図である。 本発明の一実施の形態である半導体装置に用いられるテープ基板の半導体チップ搭載状態を示す平面図である。 本発明の一実施の形態である半導体装置を示すブロック構成図である。 半導体チップ個片ごとに切断によって選択される信号を示す図である。 図６のテープ基板を個別化した各層のテープ基板を示す平面図である。 図６のテープ基板を個別化した各層のテープ基板を示す平面図である。 図６のテープ基板を個別化した各層のテープ基板を示す平面図である。 図６のテープ基板を個別化した各層のテープ基板を示す平面図である。 半導体チップを搭載したテープ基板を積層した状態を示す縦断面図である。 本発明の一実施の形態である半導体装置の製造工程について説明するフロー図である。 本発明の一実施の形態である半導体装置のインデックスを示す部分平面図である。 本発明の一実施の形態である半導体装置のインデックスを示す部分平面図である。 本発明の一実施の形態である半導体装置のインデックスを示す部分平面図である。 本発明の一実施の形態である半導体装置のインデックスを示す部分平面図である。 本発明の一実施の形態である半導体装置の切断部分の配置領域を示す平面図である。 本発明の一実施の形態である半導体装置の切断状態を示す部分拡大縦断面図である。 本発明の一実施の形態である半導体装置の変形例の切断状態を示す部分拡大縦断面図である。 本発明の一実施の形態である半導体装置の変形例の切断状態を示す部分拡大縦断面図である。 本発明の一実施の形態である半導体装置の切断部分を示す部分拡大平面図である。 本発明の一実施の形態である半導体装置の変形例の切断部分を示す部分拡大平面図である。 本発明の一実施の形態である半導体装置の変形例の切断部分を示す部分拡大平面図である。 本発明の一実施の形態である半導体装置の切断部分の変形例を示す部分拡大平面図である。 本発明の一実施の形態である半導体装置の切断部分の変形例を示す部分拡大平面図である。 本発明の一実施の形態である半導体装置の切断部分の変形例を示す部分拡大平面図である。 本発明の一実施の形態である半導体装置に用いるテープ基板の開口配置を変えた例を示す平面図である。 本発明の一実施の形態である半導体装置ダミーリードを示す部分拡大平面図である。 本発明の一実施の形態の変形例である半導体装置を示すブロック構成図である。 半導体チップ個片ごとに切断によって選択される信号を示す図である。 本発明の他の実施の形態である半導体装置に用いられるテープ基板の半導体チップ搭載状態を示す平面図である。 半導体チップを搭載したテープ基板を積層した状態を示す縦断面図である。 半導体チップを搭載したテープ基板を積層した状態を示す縦断面図である。
符号の説明
１…テープ基板
２…基体
３…リード
３´…ダミーリード
４…半導体チップ
４ａ…パッド
５…接続端子
６…バンプ電極
７…接着層
８…封止材
９…接続用の開口
１０…切断用の開口
１１…パンチ
１２…ボンディングワイヤ

Claims (17)

  1. 半導体チップを搭載した基板を複数積層した半導体装置において、
    基板に形成されたリードの一端が半導体チップと接続されその他端が基板の接続端子となっており、前記リードの少なくとも一部は、接続端子近傍にて複数に分岐して、分岐した夫々のリードが異なる接続端子となっていることを特徴とする半導体装置。
  2. 前記基板に形成されたリードは、積層される複数の基板全てに共通配線となる第１の配線と、前記積層される複数の基板の特定の層に共通となり、他の層では独立配線となる第２の配線と、前記積層される複数の基板全てに独立配線となる第３の配線とを有することを特徴とする請求項１に記載の半導体装置。
  3. 前記接続端子近傍にリード切断用の開口を設けたことを特徴とする請求項１又は２に記載の半導体装置。
  4. 前記分岐したリードでは、積層される各層によって異なるリードの導通を維持して各層の基板を個別化することを特徴とする請求項３に記載の半導体装置。
  5. 前記基板にはリード切断用の開口が対称に配置されていることを特徴とする請求項３に記載の半導体装置。
  6. 前記基板がポリイミド等を用いたフィルム状の絶縁性基体に金属膜のリードを形成したテープ基板であることを特徴とする請求項１又は２に記載の半導体装置。
  7. 前記基板がガラスファイバを混入させたエポキシ樹脂を用いた絶縁性基体に金属膜のリードを形成していることを特徴とする請求項１又は２に記載の半導体装置。
  8. 前記積層される複数の基板には、夫々同一の半導体チップが搭載されていることを特徴とする請求項１又は２に記載の半導体装置。
  9. 前記半導体チップがＤＲＡＭであり、複数に分岐するリードがデータ入出力コントロール信号線、データ入出力信号線であることを特徴とする請求項１又は２に記載の半導体装置。
  10. 前記リードの電源線を複数系統並設することを特徴とする請求項１又は２に記載の半導体装置。
  11. 前記開口部分では、開口上での配線の数を均等化するためにダミーリードを配置したことを特徴とする請求項３に記載の半導体装置。
  12. 前記開口で切断されるリードの切断部分の断面積が他の部分よりも小さいことを特徴とする請求項３に記載の半導体装置。
  13. 前記リードの切断を、テープ基板のインデックスとして用いることを特徴とする請求項１０に記載の半導体装置。
  14. 半導体チップを搭載した基板を複数積層した半導体装置の製造方法において、
    前記基板のリードは、一端が半導体チップと接続されその他端が基板の接続端子となっており、前記リードの少なくとも一部は、接続端子近傍にて複数に分岐して、分岐した夫々のリードが異なる接続端子となっており、
    この基板に半導体チップを搭載する個片組み立てを行なう工程と、
    基板に半導体チップを搭載した状態で良品の選別を行なう工程と、
    選別された良品について、分岐したリードから所定のリードの導通を維持して各層の基板を個別化する工程と、
    個別化された基板を、所定の順に積層実装する工程とを有することを特徴とする半導体装置の製造方法。
  15. 前記接続端子近傍にリード切断用の開口を設け、この開口において前記複数の分岐リードの所定のリードを切断することを特徴とする請求項１４に記載の半導体装置の製造方法。
  16. 前記分岐したリードでは、積層される各層によって異なる位置のリードの導通を維持して各層の基板を個別化することを特徴とする請求項１４又は１５に記載の半導体装置の製造方法。
  17. 前記開口における切断はレーザーにより行われることを特徴とする請求項１５に記載の半導体装置の製造方法。
JP2003303974A 2003-08-28 2003-08-28 半導体装置及びその製造方法 Pending JP2005072523A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2003303974A JP2005072523A (ja) 2003-08-28 2003-08-28 半導体装置及びその製造方法
US10/885,573 US7321165B2 (en) 2003-08-28 2004-07-08 Semiconductor device and its manufacturing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003303974A JP2005072523A (ja) 2003-08-28 2003-08-28 半導体装置及びその製造方法

Publications (1)

Publication Number Publication Date
JP2005072523A true JP2005072523A (ja) 2005-03-17

Family

ID=34407790

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003303974A Pending JP2005072523A (ja) 2003-08-28 2003-08-28 半導体装置及びその製造方法

Country Status (2)

Country Link
US (1) US7321165B2 (ja)
JP (1) JP2005072523A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007116027A (ja) * 2005-10-24 2007-05-10 Elpida Memory Inc 半導体装置の製造方法および半導体装置
JP2007335528A (ja) * 2006-06-13 2007-12-27 Elpida Memory Inc 積層半導体装置

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110051385A1 (en) * 2009-08-31 2011-03-03 Gainteam Holdings Limited High-density memory assembly
US9111764B2 (en) * 2012-07-13 2015-08-18 Infineon Technologies Ag Integrated semiconductor device and a bridge circuit with the integrated semiconductor device

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4814855A (en) * 1986-04-29 1989-03-21 International Business Machines Corporation Balltape structure for tape automated bonding, multilayer packaging, universal chip interconnection and energy beam processes for manufacturing balltape
JPH01191462A (ja) 1988-01-27 1989-08-01 Toshiba Corp 半導体装置
JP2695893B2 (ja) 1989-01-27 1998-01-14 株式会社日立製作所 半導体装置及びその製造方法
JPH04348045A (ja) * 1990-05-20 1992-12-03 Hitachi Ltd 半導体装置及びその製造方法
JPH0590723A (ja) 1991-09-26 1993-04-09 Mitsubishi Electric Corp モジユール用共用基板
KR970000214B1 (ko) * 1993-11-18 1997-01-06 삼성전자 주식회사 반도체 장치 및 그 제조방법
JP2776365B2 (ja) 1996-04-04 1998-07-16 日本電気株式会社 多段接続型半導体用キャリヤーとそれを用いた半導体装置、及びその製造方法
US6072233A (en) * 1998-05-04 2000-06-06 Micron Technology, Inc. Stackable ball grid array package
US6307256B1 (en) * 1998-10-26 2001-10-23 Apack Technologies Inc. Semiconductor package with a stacked chip on a leadframe
US6518659B1 (en) * 2000-05-08 2003-02-11 Amkor Technology, Inc. Stackable package having a cavity and a lid for an electronic device
US7051427B2 (en) * 2000-09-29 2006-05-30 Texas Instruments Incorporated Integrated circuit trimming device broken die sensor
JP2003179099A (ja) * 2001-12-12 2003-06-27 Toshiba Corp 半導体装置およびその製造方法
JP2003318361A (ja) * 2002-04-19 2003-11-07 Fujitsu Ltd 半導体装置及びその製造方法
US20040106190A1 (en) * 2002-12-03 2004-06-03 Kimberly-Clark Worldwide, Inc. Flow-through assay devices
US7111149B2 (en) * 2003-07-07 2006-09-19 Intel Corporation Method and apparatus for generating a device ID for stacked devices

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007116027A (ja) * 2005-10-24 2007-05-10 Elpida Memory Inc 半導体装置の製造方法および半導体装置
JP2007335528A (ja) * 2006-06-13 2007-12-27 Elpida Memory Inc 積層半導体装置

Also Published As

Publication number Publication date
US20050077608A1 (en) 2005-04-14
US7321165B2 (en) 2008-01-22

Similar Documents

Publication Publication Date Title
JP3914651B2 (ja) メモリモジュールおよびその製造方法
EP1876644B1 (en) Semiconductor device and manufacturing method of same
US4721995A (en) Integrated circuit semiconductor device formed on a wafer
US6756661B2 (en) Semiconductor device, a semiconductor module loaded with said semiconductor device and a method of manufacturing said semiconductor device
KR0147259B1 (ko) 적층형 패키지 및 그 제조방법
CN101553923B (zh) 边缘连接晶片级叠置微电子封装及其制造方法
US7763986B2 (en) Semiconductor chip, film substrate, and related semiconductor chip package
US20100117215A1 (en) Planar multi semiconductor chip package
CN100388417C (zh) 半导体器件的生产管理方法及半导体衬底
US7663204B2 (en) Substrate for multi-chip stacking, multi-chip stack package utilizing the substrate and its applications
US8653653B2 (en) High density three dimensional semiconductor die package
US20090209061A1 (en) Method of manufacturing semiconductor package
JP2005322921A (ja) バンプテストのためのフリップチップ半導体パッケージ及びその製造方法
JP2006294795A (ja) 半導体装置およびその製造方法
US20090008799A1 (en) Dual mirror chips, wafer including the dual mirror chips, multi-chip packages, methods of fabricating the dual mirror chip, the wafer, and multichip packages, and a method for testing the dual mirror chips
KR100519657B1 (ko) 테스트 패드를 갖는 반도체 칩과 그를 이용한 테이프캐리어 패키지
JP2005072523A (ja) 半導体装置及びその製造方法
US7615870B2 (en) Semiconductor device, manufacturing method thereof, and connection method of circuit board
US20110254000A1 (en) Semiconductor chip embedded with a test circuit
KR100886716B1 (ko) 스트립 기판
KR20150050859A (ko) 반도체 패키지 및 그의 제조방법
KR20020092193A (ko) 칩 적층형 반도체 장치
JPH11330256A (ja) 半導体装置およびその製造方法
JPH0482244A (ja) 半導体集積回路装置およびその配線変更方法
JPH02229461A (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060802

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20060914

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20061218

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080310

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080312

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20080702