JP2006294795A - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法 Download PDF

Info

Publication number
JP2006294795A
JP2006294795A JP2005112142A JP2005112142A JP2006294795A JP 2006294795 A JP2006294795 A JP 2006294795A JP 2005112142 A JP2005112142 A JP 2005112142A JP 2005112142 A JP2005112142 A JP 2005112142A JP 2006294795 A JP2006294795 A JP 2006294795A
Authority
JP
Japan
Prior art keywords
inner lead
spacer
bare chip
bare
bonding wire
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2005112142A
Other languages
English (en)
Other versions
JP4643341B2 (ja
Inventor
Noboru Okane
根 昇 岡
Ryoji Matsushima
嶋 良 二 松
Kazuhiro Yamamori
森 和 弘 山
Junya Sagara
良 潤 也 相
Yoshio Iizuka
塚 佳 男 飯
Kuniyuki Onishi
西 邦 幸 大
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2005112142A priority Critical patent/JP4643341B2/ja
Priority to US11/398,694 priority patent/US7569921B2/en
Publication of JP2006294795A publication Critical patent/JP2006294795A/ja
Application granted granted Critical
Publication of JP4643341B2 publication Critical patent/JP4643341B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H01L24/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48095—Kinked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48257—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a die pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48475—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49113—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting different bonding areas on the semiconductor or solid-state body to a common bonding area outside the body, e.g. converging wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85009—Pre-treatment of the connector or the bonding area
    • H01L2224/85051—Forming additional members, e.g. for "wedge-on-ball", "ball-on-wedge", "ball-on-ball" connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Semiconductor Memories (AREA)

Abstract

【課題】 パッケージの外形寸法を大きくせず、かつ短絡等の不良率を上げずになるべく多くのベアチップを内蔵可能な半導体装置およびその製造方法を提供する。
【解決手段】 本実施形態の半導体装置は、ベッドフレーム１（支持基板）の上面にシリコンスペーサ２を間に挟んで２個のベアチップ３，４を配置し、ベッドフレーム１の下面にもシリコンスペーサ２を間に挟んで２個のベアチップ３，４を配置している。ベッドフレーム１を挟んで水平方向両側にはインナーリード５が配置され、インナーリード５とベアチップ３，４のパッドとはボンディングワイヤ６，７で接続されている。シリコンスペーサ２の一端側のベアチップ３のパッドをインナーリード５に接続するボンディングワイヤ７が、同じシリコンスペーサ２の他端側のベアチップ３に接触しないように、ボンディングワイヤ７の高さを制限している。
【選択図】 図１

Description

本発明は、支持基板の上下にベアチップを実装する半導体装置に関する。
フラッシュメモリは、自由に書き換えが可能で、電源電圧を供給しなくてもデータを保持できるため、種々の電子機器の記憶装置として幅広く利用されている。フラッシュメモリは、光ピックアップや磁気ヘッドなどの機構部分を設けずにデータの読取・再生ができるため、電子機器のサイズを小型化でき、消費電力も削減できる。さらには、機構部分がないことで、製品の耐久性が向上し、コスト削減も図れる。このような背景で、フラッシュメモリは、MDやHDDなどの大容量記憶装置の代替品として、ますます普及することが予想される。
しかしながら、フラッシュメモリは、配線ルール幅による制限があるために、急激にはその記憶容量を増やせない。そこで、ウエハ上に形成された複数のフラッシュメモリチップ（以下、単にチップと呼ぶ）をワンパッケージ内に内蔵して記憶容量を増やす手法が考えられる。
これらチップを横に並べてパッケージ化すると、パッケージの外形寸法が大きくなるため、望ましくない。パッケージの外形寸法を小さくするには、例えば支持基板の両面にチップを配置することが考えられる。各チップのパッドはボンディングワイヤを介してインナーリードと接続されるが、ボンディングワイヤは湾曲を描くため、支持基板の両面にチップを配置すると、ボンディングワイヤも両面に配置しなければならず、高さ方向の制約を満たすのが難しくなる。
ボンディングワイヤの湾曲高さを低くする手法が知られている（特許文献１参照）が、特許文献１のような技術を利用して、支持基板の両面にチップを実装したとしても、高々２個のチップをワンパッケージ内に内蔵できるにすぎず、記憶容量を大幅に増やすことはできない。
特開平9-51011号公報
本発明は、パッケージの外形寸法を大きくせず、かつ短絡等の不良率を上げずになるべく多くのベアチップを内蔵可能な半導体装置およびその製造方法を提供するものである。
本発明の一態様によれば、支持基板の対向する第１および第２の主面の少なくとも一方の主面上に積層される複数のベアチップと、前記複数のベアチップのうち、上下に隣接配置される２つの前記ベアチップの間に配置されるスペーサと、前記支持基板を挟んで水平方向両側に配置され、前記ベアチップのパッドにボンディングワイヤを介して接続されるインナーリードと、を備え、前記スペーサの一端側の前記ベアチップのパッドを対応する前記インナーリードに接続する前記ボンディングワイヤは、同じスペーサの他端側の前記ベアチップに接触しないように配置されることを特徴とする半導体装置を提供するものである。
また、本発明の一態様によれば、第１のインナーリードと、前記第１のインナーリードに対して水平方向に間隔を隔てて配置され、前記第１のインナーリードよりもリード部が長い第２のインナーリードと、前記第２のインナーリード上にスペーサを間に挟んで積層され一辺に沿って形成されたパッドをそれぞれ有する複数のベアチップと、前記第１のインナーリードと前記複数のベアチップのパッドとの間、および前記第２のインナーリードと前記複数のベアチップのベアチップとの間を接続する複数のボンディングワイヤと、を備え、前記スペーサの一端側の前記ベアチップのパッドを対応する前記第１または第２のインナーリードに接続する前記ボンディングワイヤは、同じスペーサの他端側の前記ベアチップに接触しないように配置されることを特徴とする半導体装置を提供するものである。
また、本発明の一態様によれば、支持基板の第１の主面に接着材を介して第１のベアチップを実装するステップと、前記第１のベアチップの表面に接着材を介して第１のスペーサを貼り付けるステップと、前記第１のベアチップのパッドとインナーリードとをボンディングワイヤで接続し、該ボンディングワイヤの最大高さが前記第１のスペーサの上端よりも低くなるように前記ボンディングワイヤを配置するステップと、前記第１のスペーサの表面に接着材を介して第２のベアチップを貼り付けるステップと、前記第２のベアチップのパッドと前記インナーリードとをボンディングワイヤで接続するステップと、前記ステップのいずれかの処理と並行して、あるいは前記ステップのすべての終了後に、前記支持基板の第２の主面に接着材を介して第３のベアチップを貼り付けるステップと、前記第３のベアチップの表面に接着材を介して第３のスペーサを貼り付けるステップと、前記第３のベアチップのパッドとインナーリードとをボンディングワイヤで接続し、該ボンディングワイヤの最大高さが前記第３のスペーサの上端よりも低くなるように前記ボンディングワイヤを配置するステップと、前記第３のスペーサの表面に接着材を介して第４のベアチップを貼り付けるステップと、前記第４のベアチップのパッドと前記インナーリードとをボンディングワイヤで接続するステップと、を備えることを特徴とする半導体装置の製造方法を提供するものである。
本発明によれば、パッケージの外形寸法を大きくせず、かつ短絡等の不良率を上げずになるべく多くのベアチップを内蔵可能な半導体装置およびその製造方法を提供できる。
以下、図面を参照しながら、本発明の一実施形態を説明する。
図１は本発明の一実施形態に係る半導体装置の断面構造を示す図、図２は図１の一部を拡大した図である。図１の半導体装置は、ワンパッケージ内に複数のフラッシュメモリチップ（以下、ベアチップと呼ぶ）とメモリコントローラ（不図示）とを内蔵している。内蔵されるベアチップの数やメモリ容量は特に問わないが、例えば２Ｇビットのチップが４個（計１Ｇバイト）内蔵される。
図２に詳細構造を示すように、本実施形態の半導体装置は、ベッドフレーム１（支持基板）の上面にシリコンスペーサ２を間に挟んで２個のベアチップ３，４を配置し、ベッドフレーム１の下面にもシリコンスペーサ２を間に挟んで２個のベアチップ３，４を配置している。ベッドフレーム１を挟んで水平方向両側にはインナーリード５が配置され、インナーリード５とベアチップ３，４のパッドとはボンディングワイヤ６，７で接続されている。ベッドフレーム１の両面にベアチップ３，４が配置されるため、ボンディングワイヤ６，７もベッドフレーム１の両面に配置されている。
ベッドフレーム１の上面側に積層された２つのベアチップ３，４のうち、ベアチップ３はボンディングワイヤ６によりインナーリード５に接続され、ベアチップ４はボンディングワイヤ６によりインナーリード５に接続されている。ベッドフレーム１の下面側も同様である。
インナーリード５の上面側のボンディングワイヤ６の接続位置は、インナーリード５の下面側のボンディングワイヤ７の接続位置と左右方向にずれている。
ベッドフレーム１とベアチップ４との間と、ベアチップ４とシリコンスペーサ２との間と、ベアチップ３とシリコンスペーサ２との間はそれぞれ、接着材８で接合されている。接着材８の種類は特に問わないが、例えばエポキシ等の樹脂を含む材料が用いられる。
本実施形態は、図２を見ればわかるように、シリコンスペーサ２の一端側のベアチップ４のパッドをインナーリード５に接続するボンディングワイヤ７が、同じシリコンスペーサ２の他端側のベアチップ３に接触しないように、ボンディングワイヤ７の高さを制限している。
図３は図２の比較例であり、ボンディングワイヤ７がベアチップ３に接触する例を示している。図３の場合、ボンディングワイヤ６，７に外的応力が加わり、ボンディングワイヤ６，７の接合強度が劣化したり、ボンディングワイヤ６，７の湾曲形状が不安定になる。このため、ボンディングワイヤ６，７のクリアランスを十分に取れない場合には、ボンディングワイヤ７がベアチップ３，４に接触するおそれがある。ベアチップ３のボンディングワイヤ側の面（シリコンスペーサ２側の面）には接着材８が付着しているため短絡不良は起きにくいが、ベアチップ４のボンディングワイヤ側の面は露出しているため、ボンディングワイヤ７が接触すると、短絡不良が起きる可能性が非常に高い。
これに対して、本実施形態では、半導体チップや接着材８の厚さにばらつきが生じてもボンディングワイヤ７とベアチップ３とが接触しないように、シリコンスペーサ２の厚さとシリコンスペーサ２の接着材８の厚さとの和を、ボンディングワイヤ６，７の径の２〜４倍に設定している。
ここで、２倍以上に設定する理由は、ボンディングワイヤ６，７はベアチップ３，４のパッド上で少なくとも一回折り返されるためである。ボンディングワイヤ６，７は、ベアチップ３，４のパッド上で少なくとも一回折り返され、その折り返された箇所からインナーリード５に向かって水平方向に延出される。このため、ボンディングワイヤ６，７が隙間なく一回折り返された場合、ボンディングワイヤ６，７の高さはボンディングワイヤ６，７の径の２倍程度となる。また、４倍以下にする理由は、ボンディングワイヤ６，７がベアチップ３，４のパッド上で折り返す際、折り返した箇所に若干の隙間ができることがあるためである。
図４はボンディングワイヤ６，７とベアチップ３のパッドとの接合位置付近の構造を示す図である。図４（ａ）に示すようにボンディングワイヤ６，７の先端にはボール１１が形成され、このボール１１がパッド上で圧着される。その際、図４（ｂ）に示すように、ボール１１だけでなく、ボンディングワイヤ６，７の一部が折り返されてパッドに圧着される。
本実施形態では、ベアチップ３間のスペーサ２としてシリコンスペーサ２を用いている。その理由は、シリコンスペーサ２は耐熱性に優れているためである。本実施形態では、製造時に温度を上げてボンディングワイヤ６，７の接合性を向上できる。仮に、ポリイミド（ＰＩ）等の樹脂で形成されたシリコンスペーサ２を用いると、製造時に温度をあまり上げられないため、ボンディングワイヤ６，７の接合性が悪くなり、工程が複雑化するとともに、製造コストも高くなる。
図５および図６は本実施形態に係る半導体装置の製造工程を示す断面図である。まず、フラッシュメモリが形成されたウエハ全体に接着材８のシートを貼り付けて、ウエハの周縁に沿ってシートをカットする。これにより、ウエハの全面に接着材８が付着される。次に、ウエハをダイシングしてベアチップ３ごとに分離する。
次に、ベッドフレーム１上に、接着材８の付着した面を下にして第１のベアチップ４を貼り付ける（図５（ａ））。この場合の上面図は図７のようになる。
次に、第１のベアチップ４の上面に接着材８を介して第１のシリコンスペーサ２を貼り付ける（図５（ｂ））。次に、ベッドフレーム１を上下逆にして、ベッドフレーム１上に、接着材８の付着した面を下にして第２のベアチップ４を貼り付ける（図５（ｃ））。次に、第２のベアチップ４の上面に接着材８を介して第２のシリコンスペーサ２を貼り付ける（図５（ｄ））。
次に、第２のベアチップ４上のパッドとインナーリード５とをボンディングワイヤ７で接続する（図５（ｅ））。このとき、図２に示したように、第２のシリコンスペーサ２の厚さとその下の接着材８の厚さとの和がボンディングワイヤ７の径の２〜４倍になるようにして、ボンディングワイヤ７が次の工程で形成される第３のベアチップ３に接触しないようにする。
次に、第２のシリコンスペーサ２の上面に、接着材８の付着した面を下にして第３のベアチップ３を貼り付ける（図６（ａ））。次に、第３のベアチップ３上のパッドとインナーリード５とをボンディングワイヤ６で接続する（図６（ｂ））。
次に、ベッドフレーム１を上下逆にして、第１のベアチップ４上のパッドとインナーリード５とをボンディングワイヤ７で接続する（図６（ｃ））。この場合の上面図は図８のようになる。この場合も第２のシリコンスペーサ２の厚さとその下の接着材８の厚さとの和がボンディングワイヤ７の径の２〜４倍になるようにして、ボンディングワイヤ７が次の工程で形成される第４のベアチップ３が接触しないような高さに配置される。
次に、第１のシリコンスペーサ２の上面に、接着材８の付着した面を下にして第４のベアチップ３を貼り付ける（図６（ｄ））。次に、第４のベアチップ３のパッドとインナーリード５とをボンディングワイヤ６で接続する（図６（ｅ））。この場合の上面図は図９のようになる。
以上の工程で、ベアチップ３の積層化とワイヤボンディングが終了し、次に、全体をモールドして、半導体パッケージを形成する。
図５および図６の製造工程の順序は、任意に変更が可能である。例えば、ベッドフレーム１の一方の面に積層されるベアチップの取付とワイヤボンディングが終わった後に、他方の面のベアチップの取付とワイヤボンディングを行ってもよい。
図５および図６の製造工程では、ウエハ全面に接着材８のシートを貼り付けてからベアチップの切り出しを行う例を説明したが、接着材８を付着せずにウエハをカットし、各ベアチップ３を積層する際に各ベアチップ３に個別に接着材８を付着させてもよい。ウエハ全面に接着材８のシートを貼り付けてからウエハの周縁に沿ってシートをカットする場合、接着材８のシートはウエハ単位で切り出される。この場合、シートの切り出される単位が大きいため、ウエハ単位で切り出したスペースの間に切り出されない大きなスペースが生じてしまう。一方、各ベアチップ３に個別に接着材８を付着させる場合、シートの切り出される単位が小さくなるため、切り出されないスペースが小さくなり、接着材８のシートを無駄なく使用することができる。
この場合、完成形態の断面構造は図１０のようになる。図１０の半導体記憶装置は、スペーサ２の上面に貼り付けられるベアチップ３のスペーサ２側の面は、スペーサ２と接触する箇所のみ接着材８が付着している。したがって、本実施形態のようにボンディングワイヤ７がその上（または下）のベアチップ３と接触しないようにすることが短絡を防止するための必須の要件になる。
このように、第１の実施形態では、ベッドフレーム１の両面にそれぞれ複数のベアチップ３を積層する場合に、ベアチップ３上のパッドとインナーリード５とを接続するボンディングワイヤ７がベアチップ３に接触しないようにボンディングワイヤ７の高さを制限するため、ボンディングワイヤ７とベアチップ３とが電気的に短絡するおそれがなくなり、ワンパッケージ内に内蔵可能なベアチップ数を増やしつつも、製品の信頼性を向上できる。
（第２の実施形態）
上述した第１の実施形態では、ベアチップ３の対向する２辺に沿ってパッドが配置されている例を説明したが、図１１に示すように一辺に沿ってのみパッド２１が配置されたベアチップ３も存在する。本発明は、このようなベアチップ３に対しても適用可能である。
図１２は第２の実施形態に係る半導体記憶装置の断面図である。図１２の半導体記憶装置は、第１のインナーリード２２と、第１のインナーリード２２に略平行に配置され第１のインナーリード２２よりもリード部が長い第２のインナーリード２３と、第２のインナーリード２３上にスペーサ２を挟んで積層され一辺に沿ってパッドが形成された複数のベアチップ３，４とを備えている。
第１のインナーリード２２と複数のベアチップ３，４との間にはボンディングワイヤ２４，２５が接続され、第２のインナーリード２３と複数のベアチップ３，４の間にはボンディングワイヤ２６，２７が接続されている。スペーサ２の下端側のベアチップ４のパッドを対応する第１または第２のインナーリード２３に接続するボンディングワイヤ２５，２７は、同じスペーサ２の上端側のベアチップ３に接触しないように配置されている。第１の実施形態と同様に、スペーサ２の厚さとその下の接着材８との厚さは、ボンディングワイヤ２５，２７の径の２〜４倍に設定されている。
図１３は図１２の上方から見た平面図である。図示のように、積層された複数のベアチップ３は、右方向に伸びる第２のインナーリード２３によって支持されており、ベアチップ３と第１のインナーリード２２との間、およびベアチップ３と第２のインナーリード２３の間にボンディングワイヤ２４〜２７が接続されている。
パッドが一辺に設けられた半導体チップを用いると、パッドに近いインナーリードとパッド群から遠いインナーリードとが生じ、パッドから遠い側のインナーリードとパッドとをボンディングワイヤで接続しようとすると、ボンディングワイヤが非常に長くなる。その結果、この後の樹脂封止の工程で樹脂によりワイヤが流され易くなり、隣り合うワイヤ同士が電気的に短絡し易くなる。しかしながら、第２の実施形態では、短い方の第１のインナーリード２２の先端部がベアチップ３，４のパッドと対向して配置されるとともに、長い方の第２のインナーリード２３がベアチップ３，４の裏面を通過し、その先端部が、ベアチップ３，４と第１のインナーリード２２との間に位置するまで延出されている。このため、ベアチップ３，４の片側でワイヤボンディング接続を行うことができ、ボンディングワイヤ２５，２７が短くて済む。また、第２の実施形態は、第１の実施形態と同様に、ボンディングワイヤがベアチップに接触しないようにボンディングワイヤの背を低くするため、短絡不良を確実に防止できる。
図１４は、図１１で示した半導体チップの具体例を示すものである。ここでは、片側パッド構成のＮＡＮＤ型フラッシュメモリがモノシリックに集積された半導体チップを例に、そのレイアウトの一例について説明する。
図１４のベアチップ３は、セルアレイ３１と、ビット線選択回路３２と、センスアンプ及びラッチ回路３３と、カラムデコーダ３４と、ドライバ３５と、ロウデコーダ３６と、周辺回路３７とを有する。
セルアレイ３１は、マトリクス状に配置される複数のメモリセルと、行方向に配置される複数のワード線および選択ゲート線と、列方向に配置される複数のビット線と、奇数番目のビット線間および偶数番目のビット線間をシールドする電位を供給するシールド電源（不図示）とを有する。
ビット線選択回路３２と、センスアンプ及びラッチ回路３３と、カラムデコーダ３４は、セルアレイ３１に対して列（カラム）方向に順に配置される。ロウデコーダ３６はセルアレイ３１に対して行（ロウ）方向に配置され、ドライバ３５はロウデコーダ３６に対して列方向に配置される。
このように、ビット線選択回路３２を駆動するドライバ３５を一箇所に集約させるため、集積度が向上して回路規模を削減できる。
センスアンプ３３は、メモリセルからビット線を介して読み出されたデータを増幅する。ビット線選択回路３２は、奇数番目のビット線電位がセンスアンプに供給される場合は、偶数番目のビット線電位をシールド電源に設定し、偶数番目のビット線電位がセンスアンプ３３に供給される場合は、奇数番目のビット線電位をシールド電源に設定する。
このように、ビット線選択回路３２は、ビット線を選択してセンスアンプ３３に接続する機能と、非選択のビット線をシールド電源に接続する機能とを兼ねている。このため、これらの機能を有する回路を２つに分けて配置する場合と比較して、集積度が向上して回路規模を削減できる。
上述した各実施形態では、フラッシュメモリのベアチップを積層する例を説明したが、本発明は、ベッドフレームやインナーリード上に実装される各種の半導体デバイスに適用される。積層されるベアチップは、必ずしも同種のものである必要はなく、例えば、メモリとコントローラ等を積層してもよい。
また、第１の実施形態では、ベッドフレーム１の上下にベアチップを積層しているが、一方の面のみにベアチップを積層してもよい。
本発明の一実施形態に係る半導体装置の断面構造を示す図。 図１の一部を拡大した図。 図２の比較例であり、ボンディングワイヤ７がベアチップ３に接触する例を示す図。 ボンディングワイヤ６，７とベアチップ３のパッドとの接合位置付近の構造を示す図。 本実施形態に係る半導体装置の製造工程を示す断面図。 図５に続く工程断面図。 図５（ａ）の工程における上面図。 図６（ｃ）の工程における上面図。 図６（ｅ）の工程における上面図。 図１の変形例の断面構造を示す図。 一辺に沿ってのみパッドが形成されたベアチップの平面図。 第２の実施形態に係る半導体記憶装置の断面図。 図１２の上方から見た平面図。 フラッシュメモリのベアチップ３の内部構成の一例を示すレイアウト図。
符号の説明
１ ベッドフレーム
２ シリコンスペーサ
３，４ ベアチップ
５ インナーリード
６，７ ボンディングワイヤ
８ 接着材

Claims (6)

  1. 支持基板の対向する第１および第２の主面の少なくとも一方の主面上に積層される複数のベアチップと、
    前記複数のベアチップのうち、上下に隣接配置される２つの前記ベアチップの間に配置されるスペーサと、
    前記支持基板を挟んで水平方向両側に配置され、前記ベアチップのパッドにボンディングワイヤを介して接続されるインナーリードと、を備え、
    前記スペーサの一端側の前記ベアチップのパッドを対応する前記インナーリードに接続する前記ボンディングワイヤは、同じスペーサの他端側の前記ベアチップに接触しないように配置されることを特徴とする半導体装置。
  2. 前記スペーサの一端側の前記ベアチップに該スペーサを接合する接着材の厚みと、該スペーサの厚みとの和は、前記ボンディングワイヤのワイヤ径の２〜４倍であることを特徴とする請求項１に記載の半導体装置。
  3. 前記第１および第２の主面上にそれぞれ複数個ずつ前記ベアチップが積層され、
    前記ボンディングワイヤは、前記インナーリードの対向する２面にそれぞれ接続され、
    前記インナーリード上の前記ボンディングワイヤの接続位置は、前記インナーリードの対向する２面において水平方向に互いにずれていることを特徴とする請求項１または２に記載の半導体装置。
  4. 前記スペーサは、シリコンスペーサであり、
    前記ベアチップは、フラッシュメモリチップであることを特徴とする請求項１乃至３のいずれかに記載の半導体装置。
  5. 第１のインナーリードと、
    前記第１のインナーリードに対して水平方向に間隔を隔てて配置され、前記第１のインナーリードよりもリード部が長い第２のインナーリードと、
    前記第２のインナーリード上にスペーサを間に挟んで積層され一辺に沿って形成されたパッドをそれぞれ有する複数のベアチップと、
    前記第１のインナーリードと前記複数のベアチップのパッドとの間、および前記第２のインナーリードと前記複数のベアチップのベアチップとの間を接続する複数のボンディングワイヤと、を備え、
    前記スペーサの一端側の前記ベアチップのパッドを対応する前記第１または第２のインナーリードに接続する前記ボンディングワイヤは、同じスペーサの他端側の前記ベアチップに接触しないように配置されることを特徴とする半導体装置。
  6. 支持基板の第１の主面に接着材を介して第１のベアチップを実装するステップと、
    前記第１のベアチップの表面に接着材を介して第１のスペーサを貼り付けるステップと、
    前記第１のベアチップのパッドとインナーリードとをボンディングワイヤで接続し、該ボンディングワイヤの最大高さが前記第１のスペーサの上端よりも低くなるように前記ボンディングワイヤを配置するステップと、
    前記第１のスペーサの表面に接着材を介して第２のベアチップを貼り付けるステップと、
    前記第２のベアチップのパッドと前記インナーリードとをボンディングワイヤで接続するステップと、
    前記ステップのいずれかの処理と並行して、あるいは前記ステップのすべての終了後に、前記支持基板の第２の主面に接着材を介して第３のベアチップを貼り付けるステップと、
    前記第３のベアチップの表面に接着材を介して第３のスペーサを貼り付けるステップと、
    前記第３のベアチップのパッドとインナーリードとをボンディングワイヤで接続し、該ボンディングワイヤの最大高さが前記第３のスペーサの上端よりも低くなるように前記ボンディングワイヤを配置するステップと、
    前記第３のスペーサの表面に接着材を介して第４のベアチップを貼り付けるステップと、
    前記第４のベアチップのパッドと前記インナーリードとをボンディングワイヤで接続するステップと、を備えることを特徴とする半導体装置の製造方法。
JP2005112142A 2005-04-08 2005-04-08 半導体装置 Expired - Fee Related JP4643341B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2005112142A JP4643341B2 (ja) 2005-04-08 2005-04-08 半導体装置
US11/398,694 US7569921B2 (en) 2005-04-08 2006-04-06 Semiconductor device and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005112142A JP4643341B2 (ja) 2005-04-08 2005-04-08 半導体装置

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2010154071A Division JP2010219567A (ja) 2010-07-06 2010-07-06 半導体装置

Publications (2)

Publication Number Publication Date
JP2006294795A true JP2006294795A (ja) 2006-10-26
JP4643341B2 JP4643341B2 (ja) 2011-03-02

Family

ID=37107898

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005112142A Expired - Fee Related JP4643341B2 (ja) 2005-04-08 2005-04-08 半導体装置

Country Status (2)

Country Link
US (1) US7569921B2 (ja)
JP (1) JP4643341B2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008251873A (ja) * 2007-03-30 2008-10-16 Oki Electric Ind Co Ltd 半導体装置及び半導体装置製造方法
JP2008300663A (ja) * 2007-05-31 2008-12-11 Oki Electric Ind Co Ltd リードフレーム、このリードフレームを用いる半導体装置及びその製造方法
JP2014179514A (ja) * 2013-03-15 2014-09-25 Toshiba Corp 半導体装置

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007035864A (ja) * 2005-07-26 2007-02-08 Toshiba Corp 半導体パッケージ
JP2007035865A (ja) * 2005-07-26 2007-02-08 Toshiba Corp 半導体パッケージとその製造方法
JP5604897B2 (ja) * 2010-02-18 2014-10-15 セイコーエプソン株式会社 光デバイスの製造方法、光デバイス及び生体情報検出器
DE102010022925B4 (de) * 2010-06-07 2019-03-07 Tdk Electronics Ag Piezoelektrisches Vielschichtbauelement und Verfahren zur Ausbildung einer Außenelektrode bei einem piezoelektrischen Vielschichtbauelement
US11469163B2 (en) * 2019-08-02 2022-10-11 Semiconductor Components Industries, Llc Low stress asymmetric dual side module

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04302164A (ja) * 1991-03-29 1992-10-26 Fujitsu Ltd 半導体装置
JP2000058743A (ja) * 1998-07-31 2000-02-25 Sanyo Electric Co Ltd 半導体装置
JP2001298150A (ja) * 2000-04-14 2001-10-26 Hitachi Ltd 半導体装置及びその製造方法
JP2002261233A (ja) * 2001-03-05 2002-09-13 Sony Corp 半導体装置及びその製造方法
JP2003347504A (ja) * 2003-05-12 2003-12-05 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
JP2004282056A (ja) * 2003-02-27 2004-10-07 Sumitomo Bakelite Co Ltd 半導体装置、半導体素子の製造方法、および半導体装置の製造方法
JP2004303841A (ja) * 2003-03-28 2004-10-28 Lintec Corp 半導体装置、半導体装置の製造方法およびスペーサ
JP2004356529A (ja) * 2003-05-30 2004-12-16 Renesas Technology Corp 半導体装置および半導体装置の製造方法
JP2005026695A (ja) * 2003-07-01 2005-01-27 Samsung Electronics Co Ltd インライン集積回路チップパッケージ製造装置及びそれを利用した集積回路チップパッケージの製造方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0951011A (ja) 1995-08-10 1997-02-18 Tanaka Denshi Kogyo Kk 半導体チップのワイヤボンディング方法
DE10142120A1 (de) * 2001-08-30 2003-03-27 Infineon Technologies Ag Elektronisches Bauteil mit wenigstens zwei gestapelten Halbleiterchips sowie Verfahren zu seiner Herstellung
KR20030075860A (ko) * 2002-03-21 2003-09-26 삼성전자주식회사 반도체 칩 적층 구조 및 적층 방법
JP2004172477A (ja) * 2002-11-21 2004-06-17 Kaijo Corp ワイヤループ形状、そのワイヤループ形状を備えた半導体装置、ワイヤボンディング方法及び半導体製造装置
JP2004296897A (ja) * 2003-03-27 2004-10-21 Seiko Epson Corp 半導体装置、電子デバイス、電子機器および半導体装置の製造方法
US7030489B2 (en) * 2003-07-31 2006-04-18 Samsung Electronics Co., Ltd. Multi-chip module having bonding wires and method of fabricating the same

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04302164A (ja) * 1991-03-29 1992-10-26 Fujitsu Ltd 半導体装置
JP2000058743A (ja) * 1998-07-31 2000-02-25 Sanyo Electric Co Ltd 半導体装置
JP2001298150A (ja) * 2000-04-14 2001-10-26 Hitachi Ltd 半導体装置及びその製造方法
JP2002261233A (ja) * 2001-03-05 2002-09-13 Sony Corp 半導体装置及びその製造方法
JP2004282056A (ja) * 2003-02-27 2004-10-07 Sumitomo Bakelite Co Ltd 半導体装置、半導体素子の製造方法、および半導体装置の製造方法
JP2004303841A (ja) * 2003-03-28 2004-10-28 Lintec Corp 半導体装置、半導体装置の製造方法およびスペーサ
JP2003347504A (ja) * 2003-05-12 2003-12-05 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
JP2004356529A (ja) * 2003-05-30 2004-12-16 Renesas Technology Corp 半導体装置および半導体装置の製造方法
JP2005026695A (ja) * 2003-07-01 2005-01-27 Samsung Electronics Co Ltd インライン集積回路チップパッケージ製造装置及びそれを利用した集積回路チップパッケージの製造方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008251873A (ja) * 2007-03-30 2008-10-16 Oki Electric Ind Co Ltd 半導体装置及び半導体装置製造方法
JP4579941B2 (ja) * 2007-03-30 2010-11-10 Ｏｋｉセミコンダクタ株式会社 半導体装置及び半導体装置製造方法
JP2008300663A (ja) * 2007-05-31 2008-12-11 Oki Electric Ind Co Ltd リードフレーム、このリードフレームを用いる半導体装置及びその製造方法
US7705469B2 (en) 2007-05-31 2010-04-27 Oki Semiconductor Co., Ltd. Lead frame, semiconductor device using same and manufacturing method thereof
JP2014179514A (ja) * 2013-03-15 2014-09-25 Toshiba Corp 半導体装置

Also Published As

Publication number Publication date
JP4643341B2 (ja) 2011-03-02
US20060232288A1 (en) 2006-10-19
US7569921B2 (en) 2009-08-04

Similar Documents

Publication Publication Date Title
JP4643341B2 (ja) 半導体装置
US7339257B2 (en) Semiconductor device in which semiconductor chip is mounted on lead frame
JP5535560B2 (ja) メモリデバイスを実現する積層チップパッケージ
JP4507101B2 (ja) 半導体記憶装置及びその製造方法
KR101540551B1 (ko) 반도체 장치
JP4489100B2 (ja) 半導体パッケージ
JP4910512B2 (ja) 半導体装置および半導体装置の製造方法
US20040145042A1 (en) Semiconductor device
JP5451204B2 (ja) 積層チップパッケージの製造方法
KR100810324B1 (ko) 반도체 칩의 주위를 밀봉하여 이루어지는 반도체 장치
JP2011086943A (ja) 半導体パッケージ並びにこれを用いた電子装置及びメモリ保存装置
JP5150243B2 (ja) 半導体記憶装置
JP2010021449A (ja) 半導体装置
KR20130096723A (ko) 다중 적층에 대한 전체 패키지 크기 감소를 위한 스티치 범프 적층 설계
US8848472B2 (en) Fabrication and testing method for nonvolatile memory devices
JP2006237607A (ja) 半導体装置でのパッド配置及びそのパッド構造
US20220020728A1 (en) Semiconductor package
JP2010219567A (ja) 半導体装置
JP5619128B2 (ja) 半導体装置
JP2005072523A (ja) 半導体装置及びその製造方法
JP2005268533A (ja) 積層型半導体装置
KR20010088672A (ko) 반도체 적층 구조 및 이를 이용한 반도체
JP2005268534A (ja) 半導体チップおよび積層型半導体装置
JP5834108B2 (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080220

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20091120

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20091127

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100126

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20100406

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100706

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20100826

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100924

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101015

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20101109

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20101202

R151 Written notification of patent or utility model registration

Ref document number: 4643341

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131210

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees