JP2005026695A - インライン集積回路チップパッケージ製造装置及びそれを利用した集積回路チップパッケージの製造方法 - Google Patents

インライン集積回路チップパッケージ製造装置及びそれを利用した集積回路チップパッケージの製造方法 Download PDF

Info

Publication number
JP2005026695A
JP2005026695A JP2004195462A JP2004195462A JP2005026695A JP 2005026695 A JP2005026695 A JP 2005026695A JP 2004195462 A JP2004195462 A JP 2004195462A JP 2004195462 A JP2004195462 A JP 2004195462A JP 2005026695 A JP2005026695 A JP 2005026695A
Authority
JP
Japan
Prior art keywords
lead frame
integrated circuit
circuit chip
manufacturing apparatus
chip package
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2004195462A
Other languages
English (en)
Inventor
Tae-Hyun Kim
泰賢 金
Yong Kyun Sun
龍均 宣
Hyun-Ho Kim
賢鎬 金
Jung-Hwan Woo
正煥 禹
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of JP2005026695A publication Critical patent/JP2005026695A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H01L24/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/677—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48095—Kinked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49113—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting different bonding areas on the semiconductor or solid-state body to a common bonding area outside the body, e.g. converging wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)

Abstract

【課題】両面スタックマルチチップパッケージングによる集積回路チップパッケージの製造工程において作業者による手作業数を減らし、工程を単純化させ、生産性を向上させうるインライン集積回路チップパッケージ製造装置と、その集積回路チップパッケージの製造方法を提供する。
【解決手段】インライン集積回路チップパッケージ製造装置１００は、リードフレームを収容し、処理されたリードフレームが得られるように前記リードフレーム上に第１チップパッケージング動作を行う処理部１２０と、前記処理されたリードフレームを収容し、反転されたリードフレームが得られるように前記処理されたリードフレームを選択的に反転させる反転装置１５０とを備える。
【選択図】図３

Description

本発明は、集積回路ダイパッケージングのための装置及び方法に係り、特にワイヤボンディング技術を利用してＤＤＰ（Dual Die Package）またはＱＤＰ（Quad Die Package）のような両面スタックのマルチチップパッケージを製造するためのインライン集積回路チップパッケージ製造装置及び方法に関する。
最近、携帯電話、ノート型パソコンなどが普及するにつれて、電子機器は小型化、軽量化及び高精密化される方向に発展しており、このような電子機器に使われる電子装置はさらに小型化及び高密度化が要求されている。このような要求を満足させるために半導体素子に対して適用される技術のうちの一つが、高集積化された半導体チップをマルチチップパッケージング技術によって実装する方法である。マルチチップパッケージング技術は、複数の集積回路チップを一つのパッケージに構成する技術であって、この技術は回路基板モジュールを小型化及び軽量化でき、また実装面積を縮小できる。
一般的な集積回路チップパッケージ製造工程では、半導体チップが実装される場所と外部との電気的な連結手段を提供できるリードフレームを使用する。通常的に、リードフレームは８個または１６個の半導体チップを同時にパッケージングできるようにストリップ状に製造される。
マルチチップパッケージング技術において特にリードフレームの両面に複数の半導体チップをスタックタイプに実装する方法が多く利用される（例えば、特許文献１を参照）。そのうち、リードフレームの両面にそれぞれ１個の半導体チップを積層して総２個の半導体チップをスタックタイプに実装したＤＤＰと、リードフレームの両面にそれぞれ２個の半導体チップを積層させて総４個の半導体チップをスタックタイプに実装したＱＤＰとが多く使われている。
図１は、典型的なＤＤＰの構造を示す断面図である。
図１を参照すれば、典型的なＤＤＰ１０は第１半導体チップ１１及び第２半導体チップ１３から構成される２個の半導体チップがダイパッド２１とリードフィンガー２３とを含むリードフレーム２０に実装された構造を有する。前記第１半導体チップ１１及び第２半導体チップ１３はそれぞれ、第１接着層２５及び第２接着層２６を通じて前記ダイパッド２１の上面及び下面にそれぞれ取付けられる。前記第１半導体チップ１１は、ボンディングワイヤ２７を通じて前記リードフィンガー２３に電気的に連結され、前記第２半導体チップ１３は、ボンディングワイヤ２８を通じて前記リードフィンガー２３に電気的に連結される。前記第１半導体チップ１１、第２半導体チップ１３、ボンディングワイヤ２７、２８及びこれらの接合部分は、エポキシ成形樹脂のようなプラスチックモールド３１によって封止されて外部環境から保護される。
図２は、典型的なＱＤＰの構造を示す断面図である。
図２を参照すれば、典型的なＱＤＰ３０は、ダイパッド４１とリードフィンガー４３とを含むリードフレーム４０に４個の半導体チップが実装された構造を有する。すなわち、ＱＤＰ３０では第１半導体チップ３１及び第２半導体チップ３３がそれぞれ第１接着層４５及び第２接着層４７によって前記ダイパッド４１の上面に順次に積層されて取付けられ、第３半導体チップ３５及び第４半導体チップ３７がそれぞれ第３接着層４６及び第４接着層４８によって前記ダイパッド４１の下面に順次に積層されて取付けられる。前記第１半導体チップ３１は、ボンディングワイヤ５１を通じて前記リードフィンガー４３に電気的に連結され、前記第２半導体チップ３３はボンディングワイヤ５３を通じて前記リードフィンガー４３に電気的に連結される。また、前記第３半導体チップ３５はボンディングワイヤ５５を通じて前記リードフィンガー４３に電気的に連結され、前記第４半導体チップ３７はボンディングワイヤ５７を通じて前記リードフィンガー４３に電気的に連結される。
前記第１半導体チップ３１、第２半導体チップ３３、第３半導体チップ３５、第４半導体チップ３７、ボンディングワイヤ５１、５３、５５、５７及びこれらの接合部分は、エポキシ成形樹脂のようなプラスチックモールド６１によって封止される。
図１及び図２に例示されている構造のＤＤＰ及びＱＤＰのように、リードフレームを利用する一般的な集積回路チップパッケージを製造する工程は、集積回路が形成されたウェーハから単位半導体チップを分離してリードフレームに取付けるダイアタッチ工程、半導体チップとリードフレームとを電気的に連結させるためにこれらを導電性金属ワイヤで接合して連結させるワイヤボンディング工程、電気的な連結部分を外部環境から保護するために成形樹脂でモールディングするモールディング工程、外側に突出したリードフィンガーを切断し折り曲げるトリム／フォーム工程、及び完成された集積回路チップパッケージの信頼性を検査するテスト工程からなる。
前記のような構造を有するＤＤＰまたはＱＤＰは、一つのパッケージ内に２個または４個の半導体チップを実装して構成されるため、回路基板モジュールを小型化でき、かつ実装面積を縮小できて、小型化及び高密度化が要求される最近の電子装置分野に有利に適用されうる。
しかし、従来の集積回路チップパッケージ製造装置は、半導体チップをリードフレーム上に実装するために使われるダイアタッチ設備、ワイヤボンディング設備、及び接着剤キュアリング用オーブンがそれぞれ別個の単一設備から構成されている。したがって、従来技術による集積回路チップパッケージ製造装置を使用してＤＤＰ及びＱＤＰを製造する時、リードフレームに１個の半導体チップを積層する度に作業者がいちいちリードフレームをダイアタッチ設備、ワイヤボンディング設備、及びオーブンに手動でローディング及びアンローディングし、また手動で次の工程に移動させていた。特に、ＤＤＰ及びＱＤＰを製造する場合には、リードフレームのダイパッドの上面及び下面にそれぞれ半導体チップが取付けられるので、１個の半導体チップが積層される度に作業者による手作業でリードフレームを反転させて当該工程設備にローディングしなければならない面倒な作業を避けられなかった。その結果、図１に示したようなＤＤＰを製造する場合には、半導体チップアタッチ工程、オーブンキュアリング工程、及び半導体チップボンディング工程からなる一連の工程を２回反復しなければならないので、工程移動のための作業者の手作業が少なくとも５回必要であり、図２に示したようなＱＤＰを製造する場合には、前記一連の工程を４回反復しなければならないので、工程移動のための作業者の手作業が少なくとも１１回必要になる。
このように、従来技術によれば、両面スタックマルチチップパッケージングによる集積回路チップパッケージの製造工程は面倒であり、作業者が多く必要になるだけでなく、手作業による工程遅延が頻繁に発生して工程時間が長くなり、生産性が低下する問題がある。
米国特許第５,３６６,９３３号明細書
本発明が解決しようとする目的は、両面スタックマルチチップパッケージングによる集積回路チップパッケージの製造工程に用いられる製造装置において、作業者による手作業数を減らし、工程を単純化させうるインライン集積回路チップパッケージ製造装置を提供することである。
本発明が解決しようとする他の目的は、両面スタックマルチチップパッケージング工程を単純化させることによって手作業数及び工程時間を減らし、生産性を向上させうる集積回路チップパッケージの製造方法を提供することである。
前記目的を達成するために本発明のインライン集積回路チップパッケージ製造装置は、リードフレームを収容し、処理されたリードフレームが得られるように前記リードフレーム上に第１チップパッケージング動作を行う処理部と、前記処理されたリードフレームを収容し、反転されたリードフレームが得られるように前記処理されたリードフレームを選択的に反転させる反転装置とを備える。
前記製造装置は、前記リードフレームを前記処理部に供給するためのローディング部と、前記処理されたリードフレームを前記反転装置に供給する前に前記第１チップパッケージング動作を行う第１処理部と、前記反転されたリードフレームを収容し、完成されたリードフレームが得られるように第２チップパッケージング動作を行う第２処理部と、前記第２処理部から前記完成されたリードフレームを収容する収容部とをさらに備えてもよい。
前記第１チップパッケージング動作及び前記第２チップパッケージング動作は、ダイアタッチ動作またはワイヤボンディング動作であってもよい。
前記製造装置は、前記処理部と前記第２処理部との間に配置され、前記処理部及び前記第２処理部とインラインで連結されているバッファをさらに備えてもよい。前記バッファは、前記反転装置と、前記処理部から前記処理されたリードフレームを収容し、前記処理されたリードフレームを前記反転装置に移送する第１コンベヤと、前記反転されたリードフレームを収容し、前記反転されたリードフレームを前記第２処理部に移送する第２コンベヤとを有してもよい。
また前記製造装置において、反転装置は、前記処理されたリードフレームを収容して支持し、縦軸を有するガイドレールと、前記ガイドレール及び前記処理されたリードフレームを所定角度範囲に回転させるように構成されている駆動装置とを有してもよい。
前記製造装置は、前記処理されたリードフレームを選択的に固定させ、前記駆動装置が前記ガイドレール及び前記処理されたリードフレームを所定角度範囲に回転させる時、前記処理されたリードフレームと前記ガイドレールとの間で初期方向を維持するように構成されている固定装置をさらに備えてもよい。
前記所定角度範囲は１８０゜であってもよい。
前記ガイドレールは所定の回転速度で回転してもよく、前記回転速度は前記ガイドレールが所定角度範囲に回転する間に所定の順序によって変化してもよい。
前記駆動装置はエアシリンダーを有してもよく、前記エアシリンダーは駆動軸を回転させるように構成されてもよく、前記駆動軸は前記ガイドレールの回転中前記ガイドレールに連結されていてもよい。
また前記製造装置において、前記処理部は、前記反転装置から前記反転されたリードフレームを収容するように構成され、完成されたリードフレームが得られるように前記反転されたリードフレーム上に第２チップパッケージング動作を行ってもよい。
前記反転装置は、前記完成されたリードフレームを収容するように構成され、前記完成されたリードフレームを収容部に移送してもよい。
前記反転装置は、前記完成されたリードフレームが前記収容部に送られる前に前記完成されたリードフレームを反転させるように構成されていてもよい。
前記目的を達成するために本発明の第１様態による集積回路チップパッケージの製造方法は、第１面及び第２面を有するダイパッドと前記ダイパッドに隣接しているリードフィンガーとを有するリードフレームを準備する段階と、前記第１面が上部に向かうように前記リードフレームを配置する段階と、処理されたリードフレームが得られるように前記第１面に第１チップパッケージング動作を行う第１処理部にリードフレームを供給する段階と、前記第２面が上部に向かう反転されたリードフレームが得られるように前記処理されたリードフレームを反転させる段階と、完成されたリードフレームが得られるように前記第２面に第２チップパッケージング動作を行う第２処理部に前記反転されたリードフレームを供給する段階とを含む。
前記第１チップパッケージング動作は前記ダイパッドの第１面に第１半導体チップを取付ける段階を含んでもよく、前記第２チップパッケージング動作は前記ダイパッドの第２面に第２半導体チップを取付ける段階を含んでもよい。
前記第１チップパッケージング動作は第１半導体チップと前記リードフィンガーとの間にワイヤーボンドを形成する段階を含んでもよく、前記第２チップパッケージング動作は第２半導体チップと前記リードフィンガーとの間にワイヤーボンドを形成する段階を含んでもよい。
前記処理されたリードフレームを反転させる段階は、前記処理されたリードフレームをガイドレールに移動させる段階と、反転されたリードフレームが得られるように前記ガイドレールを１８０゜回転させる段階と、前記ガイドレールから前記反転されたリードフレームを除去する段階とを含んでもよい。
前記ガイドレールは、縦軸を有し、前記縦軸に直交する軸を中心に回転してもよい。
前記ガイドレールは、縦軸を有し、前記縦軸に平行した軸を中心に回転してもよい。
前記目的を達成するために本発明の第２様態による集積回路チップパッケージの製造方法は、第１面及びその第１面の反対側にある第２面を有するダイパッドと、前記ダイパッドに隣接しているリードフィンガーとを有するリードフレームを準備する段階と、前記第１面が上部に向かうように前記リードフレームを配置する段階と、処理されたリードフレームが得られるように前記第１面に第１チップパッケージング動作を行う処理部にリードフレームを供給する段階と、前記第２面が上部に向かう反転されたリードフレームが得られるように前記処理されたリードフレームを反転させる段階と、完成されたリードフレームが得られるように前記第２面に第２チップパッケージング動作を行う前記処理部に前記反転されたリードフレームを供給する段階とを含む。
前記第１チップパッケージング動作は前記ダイパッドの第１面に第１半導体チップを取付ける段階、または第１半導体チップと前記リードフィンガーとの間にワイヤーボンドを形成する段階を含んでもよく、前記第２チップパッケージング動作は前記ダイパッドの第２面に第２半導体チップを取付ける段階、または第２半導体チップと前記リードフィンガーとの間にワイヤーボンドを形成する段階を含んでもよい。
本発明によれば、両面スタックマルチチップパッケージング工程を単純化させることによって、手作業数を減らし、ＴＡＴ（Ｔｕｒｎ Ａｒｏｕｎｄ Ｔｉｍｅ）を短縮できて、集積回路チップパッケージ製造工程において生産性を向上させうる。
以下、添付された図面を参照して本発明の実施例を詳細に説明する。
図３は、本発明の第１実施例によるインライン集積回路チップパッケージ製造装置１００の構成を示すブロック図である。
図３を参照すれば、本発明の第１実施例によるインライン集積回路チップパッケージ製造装置１００は、マガジンからリードフレームを供給するローディング部１１０と、前記ローディング部１１０から供給されたリードフレームに半導体チップを実装するための所定の工程を行う第１パッケージ製造装置１２０及び第２パッケージ製造装置１３０とを含む。前記第１パッケージ製造装置１２０及び第２パッケージ製造装置１３０ではそれぞれ、例えばリードフレーム上に半導体チップを取付けるためのダイアタッチ工程、リードフレーム上に取付けられている半導体チップを前記リードフレームにボンディングワイヤによって電気的に連結させるためのワイヤボンディング工程を行うことができる。前記第１パッケージ製造装置１２０及び第２パッケージ製造装置１３０は、これらの間に配置されているバッファ１４０を通じてインラインで連結されている。前記第２パッケージ製造装置１３０からアンローディングされたリードフレームは、アンローディング部１８０でマガジンに入れられて離脱する。
前記バッファ１４０は、第１パッケージ製造装置１２０で所定の工程段階を経た後アンローディングされたリードフレームを前記第２パッケージ製造装置１３０に供給する前に、前記リードフレームをその上面及び下面の位置が変わるように１８０゜反転させるための反転装置１５０を備えている。
また、前記バッファ１４０には、前記第１パッケージ製造装置１２０から前記反転装置１５０までリードフレームを移送するための第１リードフレーム移送装置１６０と、前記反転装置１５０から前記第２パッケージ製造装置１３０までリードフレームを移送するための第２リードフレーム移送装置１７０とが設置されている。
図４は、前記第１パッケージ製造装置１２０及び第２パッケージ製造装置１３０がそれぞれワイヤボンディング装置１２２、１２４から構成された場合を示す図である。図４には、ワイヤボンディング装置についてのみ示したが、前記第１パッケージ製造装置１２０及び第２パッケージ製造装置１３０がそれぞれダイアタッチ設備から構成される場合にも図４と同様に適用されうる。
図５Ａ及び図５Ｂはそれぞれ、前記反転装置１５０の要部構成を概略的に示す図であって、図５Ａは前記反転装置１５０の上面図であり、図５Ｂは図５ＡのＶＢ−ＶＢ’線断面図である。
図５Ａ及び図５Ｂを参照すれば、前記反転装置１５０は、前記第１パッケージ製造装置１２０から前記第１リードフレーム移送装置１６０を通じて供給されてきたリードフレームＬ／Ｆをその移送方向であるｘ方向に沿って移送可能に支持するためのガイドレール１５２を含む。前記ガイドレール１５２の移送方向は必要に応じてｘ方向またはその反対方向に調節可能である。前記反転装置１５０によって１個のリードフレームストリップずつ回転しうるように、前記ガイドレール１５２は１個のリードフレームストリップを支持するように構成されている。
前記ガイドレール１５２の側面には駆動軸１５４が前記ｘ方向に直交するｙ方向に延長されるように設置されている。前記ガイドレールが前記駆動軸を中心に所定の角度範囲に回転しうるように、前記駆動軸１５４に回転駆動力を供給するため前記駆動軸１５４には駆動装置１５６がカップリング１５８を通じて連結されている。
前記駆動装置１５６によって前記駆動軸１５４が回転されれば、前記ガイドレール１５２が前記駆動軸１５４を中心に１８０゜反転される。前記駆動装置１５６は、エアシリンダー（図示せず）によって前記駆動軸１５４に回転駆動力を供給する。したがって、前記ガイドレール１５２が前記駆動軸１５４を中心に１８０゜反転される時に軟らかい反転が具現されうる。前記ガイドレール１５２の反転方向、すなわち前記駆動軸１５４の回転方向は必要に応じて選択され、前記駆動軸１５４を中心に左折または右折しうる。
前記ガイドレール１５２が反転される時、前記リードフレームＬ／Ｆを前記ガイドレール１５２から離脱させずに固定させるために、前記反転装置１５０には前記リードフレームＬ／Ｆの反転時に前記リードフレームＬ／Ｆを加圧して固定させうる固定装置１５９が設置されている。
前記バッファ１４０内に設置された前記第１リードフレーム移送装置１６０または第２リードフレーム移送装置１７０には、これらを通じて移送されたリードフレームを次の段階に供給するために前記リードフレームを押し出すことができるように構成されたプッシャーが設置されている。前記第１リードフレーム移送装置１６０及び第２リードフレーム移送装置１７０に設置されうるプッシャー１６２の一例を図６に示した。前記プッシャー１６２は、矢印Ａ方向に沿って往復移動しうるようにシリンダー１６４によって駆動される。前記プッシャー１６２は、必要に応じて前記第１リードフレーム移送装置１６０及び第２リードフレーム移送装置１７０のうち何れか一側、または両側に設置されうる。例えば、前記第１リードフレーム移送装置１６０によって移送されたリードフレームを前記プッシャー１６２を利用して前記反転装置１５０のガイドレール１５２上に移動させうる。または、前記反転装置１５０のガイドレール１５２上でリードフレームを１８０゜反転させた後に前記第２パッケージ製造装置１３０に移送するために前記プッシャー１６２を利用できる。
本実施例によるインライン集積回路チップパッケージ製造装置に備えられた前記ローディング部１１０にも図６に示すようなプッシャー１６２を設置できる。この場合、前記ローディング部１１０ではマガジン内に収容されている複数のリードフレームが順次に前記プッシャー１６２によって前記第１パッケージ製造装置１２０に供給されうる。
図３に示す本発明の第１実施例によるインライン集積回路チップパッケージ製造装置１００を利用したパッケージ製造工程は、次の通りである。
第１面及びその反対側である第２面を有するリードフレームは、所定のパッケージ製造工程を経るために前記ローディング部１１０を通じて前記第１パッケージ製造装置１２０に供給される時、まず前記第１面が上部に向かうように供給される。前記第１パッケージ製造装置１２０で前記リードフレームの第１面にダイアタッチ工程またはワイヤボンディング工程が行われた後に前記第１パッケージ製造装置１２０からアンローディングされたリードフレームは前記バッファ１４０に移送され、前記バッファ１４０から前記第１リードフレーム移送装置１６０を通じて前記反転装置１５０に移送される。前記反転装置１５０では前記第１リードフレーム移送装置２６０を通じて移送されてきたリードフレームの第２面が上部に向かうように前記リードフレームを１８０゜反転させる。前記反転されたリードフレームは、前記第２面が上部に向かう状態で前記第２リードフレーム移送装置１７０を通じて前記第２パッケージ製造装置１３０に移送される。前記第２パッケージ製造装置１３０内で前記リードフレームの第２面にダイアタッチ工程またはワイヤボンディング工程が行われた後、前記リードフレームは前記第２パッケージ製造装置１３０からアンローディングされる。前記第２パッケージ製造装置１３０からアンローディングされた前記リードフレームは、アンローディング部１８０でマガジンに入れられて離脱する。
図７は、本発明の第２実施例によるインライン集積回路チップパッケージ製造装置２００の構成を示すブロック図である。
図７を参照すれば、本発明の第２実施例によるインライン集積回路チップパッケージ製造装置２００は、マガジンからリードフレームを供給するローディング部２１０と、前記ローディング部２１０から供給されたリードフレームに半導体チップを実装するための所定の工程を行うパッケージ製造装置本体２２０と、前記パッケージ製造装置本体２２０からアンローディングされたリードフレームをマガジンに入れて離脱させるためのアンローディング部２８０とを含む。
前記パッケージ製造装置本体２２０では、例えばダイアタッチ工程またはワイヤボンディング工程を行うことができる。前記パッケージ製造装置本体２２０と前記アンローディング部２８０とはこれらの間に配置されているバッファ２４０を通じてインラインで連結されている。
前記バッファ２４０では、前記パッケージ製造装置本体２２０で所定の工程段階を経た後、アンローディングされたリードフレームを前記アンローディング部２８０に供給する前に前記リードフレームの状態によって前記リードフレームを前記パッケージ製造装置本体２２０または前記アンローディング部２８０に選択的に移送させる。前記バッファ２４０は前記リードフレームをその第１面及び第２面の位置が変わるように１８０゜反転させるための反転装置２５０を備えている。
また、前記バッファ２４０には前記パッケージ製造装置本体２２０と前記反転装置２５０間でリードフレームを移送するための第１リードフレーム移送装置２６０と、前記反転装置２５０から前記アンローディング部２８０までリードフレームを移送するための第２リードフレーム移送装置２７０とが設置されている。
前記反転装置２５０、前記第１リードフレーム移送装置２６０及び第２リードフレーム移送装置１７０はそれぞれ、図３、図５Ａ、図５Ｂ及び図６と実質的に同じ構成を有する。但し、前記反転装置２５０は、前記パッケージ製造装置本体２２０からアンローディングされたリードフレームの状態によって選択的に前記リードフレームを１８０゜反転させる。さらに詳細に説明すれば、第１面及びその反対側である第２面を有するリードフレームは、所定のパッケージ製造工程を経るために前記ローディング部２１０を通じて前記パッケージ製造装置本体２２０に供給される時、まず前記第１面が上部に向かうように供給される。前記パッケージ製造装置本体２２０で前記リードフレームの第１面にダイアタッチ工程またはワイヤボンディング工程が行われた後、前記パッケージ製造装置本体２２０からアンローディングされたリードフレームは、前記第１リードフレーム移送装置２６０を通じて前記反転装置２５０に移送される。前記反転装置２５０では前記第１リードフレーム移送装置２６０を通じて移送されてきたリードフレームが第１面が上部に向っている状態であれば、前記リードフレームの第２面が上部に向かうように前記リードフレームを１８０゜反転させる。前記反転されたリードフレームは、前記第２面が上部に向かう状態で再び前記第１リードフレーム移送装置２６０を経て前記パッケージ製造装置本体２２０に移送される。前記パッケージ製造装置本体２２０内で前記リードフレームの第２面にダイアタッチ工程またはワイヤボンディング工程が行われた後、前記パッケージ製造装置本体２２０からアンローディングされる。このように、第２面上で所定のパッケージ製造工程が行われたリードフレームは、再び前記第１リードフレーム移送装置２６０を通じて前記反転装置２５０に移送される。前記反転装置２５０では、前記第１リードフレーム移送装置２６０を通じて移送されてきたリードフレームが第２面が上部に向っている状態であれば、前記リードフレームを前記第２リードフレーム移送装置２７０に供給し、ここで、前記リードフレームは前記アンローディング部２８０に移送される。前記リードフレームは、アンローディング部２８０でマガジンに入れられて離脱する。
図８は、前記パッケージ製造装置本体２２０がワイヤボンディング装置２２２から構成された場合を示す図である。図４にはワイヤボンディング装置についてのみ示したが、前記パッケージ製造装置本体２２０がそれぞれダイアタッチ設備から構成される場合にも図８と同様に適用されうる。
図９Ａから図９Ｇは、本発明の第１実施例による集積回路チップパッケージの製造方法を説明するために工程順序によって示す断面図である。ここでは、ＤＤＰ製造過程を説明する。
図９Ａを参照すれば、第１面３０２ａ及びその反対側である第２面３０２ｂを有するダイパッド３０２と、前記ダイパッド３０２と一体に形成されたリードフィンガー３０４とから構成されるリードフレーム３００を準備する。
まず、前記ダイパッド３０２の第１面３０２ａ及び第２面３０２ｂにそれぞれ半導体チップを取付けるために、前記第１パッケージ製造装置１２０及び第２パッケージ製造装置１３０がそれぞれダイアタッチ装置から構成された図３に示したようなインライン集積回路チップパッケージ製造装置１００に前記リードフレーム３００を前記ローディング部１１０を通じてローディングする。ここでは、便宜上図３に示したインライン集積回路チップパッケージ製造装置１００を使用する場合について説明する。しかし、本発明はこれに限定されず、当業者ならば、図７に示したようなインライン集積回路チップパッケージ製造装置２００についても同様に適用できるということが分かる。ここで、図７に示したようなインライン集積回路チップパッケージ製造装置２００を使用する場合、前記パッケージ製造装置本体２２０がそれぞれダイアタッチ装置から構成される。
前記リードフレーム３００を前記第１パッケージ製造装置１２０内に前記第１面３０２ａが上部に向かうように配置する。次いで、前記第１パッケージ製造装置１２０内で前記ダイパッド３０２の第１面３０２ａに第１半導体チップ３２０をＵＶテープからなる粘着テープ３１２を使用して貼付ける。
次いで、前記リードフレーム３００は、前記第１パッケージ製造装置１２０から前記バッファ１４０に移送され、ここで、前記第１リードフレーム移送装置１６０を経て前記反転装置１５０に移送される。
図９Ｂを参照すれば、前記反転装置１５０を利用して前記第１半導体チップ３２０が貼付けられたリードフレーム３００を前記ダイパッド３０２の第２面３０２ｂが上部に向かうように１８０゜反転させる。
前記反転装置１５０で反転された前記リードフレーム３００は、前記第２リードフレーム移送装置１７０を通じてダイアタッチ装置から構成された前記第２パッケージ製造装置１３０に移送される。
図９Ｃを参照すれば、前記リードフレーム３００は、前記第２パッケージ製造装置１３０内で前記ダイパッド３０２の第２面３０２ｂが上部に向かうように配置される。この状態で、前記ダイパッド３０２の第２面３０２ｂに第２半導体チップ３３０をＵＶテープからなる粘着テープ３２２を使用して貼付ける。
次いで、前記リードフレーム３００を前記アンローディング部１８０を通じて前記インライン集積回路チップパッケージ製造装置１００からアンローディングする。
図９Ｄを参照すれば、前記ダイパッド３０２の第１面３０２ａ及び第２面３０２ｂにそれぞれ第１半導体チップ３２０及び第２半導体チップ３３０が貼付けられた状態で前記粘着テープ３１２、３２２をキュアリングするために、前記リードフレーム３００を高温、例えば約１８０℃に維持されるオーブン内で所定時間、例えば約６０分間熱処理３３２する。
図９Ｅを参照すれば、第１面３０２ａ及び第２面３０２ｂにそれぞれ第１半導体チップ３２０及び第２半導体チップ３３０が貼付けられたリードフレーム３００に対してワイヤボンディング工程を行うために、まず図４に示したようなインライン集積回路チップパッケージ製造装置を使用する。しかし、本発明はこれに限定されず、当業者ならば、図８に示したようなインライン集積回路チップパッケージ製造装置に対しても同様に適用できるということが分かる。
前記ローディング部１１０を通じて前記リードフレーム３００を前記第１ワイヤボンディング装置１２２内に前記第１面３０２ａが上部に向かうように配置する。次いで、前記第１ワイヤボンディング装置１２２内で前記第１半導体チップ３２０と前記リードフィンガー３０４とを電気的に連結させるための第１ボンディングワイヤ３４２を形成する。
次いで、前記リードフレーム３００は、前記第１ワイヤボンディング装置１２０から前記バッファ１４０に移送され、ここで、前記第１リードフレーム移送装置１６０を経て前記反転装置１５０に移送される。
図９Ｆを参照すれば、前記反転装置１５０を利用して前記第１ボンディングワイヤ３４２が形成されたリードフレーム３００を前記ダイパッド３０２の第２面３０２ｂが上部に向かうように１８０゜反転させる。
前記反転装置１５０で反転された前記リードフレーム３００は、前記第２リードフレーム移送装置１７０を通じて第２ワイヤボンディング装置１２４に移送される。
図９Ｇを参照すれば、前記リードフレーム３００は、前記第２ワイヤボンディング装置１２４内で前記第２面３０２ｂが上部に向かうように配置される。この状態で、前記第２半導体チップ３３０と前記リードフィンガー３０４とを電気的に連結させるための第２ボンディングワイヤ３４４を形成する。
次いで、前記リードフレーム３００を前記アンローディング部１８０を通じてアンローディングし、前記第１半導体チップ３２０、第２半導体チップ３３０、第１ボンディングワイヤ３４２、第２ボンディングワイヤ３４４及びこれらの接合部分を通常の方法でエポキシ成形樹脂のようなプラスチックモールドによって封止してＤＤＰを完成する。
図１０Ａから図１０Ｇは、本発明の第２実施例による集積回路チップパッケージの製造方法を説明するために工程順序によって示す断面図である。ここでは、ＱＤＰ製造過程を説明する。
図１０Ａを参照すれば、まず第１面３０２ａ及びその反対側である第２面３０２ｂを有するダイパッド３０２と、前記ダイパッド３０２と一体に形成されたリードフィンガー３０４とから構成されるリードフレーム３００を準備し、ここに図９Ａから図９Ｇを参照して説明したＤＤＰ製造方法と同じ方法で前記第１面３０２ａ及び第２面３０４にそれぞれ第１半導体チップ３０２及び第２半導体チップ３３０を貼付け、これらをそれぞれ第１ボンディングワイヤ３４２及び第２ボンディングワイヤ３４４を通じて前記リードフィンガー３０４に電気的に連結させる。
次いで、前記第１パッケージ製造装置１２０及び第２パッケージ製造装置１３０がそれぞれダイアタッチ装置から構成された図３に示したようなインライン集積回路チップパッケージ製造装置１００に前記リードフレーム３００を前記ローディング部１１０を通じてローディングする。前述したように、ここで、図７に示したようなインライン集積回路チップパッケージ製造装置２００を使用することもある。
前記リードフレーム３００を前記第１パッケージ製造装置１２０内に前記第１面３０２ａが上部に向かうように配置する。次いで、前記第１パッケージ製造装置１２０内で前記ダイパッド３０２の第１面３０２ａに取付けられた第１半導体チップ３２０上に第３半導体チップ３６０をポリイミドテープからなる粘着テープ３５２を使用して貼付ける。
次いで、前記リードフレーム３００は、前記第１パッケージ製造装置１２０から前記バッファ１４０に移送され、ここで、前記第１リードフレーム移送装置１６０を経て前記反転装置１５０に移送される。
図１０Ｂを参照すれば、前記反転装置１５０を利用して前記第３半導体チップ３６０が取付けられたリードフレーム３００を前記ダイパッド３０２の第２面３０２ｂが上部に向かうように１８０゜反転させる。
前記反転装置１５０で反転された前記リードフレーム３００は、前記第２リードフレーム移送装置１７０を通じてダイアタッチ装置から構成された前記第２パッケージ製造装置１３０に移送される。
図１０Ｃを参照すれば、前記リードフレーム３００は、前記第２パッケージ製造装置１３０内で前記ダイパッド３０２の第２面３０２ｂが上部に向かうように配置される。この状態で、前記ダイパッド３０２の第２面３０２ｂに取付けられた第２半導体チップ３３０上に第４半導体チップ３７０をポリイミドからなる粘着テープ３５４を使用して貼付ける。
その後、前記リードフレーム３００を前記アンローディング部１８０を通じて前記インライン集積回路チップパッケージ製造装置１００からアンローディングする。
図１０Ｄを参照すれば、前記ダイパッド３０２の両面にそれぞれ第１半導体チップ３２０、第２半導体チップ３３０、第３半導体チップ３６０及び第４半導体チップ３７０が貼付けられた状態で前記粘着テープ３５２、３５４をキュアリングするために、前記リードフレーム３００を高温、例えば約１８０℃に維持されるオーブン内で所定時間、例えば約６０分間熱処理３７２する。
次いで、図４に示したようなインライン集積回路チップパッケージ製造装置を使用して前記第３半導体チップ３６０及び第４半導体チップ３７０を前記リードフィンガー３０４に電気的に連結させるためのワイヤボンディング工程を行う。この時、図８に示したようなインライン集積回路チップパッケージ製造装置を使用することもある。
図１０Ｅを参照すれば、ワイヤボンディング工程のために、前記ローディング部１１０を通じて前記リードフレーム３００を前記第１ワイヤボンディング装置１２２内に前記第１面３０２ａが上部に向かうように配置する。次いで、前記第１ワイヤボンディング装置１２２内で前記第３半導体チップ３６０と前記リードフィンガー３０４とを電気的に連結させるための第３ボンディングワイヤ３８２を形成する。
次いで、前記リードフレーム３００は、前記第１ワイヤボンディング装置１２０から前記バッファ１４０に移送され、ここで、前記第１リードフレーム移送装置１６０を経て前記反転装置１５０に移送される。
図１０Ｆを参照すれば、前記反転装置１５０を利用して前記第１ボンディングワイヤ３８２が形成されたリードフレーム３００を前記ダイパッド３０２の第２面３０２ｂが上部に向かうように１８０゜反転させる。
前記反転装置１５０で反転された前記リードフレーム３００は、前記第２リードフレーム移送装置１７０を通じて第２ワイヤボンディング装置１２４に移送される。
図１０Ｇを参照すれば、前記リードフレーム３００は、前記第２ワイヤボンディング装置１２４内で前記第２面３０２ｂが上部に向かうように配置される。この状態で、前記第４半導体チップ３７０と前記リードフィンガー３０４とを電気的に連結させるための第４ボンディングワイヤ３８４を形成する。
次いで、前記リードフレーム３００を前記アンローディング部１８０を通じてアンローディングし、前記第１半導体チップ３２０、第２半導体チップ３３０、第３半導体チップ３６０、第４半導体チップ３７０、第１ボンディングワイヤ３４２、第２ボンディングワイヤ３４４、第３ボンディングワイヤ３８２、第４ボンディングワイヤ３８４及びこれらの接合部分を通常の方法でエポキシ成形樹脂のようなプラスチックモールドによって封止してＱＤＰを完成する。
インライン集積回路チップパッケージ製造装置は、それぞれダイアタッチ装置またはワイヤボンディング装置から構成される第１及び第２パッケージ製造装置間にバッファが設置されてこれらがそれぞれインラインで連結されており、前記バッファにはリードフレームを１８０゜反転させるための反転装置が設置されている。前記反転装置では第１パッケージ製造装置からアンローディングされたリードフレームを前記第２パッケージ製造装置に供給する前にリードフレームの下面が上部に向かうように前記リードフレームが１８０゜反転される。したがって、リードフレームの両面にそれぞれ半導体チップを取付ける工程、またはこれらをリードフレームに電気的に連結させるためにリードフレームの両面にボンディングワイヤを形成する工程をそれぞれインラインで行うことによって、作業者による手作業数が減って工程が単純化される。例えば、ＤＤＰを製造する場合には、ダイアタッチ工程、キュアリング工程及びワイヤボンディング工程で作業者による修正業務を従来の５回から２回に減らし、ＱＤＰを製造する場合には、ダイアタッチ工程、キュアリング工程及びワイヤボンディング工程で作業者による修正業務を従来の１１回から５回に減らすことができる。
以上、本発明の望ましい実施例を詳細に説明したが、本発明は前記実施例に限定されず、本発明の技術的思想及び範囲内で当業者によって多様な変形及び変更が可能である。
（産業上の利用可能性）
本発明は、携帯電話、ノートＰＣのような小型化、軽量化及び高精密化された電子機器に必要な高集積化された半導体チップをマルチチップパッケージング技術によって実装する集積回路チップパッケージ製造分野に使用されうる。
典型的なＤＤＰ構造を示す断面図である。 典型的なＱＤＰ構造を示す断面図である。 本発明の第１実施例によるインライン集積回路チップパッケージ製造装置の構成を示すブロック図である。 本発明の第１実施例によるインライン集積回路チップパッケージ製造装置を示す模式図である。 本発明の第１実施例によるインライン集積回路チップパッケージ製造装置に備えられた反転装置の要部構成を概略的に示す上面図である。 図５ＡのＶＢ−ＶＢ’線断面図である。 本発明の第１実施例によるインライン集積回路チップパッケージ製造装置に含まれるプッシャーを示す模式図である。 本発明の第２実施例によるインライン集積回路チップパッケージ製造装置の構成を示すブロック図である。 本発明の第２実施例によるインライン集積回路チップパッケージ製造装置を示す模式図である。 本発明の第１実施例による集積回路チップパッケージの製造方法を説明するための断面図である。 本発明の第１実施例による集積回路チップパッケージの製造方法を説明するための断面図である。 本発明の第１実施例による集積回路チップパッケージの製造方法を説明するための断面図である。 本発明の第１実施例による集積回路チップパッケージの製造方法を説明するための断面図である。 本発明の第１実施例による集積回路チップパッケージの製造方法を説明するための断面図である。 本発明の第１実施例による集積回路チップパッケージの製造方法を説明するための断面図である。 本発明の第１実施例による集積回路チップパッケージの製造方法を説明するための断面図である。 本発明の第２実施例による集積回路チップパッケージの製造方法を説明するための断面図である。 本発明の第２実施例による集積回路チップパッケージの製造方法を説明するための断面図である。 本発明の第２実施例による集積回路チップパッケージの製造方法を説明するための断面図である。 本発明の第２実施例による集積回路チップパッケージの製造方法を説明するための断面図である。 本発明の第２実施例による集積回路チップパッケージの製造方法を説明するための断面図である。 本発明の第２実施例による集積回路チップパッケージの製造方法を説明するための断面図である。 本発明の第２実施例による集積回路チップパッケージの製造方法を説明するための断面図である。
符号の説明
１００ インライン集積回路チップパッケージ製造装置、１１０ ローディング部、１２０ 第１パッケージ製造装置、１３０ 第２パッケージ製造装置、１４０ バッファ、１５０ 反転装置、１６０ 第１リードフレーム移送装置、１７０ 第２リードフレーム移送装置、１８０ アンローディング部、３００ リードフレーム、３０２ ダイパッド、３０２ａ 第１面、３０２ｂ 第２面、３０４ リードフィンガー、Ｌ／Ｆ リードフレーム

Claims (20)

  1. リードフレームを収容し、処理されたリードフレームが得られるように前記リードフレーム上に第１チップパッケージング動作を行う処理部と、
    前記処理されたリードフレームを収容し、反転されたリードフレームが得られるように前記処理されたリードフレームを選択的に反転させる反転装置と、
    を備えることを特徴とするインライン集積回路チップパッケージ製造装置。
  2. 前記リードフレームを前記処理部に供給するためのローディング部と、
    前記処理されたリードフレームを前記反転装置に供給する前に前記第１チップパッケージング動作を行う第１処理部と、
    前記反転されたリードフレームを収容し、完成されたリードフレームが得られるように第２チップパッケージング動作を行う第２処理部と、
    前記第２処理部から前記完成されたリードフレームを収容する収容部と、
    をさらに備えることを特徴とする請求項１に記載のインライン集積回路チップパッケージ製造装置。
  3. 前記第１チップパッケージング動作及び前記第２チップパッケージング動作は、ダイアタッチ動作またはワイヤボンディング動作であることを特徴とする請求項２に記載のインライン集積回路チップパッケージ製造装置。
  4. 前記処理部と前記第２処理部との間に配置され、前記処理部及び前記第２処理部とインラインで連結されているバッファをさらに備え、
    前記バッファは、
    前記反転装置と、
    前記処理部から前記処理されたリードフレームを収容し、前記処理されたリードフレームを前記反転装置に移送する第１コンベヤと、
    前記反転されたリードフレームを収容し、前記反転されたリードフレームを前記第２処理部に移送する第２コンベヤと、
    を有することを特徴とする請求項２に記載のインライン集積回路チップパッケージ製造装置。
  5. 前記反転装置は、
    前記処理されたリードフレームを収容して支持し、縦軸を有するガイドレールと、
    前記ガイドレール及び前記処理されたリードフレームを所定角度範囲に回転させるように構成されている駆動装置と、
    を有することを特徴とする請求項１に記載のインライン集積回路チップパッケージ製造装置。
  6. 前記処理されたリードフレームを選択的に固定させ、前記駆動装置が前記ガイドレール及び前記処理されたリードフレームを所定角度範囲に回転させる時、前記処理されたリードフレームと前記ガイドレールとの間で初期方向を維持するように構成されている固定装置をさらに備えることを特徴とする請求項５に記載のインライン集積回路チップパッケージ製造装置。
  7. 前記所定角度範囲は１８０゜であることを特徴とする請求項５に記載のインライン集積回路チップパッケージ製造装置。
  8. 前記ガイドレールは所定の回転速度で回転し、
    前記回転速度は前記ガイドレールが所定角度範囲に回転する間に所定の順序によって変化することを特徴とする請求項７に記載のインライン集積回路チップパッケージ製造装置。
  9. 前記駆動装置はエアシリンダーを有し、
    前記エアシリンダーは駆動軸を回転させるように構成され、
    前記駆動軸は前記ガイドレールの回転中前記ガイドレールに連結されていることを特徴とする請求項５に記載のインライン集積回路チップパッケージ製造装置。
  10. 前記処理部は、前記反転装置から前記反転されたリードフレームを収容するように構成され、完成されたリードフレームが得られるように前記反転されたリードフレーム上に第２チップパッケージング動作を行うことを特徴とする請求項１に記載のインライン集積回路チップパッケージ製造装置。
  11. 前記反転装置は、前記完成されたリードフレームを収容するように構成され、前記完成されたリードフレームを収容部に移送することを特徴とする請求項１０に記載のインライン集積回路チップパッケージ製造装置。
  12. 前記反転装置は、前記完成されたリードフレームが前記収容部に送られる前に前記完成されたリードフレームを反転させるように構成されていることを特徴とする請求項１１に記載のインライン集積回路チップパッケージ製造装置。
  13. 第１面及び第２面を有するダイパッドと、前記ダイパッドに隣接しているリードフィンガーとを有するリードフレームを準備する段階と、
    前記第１面が上部に向かうように前記リードフレームを配置する段階と、
    処理されたリードフレームが得られるように前記第１面に第１チップパッケージング動作を行う第１処理部にリードフレームを供給する段階と、
    前記第２面が上部に向かう反転されたリードフレームが得られるように前記処理されたリードフレームを反転させる段階と、
    完成されたリードフレームが得られるように前記第２面に第２チップパッケージング動作を行う第２処理部に前記反転されたリードフレームを供給する段階と、
    を含むことを特徴とする集積回路チップパッケージの製造方法。
  14. 前記第１チップパッケージング動作は前記ダイパッドの第１面に第１半導体チップを取付ける段階を含み、
    前記第２チップパッケージング動作は前記ダイパッドの第２面に第２半導体チップを取付ける段階を含むことを特徴とする請求項１３に記載の集積回路チップパッケージの製造方法。
  15. 前記第１チップパッケージング動作は第１半導体チップと前記リードフィンガーとの間にワイヤーボンドを形成する段階を含み、
    前記第２チップパッケージング動作は第２半導体チップと前記リードフィンガーとの間にワイヤーボンドを形成する段階を含むことを特徴とする請求項１３に記載の集積回路チップパッケージの製造方法。
  16. 前記処理されたリードフレームを反転させる段階は、
    前記処理されたリードフレームをガイドレールに移動させる段階と、
    反転されたリードフレームが得られるように前記ガイドレールを１８０゜回転させる段階と、
    前記ガイドレールから前記反転されたリードフレームを除去する段階と、
    を含むことを特徴とする請求項１３に記載の集積回路チップパッケージの製造方法。
  17. 前記ガイドレールは、縦軸を有し、前記縦軸に直交する軸を中心に回転することを特徴とする請求項１６に記載の集積回路チップパッケージの製造方法。
  18. 前記ガイドレールは、縦軸を有し、前記縦軸に平行した軸を中心に回転することを特徴とする請求項１６に記載の集積回路チップパッケージの製造方法。
  19. 第１面、及びその第１面の反対側にある第２面を有するダイパッドと、前記ダイパッドに隣接しているリードフィンガーとを有するリードフレームを準備する段階と、
    前記第１面が上部に向かうように前記リードフレームを配置する段階と、
    処理されたリードフレームが得られるように前記第１面に第１チップパッケージング動作を行う処理部にリードフレームを供給する段階と、
    前記第２面が上部に向かう反転されたリードフレームが得られるように前記処理されたリードフレームを反転させる段階と、
    完成されたリードフレームが得られるように前記第２面に第２チップパッケージング動作を行う前記処理部に前記反転されたリードフレームを供給する段階と、
    を含むことを特徴とする集積回路チップパッケージの製造方法。
  20. 前記第１チップパッケージング動作は、前記ダイパッドの第１面に第１半導体チップを取付ける段階、または第１半導体チップと前記リードフィンガーとの間にワイヤーボンドを形成する段階を含み、
    前記第２チップパッケージング動作は、前記ダイパッドの第２面に第２半導体チップを取付ける段階、または第２半導体チップと前記リードフィンガーとの間にワイヤーボンドを形成する段階を含むことを特徴とする請求項１９に記載の集積回路チップパッケージの製造方法。
JP2004195462A 2003-07-01 2004-07-01 インライン集積回路チップパッケージ製造装置及びそれを利用した集積回路チップパッケージの製造方法 Pending JP2005026695A (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2003-0044252A KR100524974B1 (ko) 2003-07-01 2003-07-01 양면 스택 멀티 칩 패키징을 위한 인라인 집적회로 칩패키지 제조 장치 및 이를 이용한 집적회로 칩 패키지제조 방법

Publications (1)

Publication Number Publication Date
JP2005026695A true JP2005026695A (ja) 2005-01-27

Family

ID=33562876

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004195462A Pending JP2005026695A (ja) 2003-07-01 2004-07-01 インライン集積回路チップパッケージ製造装置及びそれを利用した集積回路チップパッケージの製造方法

Country Status (3)

Country Link
US (2) US7215008B2 (ja)
JP (1) JP2005026695A (ja)
KR (1) KR100524974B1 (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006294795A (ja) * 2005-04-08 2006-10-26 Toshiba Corp 半導体装置およびその製造方法
JP2007035865A (ja) * 2005-07-26 2007-02-08 Toshiba Corp 半導体パッケージとその製造方法
JP2007220708A (ja) * 2006-02-14 2007-08-30 Oki Electric Ind Co Ltd 半導体装置及びその製造方法
JP2010219567A (ja) * 2010-07-06 2010-09-30 Toshiba Corp 半導体装置
WO2016067621A1 (ja) * 2014-10-31 2016-05-06 株式会社デンソー 電子回路部品

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10231385B4 (de) * 2001-07-10 2007-02-22 Samsung Electronics Co., Ltd., Suwon Halbleiterchip mit Bondkontaktstellen und zugehörige Mehrchippackung
US7109588B2 (en) * 2002-04-04 2006-09-19 Micron Technology, Inc. Method and apparatus for attaching microelectronic substrates and support members
US7030489B2 (en) * 2003-07-31 2006-04-18 Samsung Electronics Co., Ltd. Multi-chip module having bonding wires and method of fabricating the same
US7816775B2 (en) * 2004-09-09 2010-10-19 United Test And Assembly Center Limited Multi-die IC package and manufacturing method
US8278751B2 (en) 2005-02-08 2012-10-02 Micron Technology, Inc. Methods of adhering microfeature workpieces, including a chip, to a support member
DE102006002381B3 (de) * 2006-01-17 2007-07-19 Infineon Technologies Ag Leistungshalbleiterbauteil mit Chipstapel und Verfahren zu seiner Herstellung
US7677431B2 (en) * 2006-10-19 2010-03-16 Asm Technology Singapore Pte Ltd. Electronic device handler for a bonding apparatus
US20080180921A1 (en) * 2007-01-31 2008-07-31 Cyntec Co., Ltd. Electronic package structure
JP4751351B2 (ja) * 2007-02-20 2011-08-17 株式会社東芝 半導体装置とそれを用いた半導体モジュール
US7932131B2 (en) * 2007-11-05 2011-04-26 Spansion Llc Reduction of package height in a stacked die configuration
KR100914986B1 (ko) * 2008-01-29 2009-09-02 주식회사 탑 엔지니어링 칩 본딩 장비
KR101524545B1 (ko) * 2008-02-28 2015-06-01 페어차일드코리아반도체 주식회사 전력 소자 패키지 및 그 제조 방법
KR100967526B1 (ko) * 2008-04-25 2010-07-05 에스티에스반도체통신 주식회사 광폭 리드 프레임을 위한 반도체 패키지 제조 장치 및 이를이용한 반도체 패키지 제조 방법
KR100996264B1 (ko) 2008-04-25 2010-11-23 에스티에스반도체통신 주식회사 광폭 리드 프레임을 위한 반도체 패키지 제조 장치 및 이를이용한 반도체 패키지 제조 방법
US9472427B2 (en) * 2011-03-22 2016-10-18 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming leadframe with notched fingers for stacking semiconductor die
CH705229B1 (de) 2011-07-08 2015-06-15 Esec Ag Verfahren und Vorrichtung für die Montage von Halbleiterchips.
US9134193B2 (en) * 2013-12-06 2015-09-15 Freescale Semiconductor, Inc. Stacked die sensor package
US20150371930A1 (en) * 2014-06-18 2015-12-24 Texas Instruments Incorporated Integrated Circuit Packaging Method Using Pre-Applied Attachment Medium
CN105149904B (zh) * 2015-10-12 2017-07-28 苏州达恩克精密机械有限公司 芯片组装机
CN108155120B (zh) * 2017-12-18 2020-02-18 广州丰江微电子有限公司 一种用于引线框架表面处理的装置
KR20220029083A (ko) 2020-09-01 2022-03-08 삼성전자주식회사 반도체 패키지의 제조 방법 및 이를 수행하기 위한 장치
CN115312445B (zh) * 2022-10-11 2022-12-13 山东中兴科技开发有限公司 一种集成电路用封装制造设备

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6444025A (en) * 1987-08-12 1989-02-16 Sony Corp System for assembling semiconductor device
JPH07335826A (ja) * 1994-04-15 1995-12-22 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
JPH10506361A (ja) * 1995-02-28 1998-06-23 サムスン エレクトロニクス カンパニー リミテッド リードフレームを移送する方法及び装置、並びにこの方法及び装置を使用するインラインシステム
JP2002164361A (ja) * 2000-11-29 2002-06-07 Mitsubishi Electric Corp 半導体製造装置および半導体製造方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5366933A (en) 1993-10-13 1994-11-22 Intel Corporation Method for constructing a dual sided, wire bonded integrated circuit chip package
JP2001110981A (ja) 1999-10-14 2001-04-20 Mitsubishi Electric Corp 半導体装置及びその製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6444025A (en) * 1987-08-12 1989-02-16 Sony Corp System for assembling semiconductor device
JPH07335826A (ja) * 1994-04-15 1995-12-22 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
JPH10506361A (ja) * 1995-02-28 1998-06-23 サムスン エレクトロニクス カンパニー リミテッド リードフレームを移送する方法及び装置、並びにこの方法及び装置を使用するインラインシステム
JP2002164361A (ja) * 2000-11-29 2002-06-07 Mitsubishi Electric Corp 半導体製造装置および半導体製造方法

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006294795A (ja) * 2005-04-08 2006-10-26 Toshiba Corp 半導体装置およびその製造方法
JP4643341B2 (ja) * 2005-04-08 2011-03-02 株式会社東芝 半導体装置
JP2007035865A (ja) * 2005-07-26 2007-02-08 Toshiba Corp 半導体パッケージとその製造方法
JP2007220708A (ja) * 2006-02-14 2007-08-30 Oki Electric Ind Co Ltd 半導体装置及びその製造方法
JP2010219567A (ja) * 2010-07-06 2010-09-30 Toshiba Corp 半導体装置
WO2016067621A1 (ja) * 2014-10-31 2016-05-06 株式会社デンソー 電子回路部品
JP2016092109A (ja) * 2014-10-31 2016-05-23 株式会社デンソー 電子回路部品

Also Published As

Publication number Publication date
US20050006743A1 (en) 2005-01-13
US7215008B2 (en) 2007-05-08
US20070170569A1 (en) 2007-07-26
KR100524974B1 (ko) 2005-10-31
KR20050005241A (ko) 2005-01-13

Similar Documents

Publication Publication Date Title
JP2005026695A (ja) インライン集積回路チップパッケージ製造装置及びそれを利用した集積回路チップパッケージの製造方法
US7335973B2 (en) Adhesive of folder package
JP4821091B2 (ja) ウェハの接合装置
TWI358798B (en) Electronic device handler for a bonding apparatus
JP3491700B2 (ja) 半導体集積回路装置の試験用キャリア
JP2003031760A (ja) 半導体装置
JP2018519657A (ja) 相互接続構造体によって３ｄ素子を埋め込むためのシステム、装置、および方法
JP5060510B2 (ja) 幅広リードフレーム用の半導体パッケージ製造装置及びこれを利用した半導体パッケージの製造方法
JP3933118B2 (ja) 半導体装置の製造方法および半導体装置の製造装置
JP2000012568A (ja) ダイボンダ
US7677431B2 (en) Electronic device handler for a bonding apparatus
US20100071854A1 (en) Apparatus and method of manufacturing a semiconductor package
KR20130022821A (ko) 스택 패키지 및 그의 제조 방법
KR100996264B1 (ko) 광폭 리드 프레임을 위한 반도체 패키지 제조 장치 및 이를이용한 반도체 패키지 제조 방법
US20080265432A1 (en) Multi-chip package and method of manufacturing the multi-chip package
JP2003344484A (ja) 半導体集積回路装置の試験用キャリア
JP2005123542A (ja) 半導体装置のパッケージ構造およびパッケージ化方法
JP4430062B2 (ja) Ｉｃチップ実装パッケージの製造方法
JP2005051018A (ja) 半導体装置及びその製造方法
JP2003124253A (ja) ベアチップ実装方法および実装システム
JPH06310569A (ja) 半導体素子のフェースダウンボンディング法
JPH11260837A (ja) チップマウント方法および装置
KR20100034783A (ko) 다이 이송 장치 및 이를 포함하는 다이 본딩 장치
JP2002289646A (ja) 半導体装置の製造方法及び製造装置
JPH11121499A (ja) 半導体装置の製造方法および製造装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070627

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100409

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100507

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20101021