JP2005051018A - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法 Download PDF

Info

Publication number
JP2005051018A
JP2005051018A JP2003280981A JP2003280981A JP2005051018A JP 2005051018 A JP2005051018 A JP 2005051018A JP 2003280981 A JP2003280981 A JP 2003280981A JP 2003280981 A JP2003280981 A JP 2003280981A JP 2005051018 A JP2005051018 A JP 2005051018A
Authority
JP
Japan
Prior art keywords
semiconductor wafer
semiconductor
glass substrate
curable resin
room temperature
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2003280981A
Other languages
English (en)
Inventor
Osamu Ikeda
修 池田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP2003280981A priority Critical patent/JP2005051018A/ja
Priority to TW093120572A priority patent/TW200504954A/zh
Priority to CNA2004100549405A priority patent/CN1577781A/zh
Priority to KR1020040058162A priority patent/KR100608185B1/ko
Priority to US10/898,562 priority patent/US20050029641A1/en
Priority to EP04017875A priority patent/EP1503412A3/en
Publication of JP2005051018A publication Critical patent/JP2005051018A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14625—Optical elements or arrangements associated with the device
    • H01L27/14627—Microlenses
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14685—Process for coatings or optical elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping

Abstract

【課題】信頼性を向上させた半導体パッケージ及びその製造方法を提供する。
【解決手段】複数の被封止デバイス（半導体集積回路，ＣＣＤ等）が形成された半導体ウェハ１０と、その半導体ウェハ１０を支持し、かつ被封止デバイスを封止すガラス基板１１とを準備し、ガラス基板１１と対向する半導体ウェハ１０の主面上、もしくは半導体ウェハ１０に対向するガラス基板１１の主面上のいずれかに、常温硬化樹脂１２を塗布する工程と、半導体ウェハ１０とガラス基板１１とを、常温下で、常温硬化樹脂１２を介して接着する工程と、半導体ウェハ１０を、そのスクライブラインに沿ってスクライブし、個々の半導体パッケージに分割する工程と、を有することを特徴とするものである。
【選択図】 図１

Description

本発明は、半導体装置及びその製造方法に関し、特に、チップサイズパッケージ（ＣＳＰ；Chip Size Package）及びその製造方法に関する。
近年、三次元実装技術として、また新たなパッケージ技術として、チップサイズパッケージ（ＣＳＰ；Chip Size Package）が注目されている。ＣＳＰとは、半導体チップの外形寸法と略同サイズの外形寸法を有する小型パッケージをいう。
従来より、ＣＳＰの一種として、ＢＧＡ型のＣＳＰが知られている。このＢＧＡ型のＣＳＰは、球状の導電端子をＣＳＰの一主面上に格子状に複数配列し、導電端子とＣＳＰの他の面上に搭載される半導体集積回路のパッド電極等とを電気的に接続したものである。
そして、このＣＳＰを電子機器に組み込む際には、各導電端子をプリント基板上の配線パターンに圧着することで、ＣＳＰ内の半導体集積回路とプリント基板上に搭載される外部回路とを電気的に接続している。
このＢＧＡ型のＣＳＰは、側部に突出したリードピンを有するＳＯＰ（Small Outline Package）やＱＦＰ（Quad Flat Package）等の他のＣＳＰに比べて、多数の導電端子を設けることが出来、しかも小型化できるという長所を有する。このようなＣＳＰは、例えば携帯電話機に搭載されるデジタルカメラのイメージセンサチップとしての用途がある。ここで、イメージセンサとして、ＣＣＤ（Charge Coupled Device）等の受光素子を被封止デバイスとする場合、封止材料は、光を透過するガラス等の材料から成る。
次に、従来のＣＳＰの製造方法について、図面を参照して説明する。図２は、従来のＣＳＰの製造方法を示す断面図である。
図２（ａ）に示すように、半導体ウェハ２０（例えばシリコンから成る）、及び半導体ウェハ２０を封止すると共に支持するためのガラス基板２１を準備する。半導体ウェハ２０上には、複数の半導体集積回路（不図示）や、ＣＣＤ（Charge Coupled Device）等の受光素子（不図示）などが形成されている。ガラス基板２１は、半導体ウェハ２０上に形成されるＣＣＤ等の受光素子上に、半導体ウェハ２０外部からの光を透過して導入する性質を有している。
そして、図２（ｂ）に示すように、ガラス基板２１に対向する半導体ウェハ２０の主面上、もしくは半導体ウェハ２０に対向するガラス基板２１の主面上のいずれかに、高温硬化樹脂２２を塗布する。高温硬化樹脂２２は、高温（１２０℃前後）下で硬化し、その被着した材料同士を接着する機能を有した樹脂である。
そして、図２（ｃ）に示すように、ガラス基板２１と半導体ウェハ２０とを高温硬化樹脂２２を介して密着させた後、高温（１２０℃前後）下で高温硬化樹脂２２を硬化させる。これにより、ガラス基板２１と半導体ウェハ２０との接着が完了する。
そして、図示しないが、温度を高温（１２０℃前後）から常温（２５℃前後）に戻した後、ＣＳＰの基板側の主面に、ＣＳＰ内のパッド電極と電気的に接続する複数の導電端子を形成する。そして、ガラス基板２１と接着された半導体ウェハ２０を、そのスクライブラインに沿ってスクライブし、個々の半導体チップ、即ちＣＳＰに分割する。
なお、関連する技術文献としては、次の特許文献１がある。
特表２００２−５１２４３６号公報
しかしながら、接着完了後に戻された温度である常温（２５℃前後）下では、高温硬化樹脂２２を介して互いに接着された半導体ウェハ２０とガラス基板２１には、図２（ｄ）に示すように、ガラス基板２１が収縮し、ガラス基板２１側に反りが生じる。
この、半導体ウェハ２０とガラス基板２１に生じる反りついて、図３の半導体ウェハ２０及びガラス基板２１の断面図を参照して説明する。
図３に示すように、ガラス基板２１の線膨張率は一般的に＋１０ＰＰＭ／°Ｋ程度である。シリコンとの接着を目的として線膨張係数を低く抑えた超高品質ガラスでも、＋４ＰＰＭ／°Ｋであり、半導体ウェハ２０の線膨張率２ＰＰＭ／°Ｋよりも大きい。従って、高温硬化樹脂を硬化する際、高温（１２０℃前後）により、線膨張率の大きいガラス基板２１は、線膨張率の小さい半導体ウェハ２０よりも大きく膨張する。
そして、温度が常温（２５℃前後）に下げられると、線膨張率の大きいガラス基板２１の収縮力Ａは、線膨張率の小さい半導体ウェハ２０の収縮力Ｂに比して大きくなる。即ち、半導体ウェハ２０とガラス基板２１との境界面には、収縮力Ａと収縮力Ｂの差に相当する応力が生じる。これにより、常温（２５℃前後）下でのガラス基板２１は、接着された半導体ウェハ２０に比して大きく収縮するため、互いに接着された半導体ウェハ２０とガラス基板２１には、ガラス基板２１側に収縮するような反りが生じる。
上述した半導体ウェハ２０とガラス基板２１との境界面における応力は、半導体ウェハ２０がスクライブにより個々のパッケージに分割される際、急激に解放される。この様子を図４に示す。図４（ａ）は半導体ウェハ２０及びガラス基板２１の平面図、図４（ｂ）は半導体ウェハ２０及びガラス基板２１の断面図である。この応力の急激な解放により、図４（ａ）及び図４（ｂ）に示すように、半導体ウェハ２０のスクライブラインＳＬ近傍では、随所に亀裂が入ってしまう問題が生じていた。この亀裂により、ＣＳＰの動作不良、吸湿、配線不良等が生じていた。
また、スクライブ後においても、個々のパッケージには、上述した半導体ウェハ２０とガラス基板２１の収縮力の差異による応力が残存しているため、温度サイクルテスト時等において、半導体基板上に形成された集積回路、そのパッド電極、有機膜、もしくはマイクロレンズ等が疲労損傷する問題が生じていた。
上述の問題に対しては、各種対策が用いられているが、例えば、線膨張率が半導体ウェハ２０の材料（例えばシリコン）に近いガラス材料をガラス基板２１に用いる方法がある。この方法によれば、半導体ウェハ２０とガラス基板２１の収縮力の差異が減少するため、半導体ウェハ２０とガラス基板２１の境界面における応力も減少する。
また、上述の問題に対処する他の方法の例としては、スクライブ時に使用するブレードを常に高品質な状態に管理する方法がある。この方法によれば、スクライブ時の亀裂の発生を減少させることが可能となる。
しかしながら、上述した線膨張率が半導体ウェハ２０の材料の線膨張率に近い材料をガラス基板２１に用いる方法は、上述した接着温度による応力を減少させることが可能なものの、ガラス基板２１の材料が、封止目的に用いられる一般的なガラス材料に比して高価となり、製造コストが増大するといった問題が生じていた。
また、スクライブ時に使用するブレードを常に高品質な状態に管理する方法は、スクライブ時の応力解放による亀裂の発生を減少させることが可能なものの、ブレードの交換頻度が高まることや、高品質ブレードの導入、工程内検査の導入により、製造コストが増大していた。
そこで本発明は、半導体ウェハ２０とガラス基板２１の境界面に、接着温度による応力を発生させない接着方法を有したＣＳＰの製造方法を提供するものである。
本発明の半導体装置は、上述した課題に鑑みてなされたものであり、複数の半導体集積回路が形成された半導体ウェハと、その半導体ウェハを支持するガラス基板と、半導体ウェハとガラス基板とを常温下で接着可能な常温硬化樹脂と、を有し、半導体ウェハとガラス基板とは、常温硬化樹脂を介して接着されたことを特徴とするものである。
また、本発明の半導体装置は、上記構成において、常温硬化樹脂が紫外線硬化樹脂もしくは二液性エポキシ樹脂であることを特徴とするものである。
また、本発明の半導体装置の製造方法は、以下の工程を含むことを特徴とするものである。即ち、複数の半導体集積回路が形成された半導体ウェハと、その半導体ウェハを支持するガラス基板とを準備し、ガラス基板と対向する半導体ウェハの主面上、もしくは半導体ウェハに対向するガラス基板の主面上のいずれかに、常温硬化樹脂を塗布する工程と、半導体ウェハとガラス基板とを、常温下で、常温硬化樹脂を介して接着する工程と、半導体ウェハを、そのスクライブラインに沿ってスクライブし、個々の半導体チップに分割する工程と、を有するものである。
また、本発明の半導体装置の製造方法は、上記製造方法において、常温硬化樹脂が紫外線硬化樹脂もしくは二液性エポキシ樹脂であることを特徴とするものである。
本発明の半導体装置の製造方法によれば、常温下で、半導体ウェハとガラス基板とを接着することができる。これにより、線膨張率の差異による応力を起因とする亀裂や疲労損傷が生じにくい半導体パッケージを実現することができる。
また、上述した半導体パッケージを実現する際に、従来必要としていた特殊なガラス基板や、スクライブ用ブレードの高品質管理を要さない。これにより、製造コストを増加させることなく、そのような半導体パッケージを実現することが可能となる。
次に、本発明を実施するための最良の形態に係る半導体パッケージ及びその製造方法ついて図面を参照しながら詳細に説明する。
図１は、本発明の実施形態に係る半導体パッケージ及びその製造方法を示す断面図である。半導体パッケージの製造は以下の工程を経る。
図１（ａ）に示すように、不図示の複数の被封止デバイス（例えば半導体集積回路やＣＣＤなど）が形成された半導体ウェハ１０（例えばシリコンから成る）を準備する。ここで、被封止デバイスは、半導体ウェハ１０のスクライブラインＳＬによって格子状に区分された領域に形成されている。
また、半導体ウェハ１０を支持し、かつ被封止デバイスを封止するガラス基板１１を準備する。ここで、このガラス基板２１の線膨張率は、半導体ウェハ１０の線膨張率に近しいものであることが好ましいが、これには限定されず、異なる線膨張率を有していてもよい。例えば、ガラス基板２１の線膨張率が４ＰＰＭ／°Ｋ程度、半導体ウェハの線膨張率が２ＰＰＭ／°Ｋ程度であってもよい。
そして、図１（ｂ）に示すように、ガラス基板１１と対向する半導体ウェハ１０の主面上、もしくは半導体ウェハ１０に対向するガラス基板１１の主面上のいずれかに、常温硬化樹脂１２を塗布する。図１（ｂ）においては、半導体ウェハ１０と対向するガラス基板１１の主面上に常温硬化樹脂１２を塗布している。
この常温硬化樹脂は、常温（２５℃前後）において硬化する樹脂である。常温硬化樹脂は、紫外線の照射により硬化する紫外線硬化樹脂（例えば、株式会社テスクの一般接着用紫外線硬化性樹脂：Ａ−１３６３，Ａ−１３６８，Ａ−１４０８等）であることが好ましい。もしくは、常温硬化樹脂は、二液性エポキシ樹脂（例えば株式会社テスクの低粘着度型二液性エポキシ樹脂：Ｃ−１０７４Ａ／Ｂ，Ｃ−１０７５Ａ／Ｂ等）や、その他のエポキシ系樹脂（例えばオーテックス株式会社の光硬化型エポキシ系接着剤「ＰＡＲＱＩＴ」等）であってもよい。
そして、図１（ｃ）に示すように、半導体ウェハ１０の常温硬化樹脂１２が塗布された主面を、半導体ウェハ１０の被封止デバイスが形成された主面に密着させる。その後、硬化に必要な所定の時間を経過させることで半導体ウェハ１０とガラス基板１１との接着を完了させる。なお、常温硬化樹脂１２が紫外線硬化樹脂である場合、互いに密着した半導体ウェハ１０とガラス基板１１に対して、紫外線を照射する工程を含む。
このような接着工程は、常温において行われるため、半導体ウェハ１０及びガラス基板１１は、膨張もしくは収縮することがない。これにより、接着完了後の半導体ウェハ１０及びガラス基板１１の境界面には応力が生じず、スクライブ時の急激な応力の解放による亀裂等を抑止することができる。
そして、図示しないが、互いに接着されたガラス基板２１と半導体ウェハ２０を、半導体ウェハ１０のスクライブラインに沿ってスクライブし、個々の半導体パッケージ１０Ａに分割する。ここで、スクライブ後の半導体パッケージ１０Ａ内には、高温硬化樹脂による接着時にみられたような応力の残留が生じない。これは、常温下で接着され、スクライブ前の半導体ウェハ１０及びガラス基板１１の境界面に応力が生じていないことによるものである。これにより、温度サイクルテスト時において、半導体基板上に形成された集積回路、そのパッド電極、有機膜、もしくはマイクロレンズ等が疲労損傷する問題を回避することが可能となる。
また、上述した製造方法によれば、高温硬化樹脂を介した接着時の温度による応力を防ぐために必要であった特殊なガラス材料、スクライブ用ブレードの高品質管理を必要としないため、製造コストの増大を防ぐことができる。
なお、上述の実施形態においては、常温硬化樹脂１２は、紫外線硬化樹脂もしくは二液性エポキシ樹脂であるとしたが、これには限定されず、常温で硬化する性質を有し、かつ半導体ウェハ１０とガラス基板１１を接着可能な硬化性樹脂であればよい。
また、上述の実施形態においては、半導体ウェハ１０上に形成された被封止デバイスを、ガラス基板１１により封止したが、被封止デバイスがＣＣＤ等の受光素子を含まない場合、これには限定されず、ガラス基板に替えて、光を透過しない材料から成る基板によって被封止デバイスを封止してもよい。
本発明を実施するための最良の形態に係る半導体装置及びその製造方法を示す断面図である。 従来例に係る半導体装置の製造方法を示す断面図である。 従来例に係る半導体装置の一部を示す断面図である。 従来例に係る半導体装置の一部を示す平面図及び断面図である。

Claims (6)

  1. 複数の半導体集積回路が形成された半導体ウェハと、
    該半導体ウェハを支持する支持基板と、
    前記半導体ウェハと前記支持基板とを常温下で接着可能な常温硬化樹脂と、
    を有し、
    前記半導体ウェハと前記支持基板とは、前記常温硬化樹脂を介して接着されたことを特徴とする半導体装置。
  2. 前記常温硬化樹脂は、紫外線硬化樹脂であることを特徴とする請求項１記載の半導体装置。
  3. 前記常温硬化樹脂は、二液性エポキシ樹脂であることを特徴とする請求項１記載の半導体装置。
  4. 複数の半導体集積回路が形成された半導体ウェハと、該半導体ウェハを支持する支持基板と、を準備し、
    前記支持基板と対向する前記半導体ウェハの主面上、もしくは前記半導体ウェハに対向する前記支持基板の主面上のいずれかに、常温硬化樹脂を塗布する工程と、
    前記半導体ウェハと前記支持基板とを、常温下で、前記常温硬化樹脂を介して接着する工程と、
    前記半導体ウェハを、そのスクライブラインに沿ってスクライブし、個々の半導体チップに分割する工程と、を有することを特徴とする半導体装置の製造方法。
  5. 前記常温硬化樹脂は、紫外線硬化樹脂であることを特徴とする請求項４記載の半導体装置の製造方法。
  6. 前記常温硬化樹脂は、二液性エポキシ樹脂であることを特徴とする請求項４記載の半導体装置の製造方法。
JP2003280981A 2003-07-28 2003-07-28 半導体装置及びその製造方法 Pending JP2005051018A (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2003280981A JP2005051018A (ja) 2003-07-28 2003-07-28 半導体装置及びその製造方法
TW093120572A TW200504954A (en) 2003-07-28 2004-07-09 Semiconductor device and manufacturing method therefor
CNA2004100549405A CN1577781A (zh) 2003-07-28 2004-07-26 半导体装置及其制造方法
KR1020040058162A KR100608185B1 (ko) 2003-07-28 2004-07-26 반도체 장치 및 그 제조 방법
US10/898,562 US20050029641A1 (en) 2003-07-28 2004-07-26 Semiconductor device and manufacturing method of the same
EP04017875A EP1503412A3 (en) 2003-07-28 2004-07-28 Semiconductor device and manufacturing method of the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003280981A JP2005051018A (ja) 2003-07-28 2003-07-28 半導体装置及びその製造方法

Publications (1)

Publication Number Publication Date
JP2005051018A true JP2005051018A (ja) 2005-02-24

Family

ID=33535654

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003280981A Pending JP2005051018A (ja) 2003-07-28 2003-07-28 半導体装置及びその製造方法

Country Status (6)

Country Link
US (1) US20050029641A1 (ja)
EP (1) EP1503412A3 (ja)
JP (1) JP2005051018A (ja)
KR (1) KR100608185B1 (ja)
CN (1) CN1577781A (ja)
TW (1) TW200504954A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009010056A (ja) * 2007-06-26 2009-01-15 Yamaha Corp 識別マークの読取方法
US8247773B2 (en) 2007-06-26 2012-08-21 Yamaha Corporation Method and apparatus for reading identification mark on surface of wafer
JP2016113341A (ja) * 2014-12-17 2016-06-23 日本電気硝子株式会社 支持ガラス基板及びこれを用いた積層体

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4881597B2 (ja) * 2005-09-22 2012-02-22 富士フイルム株式会社 固体撮像装置の切断方法
KR100693193B1 (ko) * 2005-11-03 2007-03-13 주식회사 나래나노텍 자외선을 이용한 패턴 전극의 본딩 구조 및 그 본딩 방법
EP2034718A1 (en) * 2007-09-05 2009-03-11 THOMSON Licensing System and method for positioning and fixing an image sensor to a beamsplitter
CN109950172A (zh) * 2017-12-20 2019-06-28 海太半导体（无锡）有限公司 一种半导体的固化方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4318792A (en) * 1980-07-07 1982-03-09 Trw Inc. Process for depositing forging lubricant on titanium workpiece
JP2924110B2 (ja) * 1990-07-04 1999-07-26 ミノルタ株式会社 光シャッタ装置
JPH05179211A (ja) * 1991-12-30 1993-07-20 Nitto Denko Corp ダイシング・ダイボンドフイルム
US5362538A (en) * 1992-10-21 1994-11-08 Toray Industries, Inc. Optical recording medium
JP3410202B2 (ja) * 1993-04-28 2003-05-26 日本テキサス・インスツルメンツ株式会社 ウェハ貼着用粘着シートおよびこれを用いた半導体装置の製造方法
US5851845A (en) * 1995-12-18 1998-12-22 Micron Technology, Inc. Process for packaging a semiconductor die using dicing and testing
JPH10182916A (ja) * 1996-10-21 1998-07-07 Nippon Paint Co Ltd Ｎ複素環を含むアクリル樹脂含有金属表面処理組成物、処理方法及び処理金属材料
US6489183B1 (en) * 1998-07-17 2002-12-03 Micron Technology, Inc. Method of manufacturing a taped semiconductor device
JP2001135598A (ja) * 1999-08-26 2001-05-18 Seiko Epson Corp ウエハのダイシング方法、半導体装置及びその製造方法、回路基板並びに電子機器
JP3544362B2 (ja) * 2001-03-21 2004-07-21 リンテック株式会社 半導体チップの製造方法
JP2002353369A (ja) * 2001-05-28 2002-12-06 Sharp Corp 半導体パッケージおよびその製造方法
SG120887A1 (en) * 2001-12-03 2006-04-26 Disco Corp Method of processing a semiconductor wafer and substrate for semiconductor wafers used in the same

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009010056A (ja) * 2007-06-26 2009-01-15 Yamaha Corp 識別マークの読取方法
US8247773B2 (en) 2007-06-26 2012-08-21 Yamaha Corporation Method and apparatus for reading identification mark on surface of wafer
JP2016113341A (ja) * 2014-12-17 2016-06-23 日本電気硝子株式会社 支持ガラス基板及びこれを用いた積層体

Also Published As

Publication number Publication date
EP1503412A3 (en) 2005-03-30
CN1577781A (zh) 2005-02-09
TW200504954A (en) 2005-02-01
EP1503412A2 (en) 2005-02-02
US20050029641A1 (en) 2005-02-10
KR20050013936A (ko) 2005-02-05
KR100608185B1 (ko) 2006-08-08

Similar Documents

Publication Publication Date Title
US6653731B2 (en) Semiconductor device and method for fabricating same
US20070155049A1 (en) Method for Manufacturing Chip Package Structures
KR100743272B1 (ko) 전극 기밀 밀봉을 이용한 고신뢰성 반도체 장치
US8629002B2 (en) Manufacturing method of semiconductor device
JP2010118373A (ja) 半導体装置の製造方法
JP2008060585A (ja) 半導体チップの順応性インターフェースを形成する方法
JP2006303481A (ja) 固体撮像装置の製造方法、及び固体撮像装置
JP2006303482A (ja) 固体撮像装置の製造方法
US20050212129A1 (en) Semiconductor package with build-up structure and method for fabricating the same
JP2005051018A (ja) 半導体装置及びその製造方法
TWI773341B (zh) 半導體裝置的製造方法
JP2004363279A (ja) 光電変換装置の製造方法、並びにその製造に用いる疑似ウェーハの製造方法
KR100878408B1 (ko) 웨이퍼 레벨 디바이스 패키징 방법
JP2011060892A (ja) 電子装置、電子装置の製造方法
JP2007250943A (ja) 半導体装置
KR100867521B1 (ko) 마킹층을 구비한 웨이퍼 레벨 패키지의 패키징 방법
JP2013106031A (ja) 半導体パッケージ及びその製造方法
JP2009188392A (ja) 半導体装置及び半導体装置の製造方法
JP6988360B2 (ja) 半導体装置の製造方法及び半導体装置
JP2004165414A (ja) 実装構造、光学センサモジュール及び光学センサモジュール実装構造
US20150279771A1 (en) Semiconductor package and manufacturing method thereof
JP2020004926A (ja) 配線基板及び配線基板の製造方法
JP2010212724A (ja) 半導体装置
KR20070120376A (ko) 칩 스케일 패키지 제조 방법
JP2005026633A (ja) 半導体パッケージの製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060614

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080820

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080822

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20081217