KR20050013936A - 반도체 장치 및 그 제조 방법 - Google Patents

반도체 장치 및 그 제조 방법

Info

Publication number
KR20050013936A
KR20050013936A KR1020040058162A KR20040058162A KR20050013936A KR 20050013936 A KR20050013936 A KR 20050013936A KR 1020040058162 A KR1020040058162 A KR 1020040058162A KR 20040058162 A KR20040058162 A KR 20040058162A KR 20050013936 A KR20050013936 A KR 20050013936A
Authority
KR
South Korea
Prior art keywords
semiconductor wafer
semiconductor
glass substrate
resin
support substrate
Prior art date
Application number
KR1020040058162A
Other languages
English (en)
Other versions
KR100608185B1 (ko
Inventor
이께다오사무
Original Assignee
산요덴키가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 산요덴키가부시키가이샤 filed Critical 산요덴키가부시키가이샤
Publication of KR20050013936A publication Critical patent/KR20050013936A/ko
Application granted granted Critical
Publication of KR100608185B1 publication Critical patent/KR100608185B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14625—Optical elements or arrangements associated with the device
    • H01L27/14627—Microlenses
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14685—Process for coatings or optical elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping

Abstract

신뢰성을 향상시킨 반도체 패키지 및 그 제조 방법을 제공한다. 복수의 피밀봉 디바이스(반도체 집적 회로, CCD 등)가 형성된 반도체 웨이퍼(10)와, 그 반도체 웨이퍼(10)를 지지하고, 또한 피밀봉 디바이스를 밀봉한 유리 기판(11)을 준비하고, 유리 기판(11)과 대향하는 반도체 웨이퍼(10)의 주면 상, 혹은 반도체 웨이퍼(10)에 대향하는 유리 기판(11)의 주면 상 중 어느 하나에, 상온 경화 수지(12)를 도포하는 공정과, 반도체 웨이퍼(10)와 유리 기판(11)을, 상온에서, 상온 경화 수지(12)를 개재하여 접착하는 공정과, 반도체 웨이퍼(10)를, 그 스크라이브 라인을 따라 스크라이브하여, 개개의 반도체 패키지로 분할하는 공정을 포함하는 것을 특징으로 하는 것이다.

Description

반도체 장치 및 그 제조 방법{SEMICONDUCTOR DEVICE AND METHOD FOR MANUFACTURING THE SAME}
본 발명은, 반도체 장치 및 그 제조 방법에 관한 것으로, 특히 칩 사이즈 패키지(CSP ; Chip Size Package) 및 그 제조 방법에 관한 것이다.
최근, 3차원 실장 기술로서, 또한 새로운 패키지 기술로서, 칩 사이즈 패키지(CSP ; Chip Size Package)가 주목받고 있다. CSP란, 반도체 칩의 외형 치수와 거의 동일한 사이즈의 외형 치수를 갖는 소형 패키지를 의미한다.
종래부터, CSP의 일종으로서, BGA형의 CSP가 알려져 있다. 이 BGA형의 CSP는, 볼 형상의 도전 단자를 CSP의 일 주면 상에 격자 형상으로 복수 배열하고, 도전 단자와 CSP의 다른 면 위에 탑재되는 반도체 집적 회로의 패드 전극 등을 전기적으로 접속한 것이다.
그리고, 이 CSP를 전자 기기에 내장할 때에는, 각 도전 단자를 프린트 기판 상의 배선 패턴에 압착함으로써, CSP 내의 반도체 집적 회로와 프린트 기판 상에 탑재되는 외부 회로를 전기적으로 접속하고 있다.
이 BGA형의 CSP는, 측부에 돌출한 리드 핀을 갖는 SOP(Small Outline Package)나 QFP(Quad Flat Package) 등의 다른 CSP와 비교하여, 다수의 도전 단자를 설치할 수 있으며, 게다가 소형화할 수 있는 장점을 갖는다. 이러한 CSP는, 예를 들면 휴대 전화기에 탑재되는 디지털 카메라의 이미지 센서 칩으로서의 용도가 있다. 여기서, 이미지 센서로서, CCD(Charge Coupled Device) 등의 수광 소자를 피밀봉 디바이스로 하는 경우, 밀봉 재료는, 광을 투과하는 유리 등의 재료로 이루어진다.
이어서, 종래의 CSP의 제조 방법에 대하여, 도면을 참조하여 설명한다. 도 2는, 종래의 CSP의 제조 방법을 도시하는 단면도이다.
도 2의 (a)에 도시한 바와 같이, 반도체 웨이퍼(20)(예를 들면 실리콘으로 이루어짐), 및 반도체 웨이퍼(20)를 밀봉함과 함께 지지하기 위한 유리 기판(21)을준비한다. 반도체 웨이퍼(20) 상에는, 복수의 반도체 집적 회로(도시 생략)나, CCD(Charge Coupled Device) 등의 수광 소자(도시 생략) 등이 형성되어 있다. 유리 기판(21)은, 반도체 웨이퍼(20) 상에 형성되는 CCD 등의 수광 소자 상에, 반도체 웨이퍼(20) 외부로부터의 광을 투과하여 도입하는 성질을 갖고 있다.
그리고, 도 2의 (b)에 도시한 바와 같이, 유리 기판(21)에 대향하는 반도체 웨이퍼(20)의 주면 상, 혹은 반도체 웨이퍼(20)에 대향하는 유리 기판(21)의 주면 상 중 어느 하나에, 고온 경화 수지(22)를 도포한다. 고온 경화 수지(22)는, 고온(120℃ 전후)에서 경화하여, 그 피착한 재료끼리 접착하는 기능을 가진 수지이다.
그리고, 도 2의 (c)에 도시한 바와 같이, 유리 기판(21)과 반도체 웨이퍼(20)를 고온 경화 수지(22)를 개재하여 밀착시킨 후, 고온(120℃ 전후)에서 고온 경화 수지(22)를 경화시킨다. 이에 의해, 유리 기판(21)과 반도체 웨이퍼(20)와의 접착이 완료된다.
그리고, 도시하지 않았지만, 온도를 고온(120℃ 전후)으로부터 상온(25℃ 전후)으로 복귀한 후, CSP의 기판측의 주면에, CSP 내의 패드 전극과 전기적으로 접속하는 복수의 도전 단자를 형성한다. 그리고, 유리 기판(21)과 접착된 반도체 웨이퍼(20)를, 그 스크라이브 라인을 따라 스크라이브하여, 개개의 반도체 칩, 즉 CSP로 분할한다.
또, 관련된 기술 문헌으로서는, 다음의 특허 문헌1이 있다.
<특허 문헌1>
일본 특표 2002-512436호 공보
그러나, 접착 완료 후에 복귀된 온도인 상온(25℃ 전후)에서는, 고온 경화 수지(22)를 개재하여 상호 접착된 반도체 웨이퍼(20)와 유리 기판(21)에는, 도 2의 (d)에 도시한 바와 같이, 유리 기판(21)이 수축하여, 유리 기판(21)측에 휘어짐이 발생한다.
이 반도체 웨이퍼(20)와 유리 기판(21)에 발생하는 휘어짐에 대하여, 도 3의 반도체 웨이퍼(20) 및 유리 기판(21)의 단면도를 참조하여 설명하다.
도 3에 도시한 바와 같이, 유리 기판(21)의 선팽창율은 일반적으로 +10PPM/°K 정도이다. 실리콘과의 접착을 목적으로 하여 선팽창 계수를 낮게 억제한 초고품질 유리라도, +4PPM/°K로서, 반도체 웨이퍼(20)의 선팽창율 2PPM/°K보다도 크다. 따라서, 고온 경화 수지를 경화할 때, 고온(120℃ 전후)에 의해, 선팽창율이 큰 유리 기판(21)은, 선팽창율이 작은 반도체 웨이퍼(20)보다도 크게 팽창한다.
그리고, 온도가 상온(25℃ 전후)으로 저하되면, 선팽창율이 큰 유리 기판(21)의 수축력 A는, 선팽창율이 작은 반도체 웨이퍼(20)의 수축력 B에 비하여 커진다. 즉, 반도체 웨이퍼(20)와 유리 기판(21)과의 경계면에는, 수축력 A와 수축력 B의 차에 상당하는 응력이 발생한다. 이에 의해, 상온(25℃ 전후)에서의 유리 기판(21)은, 접착된 반도체 웨이퍼(20)에 비하여 크게 수축하기 때문에, 상호 접착된 반도체 웨이퍼(20)와 유리 기판(21)에는, 유리 기판(21)측에 수축하는 휘어짐이 발생한다.
상술한 반도체 웨이퍼(20)와 유리 기판(21)과의 경계면에서의 응력은, 반도체 웨이퍼(20)가 스크라이브에 의해 개개의 패키지로 분할될 때, 급격히 해방된다. 이 모습을 도 4에 도시한다. 도 4의 (a)는, 반도체 웨이퍼(20) 및 유리 기판(21)의 평면도이고, 도 4의 (b)는 반도체 웨이퍼(20) 및 유리 기판(21)의 단면도이다. 이 응력의 급격한 해방에 의해, 도 4의 (a) 및 도 4의 (b)에 도시한 바와 같이, 반도체 웨이퍼(20)의 스크라이브 라인 SL 근방에서는, 도처에 균열이 생기는 문제가 발생하였다. 이 균열에 의해, CSP의 동작 불량, 흡습, 배선 불량 등이 발생하였다.
또한, 스크라이브 후에도, 개개의 패키지에는, 상술한 반도체 웨이퍼(20)와 유리 기판(21)의 수축력의 차이에 의한 응력이 잔존하기 때문에, 온도 사이클 테스트시 등에 있어서, 반도체 기판 상에 형성된 집적 회로, 그 패드 전극, 유기막, 혹은 마이크로렌즈 등이 피로 손상하는 문제가 발생하였다.
상술한 문제에 대해서는, 각종 대책이 이용되고 있지만, 예를 들면, 선팽창율이 반도체 웨이퍼(20)의 재료(예를 들면 실리콘)에 가까운 유리 재료를 유리 기판(21)에 이용하는 방법이 있다. 이 방법에 따르면, 반도체 웨이퍼(20)와 유리 기판(21)의 수축력의 차이가 감소하기 때문에, 반도체 웨이퍼(20)와 유리 기판(21)의 경계면에서의 응력도 감소한다.
또한, 상술한 문제에 대처하는 다른 방법의 예로는, 스크라이브 시에 사용하는 블레이드를 항상 고품질의 상태로 관리하는 방법이 있다. 이 방법에 따르면, 스크라이브 시의 균열의 발생을 감소시키는 것이 가능하게 된다.
그러나, 상술한 선팽창율이 반도체 웨이퍼(20)의 재료의 선팽창율에 가까운재료를 유리 기판(21)에 이용하는 방법은, 상술한 접착 온도에 의한 응력을 감소시키는 것이 가능하지만, 유리 기판(21)의 재료가, 밀봉 목적으로 이용되는 일반적인 유리 재료에 비하여 고가이므로, 제조 비용이 증대하는 문제가 발생하였다.
또한, 스크라이브 시에 사용하는 블레이드를 항상 고품질의 상태로 관리하는 방법은, 스크라이브 시의 응력 해방에 의한 균열의 발생을 감소시킬 수 있지만, 블레이드의 교환 빈도가 높아지는 것이나, 고품질 블레이드의 도입, 공정내 검사의 도입에 의해, 제조 비용이 증대하였다.
따라서 본 발명은, 반도체 웨이퍼(20)와 유리 기판(21)의 경계면에, 접착 온도에 의한 응력을 발생시키지 않는 접착 방법을 갖는 CSP의 제조 방법을 제공하는 것이다.
도 1은 본 발명을 실시하기 위한 최량의 형태에 따른 반도체 장치 및 그 제조 방법을 도시하는 단면도.
도 2는 종래예에 따른 반도체 장치의 제조 방법을 도시하는 단면도.
도 3은 종래예에 따른 반도체 장치의 일부를 도시하는 단면도.
도 4는 종래예에 따른 반도체 장치의 일부를 도시하는 평면도 및 단면도.
<도면의 주요 부분에 대한 부호의 설명>
10, 20 : 반도체 웨이퍼
11, 21 : 유리 기판
12 : 상온 경화 수지
본 발명의 반도체 장치는, 상술한 과제를 감안하여 이루어진 것으로, 복수의 반도체 집적 회로가 형성된 반도체 웨이퍼와, 그 반도체 웨이퍼를 지지하는 유리 기판과, 반도체 웨이퍼와 유리 기판을 상온에서 접착 가능한 상온 경화 수지를 갖고, 반도체 웨이퍼와 유리 기판은, 상온 경화 수지를 개재하여 접착된 것을 특징으로 하는 것이다.
또한, 본 발명의 반도체 장치는, 상기 구성에서, 상온 경화 수지가 자외선 경화 수지 혹은 이액성 에폭시 수지인 것을 특징으로 하는 것이다.
또한, 본 발명의 반도체 장치의 제조 방법은, 이하의 공정을 포함하는 것을 특징으로 하는 것이다. 즉, 복수의 반도체 집적 회로가 형성된 반도체 웨이퍼와,그 반도체 웨이퍼를 지지하는 유리 기판을 준비하고, 유리 기판과 대향하는 반도체 웨이퍼의 주면 상, 혹은 반도체 웨이퍼에 대향하는 유리 기판의 주면 상 중 어느 하나에, 상온 경화 수지를 도포하는 공정과, 반도체 웨이퍼와 유리 기판을, 상온에서, 상온 경화 수지를 개재하여 접착하는 공정과, 반도체 웨이퍼를, 그 스크라이브 라인을 따라 스크라이브하여, 개개의 반도체 칩으로 분할하는 공정을 포함하는 것이다.
또한, 본 발명의 반도체 장치의 제조 방법은, 상기 제조 방법에서, 상온 경화 수지가 자외선 경화 수지 혹은 이액성 에폭시 수지인 것을 특징으로 하는 것이다.
이어서, 본 발명을 실시하기 위한 최량의 형태에 따른 반도체 패키지 및 그 제조 방법에 대하여 도면을 참조하면서 상세히 설명한다.
도 1은, 본 발명의 실시예에 따른 반도체 패키지 및 그 제조 방법을 도시하는 단면도이다. 반도체 패키지의 제조는 이하의 공정을 거친다.
도 1의 (a)에 도시한 바와 같이, 도시하지 않은 복수의 피밀봉 디바이스(예를 들면 반도체 집적 회로나 CCD 등)가 형성된 반도체 웨이퍼(10)(예를 들면 실리콘으로 이루어짐)를 준비한다. 여기서, 피밀봉 디바이스는, 반도체 웨이퍼(10)의 스크라이브 라인 SL에 의해 격자 형상으로 구분된 영역에 형성되어 있다.
또한, 반도체 웨이퍼(10)를 지지하고, 또한 피밀봉 디바이스를 밀봉하는 유리 기판(11)을 준비한다. 여기서, 이 유리 기판(21)의 선팽창율은, 반도체 웨이퍼(10)의 선팽창율에 근사한 것이 바람직하지만, 이것에는 한정되지 않고, 상이한 선팽창율을 갖고 있어도 된다. 예를 들면, 유리 기판(21)의 선팽창율이 4PPM/°K 정도, 반도체 웨이퍼의 선팽창율이 2PPM/°K 정도이어도 된다.
그리고, 도 1의 (b)에 도시한 바와 같이, 유리 기판(11)과 대향하는 반도체 웨이퍼(10)의 주면 상, 혹은 반도체 웨이퍼(10)에 대향하는 유리 기판(11)의 주면 상 중 어느 하나에, 상온 경화 수지(12)를 도포한다. 도 1의 (b)에서는, 반도체 웨이퍼(10)와 대향하는 유리 기판(11)의 주면 상에 상온 경화 수지(12)를 도포하고 있다.
이 상온 경화 수지는, 상온(25℃ 전후)에서 경화하는 수지이다. 상온 경화 수지는, 자외선의 조사에 의해 경화하는 자외선 경화 수지(예를 들면 주식회사 테스크의 일반 접착용 자외선 경화성 수지 : A-1363, A-1368, A-1408 등)인 것이 바람직하다. 혹은, 상온 경화 수지는, 이액성 에폭시 수지(예를 들면 주식회사 테스크의 저점착도형 이액성 에폭시 수지 : C-1074A/B, C-1075A/B 등)나, 그 밖의 에폭시계 수지(예를 들면 오텍스 주식회사의 광경화형 에폭시계 접착제「PARQIT」 등)이어도 된다.
그리고, 도 1의 (c)에 도시한 바와 같이, 유리 기판(11)의 상온 경화 수지(12)가 도포된 주면을, 반도체 웨이퍼(10)의 피밀봉 디바이스가 형성된 주면에 밀착시킨다. 그 후, 경화에 필요한 소정의 시간을 경과시킴으로써 반도체 웨이퍼(10)와 유리 기판(11)과의 접착을 완료시킨다. 또, 상온 경화 수지(12)가 자외선 경화 수지인 경우, 상호 밀착한 반도체 웨이퍼(10)와 유리 기판(11)에 대하여, 자외선을 조사하는 공정을 포함한다.
이러한 접착 공정은, 상온에서 행해지기 때문에, 반도체 웨이퍼(10) 및 유리 기판(11)은, 팽창 혹은 수축하지 않는다. 이에 의해, 접착 완료 후의 반도체 웨이퍼(10) 및 유리 기판(11)의 경계면에는 응력이 발생하지 않아, 스크라이브 시의 급격한 응력의 해방에 의한 균열 등을 억지할 수 있다.
그리고, 도시하지 않았지만, 상호 접착된 유리 기판(11)과 반도체 웨이퍼(10)를, 반도체 웨이퍼(10)의 스크라이브 라인을 따라 스크라이브하여, 개개의 반도체 패키지(10A)로 분할한다. 여기서, 스크라이브 후의 반도체 패키지(10A) 내에는, 고온 경화 수지에 의한 접착 시에 볼 수 있던 응력의 잔류가 발생하지 않는다. 이것은, 상온에서 접착되어, 스크라이브 전의 반도체 웨이퍼(10) 및 유리 기판(11)의 경계면에 응력이 발생하지 않는 것에 의한 것이다. 이에 의해, 온도 사이클 테스트 시에 있어서, 반도체 기판 상에 형성된 집적 회로, 그 패드 전극, 유기막, 혹은 마이크로렌즈 등이 피로 손상하는 문제를 회피하는 것이 가능하게 된다.
또한, 상술한 제조 방법에 따르면, 고온 경화 수지를 개재한 접착 시의 온도에 의한 응력을 방지하기 위해 필요했던 특수한 유리 재료, 스크라이브용 블레이드의 고품질 관리를 필요로 하지 않기 때문에, 제조 비용의 증대를 방지할 수 있다.
또, 상술한 실시예에서는, 상온 경화 수지(12)는, 자외선 경화 수지 혹은 이액성 에폭시 수지로 했지만, 이것에는 한정되지 않고, 상온에서 경화하는 성질을 갖고, 또한 반도체 웨이퍼(10)와 유리 기판(11)을 접착할 수 있는 경화성 수지이면 된다.
또한, 상술한 실시예에서는, 반도체 웨이퍼(10) 상에 형성된 피밀봉 디바이스를, 유리 기판(11)에 의해 밀봉했지만, 피밀봉 디바이스가 CCD 등의 수광 소자를 포함하지 않는 경우, 이것에는 한정되지 않고, 유리 기판을 대신하여, 광을 투과하지 않는 재료로 이루어지는 기판에 의해 피밀봉 디바이스를 밀봉해도 된다.
본 발명의 반도체 장치의 제조 방법에 따르면, 상온에서, 반도체 웨이퍼와 유리 기판을 접착할 수 있다. 이에 의해, 선팽창율의 차이에 의한 응력에 기인하는 균열이나 피로 손상이 발생하기 어려운 반도체 패키지를 실현할 수 있다.
또한, 상술한 반도체 패키지를 실현할 때에, 종래 필요로 하였던 특수한 유리 기판이나, 스크라이브용 블레이드의 고품질 관리를 필요로 하지 않는다. 이에 의해, 제조 비용을 증가시키지 않고, 그와 같은 반도체 패키지를 실현하는 것이 가능하게 된다.

Claims (6)

  1. 복수의 반도체 집적 회로가 형성된 반도체 웨이퍼와,
    상기 반도체 웨이퍼를 지지하는 지지 기판과,
    상기 반도체 웨이퍼와 상기 지지 기판을 상온하에서 접착 가능한 상온 경화 수지
    를 갖고,
    상기 반도체 웨이퍼와 상기 지지 기판은, 상기 상온 경화 수지를 개재하여 접착된 것을 특징으로 하는 반도체 장치.
  2. 제1항에 있어서,
    상기 상온 경화 수지는, 자외선 경화 수지인 것을 특징으로 하는 반도체 장치.
  3. 제1항에 있어서,
    상기 상온 경화 수지는, 이액성 에폭시 수지인 것을 특징으로 하는 반도체 장치.
  4. 복수의 반도체 집적 회로가 형성된 반도체 웨이퍼와, 상기 반도체 웨이퍼를 지지하는 지지 기판을 준비하고,
    상기 지지 기판과 대향하는 상기 반도체 웨이퍼의 주면 상, 혹은 상기 반도체 웨이퍼에 대향하는 상기 지지 기판의 주면 상 중 어느 하나에, 상온 경화 수지를 도포하는 공정과,
    상기 반도체 웨이퍼와 상기 지지 기판을, 상온 하에서, 상기 상온 경화 수지를 개재하여 접착하는 공정과,
    상기 반도체 웨이퍼를, 그 스크라이브 라인을 따라 스크라이브하고, 개개의 반도체 칩으로 분할하는 공정
    을 포함하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  5. 제4항에 있어서,
    상기 상온 경화 수지는, 자외선 경화 수지인 것을 특징으로 하는 반도체 장치의 제조 방법.
  6. 제4항에 있어서,
    상기 상온 경화 수지는, 이액성 에폭시 수지인 것을 특징으로 하는 반도체 장치의 제조 방법.
KR1020040058162A 2003-07-28 2004-07-26 반도체 장치 및 그 제조 방법 KR100608185B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2003-00280981 2003-07-28
JP2003280981A JP2005051018A (ja) 2003-07-28 2003-07-28 半導体装置及びその製造方法

Publications (2)

Publication Number Publication Date
KR20050013936A true KR20050013936A (ko) 2005-02-05
KR100608185B1 KR100608185B1 (ko) 2006-08-08

Family

ID=33535654

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040058162A KR100608185B1 (ko) 2003-07-28 2004-07-26 반도체 장치 및 그 제조 방법

Country Status (6)

Country Link
US (1) US20050029641A1 (ko)
EP (1) EP1503412A3 (ko)
JP (1) JP2005051018A (ko)
KR (1) KR100608185B1 (ko)
CN (1) CN1577781A (ko)
TW (1) TW200504954A (ko)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4881597B2 (ja) * 2005-09-22 2012-02-22 富士フイルム株式会社 固体撮像装置の切断方法
KR100693193B1 (ko) * 2005-11-03 2007-03-13 주식회사 나래나노텍 자외선을 이용한 패턴 전극의 본딩 구조 및 그 본딩 방법
US8247773B2 (en) 2007-06-26 2012-08-21 Yamaha Corporation Method and apparatus for reading identification mark on surface of wafer
JP5056201B2 (ja) * 2007-06-26 2012-10-24 ヤマハ株式会社 識別マークの読取方法
EP2034718A1 (en) * 2007-09-05 2009-03-11 THOMSON Licensing System and method for positioning and fixing an image sensor to a beamsplitter
JP6443668B2 (ja) * 2014-12-17 2018-12-26 日本電気硝子株式会社 支持ガラス基板及びこれを用いた積層体
CN109950172A (zh) * 2017-12-20 2019-06-28 海太半导体（无锡）有限公司 一种半导体的固化方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4318792A (en) * 1980-07-07 1982-03-09 Trw Inc. Process for depositing forging lubricant on titanium workpiece
JP2924110B2 (ja) * 1990-07-04 1999-07-26 ミノルタ株式会社 光シャッタ装置
JPH05179211A (ja) * 1991-12-30 1993-07-20 Nitto Denko Corp ダイシング・ダイボンドフイルム
EP0594277B1 (en) * 1992-10-21 1998-12-02 Toray Industries, Inc. Optical recording medium
JP3410202B2 (ja) * 1993-04-28 2003-05-26 日本テキサス・インスツルメンツ株式会社 ウェハ貼着用粘着シートおよびこれを用いた半導体装置の製造方法
US5851845A (en) * 1995-12-18 1998-12-22 Micron Technology, Inc. Process for packaging a semiconductor die using dicing and testing
JPH10182916A (ja) * 1996-10-21 1998-07-07 Nippon Paint Co Ltd Ｎ複素環を含むアクリル樹脂含有金属表面処理組成物、処理方法及び処理金属材料
US6489183B1 (en) * 1998-07-17 2002-12-03 Micron Technology, Inc. Method of manufacturing a taped semiconductor device
JP2001135598A (ja) * 1999-08-26 2001-05-18 Seiko Epson Corp ウエハのダイシング方法、半導体装置及びその製造方法、回路基板並びに電子機器
JP3544362B2 (ja) * 2001-03-21 2004-07-21 リンテック株式会社 半導体チップの製造方法
JP2002353369A (ja) * 2001-05-28 2002-12-06 Sharp Corp 半導体パッケージおよびその製造方法
US6869830B2 (en) * 2001-12-03 2005-03-22 Disco Corporation Method of processing a semiconductor wafer

Also Published As

Publication number Publication date
EP1503412A2 (en) 2005-02-02
JP2005051018A (ja) 2005-02-24
KR100608185B1 (ko) 2006-08-08
CN1577781A (zh) 2005-02-09
US20050029641A1 (en) 2005-02-10
TW200504954A (en) 2005-02-01
EP1503412A3 (en) 2005-03-30

Similar Documents

Publication Publication Date Title
JP3137322B2 (ja) 半導体装置の製造方法及び半導体装置製造用金型及び半導体装置
US6653731B2 (en) Semiconductor device and method for fabricating same
US20080083980A1 (en) Cmos image sensor chip scale package with die receiving through-hole and method of the same
US20100078655A1 (en) Substrate structure with die embedded inside and dual build-up layers over both side surfaces and method of the same
US20070184583A1 (en) Method for fabricating semiconductor package
US7998781B2 (en) Method of manufacturing semiconductor device in which functional portion of element is exposed
US20080211075A1 (en) Image sensor chip scale package having inter-adhesion with gap and method of the same
CN101202253A (zh) 具有良好热膨胀系数效能的圆片级封装及其方法
US20130065364A1 (en) Manufacturing method of semiconductor device
JP3751587B2 (ja) 半導体装置の製造方法
KR100608185B1 (ko) 반도체 장치 및 그 제조 방법
JP3397743B2 (ja) 半導体装置
TWI773341B (zh) 半導體裝置的製造方法
JP2004363279A (ja) 光電変換装置の製造方法、並びにその製造に用いる疑似ウェーハの製造方法
JP2001274182A (ja) 電子部品の製造方法
JP2005019754A (ja) 複合部品及びその製造方法
US7948059B2 (en) Dividable semiconductor device having ceramic substrate and surface mount components collectively sealed on principle surface of ceramic substrate
US6933178B1 (en) Method of manufacturing semiconductor packages and a clamping device for manufacturing a semiconductor package
KR20080074468A (ko) 초음파를 이용한 반도체 칩의 표면실장방법
KR20090002887A (ko) 웨이퍼 레벨 디바이스 패키징 방법
JP2003078069A (ja) マルチチップモジュール作製用の疑似ウエハ、及びその作製方法
JP2009152481A (ja) 撮像用半導体装置および撮像用半導体装置の製造方法
JP4207696B2 (ja) 半導体パッケージの製造方法
TWI727488B (zh) 扇出型封裝結構及其製作方法
JP6988360B2 (ja) 半導体装置の製造方法及び半導体装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee