KR20090002887A - 웨이퍼 레벨 디바이스 패키징 방법 - Google Patents
웨이퍼 레벨 디바이스 패키징 방법 Download PDFInfo
- Publication number
- KR20090002887A KR20090002887A KR1020070067253A KR20070067253A KR20090002887A KR 20090002887 A KR20090002887 A KR 20090002887A KR 1020070067253 A KR1020070067253 A KR 1020070067253A KR 20070067253 A KR20070067253 A KR 20070067253A KR 20090002887 A KR20090002887 A KR 20090002887A
- Authority
- KR
- South Korea
- Prior art keywords
- wafer
- substrate
- adhesive
- sealing pattern
- separation space
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 89
- 238000004806 packaging method and process Methods 0.000 title claims abstract description 39
- 239000000758 substrate Substances 0.000 claims abstract description 178
- 239000000853 adhesive Substances 0.000 claims abstract description 59
- 230000001070 adhesive effect Effects 0.000 claims abstract description 59
- 238000005520 cutting process Methods 0.000 claims abstract description 17
- 238000007789 sealing Methods 0.000 claims description 66
- 238000000926 separation method Methods 0.000 claims description 64
- 239000002904 solvent Substances 0.000 claims description 14
- UMIVXZPTRXBADB-UHFFFAOYSA-N benzocyclobutene Chemical compound C1=CC=C2CCC2=C1 UMIVXZPTRXBADB-UHFFFAOYSA-N 0.000 claims description 12
- 239000004593 Epoxy Substances 0.000 claims description 10
- 239000000463 material Substances 0.000 claims description 10
- 229920001187 thermosetting polymer Polymers 0.000 claims description 9
- 238000005530 etching Methods 0.000 claims description 6
- 238000010297 mechanical methods and process Methods 0.000 claims description 6
- 239000002861 polymer material Substances 0.000 claims description 6
- 239000011347 resin Substances 0.000 claims description 6
- 229920005989 resin Polymers 0.000 claims description 6
- 230000004044 response Effects 0.000 claims description 6
- 239000004634 thermosetting polymer Substances 0.000 claims description 6
- 235000012431 wafers Nutrition 0.000 description 239
- 238000010438 heat treatment Methods 0.000 description 9
- 239000004065 semiconductor Substances 0.000 description 6
- 239000004033 plastic Substances 0.000 description 4
- 229920003023 plastic Polymers 0.000 description 4
- 238000010521 absorption reaction Methods 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 238000012536 packaging technology Methods 0.000 description 3
- 229920000642 polymer Polymers 0.000 description 3
- 230000025600 response to UV Effects 0.000 description 3
- 238000001029 thermal curing Methods 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 2
- 239000011810 insulating material Substances 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000005336 cracking Methods 0.000 description 1
- 238000001723 curing Methods 0.000 description 1
- 238000007689 inspection Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000012858 packaging process Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
- H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
- H01L21/0231—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment treatment by exposure to electromagnetic radiation, e.g. UV light
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
- H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
- H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/268—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
- H01L23/4827—Materials
- H01L23/4828—Conductive organic material or pastes, e.g. conductive adhesives, inks
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Dicing (AREA)
- Electromagnetism (AREA)
- High Energy & Nuclear Physics (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Optics & Photonics (AREA)
- Health & Medical Sciences (AREA)
- Toxicology (AREA)
Abstract
본 발명에 따른 웨이퍼 레벨 디바이스 패키징 방법은, 접착제를 매개로 하여 제 1 웨이퍼를 웨이퍼 지지체(Wafer Support Substrate)에 장착하는 단계; 상기 제 1 웨이퍼에 대해 다수의 이격 공간(separation) 및 상기 이격 공간을 따라 상기 제 1 웨이퍼의 면에 폐곡선 형태의 상부 실링 패턴(sealing pattern)을 다수 형성하는 단계; 상기 상부 실링 패턴에 대응하는 하부 실링 패턴을 구비한 제 2 웨이퍼를 준비하는 단계; 상기 상부 실링 패턴과 상기 하부 실링 패턴을 매개로 하여 상기 제 1 웨이퍼와 상기 제 2 웨이퍼를 접합하는 단계; 및 각각의 패키지로 분리하기 위해 상기 이격 공간을 거쳐서 설정된 절단선을 따라 상기 제 2 웨이퍼까지 절단하는 단계를 포함한다.
본 발명에 따른 웨이퍼 레벨 디바이스 패키징 방법에 따라 열처리 과정에서 휘어지는 휨의 발생을 다수의 이격 공간에 의해 방지함으로써, 캡 기판용 웨이퍼와 디바이스 기판용 웨이퍼에 대한 스트레스(stress)를 감소시켜 패키징 수율을 향상시킬 수 있다.
웨이퍼 레벨 디바이스 패키징, 이격 공간(separation), 웨이퍼 지지체(Wafer Support Substrate)
Description
본 발명은 웨이퍼 레벨 디바이스 패키징 방법에 관한 것으로, 특히 웨이퍼 지지체(Wafer Support Substrate)를 이용하여 디바이스를 웨이퍼 레벨로 패키징하는 웨이퍼 레벨 디바이스 패키징 방법에 관한 것이다.
최근 반도체 디바이스의 소형화 추세에 부응하는 패키지 기술에 대한 관심이 증대되고 있으며, 패키지 기술중 웨이퍼 레벨 패키지 기술은 웨이퍼에서 잘라낸 칩 하나하나를 패키지하는 기존 방식과는 다르게 칩이 분리되지 않은 웨이퍼 상에서 조립까지 끝마치는 반도체 패키지 기술이다.
구체적으로 하나의 반도체가 만들어지기까지는 회로설계, 웨이퍼 가공, 조립 및 검사 등의 4단계 과정을 거치게 되는데, 이 가운데 배선연결 및 패키지 공정을 포함하는 조립 공정은 가공이 끝난 웨이퍼에서 먼저 칩을 잘라낸 후, 잘라낸 칩들 각각을 작은 회로 기판에 부착시키고, 배선을 연결한 후에 플라스틱 패키지를 씌우는 방식이었다.
그런데, 웨이퍼 레벨 패키지 방식은 패키지 재료로 사용되던 플라스틱 대신 웨이퍼 상의 각각의 칩 위에 감광성 절연물질을 코팅하고, 배선을 연결한 후 다시 절연물질을 도포하는 간단한 절차로 패키지 공정이 끝난다.
이와 같은 패키지기술을 적용하면 배선 연결, 플라스틱 패키지와 같은 반도체 조립과정이 단축되며, 더욱이 기존의 반도체 조립에 쓰이던 플라스틱, 회로기판, 배선연결용 와이어 등도 필요가 없게 되어 대폭적인 원가절감을 실현할 수 있다. 특히, 칩과 동일한 크기의 패키지 제조가 가능하여 반도체의 소형화를 위해 적용돼 왔던 기존의 칩 스케일 패키지(Chip Scale Package; CSP) 방식의 패키지보다도 대략 20% 이상 패키지 크기를 줄일 수 있다.
이와 같은 웨이퍼 레벨 패키지는 도 1에 도시된 바와 같이, 디바이스용 제 1 기판(1) 상에는 수많은 디바이스들이 형성된 디바이스 활성 영역(4)이 있고, 이 디바이스 활성 영역(4)을 보호하기 위한 덮개용 제 2 기판(2)이 지지벽(3)에 의해 디바이스용 제 1 기판(1)에 장착되어 지지되며, 외부 배선용 전극(5)이 덮개용 실리콘 기판(2) 상부로 도출되지 못하고 디바이스용 기판(1)에 그대로 배치되어 패키지 된다.
그러나, 이와 같은 종래의 웨이퍼 레벨 패키지는 디바이스용 제 1 기판(1)과 덮개용 제 2 기판(2)의 서로 다른 열팽창률 차이에 의해, 다수의 열처리 공정 중에 디바이스용 제 1 기판(1)과 덮개용 제 2 기판(2)이 스트레스를 받아 접착이 틀어지거나 균열이 일어나는 등의 접합불량 문제가 발생하므로 디바이스용 제 1 기판(1)과 덮개용 제 2 기판(2)을 동일한 재질이나 열팽창 성질이 유사한 재질 만을 사용해야 하는 한계가 있었다.
이에 따라, 디바이스용 제 1 기판(1) 상의 지지벽(3)에 덮어 내부에 구비되는 디바이스 활성 영역(4)의 디바이스를 보호하거나 밀봉하는 덮개용 제 2 기판(2)의 재료까지도 고가의 디바이스용 제 1 기판(1)의 재료와 동일한 것을 사용해야 하므로 원가 절감에도 한계가 있었고, 고가의 기판을 다루는데 필요한 공정도 복잡해지는 문제가 있었다.
본 발명은 두 장의 웨이퍼를 이용한 웨이퍼 레벨 패키지에서 서로 다른 열팽창률 차이에 의한 패키지의 손상 없이 웨이퍼 레벨로 패키징하는 웨이퍼 레벨 패키징 방법을 제공하는데 목적이 있다.
이와 같은 목적을 달성하기 위한 본 발명의 일실시예에 따른 웨이퍼 레벨 디바이스 패키징 방법은 접착제를 매개로 하여 제 1 웨이퍼를 웨이퍼 지지체(Wafer Support Substrate)에 장착하는 단계; 상기 제 1 웨이퍼에 대해 다수의 이격 공간(separation) 및 상기 이격 공간을 따라 상기 제 1 웨이퍼의 면에 폐곡선 형태의 상부 실링 패턴(sealing pattern)을 다수 형성하는 단계; 상기 상부 실링 패턴에 대응하는 하부 실링 패턴을 구비한 제 2 웨이퍼를 준비하는 단계; 상기 상부 실링 패턴과 상기 하부 실링 패턴을 매개로 하여 상기 제 1 웨이퍼와 상기 제 2 웨이퍼를 접합하는 단계; 및 각각의 패키지로 분리하기 위해 상기 이격 공간을 거쳐서 설정된 절단선을 따라 상기 제 2 웨이퍼까지 절단하는 단계를 포함한다.
본 발명에서 상기 제 1 웨이퍼와 상기 제 2 웨이퍼를 접합하는 단계를 수행한 후에, 상기 웨이퍼 지지체를 제거하고 상기 접착제를 UV, 열(thermal), 용제 및 레이저 광 중 어느 하나에 반응하여 제거하는 단계를 더 포함하는 것을 특징으로 한다.
본 발명에서 상기 접착제는 UV, 열(thermal), 용제 및 레이저 광 중 어느 하 나에 반응하여 제거되는 폴리머 재질로 이루어진 접착제인 것을 특징으로 한다.
본 발명에서 상기 제 1 웨이퍼가 캡 기판용 웨이퍼인 경우, 상기 제 2 웨이퍼는 디바이스 기판용 웨이퍼이고, 상기 디바이스 기판용 웨이퍼는 상기 하부 실링 패턴에 둘러싸인 디바이스, 상기 디바이스에 전기적으로 연결된 패드 및 상기 패드에 구비되어 상기 캡 기판용 웨이퍼에 접착된 전도성 페이스트를 더 포함하는 것을 특징으로 한다.
본 발명에서 상기 제 1 웨이퍼가 디바이스 기판용 웨이퍼인 경우, 상기 제 2 웨이퍼는 캡 기판용 웨이퍼이고, 상기 디바이스 기판용 웨이퍼는 상기 상부 실링 패턴에 둘러싸인 디바이스, 상기 디바이스에 전기적으로 연결된 패드 및 상기 패드에 구비되어 상기 캡 기판용 웨이퍼에 접착된 전도성 페이스트를 더 포함하는 것을 특징으로 한다.
본 발명에서 상기 상부 실링 패턴과 상기 하부 실링 패턴은 BCB(Benzocyclobutene), DFR(Dry Film Resin), 에폭시(epoxy) 및 열경화성 폴리머를 포함한 군에서 선택된 적어도 어느 하나의 재질로 형성되는 것을 특징으로 한다.
본 발명에서 상기 이격 공간 및 상부 실링 패턴을 다수 형성하는 단계는 상기 제 1 웨이퍼에 대해 블레이드(blade)를 이용한 기계적인 방법으로 상기 이격 공간을 형성하는 단계를 포함하는 것을 특징으로 한다.
본 발명에서 상기 이격 공간 및 상부 실링 패턴을 다수 형성하는 단계는 상기 제 1 웨이퍼에 대해 포토 레지스트 패턴(photo-resist pattern)을 이용한 에 칭(etching) 공정을 상기 접착제가 노출시킬 때까지 수행하여 상기 이격 공간을 형성하는 단계를 포함하는 것을 특징으로 한다.
본 발명에서 상기 이격 공간 및 상부 실링 패턴을 다수 형성하는 단계는 상기 제 1 웨이퍼에 대해 광의 출력과 주파수를 조절한 레이저를 이용한 방법으로 상기 이격 공간을 형성하는 단계를 포함하는 것을 특징으로 한다.
또한, 본 발명의 다른 실시예에 따른 웨이퍼 레벨 디바이스 패키징 방법은 상부 접착제를 매개로 하여 폐곡선 형태의 상부 실링 패턴을 구비한 캡 기판용 웨이퍼를 상부 웨이퍼 지지체에 장착하는 단계; 하부 접착제를 매개로 하여 상기 상부 실링 패턴에 대응하는 하부 실링 패턴을 구비한 디바이스 기판용 웨이퍼를 하부 웨이퍼 지지체에 장착하는 단계; 상기 상부 실링 패턴의 외측으로 상기 캡 기판용 웨이퍼에 제 1 이격 공간(separation)을 형성하는 단계; 상기 제 1 이격 공간에 대응하여 상기 디바이스 기판용 웨이퍼에 제 2 이격 공간을 형성하는 단계; 상기 상부 실링 패턴과 상기 하부 실링 패턴을 매개로 하여 상기 캡 기판용 웨이퍼와 상기 디바이스 기판용 웨이퍼를 접합하는 단계; 및 상기 상부 웨이퍼 지지체와 상기 하부 웨이퍼 지지체를 제거하여 상기 제 1 이격 공간과 상기 제 2 이격 공간을 통해 각각의 웨이퍼 레벨 패키지로 분리하는 단계를 포함한다.
상기한 바와 같이 본 발명은 서로 다른 열팽창률을 가지는 캡 기판용 웨이퍼와 디바이스 기판용 웨이퍼를 각각 웨이퍼 지지체(Wafer Support Substrate)에 장착하고 열처리 과정에서 휘어지는 휨의 발생을 다수의 이격 공간에 의해 방지함으 로써, 캡 기판용 웨이퍼와 디바이스 기판용 웨이퍼에 대한 스트레스(stress)를 감소시켜 패키징 수율을 향상시킬 수 있다.
이하, 첨부된 도면을 참조하여 본 발명의 실시예를 상세하게 설명한다.
도 2a 내지 도 2f는 본 발명의 제 1 실시예에 따른 웨이퍼 레벨 디바이스 패키지의 패키징 방법을 설명하기 위한 공정 단면도로서, 웨이퍼 지지체(Wafer Support Substrate)에 캡 기판용 웨이퍼(10)를 장착하여 웨이퍼 레벨로 패키징하는 방법을 공정 과정에 따라 도시한 공정 단면도이다.
본 발명의 제 1 실시예에 따른 웨이퍼 레벨 디바이스 패키지의 패키징 방법은 먼저, 도 2a에 도시된 바와 같이 다수의 비아(11)가 형성된 캡 기판용 웨이퍼(10)를 접착제(12)를 매개로 하여 웨이퍼 지지체(Wafer Support Substrate: 20)에 장착한다.
여기서, 웨이퍼 지지체(20)는 캡 기판용 웨이퍼(10)를 장착할 수 있는 평평한 면을 구비한 장치로서 예를 들어, 웨이퍼 척(chuck)과 같은 장치를 이용할 수 있고, 이 평평한 면에 접착제(12)를 매개로 하여 캡 기판용 웨이퍼(10)를 부착하며, 접착제(12)는 UV, 열(thermal), 용제 또는 레이저 광 등에 반응하여 쉽게 제거될 수 있는 폴리머 재질로 이루어진 접착제일 수 있다.
캡 기판용 웨이퍼(10)를 접착제(12)를 매개로 하여 웨이퍼 지지체(20)에 장착한 후, 도 2b에 도시된 바와 같이 다수의 비아(11)를 둘러싸고 이후 웨이퍼 레벨 디바이스 패키지로 분리하기 위한 절단선(50)을 설정하기 위한 이격 공 간(separation: 13)을 형성한다.
여기서, 도 2b에 도시된 이격 공간(13)은 캡 기판용 웨이퍼(10)를 열처리하는 과정에서 캡 기판용 웨이퍼(10)의 열팽창 정도를 수용하는 공간으로서, 블레이드(blade)를 이용한 기계적인 방법, 광의 출력과 주파수를 조절한 레이저를 이용하는 방법 또는 포토 레지스트 패턴(photo-resist pattern)을 이용한 에칭(etching) 공정을 수행하여 접착제(12)를 노출시킬 때까지 캡 기판용 웨이퍼(10)를 깍아 형성할 수 있다.
이격 공간(13)을 형성한 후, 도 2c에 도시된 바와 같이 이격 공간(13)을 따라 캡 기판용 웨이퍼(10)의 하부면에 BCB(Benzocyclobutene), DFR(Dry Film Resin), 에폭시(epoxy), 열경화성 폴리머와 같은 폴리머 또는 금속을 포함한 상부 실링 패턴(sealing pattern: 14)을 디바이스 기판용 웨이퍼(30)의 하부 실링 패턴(31)에 대응하여 폐곡선으로 형성한다. 물론, 상부 실링 패턴(14)이 이격 공간(13)을 다수 형성한 후에 형성되지 않고, 이격 공간(13)을 형성하기 전에 캡 기판용 웨이퍼(10)에 상부 실링 패턴을 구비한 후에 상부 실링 패턴을 관통하여 이격 공간(13)을 형성할 수도 있다.
상부 실링 패턴(14)을 디바이스 기판용 웨이퍼(30)의 하부 실링 패턴(31)에 대응하여 형성한 후, 도 2d에 도시된 바와 같이 디바이스(40)에 전기적으로 연결된 패드(41)에 구비된 전도성 페이스트(42)와 상부 실링 패턴(14)을 매개로 하여 캡 기판용 웨이퍼(10)와 디바이스 기판용 웨이퍼(30)를 접합한다.
이때, 패드(41)에 구비된 전도성 페이스트(42)는 캡 기판용 웨이퍼(10)의 비 아(11)에 접착되어 연결되고, 캡 기판용 웨이퍼(10)와 디바이스 기판용 웨이퍼(30)의 접합을 더욱 강화하기 위해 전도성 페이스트(42)와 상부 실링 패턴(14)을 열처리로 경화시키는 열 경화 공정을 수행할 수 있다.
이러한 열 경화 공정에서 서로 다른 열팽창률을 가지는 캡 기판용 웨이퍼(10)와 디바이스 기판용 웨이퍼(30)에서 상대적으로 열팽창률이 큰 캡 기판용 웨이퍼(10)가 열팽창에 의한 부피 팽창하는 정도를 이격 공간(13)에 의해 흡수하여 종래에 휨의 발생을 방지하고, 이에 따라 캡 기판용 웨이퍼(10)와 디바이스 기판용 웨이퍼(30)에 대한 스트레스(stress)를 감소시킬 수 있게 된다.
캡 기판용 웨이퍼(10)와 디바이스 기판용 웨이퍼(30)를 접합한 후, 도 2e에 도시된 바와 같이 웨이퍼 지지체(20)를 제거한 후에 접착제(12)에 대해 UV, 열(thermal), 용제 또는 레이저 광 등을 이용하여 제거하면, 다수의 이격 공간(13)이 구비된 캡 기판용 웨이퍼(10)와 디바이스 기판용 웨이퍼(30)의 접합 구조가 형성된다.
접착제(12)를 제거한 후, 도 2f에 도시된 바와 같이 각각의 패키지로 분리하기 위해 이격 공간(13)에 설정된 절단선(50)을 따라 디바이스 기판용 웨이퍼(30)까지 절단하는 다이싱(dicing) 공정을 수행하여 각각의 웨이퍼 레벨 패키지로 분리한다.
여기서, 웨이퍼 지지체(20)를 제거한 후에 디바이스 기판용 웨이퍼(30)까지 절단하는 다이싱 공정을 수행하지 않고, 웨이퍼 지지체(20)에 접착한 상태에서 이격 공간(13)에 설정된 절단선(50)을 따라 디바이스 기판용 웨이퍼(30)까지 절단하 는 다이싱 공정을 수행한 후에 각각의 웨이퍼 레벨 패키지를 분리할 수도 있다.
따라서, 본 발명의 제 1 실시예에 따라 캡 기판용 웨이퍼(10)를 접착제(12)를 매개로 하여 웨이퍼 지지체(20)에 장착하고 캡 기판용 웨이퍼(10)에 다수의 이격 공간(13)을 구비함으로써, 상대적으로 열팽창률이 큰 캡 기판용 웨이퍼(10)가 열팽창에 의해 휘어지는 휨의 발생을 이격 공간(13)에 의해 방지하고 이에 따라 캡 기판용 웨이퍼(10)와 디바이스 기판용 웨이퍼(30)에 대한 스트레스(stress)를 감소시켜 패키징 수율을 향상시킬 수 있다.
이하, 본 발명의 제 2 실시예에 따른 웨이퍼 레벨 디바이스 패키지의 패키징 방법을 도 3a 내지 도 3f를 참조하여 설명한다.
도 3a 내지 도 3f는 본 발명의 제 2 실시예에 따른 웨이퍼 레벨 디바이스 패키지의 패키징 방법을 설명하기 위한 공정 단면도로서, 웨이퍼 지지체(Wafer Support Substrate)에 디바이스 기판용 웨이퍼(130)를 장착하여 웨이퍼 레벨로 패키징하는 방법을 공정 과정에 따라 도시한 공정 단면도이다.
본 발명의 제 2 실시예에 따른 웨이퍼 레벨 디바이스 패키지의 패키징 방법은 먼저, 도 3a에 도시된 바와 같이 다수의 비아(111)가 형성된 캡 기판용 웨이퍼(110)에 BCB(Benzocyclobutene), DFR(Dry Film Resin), 에폭시(epoxy), 열경화성 폴리머와 같은 폴리머 또는 금속을 포함한 상부 실링 패턴(sealing pattern: 114)을 디바이스 기판용 웨이퍼(130)의 하부 실링 패턴(131)에 대응하여 다수의 비아(111)를 둘러싸는 폐곡선으로 형성한다.
캡 기판용 웨이퍼(110)에 상부 실링 패턴(114)을 형성한 후, 도 3b에 도시된 바와 같이 디바이스(140)에 전기적으로 연결되고 전도성 페이스트(142)가 구비된 패드(141) 및 하부 실링 패턴(131)을 구비한 디바이스 기판용 웨이퍼(130)를 접착제(112)를 매개로 하여 웨이퍼 지지체(Wafer Support Substrate: 120)에 장착한다.
여기서, 웨이퍼 지지체(20)는 디바이스 기판용 웨이퍼(130)를 장착할 수 있는 평평한 면을 구비한 장치로서 예를 들어, 웨이퍼 척(chuck)과 같은 장치를 이용할 수 있고, 이 평평한 면에 접착제(112)를 매개로 하여 디바이스 기판용 웨이퍼(130)를 부착하며, 접착제(112)는 UV, 열(thermal), 용제 또는 레이저 광 등에 반응하여 쉽게 제거될 수 있는 폴리머 재질로 이루어진 접착제일 수 있다.
디바이스 기판용 웨이퍼(130)를 접착제(112)를 매개로 하여 웨이퍼 지지체(120)에 장착한 후, 도 3c에 도시된 바와 같이 하부 실링 패턴(131)을 둘러싸고 이후 웨이퍼 레벨 디바이스 패키지로 분리하기 위한 절단선(150)을 설정하기 위한 이격 공간(separation: 113)을 형성한다.
여기서, 도 3c에 도시된 이격 공간(113)은 열처리하는 과정에서 디바이스 기판용 웨이퍼(130)의 열팽창 정도를 수용하는 공간으로서, 블레이드(blade)를 이용한 기계적인 방법, 광의 출력과 주파수를 조절한 레이저를 이용하는 방법 또는 포토 레지스트 패턴(photo-resist pattern)을 이용한 에칭(etching) 공정을 수행하여 접착제(112)를 노출시킬 때까지 디바이스 기판용 웨이퍼(130)를 깍아 형성할 수 있다.
이격 공간(113)을 형성한 후, 도 3d에 도시된 바와 같이 디바이스(140)에 전기적으로 연결된 패드(141)에 구비된 전도성 페이스트(142)와 상부 실링 패턴(114) 을 매개로 하여 캡 기판용 웨이퍼(110)와 디바이스 기판용 웨이퍼(130)를 접합한다.
이때, 패드(141)에 구비된 전도성 페이스트(142)는 캡 기판용 웨이퍼(110)의 비아(111)에 접착되어 연결되고, 캡 기판용 웨이퍼(110)와 디바이스 기판용 웨이퍼(130)의 접합을 더욱 강화하기 위해 전도성 페이스트(142)와 상부 실링 패턴(114)을 열처리로 경화시키는 열 경화 공정을 수행할 수 있다.
이러한 열 경화 공정에서 서로 다른 열팽창률을 가지는 캡 기판용 웨이퍼(110)와 디바이스 기판용 웨이퍼(130)에서 상대적으로 열팽창률이 큰 디바이스 기판용 웨이퍼(130)가 열팽창에 의한 부피 팽창하는 정도를 이격 공간(113)에 의해 흡수하여 종래에 휨의 발생을 방지하고, 이에 따라 캡 기판용 웨이퍼(110)와 디바이스 기판용 웨이퍼(130)에 대한 스트레스(stress)를 감소시킬 수 있게 된다.
캡 기판용 웨이퍼(110)와 디바이스 기판용 웨이퍼(130)를 접합한 후, 도 3e에 도시된 바와 같이 웨이퍼 지지체(120)를 탈착한 후에 접착제(112)에 대해 UV, 열(thermal), 용제 또는 레이저 광 등을 이용하여 제거하면, 다수의 이격 공간(113)이 구비된 디바이스 기판용 웨이퍼(130)와 캡 기판용 웨이퍼(110)의 접합 구조가 형성된다.
접착제(112)를 제거한 후, 도 3f에 도시된 바와 같이 각각의 패키지로 분리하기 위해 이격 공간(113)에 설정된 절단선(150)을 따라 캡 기판용 웨이퍼(110)까지 절단하는 다이싱(dicing) 공정을 수행하여 각각의 웨이퍼 레벨 패키지로 분리한다.
여기서, 웨이퍼 지지체(120)를 제거한 후에 캡 기판용 웨이퍼(110)까지 절단하는 다이싱 공정을 수행하지 않고, 웨이퍼 지지체(120)에 접착한 상태에서 이격 공간(113)에 설정된 절단선(150)을 따라 캡 기판용 웨이퍼(110)까지 절단하는 다이싱 공정을 수행한 후에 각각의 웨이퍼 레벨 패키지를 분리할 수도 있다.
따라서, 본 발명의 제 2 실시예에 따라 디바이스 기판용 웨이퍼(130)에 대해 접착제(112)를 매개로 하여 웨이퍼 지지체(120)에 장착하고 디바이스 기판용 웨이퍼(130)에 다수의 이격 공간(113)을 구비함으로써, 상대적으로 열팽창률이 큰 디바이스 기판용 웨이퍼(130)가 열팽창에 의해 휘어지는 휨의 발생을 이격 공간(113)에 의해 방지하고 이에 따라 디바이스 기판용 웨이퍼(130)에 대한 스트레스(stress)를 감소시켜 패키징 수율을 향상시킬 수 있다.
이하, 본 발명의 제 3 실시예에 따른 웨이퍼 레벨 디바이스 패키지의 패키징 방법을 도 4a 내지 도 4f를 참조하여 설명한다.
도 4a 내지 도 4f는 본 발명의 제 3 실시예에 따른 웨이퍼 레벨 디바이스 패키지의 패키징 방법을 설명하기 위한 공정 단면도로서, 각각의 웨이퍼 지지체(Wafer Support Substrate)에 캡 기판용 웨이퍼(210)와 디바이스 기판용 웨이퍼(230)를 장착하여 웨이퍼 레벨로 패키징하는 방법을 공정 과정에 따라 도시한 공정 단면도이다.
본 발명의 제 3 실시예에 따른 웨이퍼 레벨 디바이스 패키지의 패키징 방법은 먼저, 도 4a에 도시된 바와 같이 다수의 비아(211)가 형성된 캡 기판용 웨이퍼(210)에 BCB(Benzocyclobutene), DFR(Dry Film Resin), 에폭시(epoxy), 열경화성 폴리머와 같은 폴리머 또는 금속을 포함한 상부 실링 패턴(sealing pattern: 214)을 디바이스 기판용 웨이퍼(230)의 하부 실링 패턴(231)에 대응하여 다수의 비아(211)를 둘러싸는 폐곡선으로 형성한다.
캡 기판용 웨이퍼(210)에 상부 실링 패턴(214)을 형성한 후, 도 4b에 도시된 바와 같이 다수의 비아(211)가 형성된 캡 기판용 웨이퍼(210)를 상부 접착제(212-1)를 매개로 하여 상부 웨이퍼 지지체(221)에 장착한다.
여기서, 상부 웨이퍼 지지체(221)는 캡 기판용 웨이퍼(210)를 장착할 수 있는 평평한 면을 구비한 장치로서 예를 들어, 웨이퍼 척(chuck)과 같은 장치를 이용할 수 있고, 이 평평한 면에 상부 접착제(212-1)를 매개로 하여 캡 기판용 웨이퍼(210)를 부착하며, 상부 접착제(212-1)는 UV, 열(thermal), 용제 또는 레이저 광 등에 반응하여 쉽게 제거될 수 있는 폴리머 재질로 이루어진 접착제일 수 있다.
캡 기판용 웨이퍼(210)를 상부 접착제(212-1)를 매개로 하여 상부 웨이퍼 지지체(221)에 장착한 후, 다수의 비아(211)를 둘러싸고 이후 웨이퍼 레벨 디바이스 패키지로 분리하고 캡 기판용 웨이퍼(210)의 열팽창 정도를 수용하기 위한 제 1 이격 공간(213-1)을 형성한다.
여기서, 도 4b에 도시된 제 1 이격 공간(213-1)은 열처리 과정에서 캡 기판용 웨이퍼(210)의 열팽창 정도를 수용하는 공간으로서, 블레이드(blade)를 이용한 기계적인 방법, 광의 출력과 주파수를 조절한 레이저를 이용하는 방법 또는 포토 레지스트 패턴(photo-resist pattern)을 이용한 에칭(etching) 공정을 수행하여 상부 접착제(212-1)를 노출시킬 때까지 캡 기판용 웨이퍼(210)를 깍아 형성할 수 있 다.
이와 같은 과정과는 별도로, 도 4c에 도시된 바와 같이 디바이스(240)에 전기적으로 연결되고 전도성 페이스트(242)가 구비된 패드(241) 및 하부 실링 패턴(231)을 구비한 디바이스 기판용 웨이퍼(230)를 아랫면에 대해 하부 접착제(212-2)를 매개로 하여 하부 웨이퍼 지지체(222)에 장착한다.
여기서, 하부 웨이퍼 지지체(222)는 상부 웨이퍼 지지체(221)와 동일하게 디바이스 기판용 웨이퍼(230)를 장착할 수 있는 평평한 면을 구비한 장치로서 예를 들어, 웨이퍼 척(chuck)과 같은 장치를 이용할 수 있고, 이 평평한 면에 하부 접착제(212-2)를 매개로 하여 디바이스 기판용 웨이퍼(230)를 부착하며, 하부 접착제(212-2)는 UV, 열(thermal), 용제 또는 레이저 광 등에 반응하여 쉽게 제거될 수 있는 폴리머 재질로 이루어진 접착제일 수 있다.
디바이스 기판용 웨이퍼(230)를 하부 접착제(212-2)를 매개로 하여 하부 웨이퍼 지지체(222)에 장착한 후, 도 4d에 도시된 바와 같이 하부 실링 패턴(231)을 둘러싸고 이후 웨이퍼 레벨 디바이스 패키지로 분리하고 디바이스 기판용 웨이퍼(230)의 열팽창 정도를 수용하기 위한 제 2 이격 공간(213-2)을 형성한다.
여기서, 도 4d에 도시된 제 2 이격 공간(213-2)은 제 1 이격 공간(213-1)에 대응하도록 형성되고, 제 1 이격 공간(213-1)과 동일하게 열처리 과정에서 디바이스 기판용 웨이퍼(230)의 열팽창 정도를 수용하는 공간으로서, 블레이드(blade)를 이용한 기계적인 방법 또는 포토 레지스트 패턴(photo-resist pattern)을 이용한 에칭(etching) 공정을 수행하여 하부 접착제(212-2)를 노출시킬 때까지 디바이스 기판용 웨이퍼(230)를 깍아 형성할 수 있다.
제 1 이격 공간(213-1)과 제 2 이격 공간(213-2)을 각각 캡 기판용 웨이퍼(210)와 디바이스 기판용 웨이퍼(230)에 형성한 후, 도 4e에 도시된 바와 같이 제 1 이격 공간(213-1)이 구비된 캡 기판용 웨이퍼(210)와 제 2 이격 공간(213-2)이 구비된 디바이스 기판용 웨이퍼(230)를 패드(241)에 구비된 전도성 페이스트(242)와 상부 실링 패턴(214)을 매개로 하여 접합한다.
여기서, 패드(241)에 구비된 전도성 페이스트(242)는 캡 기판용 웨이퍼(210)의 비아(211)에 접착되어 연결되고, 캡 기판용 웨이퍼(210)와 디바이스 기판용 웨이퍼(230)의 접합을 더욱 강화하기 위해 전도성 페이스트(242)와 상부 실링 패턴(214)을 열처리로 경화시키는 열 경화 공정을 수행할 수 있다.
이러한 열 경화 공정에서 서로 다른 열팽창률을 가지는 캡 기판용 웨이퍼(210)와 디바이스 기판용 웨이퍼(230)에서 서로 다른 열팽창에 의한 부피 팽창하는 정도를 제 1 이격 공간(213-1)과 제 2 이격 공간(213-2)에 의해 흡수하여 종래에 휨의 발생을 방지하고, 이에 따라 캡 기판용 웨이퍼(210)와 디바이스 기판용 웨이퍼(230)에 대한 스트레스(stress)를 감소시킬 수 있게 된다.
캡 기판용 웨이퍼(210)와 디바이스 기판용 웨이퍼(230)를 접합한 후, 도 4f에 도시된 바와 같이 상부 웨이퍼 지지체(221)를 먼저 탈착하고 상부 접착제(212-1)에 대해 UV, 열(thermal), 용제 또는 레이저 광 등을 이용하여 제거하며, 이어서 하부 웨이퍼 지지체(222)를 탈착하여 하부 접착제(212-2)에 대해 UV, 열(thermal), 용제 또는 레이저 광 등을 이용하여 제거할 수 있다.
물론, 상부 웨이퍼 지지체(221)를 먼저 탈착하지 않고 하부 웨이퍼 지지체(222)를 먼저 탈착한 후에 상부 웨이퍼 지지체(221)를 나중에 탈착할 수 있다.
이와 같은 과정을 거쳐서, 도 4f에 도시된 바와 같이 제 1 이격 공간(213-1)과 제 2 이격 공간(213-2)으로 이루어진 하나의 이격 공간(213)에 의해 각각의 웨이퍼 레벨 패키지로 분리한다.
따라서, 본 발명의 제 3 실시예에 따라 캡 기판용 웨이퍼(210)와 디바이스 기판용 웨이퍼(230)를 각각 상부 웨이퍼 지지체(221)와 하부 웨이퍼 지지체(222)에 접착제를 매개로 하여 장착하고, 캡 기판용 웨이퍼(210)와 디바이스 기판용 웨이퍼(230)에 다수의 이격 공간(213)을 구비함으로써, 서로 다른 열팽창률에 의해 캡 기판용 웨이퍼(210)와 디바이스 기판용 웨이퍼(230)이 휘어지는 휨의 발생을 이격 공간(213)에 의해 방지하고, 이에 따라 캡 기판용 웨이퍼(210)와 디바이스 기판용 웨이퍼(230)에 대한 스트레스(stress)를 감소시키며 각각의 패키지로 분리하기 위한 다이싱 공정을 수행할 필요가 없어 패키징 수율을 향상시킬 수 있다.
또한, 전술한 제 1 실시예 내지 제 3 실시예에서는 캡 기판용 웨이퍼에 다수의 비아를 구비하는 패키지를 설명하지만, 이와 다르게 도 4에 도시된 본 발명의 다른 실시예에서처럼 선택적으로 비아(311)가 디바이스 기판용 웨이퍼에 형성되고 패키징되어 디바이스 기판(330)에 구비될 수도 있다.
본 발명의 기술사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 전술한 실시예들은 그 설명을 위한 것이며, 그 제한을 위한 것이 아님을 주의하여야 한다.
또한, 본 발명의 기술분야의 통상의 전문가라면 본 발명의 기술사상의 범위내에서 다양한 실시가 가능함을 이해할 수 있을 것이다.
도 1은 종래의 웨이퍼 레벨 패키지를 도시한 단면도.
도 2a 내지 도 2f는 본 발명의 제 1 실시예에 따른 웨이퍼 레벨 디바이스 패키지의 패키징 방법을 설명하기 위한 공정 단면도.
도 3a 내지 도 3f는 본 발명의 제 2 실시예에 따른 웨이퍼 레벨 디바이스 패키지의 패키징 방법을 설명하기 위한 공정 단면도.
도 4a 내지 도 4f는 본 발명의 제 3 실시예에 따른 웨이퍼 레벨 디바이스 패키지의 패키징 방법을 설명하기 위한 공정 단면도.
도 5는 본 발명의 다른 실시예에 따른 웨이퍼 레벨 디바이스 패키지의 단면을 도시한 예시도.
<도면의 주요부분에 대한 부호의 설명>
10, 110, 210: 캡 기판용 웨이퍼 11, 111, 211, 311: 비아
12, 112: 접착제 13, 113: 이격 공간
14, 114: 상부 실링 패턴 20, 120: 웨이퍼 지지체
30, 130, 230: 디바이스 기판용 웨이퍼 31, 131, 231: 하부 실링 패턴
40, 140, 240: 디바이스 41, 141, 241: 패드
42, 142, 242: 전도성 페이스트 50, 150: 절단선
212-1: 상부 접착제 212-2: 하부 접착제
213-1: 제 1 이격 공간 213-2: 제 2 이격 공간
221: 상부 웨이퍼 지지체 222: 하부 웨이퍼 지지체
Claims (20)
- 접착제를 매개로 하여 제 1 웨이퍼를 웨이퍼 지지체(Wafer Support Substrate)에 장착하는 단계;상기 제 1 웨이퍼에 대해 다수의 이격 공간(separation) 및 상기 이격 공간을 따라 상기 제 1 웨이퍼의 면에 폐곡선 형태의 상부 실링 패턴(sealing pattern)을 다수 형성하는 단계;상기 상부 실링 패턴에 대응하는 하부 실링 패턴을 구비한 제 2 웨이퍼를 준비하는 단계;상기 상부 실링 패턴과 상기 하부 실링 패턴을 매개로 하여 상기 제 1 웨이퍼와 상기 제 2 웨이퍼를 접합하는 단계; 및각각의 패키지로 분리하기 위해 상기 이격 공간을 거쳐서 설정된 절단선을 따라 상기 제 2 웨이퍼까지 절단하는 단계를 포함하는 웨이퍼 레벨 디바이스 패키징 방법.
- 제 1 항에 있어서,상기 제 1 웨이퍼와 상기 제 2 웨이퍼를 접합하는 단계를 수행한 후에,상기 웨이퍼 지지체를 제거하고 상기 접착제를 UV, 열(thermal), 용제 및 레이저 광 중 어느 하나에 반응하여 제거하는 단계를 더 포함하는 것을 특징으로 하는 웨이퍼 레벨 디바이스 패키징 방법.
- 제 1 항 또는 제 2 항에 있어서,상기 접착제는 UV, 열(thermal), 용제 및 레이저 광 중 어느 하나에 반응하여 제거되는 폴리머 재질로 이루어진 접착제인 것을 특징으로 하는 웨이퍼 레벨 디바이스 패키징 방법.
- 제 1 항 또는 제 2 항에 있어서,상기 제 1 웨이퍼가 캡 기판용 웨이퍼인 경우, 상기 제 2 웨이퍼는 디바이스 기판용 웨이퍼이고,상기 디바이스 기판용 웨이퍼는 상기 하부 실링 패턴에 둘러싸인 디바이스, 상기 디바이스에 전기적으로 연결된 패드 및 상기 패드에 구비되어 상기 캡 기판용 웨이퍼에 접착된 전도성 페이스트를 더 포함하는 것을 특징으로 하는 웨이퍼 레벨 디바이스 패키징 방법.
- 제 1 항 또는 제 2 항에 있어서,상기 제 1 웨이퍼가 디바이스 기판용 웨이퍼인 경우, 상기 제 2 웨이퍼는 캡 기판용 웨이퍼이고,상기 디바이스 기판용 웨이퍼는 상기 상부 실링 패턴에 둘러싸인 디바이스, 상기 디바이스에 전기적으로 연결된 패드 및 상기 패드에 구비되어 상기 캡 기판용 웨이퍼에 접착된 전도성 페이스트를 더 포함하는 것을 특징으로 하는 웨이퍼 레벨 디바이스 패키징 방법.
- 제 4 항에 있어서,상기 디바이스 기판용 웨이퍼 또는 상기 캡 기판용 웨이퍼에는 상기 패드에 전기적으로 연결되는 다수의 비아가 형성되는 것을 특징으로 하는 웨이퍼 레벨 디바이스 패키징 방법.
- 제 5 항에 있어서,상기 캡 기판용 웨이퍼 또는 상기 디바이스 기판용 웨이퍼에는 상기 패드에 전기적으로 연결되는 다수의 비아가 형성되는 것을 특징으로 하는 웨이퍼 레벨 디바이스 패키징 방법.
- 제 1 항 또는 제 2 항에 있어서,상기 상부 실링 패턴과 상기 하부 실링 패턴은 BCB(Benzocyclobutene), DFR(Dry Film Resin), 에폭시(epoxy) 및 열경화성 폴리머를 포함한 군에서 선택된 적어도 어느 하나의 재질로 형성되는 것을 특징으로 하는 웨이퍼 레벨 디바이스 패키징 방법.
- 제 1 항 또는 제 2 항에 있어서,상기 이격 공간 및 상부 실링 패턴을 다수 형성하는 단계는상기 제 1 웨이퍼에 대해 블레이드(blade)를 이용한 기계적인 방법으로 상기 이격 공간을 형성하는 단계를 포함하는 것을 특징으로 하는 웨이퍼 레벨 디바이스 패키징 방법.
- 제 1 항 또는 제 2 항에 있어서,상기 이격 공간 및 상부 실링 패턴을 다수 형성하는 단계는상기 제 1 웨이퍼에 대해 포토 레지스트 패턴(photo-resist pattern)을 이용한 에칭(etching) 공정을 상기 접착제가 노출시킬 때까지 수행하여 상기 이격 공간을 형성하는 단계를 포함하는 것을 특징으로 하는 웨이퍼 레벨 디바이스 패키징 방법.
- 제 1 항 또는 제 2 항에 있어서,상기 이격 공간 및 상부 실링 패턴을 다수 형성하는 단계는상기 제 1 웨이퍼에 대해 광의 출력과 주파수를 조절한 레이저를 이용한 방법으로 상기 이격 공간을 형성하는 단계를 포함하는 것을 특징으로 하는 웨이퍼 레벨 디바이스 패키징 방법.
- 상부 접착제를 매개로 하여 폐곡선 형태의 상부 실링 패턴을 구비한 캡 기판용 웨이퍼를 상부 웨이퍼 지지체에 장착하는 단계;하부 접착제를 매개로 하여 상기 상부 실링 패턴에 대응하는 하부 실링 패턴 을 구비한 디바이스 기판용 웨이퍼를 하부 웨이퍼 지지체에 장착하는 단계;상기 상부 실링 패턴의 외측으로 상기 캡 기판용 웨이퍼에 제 1 이격 공간(separation)을 형성하는 단계;상기 제 1 이격 공간에 대응하여 상기 디바이스 기판용 웨이퍼에 제 2 이격 공간을 형성하는 단계;상기 상부 실링 패턴과 상기 하부 실링 패턴을 매개로 하여 상기 캡 기판용 웨이퍼와 상기 디바이스 기판용 웨이퍼를 접합하는 단계; 및상기 상부 웨이퍼 지지체와 상기 하부 웨이퍼 지지체를 제거하여 상기 제 1 이격 공간과 상기 제 2 이격 공간을 통해 각각의 웨이퍼 레벨 패키지로 분리하는 단계를 포함하는 웨이퍼 레벨 디바이스 패키징 방법.
- 제 12 항에 있어서,상기 캡 기판용 웨이퍼에는상기 상부 실링 패턴에 둘러싸인 다수의 관통 비아가 형성되는 것을 특징으로 하는 웨이퍼 레벨 디바이스 패키징 방법.
- 제 12 항에 있어서,상기 디바이스 기판용 웨이퍼에는상기 하부 실링 패턴에 둘러싸인 디바이스, 상기 디바이스에 전기적으로 연 결된 다수의 패드, 상기 패드에 구비되어 상기 캡 기판용 웨이퍼에 접착된 전도성 페이스트 및 상기 패드에 연결된 다수의 관통 비아를 더 포함하는 것을 특징으로 하는 웨이퍼 레벨 디바이스 패키징 방법.
- 제 12 항에 있어서,상기 상부 접착제와 상기 하부 접착제는 UV, 열(thermal), 용제 및 레이저 광 중 어느 하나에 반응하여 제거되는 폴리머 재질로 이루어진 접착제인 것을 특징으로 하는 웨이퍼 레벨 디바이스 패키징 방법.
- 제 12 항에 있어서,상기 상부 실링 패턴과 상기 하부 실링 패턴은 BCB(Benzocyclobutene), DFR(Dry Film Resin), 에폭시(epoxy) 및 열경화성 폴리머를 포함한 군에서 선택된 적어도 어느 하나의 재질로 형성되는 것을 특징으로 하는 웨이퍼 레벨 디바이스 패키징 방법.
- 제 12 항에 있어서,상기 제 1 이격 공간을 형성하는 단계와 상기 제 2 이격 공간을 형성하는 단계는 블레이드(blade)를 이용한 기계적인 방법으로 상기 상부 접착제와 상기 하부 접착제 각각을 노출시킬 때까지 수행하는 것을 특징으로 하는 웨이퍼 레벨 디바이스 패키징 방법.
- 제 12 항에 있어서,상기 제 1 이격 공간을 형성하는 단계와 상기 제 2 이격 공간을 형성하는 단계는포토 레지스트 패턴(photo-resist pattern)을 이용한 에칭(etching) 공정을 상기 상부 접착제와 상기 하부 접착제 각각을 노출시킬 때까지 수행하는 것을 특징으로 하는 웨이퍼 레벨 디바이스 패키징 방법.
- 제 12 항에 있어서,상기 제 1 이격 공간을 형성하는 단계와 상기 제 2 이격 공간을 형성하는 단계는 광의 출력과 주파수를 조절한 레이저를 이용하여 상기 상부 접착제와 상기 하부 접착제 각각을 노출시킬 때까지 수행하는 것을 특징으로 하는 웨이퍼 레벨 디바이스 패키징 방법.
- 제 12 항에 있어서,상기 웨이퍼 레벨 패키지로 분리하는 단계는상기 상부 웨이퍼 지지체와 상기 하부 웨이퍼 지지체를 제거한 후,상기 접착제를 UV, 열(thermal), 용제 및 레이저 광 중 어느 하나에 반응하여 제거하는 단계를 포함하는 것을 특징으로 하는 웨이퍼 레벨 디바이스 패키징 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR20070067253A KR100878408B1 (ko) | 2007-07-04 | 2007-07-04 | 웨이퍼 레벨 디바이스 패키징 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR20070067253A KR100878408B1 (ko) | 2007-07-04 | 2007-07-04 | 웨이퍼 레벨 디바이스 패키징 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20090002887A true KR20090002887A (ko) | 2009-01-09 |
| KR100878408B1 KR100878408B1 (ko) | 2009-01-13 |
Family
ID=40485805
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR20070067253A KR100878408B1 (ko) | 2007-07-04 | 2007-07-04 | 웨이퍼 레벨 디바이스 패키징 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100878408B1 (ko) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2014004917A1 (en) * | 2012-06-29 | 2014-01-03 | Applied Materials, Inc. | Laser and plasma etch wafer dicing with a double sided uv-curable adhesive film |
| KR101403110B1 (ko) * | 2012-06-05 | 2014-06-03 | 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 | 반도체 웨이퍼를 위한 3차원 집적 회로 구조물 및 하이브리드 접합 방법 |
| US9947554B2 (en) | 2016-02-19 | 2018-04-17 | Samsung Electronics Co., Ltd. | Support substrate and a method of manufacturing a semiconductor package using the same |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8946057B2 (en) | 2012-04-24 | 2015-02-03 | Applied Materials, Inc. | Laser and plasma etch wafer dicing using UV-curable adhesive film |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100370398B1 (ko) * | 2000-06-22 | 2003-01-30 | 삼성전자 주식회사 | 전자 및 ｍｅｍｓ 소자의 표면실장형 칩 규모 패키징 방법 |
-
2007
- 2007-07-04 KR KR20070067253A patent/KR100878408B1/ko active IP Right Grant
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101403110B1 (ko) * | 2012-06-05 | 2014-06-03 | 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 | 반도체 웨이퍼를 위한 3차원 집적 회로 구조물 및 하이브리드 접합 방법 |
| WO2014004917A1 (en) * | 2012-06-29 | 2014-01-03 | Applied Materials, Inc. | Laser and plasma etch wafer dicing with a double sided uv-curable adhesive film |
| US9947554B2 (en) | 2016-02-19 | 2018-04-17 | Samsung Electronics Co., Ltd. | Support substrate and a method of manufacturing a semiconductor package using the same |
Also Published As
| Publication number | Publication date |
|---|---|
| KR100878408B1 (ko) | 2009-01-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101822236B1 (ko) | 반도체 디바이스 및 제조 방법 | |
| US7196408B2 (en) | Fan out type wafer level package structure and method of the same | |
| JP2008258621A (ja) | 半導体デバイスパッケージの構造、および半導体デバイスパッケージ構造の形成方法 | |
| US7795074B2 (en) | WLCSP target and method for forming the same | |
| JP2009530801A (ja) | 回路基板の製造方法とコンポーネントを有する回路基板 | |
| JP2008244437A (ja) | ダイ収容開口部を備えたイメージセンサパッケージおよびその方法 | |
| JP2008193064A (ja) | ダイ収容スルーホールを備えたウエハレベルパッケージおよびその方法 | |
| JP2009010352A (ja) | ダイ収容スルーホールを備えたｃｍｏｓ撮像素子チップスケールパッケージおよびその方法 | |
| JP2008211213A (ja) | 減少した構造を有するマルチチップパッケージおよびそれを形成するための方法 | |
| KR20150104467A (ko) | 반도체 디바이스의 제조 방법 및 이에 따른 반도체 디바이스 | |
| JP2008160084A (ja) | ダイ収容キャビティを備えたウェーハレベルパッケージおよびその方法 | |
| JP2006190987A (ja) | パッケージ構造とその製造方法 | |
| US20050212129A1 (en) | Semiconductor package with build-up structure and method for fabricating the same | |
| CN106252308B (zh) | 晶片封装体与其制备方法 | |
| CN110911371A (zh) | 半导体封装结构及其形成方法 | |
| KR100878408B1 (ko) | 웨이퍼 레벨 디바이스 패키징 방법 | |
| US20120013006A1 (en) | Chip scale package and fabrication method thereof | |
| US20120129315A1 (en) | Method for fabricating semiconductor package | |
| JP2002368028A (ja) | 半導体パッケージ及びその製造方法 | |
| KR100826393B1 (ko) | 전도성 패턴을 갖는 실링 라인으로 구비된 웨이퍼 레벨디바이스 패키지 및 그 패키징 방법 | |
| KR20140123695A (ko) | 팬 아웃 반도체 패키지 및 그 제조 방법 | |
| JP2004363279A (ja) | 光電変換装置の製造方法、並びにその製造に用いる疑似ウェーハの製造方法 | |
| JP2001274182A (ja) | 電子部品の製造方法 | |
| CN110868679B (zh) | 麦克风封装结构 | |
| TW201929103A (zh) | 封裝結構及其製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20130102 Year of fee payment: 5 |
|
| FPAY | Annual fee payment |
Payment date: 20131224 Year of fee payment: 6 |
|
| FPAY | Annual fee payment |
Payment date: 20141231 Year of fee payment: 7 |
|
| FPAY | Annual fee payment |
Payment date: 20160104 Year of fee payment: 8 |
|
| FPAY | Annual fee payment |
Payment date: 20170102 Year of fee payment: 9 |
|
| FPAY | Annual fee payment |
Payment date: 20180102 Year of fee payment: 10 |
|
| FPAY | Annual fee payment |
Payment date: 20190103 Year of fee payment: 11 |
|
| FPAY | Annual fee payment |
Payment date: 20200102 Year of fee payment: 12 |