JP2009152481A - 撮像用半導体装置および撮像用半導体装置の製造方法 - Google Patents

撮像用半導体装置および撮像用半導体装置の製造方法 Download PDF

Info

Publication number
JP2009152481A
JP2009152481A JP2007330727A JP2007330727A JP2009152481A JP 2009152481 A JP2009152481 A JP 2009152481A JP 2007330727 A JP2007330727 A JP 2007330727A JP 2007330727 A JP2007330727 A JP 2007330727A JP 2009152481 A JP2009152481 A JP 2009152481A
Authority
JP
Japan
Prior art keywords
imaging
wiring board
sealing material
semiconductor device
semiconductor element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2007330727A
Other languages
English (en)
Other versions
JP2009152481A5 (ja
Inventor
Satoru Shiraishi
哲 白石
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Industries Co Ltd
Original Assignee
Shinko Electric Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Industries Co Ltd filed Critical Shinko Electric Industries Co Ltd
Priority to JP2007330727A priority Critical patent/JP2009152481A/ja
Publication of JP2009152481A publication Critical patent/JP2009152481A/ja
Publication of JP2009152481A5 publication Critical patent/JP2009152481A5/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93Batch processes
    • H01L24/95Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491Disposition
    • H01L2224/4912Layout
    • H01L2224/49171Fan-out arrangements
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation

Abstract

【課題】安価で信頼性が高く高品質な撮像用半導体装置と、これを効率的に生産することが可能な撮像用半導体装置の製造方法を提供する。
【解決手段】配線基板20と、配線基板20に搭載されると共に配線基板20に形成された接続パッド24とワイヤボンディング接続された撮像用半導体素子30と、撮像用半導体素子30の撮像面に、撮像領域の周囲を一周する配置で設けられた封止材40と、封止材40の内側空間が密閉空間38となるように封止材40に接着された透光板50と、封止材40の外周囲と配線基板20と透光板50の間を充てんする樹脂60と、を有していることを特徴とする撮像用半導体装置10。
【選択図】図6

Description

本発明は撮像用半導体装置および撮像用半導体装置の製造方法に関する。
デジタルビデオカメラや携帯電話等の電子機器に組み込まれている撮像用半導体素子とレンズユニットからなる光学モジュールは、小型化、薄型化はもちろんのこと、安価で信頼性の高い光学モジュールの提供が強く望まれている。
以上のような要望に応えるべく、光学モジュールの小型化に貢献し、信頼性の向上を図った撮像用の半導体装置(例えば特許文献1)の提案がなされている。
特開2006−332542号公報
特許文献1に開示されている撮像用の半導体装置の製造方法においては、図11に示すように、基材120に複数個の撮像用半導体素子130を所要間隔に搭載(a)し、製造工程中における撮像用半導体素子130の撮像領域の汚染を防ぐために、撮像領域を保護する保護膜180を配設(b)し、基材120と撮像用半導体素子130との間をボンディングワイヤ134で接続(c)した後、樹脂モールド成形処理を行い保護膜180の配設部分以外の部分を、保護膜180の高さ位置に合わせて樹脂160により封止(d)する。そして、保護膜180を取り除き(e)、撮像領域を封止するための透光板150を樹脂160に載置して接着(f)させた後、隣接する撮像用半導体素子130の間に沿ってダイシングして個片の撮像用半導体装置110を得ている。
このような製造方法を採用することにより、撮像用半導体素子130の撮像領域(撮像面)を傷めることなく撮像用半導体装置110を製造することが可能になるが、撮像用半導体素子110の撮像領域に対する保護膜136の着脱処理工程が欠かせず、生産性の効率向上の妨げになっているという課題がある。
また、透光板150を載置する樹脂160は高さ寸法を揃えた状態で形成しているが、樹脂160の上面に塗布した接着剤の厚さのばらつき程度によっては、撮像用半導体素子130の撮像面に対する透光板150のチルト量が大きくなり、不良品となってしまうおそれがあるといった課題がある。
そこで本願発明は、安価で信頼性が高く高品質な撮像用半導体装置と、これを効率的に生産することが可能な撮像用半導体装置の製造方法の提供を目的としている。
本発明は、配線基板と、前記配線基板に搭載されると共に前記配線基板に形成された接続パッドとワイヤボンディング接続された撮像用半導体素子と、前記撮像用半導体素子の撮像面に、撮像領域の周囲を一周する配置で設けられた封止材と、前記封止材の内側空間が密閉空間となるように前記封止材に接着された透光板と、前記封止材の外周囲と前記配線基板と前記透光板の間を充てんする樹脂と、を有していることを特徴とする撮像用半導体装置である。
また、前記封止材は、紫外線硬化型接着剤であることを特徴とする。これにより、封止材と透光板との接着処理に熱を加える必要がなくなり、密閉空間内における空気の膨張による透明板の破損を防ぐことができ、歩留りを向上させることができる。
また、前記封止材の上面高さ位置は、前記ワイヤボンディング接続におけるワイヤループ頂上部の高さ位置以上に設けられていることを特徴とする。これにより、撮像用半導体装置の高さ寸法を可及的に小さくすることができ、製品の小型化に貢献する。
また、他の発明として、配線基板に撮像用半導体素子を搭載し、配線基板の接続用パッドと撮像用半導体素子の電極とをワイヤボンディングする工程と、前記撮像用半導体素子の撮像面に、撮像領域の周囲を一周する配置で封止材を供給する工程と、前記封止材の上面に透光板を搭載し、前記封止材の内側空間が密閉空間となるように前記封止材と前記透光板とを接着する工程と、前記封止材の外周囲と前記配線基板と前記透光板との間に樹脂を充てんする工程と、を有することを特徴とする撮像用半導体装置の製造方法がある。
また、配線基板に複数個の撮像用半導体素子を搭載し、配線基板の接続用パッドと撮像用半導体素子の電極とをワイヤボンディングする工程と、前記撮像用半導体素子のそれぞれの撮像面に、撮像領域の周囲を一周する配置で封止材を供給する工程と、前記封止材の上面に透光板を搭載し、前記封止材の内側空間が密閉空間となるように前記封止材と前記透光板とを接着する工程と、前記封止材の外周囲と前記配線基板と前記透光板との間に樹脂を充てんする工程と、前記撮像用半導体素子ごとに個片化する工程と、を有することを特徴とする撮像用半導体装置の製造方法とすることもできる。
また、前記封止材を供給する工程の後に、前記配線基板の前記撮像用半導体素子搭載面に、上端面高さ位置が前記封止材の上端面高さ位置と一致するスペーサを配設する工程をさらに有していることを特徴とする。これにより、透光板の支持箇所を増やすことができ、透光板のチルト量をさらに減らすことができ、高品質な撮像用半導体装置の製造が可能になる。
また、前記樹脂を充てんする工程は、樹脂モールド成形法が用いられることを特徴とする。これにより、樹脂の充てんを確実に行うことができる。
また、前記封止材には紫外線硬化型接着剤が用いられ、前記封止材と前記透光板とを接着する工程が、紫外線照射工程であることを特徴とする。これにより、封止材と透光板とを接着させる際における加熱処理が不要となり、密閉空間内の空気の膨張による透光板の破損がなくなり、製品の歩留まりを大幅に向上させることができ、低コストでの製造が可能になる。
また、前記封止材を供給する工程には、印刷法が用いられることを特徴とする。これにより、封止材の塗布高さを容易にそろえることができ、透光板を接着させる際における撮像面とのチルト量を抑えることができ、高品質な撮像用半導体装置の製造が可能になる。
また、前記スペーサは、前記配線基板の外周縁部分に配設することを特徴とする。これにより、スペーサの配設数が削減でき、製造コストの低減に貢献する。
本発明にかかる撮像用半導体装置と撮像用半導体装置の製造方法によれば、安価で信頼性が高く高品質な撮像用半導体装置を効率的に製造することが可能になる。
以下、本発明にかかる撮像用半導体装置の実施形態について、図面に基づいて説明する。図1は、本実施形態における撮像用半導体装置の製造ユニットの平面図である。図2は、図1中のA−A線における断面図である。
本実施形態における撮像用半導体装置10の製造ユニット100は、図1、図2に示すように、大判の配線基板20に複数個の撮像用半導体素子30が撮像面を露出させた状態でマトリクス状に配設された、いわゆる多数個取りが可能な形態をなしている。配線基板20の上面側のコーナ部分のそれぞれには、撮像用半導体素子30を保護するための透光板50を保持し、撮像用半導体素子30の撮像面からの離反距離を規定するスペーサ70が配設されている。
また、図2に示すように、撮像用半導体装置10は、配線基板20に撮像用半導体素子30を撮像面が露出する状態で搭載し、撮像面の撮像領域の外側領域に封止材である接着剤40を供給し、接着剤40と透光板50とを接着して撮像面を保護する密閉空間38を形成した後、配線基板20と透光板50との間の空間にモールド樹脂60を充てんし、製造ユニット100を撮像用半導体素子30ごとに個片化することにより得られる。
配線基板20において撮像用半導体素子30を搭載する面(以下、配線基板20の上面ということがある)には図示しない配線パターンがサブトラクト法やセミアディティブ法等の公知の方法により形成されている。ソルダーレジスト等からなる絶縁膜22は、接続パッド24部分のみを露出させるようにして配線パターンを被覆している。接続パッド24は、配線基板20に搭載されている撮像用半導体素子30における電極32の配列状態に対応した配列に形成されている。接続パッド24の表面には金めっき処理が施されていると好適である。
配線基板20に搭載される撮像用半導体素子30は、CMOSセンサやCCDセンサ等により構成されていて、配線基板20の上面にマトリクス状に配設される。撮像用半導体素子30は、撮像面(受光面)の外周縁に沿って形成された電極32と配線基板20の上面に設けられた接続パッド24との間を金ワイヤ等からなるボンディングワイヤ34によりワイヤボンディング接続されている。また、撮像面には撮像領域よりも外方で、電極32の配設位置より内方である領域において、撮像領域を一周する配置に接着剤40が塗布されている。
本実施形態における撮像用半導体素子30に塗布された接着剤40の高さ位置は、ボンディングワイヤ34のワイヤループ頂上部の高さ位置と等しい高さ位置となるようにした。このように撮像用半導体素子30に塗布すべき接着剤40のそれぞれにおける高さ寸法を一定の高さ寸法にする際には、接着剤40の塗布高さと等しい板厚を有し、接着剤塗布位置に対応する位置にスリットが形成された接着剤塗布用マスク(図示せず)を用いた印刷法や、予め接着剤40を塗布すべき部分の形状に接着剤シートを打ち抜いて形成したプリフォームを貼り付けする方法が好適である。
本実施形態における接着剤40には紫外線硬化型の接着剤40を用いた。紫外線硬化型の接着剤40を用いることで、いわゆるBステージ状(常温下では硬化状態であり、加熱すると粘着性を有する状態のもの)接着剤40に透光板50を載置した後、最終的に接着剤40と透光板50とを接着する際において加熱処理が不要になり、接着剤40と透光板50とにより閉塞された空間(密閉空間38の前段階)内の空気が膨張せず、透光板50の破損を防ぐことができ好都合である。
配線基板20の上面のコーナ部にはスペーサ70が配設されている。スペーサ70の高さ寸法は、配線基板20の上面にスペーサ70を配設した際における上端面高さ位置が、接着剤40の上端面高さ位置と同じ高さ位置となるように形成されている。スペーサ70の材質はモールド樹脂60と同じ材料であることが好ましいが、最終的には廃棄される部位に含まれるため、少なくとも配線基板20とモールド樹脂60との付着性が良好な材質であれば特に限定されるものではない。
透光板50は、撮像用半導体素子30の撮像面を保護するためのものであり、接着剤40およびスペーサ70により支持されている。本実施形態においては光学用板ガラスからなる透光板50を用いているが、異物や気泡の混入量が少ない透明な材料であれば他の材料により形成されていてもよい。光学用板ガラスに替えて透明アクリル板を透光板50として用いれば、撮像用半導体装置10の製造コストを低減することができる。
透光板50は配線基板20の平面形状と同様に大判に形成されているので、接着剤40およびスペーサ70からなる複数の支点で支持することで、平坦を維持した状態で配設することができる。このように透光板50を配設することで撮像用半導体素子30の撮像面に対する透光板50のチルト量を可及的に少なくすることができ、高品質な撮像用半導体装置10にすることができる。
接着剤40とスペーサ70に載置された透光板50は、接着剤40に紫外線を照射して接着剤40を硬化させることにより接着剤40と接着する。透光板50は接着剤40とスペーサ70により撮像用半導体素子30の撮像面と平行を維持した状態で支持されているので、チルト量を少なくすることができると共に接着剤40と透光板50とを気密状態で接着することができる。これにより、撮像用半導体素子30の撮像面と接着剤40の内側面と透光板50の下面により形成される空間は確実にシールされた密閉空間38になる。
配線基板20と透光板50との間で密閉空間38を除く部分には、モールド樹脂60が充てんされている。モールド樹脂60は、図示しない樹脂モールド装置に製造ユニット100をセットし、樹脂モールド処理をすることで充てんできる。撮像用半導体素子30の撮像面上部の密閉空間38は、接着剤40と透光板50とが気密にシールされているので、圧力がかけられた状態で供給されるモールド樹脂60が密閉空間38に侵入することがない。これにより、樹脂モールド成形時における成形品の不良(フラッシュ)の発生をなくすことができ、歩留りを向上させることができる。
次に、本実施形態にかかる撮像用半導体装置10の製造方法について説明する。図3〜図6は、撮像用半導体装置の各製造工程における状態を示す正面側断面図である。
まず、図3(A)に示すように、配線基板20の上面に撮像面を露出させた状態で撮像用半導体素子30を複数個搭載して製造ユニット100とする。次に、図3(B)に示すように、撮像用半導体素子30の撮像面に形成されている電極32と、配線基板20の上面に形成されている接続パッド24との間を金ワイヤ等からなるボンディングワイヤ34によりワイヤボンディング接続する。次に、図4(A)に示すように、撮像用半導体素子30の撮像面における撮像領域の外方側領域であって、電極32の配設位置よりも内方側領域に接着剤40を印刷法やプリフォームを貼り付けすることにより塗布する。接着剤40は、撮像領域の外周を周回する配置で、ボンディングワイヤ34のワイヤループの頂上部高さと等しい高さ寸法となるように塗布される。次に、図4(B)に示すように、配線基板20の上面のコーナ部のそれぞれにスペーサ70を配設する。スペーサ70もまた、ボンディングワイヤ34のワイヤループの頂上部高さと等しい高さ寸法に形成されている。
次に、図5(A)に示すように、光学用板ガラスからなる透光板50を接着剤40とスペーサ70の上に載置する。接着剤40の上面高さ位置とスペーサ70の上面高さ位置はそれぞれ等しい高さに形成されているので、透光板50は撮像用半導体素子30の撮像面に対して平行な状態で支持される。つづいて図示しない紫外線照射装置により紫外線を接着剤40に照射して接着剤40を硬化させる。接着剤40と透光板50とを接着することにより、接着剤40と透光板50とが気密にシールされ、撮像面と接着剤40の内側面と透光板50の下面とにより密閉空間38が形成される。
次に製造ユニット100を図示しない樹脂モールド装置にセットし、配線基板20と透光板50との間にモールド樹脂60を充てんする。モールド樹脂60は圧力をかけた状態で充てんされるが、撮像面上方の密閉空間38にモールド樹脂60が侵入してしまうことはない。製造ユニット100を樹脂モールド装置から取り出した状態を図5(B)に示す。最後に、図6(A)に示すようにダイシングソーDSで撮像用半導体素子30ごとにダイシングする。このようにして図6(B)に示すような個片化した撮像用半導体装置10を得ることができる。なお、配線基板20のコーナ部に配設されていたスペーサ70は配線基板20の外縁部と共に切り捨てられることになる。
このようにして得られた撮像用半導体装置10は、撮像用半導体素子30の撮像面を保護する透光板50が撮像面と平行状態で配設されているので、撮像面に対する透光板50のチルト量を可及的に少なくすることができる。これにより、撮像性能に優れた撮像用半導体装置10を提供することができる。また、接着剤40と透光板50とがシールされた状態に形成されているので、樹脂モールド成形を行う際に、密閉空間38にモールド樹脂60が侵入することはない。すなわち樹脂モールド成形による製品の歩留まり低下を抑え、効率的な撮像用半導体装置10の製造が可能になり、低コストで高品質な撮像用半導体装置10を提供することができる。
以上に、実施形態に基づいて本発明を説明してきたが、本発明は以上に説明した実施形態に限定されるものではなく、他の実施形態であっても本願発明の技術的範囲に属することがあるのはもちろんである。
例えば、以上に説明した実施形態においては、配線基板20には上面のみに配線パターンが形成されている形態について説明しているが、図7に示すように配線基板20の下面にも配線パターンおよび接続パッド25を配設し、スルーホールTHにより配線基板20の上下両面の配線パターン間の導通をとった撮像用半導体装置10(撮像用半導体パッケージ)とすることもできる。このような場合には、配線基板20の下面には、はんだボールなどからなる外部接続端子28が設けられる。
また、以上に説明した実施形態においては、多数個取りの製造ユニット100について説明を行ったが、撮像領域が広い撮像用半導体装置10を製造する際においても、本願発明を適用することができるのはもちろんである。この場合、必ずしも多数個取りの製造ユニット100にする必要はなく、図8に示すような単数個取りの製造ユニット100とすることもちろん可能である。一個取りの製造ユニットにおいては、撮像用半導体素子30ごとのダイシング工程はないが、配線基板20のコーナ部20に配設されているスペーサ70を切除する工程が必要になる場合がある。
また、接着剤40の上面高さ位置とスペーサ70の上面高さ位置とはそれぞれ、ボンディングワイヤ34のワイヤループの頂上部の高さ位置と等しくしているが、図9に示すように、ワイヤループの頂上高さ位置と透光板50との間に隙間Sを有する高さ位置にすることももちろん可能である。
また、上記実施形態においては、透光板50とスペーサ70とは接着されていないが、スペーサ70の高さ寸法を接着剤40の高さ寸法より若干低くなるように形成し、スペーサ70の上面にも接着剤40を塗布し、すべての接着剤40の上面の高さ位置を揃えれば、透光板50を撮像面に対して平行な状態で支持することができると共に、透光板50をスペーサ70の位置においても接着させることができるため、より高精度な撮像用半導体装置10の製造が可能になり好都合である。
さらに、上記実施形態においては、接着剤40を印刷法やプリフォーム貼り付け法による供給形態について説明しているが、接着剤40を供給した後における高さ寸法を精度よく管理することができれば、ディスペンサにより接着剤40を供給する方法も採用することができる。
また、上記実施形態においては、紫外線硬化型の接着剤40を用いているが、Bステージ状の接着剤40と透光板50とを接着する際の加熱温度が問題にならない場合には、熱硬化型の接着剤40を用いることもできる。熱硬化型の接着剤40を用いた場合であっても、上記実施形態と同様の供給方法や、ディスペンサによる供給方法を採用することができるのはもちろんである。
さらにまた、以上の実施形態においては、スペーサ70を配線基板20のコーナ部にのみ配設する形態について説明したが、製造ユニット100が大判になった場合には、配線基板20のコーナ部に配設したスペーサ70の間に、配線基板20の外周縁に沿って所要間隔をあけてスペーサ70を追加して配設しても良いし、図10に示すように、配線基板20の外周縁を周回させるように枠状をなすスペーサ70を配設することももちろん可能である。このように配設したスペーサ70によれば、透光板50の支持面積が増加するため、透光板50をより平坦に支持することができ、撮像用半導体素子30の撮像面に対するチルト量を更に少なくすることができるため好都合である。
また、接着剤40は、撮像用半導体素子30の電極32とボンディングワイヤ34の一部を被覆する配置に塗布することももちろん可能である。これにより、電極32とボンディングワイヤ34との接合部を保護することができるため好都合である。
そして、以上に説明した実施形態においては、透光板50は、封止材である接着剤40とスペーサ70とにより保持されているが、接着剤40による保持箇所が十分確保され、接着剤40が十分な支持力を有している場合においては、スペーサ70を配設しなくても、透光板50を十分な精度で保持することもできる。このような構成は、本実施形態で説明したような複数個取りの製造ユニット100において、配線基板20に配設される撮像用半導体素子30の数が多ければ適用することができる。
本実施形態における撮像用半導体装置の製造ユニットの平面図である。 図1中のA−A線における断面図である。 撮像用半導体装置の製造工程中のそれぞれにおける状態を示す正面側断面図である。 撮像用半導体装置の製造工程中のそれぞれにおける状態を示す正面側断面図である。 撮像用半導体装置の製造工程中のそれぞれにおける状態を示す正面側断面図である。 撮像用半導体装置の製造工程中のそれぞれにおける状態を示す正面側断面図である。 他の実施形態の一例を示す正面側断面図である。 一個取りの製造ユニットを示す正面側断面図である。 接着剤とスペーサの高さ寸法を変更した状態を示す正面側断面図である。 スペーサの他の実施形態の一例を示す平面図である。 従来技術の撮像用半導体装置の製造方法における各工程の状態を示す正面側断面図である。
符号の説明
10 撮像用半導体装置
20 配線基板
22 絶縁膜
24,25 接続パッド
28 外部接続端子
30 撮像用半導体素子
32 電極
34 ボンディングワイヤ
38 密閉空間
40 接着剤
50 透光板
60 モールド樹脂
70 スペーサ
100 製造ユニット
DS ダイシングソー
S 隙間
TH スルーホール

Claims (10)

  1. 配線基板と、
    前記配線基板に搭載されると共に前記配線基板に形成された接続パッドとワイヤボンディング接続された撮像用半導体素子と、
    前記撮像用半導体素子の撮像面に、撮像領域の周囲を一周する配置で設けられた封止材と、
    前記封止材の内側空間が密閉空間となるように前記封止材に接着された透光板と、
    前記封止材の外周囲と前記配線基板と前記透光板の間を充てんする樹脂と、を有していることを特徴とする撮像用半導体装置。
  2. 前記封止材は、紫外線硬化型接着剤であることを特徴とする請求項1記載の撮像用半導体装置。
  3. 前記封止材の上面高さ位置は、前記ワイヤボンディング接続におけるワイヤループ頂上部の高さ位置以上に設けられていることを特徴とする請求項1または2記載の撮像用半導体装置。
  4. 配線基板に撮像用半導体素子を搭載し、配線基板の接続用パッドと撮像用半導体素子の電極とをワイヤボンディングする工程と、
    前記撮像用半導体素子の撮像面に、撮像領域の周囲を一周する配置で封止材を供給する工程と、
    前記封止材の上面に透光板を搭載し、前記封止材の内側空間が密閉空間となるように前記封止材と前記透光板とを接着する工程と、
    前記封止材の外周囲と前記配線基板と前記透光板との間に樹脂を充てんする工程と、を有することを特徴とする撮像用半導体装置の製造方法。
  5. 配線基板に複数個の撮像用半導体素子を搭載し、配線基板の接続用パッドと撮像用半導体素子の電極とをワイヤボンディングする工程と、
    前記撮像用半導体素子のそれぞれの撮像面に、撮像領域の周囲を一周する配置で封止材を供給する工程と、
    前記封止材の上面に透光板を搭載し、前記封止材の内側空間が密閉空間となるように前記封止材と前記透光板とを接着する工程と、
    前記封止材の外周囲と前記配線基板と前記透光板との間に樹脂を充てんする工程と、
    前記撮像用半導体素子ごとに個片化する工程と、を有することを特徴とする撮像用半導体装置の製造方法。
  6. 前記封止材を供給する工程の後に、前記配線基板の前記撮像用半導体素子搭載面に、上端面高さ位置が前記封止材の上端面高さ位置と一致するスペーサを配設する工程をさらに有していることを特徴とする請求項4または5記載の撮像用半導体装置の製造方法。
  7. 前記樹脂を充てんする工程は、樹脂モールド成形法が用いられることを特徴とする請求項4〜6のうちのいずれか一項に記載の撮像用半導体装置の製造方法。
  8. 前記封止材には紫外線硬化型接着剤が用いられ、前記封止材と前記透光板とを接着する工程が、紫外線照射工程であることを特徴とする請求項4〜7のうちのいずれか一項に記載の撮像用半導体装置の製造方法。
  9. 前記封止材を供給する工程には、印刷法が用いられることを特徴とする請求項4〜8のうちのいずれか一項に記載の撮像用半導体装置の製造方法。
  10. 前記スペーサは、前記配線基板の外周縁部分に配設することを特徴とする請求項4〜9のうちのいずれか一項に記載の撮像用半導体装置の製造方法。
JP2007330727A 2007-12-21 2007-12-21 撮像用半導体装置および撮像用半導体装置の製造方法 Pending JP2009152481A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007330727A JP2009152481A (ja) 2007-12-21 2007-12-21 撮像用半導体装置および撮像用半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007330727A JP2009152481A (ja) 2007-12-21 2007-12-21 撮像用半導体装置および撮像用半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2009152481A true JP2009152481A (ja) 2009-07-09
JP2009152481A5 JP2009152481A5 (ja) 2010-10-28

Family

ID=40921257

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007330727A Pending JP2009152481A (ja) 2007-12-21 2007-12-21 撮像用半導体装置および撮像用半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP2009152481A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011035360A (ja) * 2009-07-29 2011-02-17 Kingpak Technology Inc 撮像素子パッケージの製造方法および構造
JP2011165774A (ja) * 2010-02-05 2011-08-25 Canon Inc 固体撮像装置の製造方法
JP2013118230A (ja) * 2011-12-01 2013-06-13 Canon Inc 固体撮像装置

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04261032A (ja) * 1991-01-31 1992-09-17 Mitsubishi Electric Corp 光透過用ガラス窓を有する半導体装置の製造方法
JP2002016194A (ja) * 2000-06-29 2002-01-18 Kyocera Corp 半導体装置
JP2006303481A (ja) * 2005-03-25 2006-11-02 Fuji Photo Film Co Ltd 固体撮像装置の製造方法、及び固体撮像装置
JP2007035779A (ja) * 2005-07-25 2007-02-08 Canon Inc リードレス中空パッケージ及びその製造方法
JP2007141957A (ja) * 2005-11-15 2007-06-07 Fujitsu Ltd 半導体装置及びその製造方法
JP2007311416A (ja) * 2006-05-16 2007-11-29 Fujifilm Corp 固体撮像装置

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04261032A (ja) * 1991-01-31 1992-09-17 Mitsubishi Electric Corp 光透過用ガラス窓を有する半導体装置の製造方法
JP2002016194A (ja) * 2000-06-29 2002-01-18 Kyocera Corp 半導体装置
JP2006303481A (ja) * 2005-03-25 2006-11-02 Fuji Photo Film Co Ltd 固体撮像装置の製造方法、及び固体撮像装置
JP2007035779A (ja) * 2005-07-25 2007-02-08 Canon Inc リードレス中空パッケージ及びその製造方法
JP2007141957A (ja) * 2005-11-15 2007-06-07 Fujitsu Ltd 半導体装置及びその製造方法
JP2007311416A (ja) * 2006-05-16 2007-11-29 Fujifilm Corp 固体撮像装置

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011035360A (ja) * 2009-07-29 2011-02-17 Kingpak Technology Inc 撮像素子パッケージの製造方法および構造
JP2011165774A (ja) * 2010-02-05 2011-08-25 Canon Inc 固体撮像装置の製造方法
JP2013118230A (ja) * 2011-12-01 2013-06-13 Canon Inc 固体撮像装置
US8928803B2 (en) 2011-12-01 2015-01-06 Canon Kabushiki Kaisha Solid state apparatus

Similar Documents

Publication Publication Date Title
TWI404196B (zh) 固體攝像元件模組之製造方法
JP5746919B2 (ja) 半導体パッケージ
JP5047243B2 (ja) 光学素子ウエハモジュール、光学素子モジュール、光学素子モジュールの製造方法、電子素子ウエハモジュール、電子素子モジュールの製造方法、電子素子モジュールおよび電子情報機器
JP4204368B2 (ja) 光学装置用モジュール及び光学装置用モジュールの製造方法
JP4764942B2 (ja) 光学素子、光学素子ウエハ、光学素子ウエハモジュール、光学素子モジュール、光学素子モジュールの製造方法、電子素子ウエハモジュール、電子素子モジュールの製造方法、電子素子モジュールおよび電子情報機器
JP4819152B2 (ja) 光学素子ウエハ、光学素子ウエハモジュール、光学素子モジュール、光学素子モジュールの製造方法、電子素子ウエハモジュール、電子素子モジュールの製造方法、電子素子モジュールおよび電子情報機器
KR101066175B1 (ko) 전자장치 및 전자장치를 제조하기 위한 방법
JP2004296453A (ja) 固体撮像装置、半導体ウエハ、光学装置用モジュール、固体撮像装置の製造方法及び光学装置用モジュールの製造方法
KR20160108664A (ko) 반도체 패키지 및 그 제조 방법
US9327457B2 (en) Electronic device and method for manufacturing electronic device
JP2010141865A (ja) イメージセンサカメラモジュール及びその製造方法
JP2011035360A (ja) 撮像素子パッケージの製造方法および構造
US9184331B2 (en) Method for reducing tilt of optical unit during manufacture of image sensor
JP2012178564A (ja) 透光板の傾斜を低減可能にするイメージセンサの製造方法
JP2010050406A (ja) 半導体装置、半導体装置製造方法、および電子機器
JP2007317719A (ja) 撮像装置及びその製造方法
JP5515223B2 (ja) 半導体装置
US20050176168A1 (en) Package structure of optical device and method for manufacturing the same
US20120098080A1 (en) Method and package for an electro-optical semiconductor device
JP2009152481A (ja) 撮像用半導体装置および撮像用半導体装置の製造方法
JP2008047665A (ja) 固体撮像装置の製造方法、及び固体撮像装置
US11094722B2 (en) Image sensor package and imaging apparatus
JP2007035779A (ja) リードレス中空パッケージ及びその製造方法
JP2011238667A (ja) 固体撮像装置の製造方法および固体撮像装置
US10529869B2 (en) Electronic component, electronic equipment, and method for manufacturing electronic component

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100913

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100913

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110303

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120911

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121107

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20130205