JP2011035360A - 撮像素子パッケージの製造方法および構造 - Google Patents

撮像素子パッケージの製造方法および構造 Download PDF

Info

Publication number
JP2011035360A
JP2011035360A JP2009216260A JP2009216260A JP2011035360A JP 2011035360 A JP2011035360 A JP 2011035360A JP 2009216260 A JP2009216260 A JP 2009216260A JP 2009216260 A JP2009216260 A JP 2009216260A JP 2011035360 A JP2011035360 A JP 2011035360A
Authority
JP
Japan
Prior art keywords
image pickup
substrate
device package
pickup device
mold
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2009216260A
Other languages
English (en)
Other versions
JP4871983B2 (ja
Inventor
Shubun To
修文 杜
Ren-Long Kuo
仁龍 郭
Young-Houng Shiao
永宏 蕭
Tsao-Pin Chen
朝斌 陳
Meng-Nan He
孟南 何
Shisei Kyo
志誠 許
Chin-Fu Lin
欽福 林
Chung Hsien Hsin
宗憲 辛
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kingpak Technology Inc
Original Assignee
Kingpak Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kingpak Technology Inc filed Critical Kingpak Technology Inc
Publication of JP2011035360A publication Critical patent/JP2011035360A/ja
Application granted granted Critical
Publication of JP4871983B2 publication Critical patent/JP4871983B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0203—Containers; Encapsulations, e.g. encapsulation of photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14618—Containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

【課題】撮像素子パッケージの製造コストを低減する。
【解決手段】透明蓋体１３をチップの感光領域を囲む接着層１４により接着したチップ１２を搭載した基板１１にボンディングワイヤ１５による回路接続を行った撮像素子の半製品１０の透明蓋体の感光領域周囲に樹脂層によるダム２０を設け、該基板を上金型３２、下金型３１間に挟持し、該ダム２０によりモールド樹脂４０を注入するキャビティに対して透明蓋体の光入射領域を封止し、モールド樹脂によるパッケージングを行う。
ダム２０およびモールド樹脂４０により、封止面積全体が増大し、水分の浸入経路が延長されるため、撮像素子パッケージの信頼性が向上する。
【選択図】図６

Description

本発明は、撮像素子パッケージの製造方法および構造に関し、特に、金型成形に応用される撮像素子パッケージの製造方法および構造に関する。
従来の撮像素子パッケージ（Ｉｍａｇｅ ｓｅｎｓｏｒ ｐａｃｋａｇｅ）の構造は、撮像素子チップ（Ｓｅｎｓｏｒ ｃｈｉｐ）が基板上に配置され、ボンディングワイヤにより、撮像素子チップと基板上の回路とが接続される。その後、透明蓋体（例えば、ガラス）が撮像素子チップの上方に配置される。これにより、透明蓋体を光線が透過し、撮像素子チップにより、撮像が行われる。封止が完了した後の撮像素子は、システムメーカーに供給され、プリント基板などの外部装置に配置される。その後、デジタルカメラ、デジタルビデオカメラ、監視装置、携帯電話、車用撮像素子モジュールなどの各種電子製品に搭載される。
従来の撮像素子を製造する方法は、外部環境の汚染粒子により撮像素子チップが汚れるのを防止する透明蓋体を予め撮像素子チップ上に接着するステップと、透明蓋体を接着した後、ボンディングワイヤを配置することにより、撮像素子チップと基板または搭載部とを電気的に接続するステップと、高分子の液状化合物（Ｌｉｑｕｉｄ ｃｏｍｐｏｕｎｄ）により、ボンディングワイヤを封止するステップと、を含む。しかし、液状化合物のコストは極めて高い上、ディスペンサを利用する必要があるため、撮像素子を製造するのに時間がかかるという欠点を有する。
この問題を解決するため、特許文献１においてセンサ面を有するチップを封止する方法（ｍｅｔｈｏｄ ｆｏｒ ｅｎｃａｐｓｕｌａｔｉｎｇ ａ ｃｈｉｐ ｈａｖｉｎｇ ａ ｓｅｎｓｉｔｉｖｅ ｓｕｒｆａｃｅ）が開示されている。この方法は、センサ面を有するチップを基板上に配置し、チップと基板上の半田接続部分とを電気的に接続するステップと、センサ面の周囲に沿ってダム（ｄａｍ）を塗布することにより、ダム中に開口を画定するステップと、透明蓋体を配置することにより、ダムの開口を封止するステップと、チップおよび基板を金型中に配置し、封止材料を金型のキャビティ中に注入してトランスファー成形するステップと、トランスファー成形が完了したチップおよび基板をキュアーするステップと、を含む。
上述の従来技術において使用される金型は、上金型および下金型からなる。上金型は、挿入部を具え、チップのセンサ面に相対して配置されることにより、封止材料が透明蓋体の辺縁を完全に封止するが、透明蓋体の中央部の表面は被覆されない。これにより、透明蓋体の周辺が保護される。しかし、挿入部を含む上金型の製作コストは、高いため、撮像素子の製造コストを低減させることは難しい。また、本技術では、挿入部を含まない上金型により、撮像素子を製造する方法も開示されているが、この方法では、上金型が透明蓋体上を直接押圧するため、上金型と透明蓋体との間に弾性材料を配置して透明蓋体が破損するのを防止する必要がある。しかし、本技術により、撮像素子を製造する場合、撮像素子を破損する可能性があり、撮像素子製造の良品率が低下する問題がある。
米国特許第７，３１２，１０６号 特開２００３−２１８３３３号公報 特開２００６−３３９６５４号公報
本発明の第１の目的は、透明蓋体上にダムが配置されることにより、金型が透明蓋体上を直接押圧することがないため、撮像素子製造の良品率を高めることができる撮像素子パッケージの製造方法および構造を提供することにある。
本発明の第２の目的は、透明蓋体上にダムが配置されることにより、モールド樹脂がチップ、透明蓋体およびダムの周囲を被覆し、これにより、水分の浸入経路が延長される撮像素子パッケージの製造方法および構造を提供することにある。
本発明の第３の目的は、ダムが配置されることにより、水分の浸入経路が延長され、これにより、撮像素子パッケージの信頼性を高めることができる撮像素子パッケージの製造方法および構造を提供することにある。
本発明の第４の目的は、金型を用いて撮像素子パッケージを製造することにより、製造工程のサイクルタイム（Ｃｙｃｌｅ ｔｉｍｅ）を大幅に短縮し、単位時間当たりの生産数（ｔｈｒｏｕｇｈｐｕｔ）を増加させることができる撮像素子パッケージの製造方法および構造を提供することにある。
本発明の第５の目的は、金型を用いたバッチ方式（ｂａｔｃｈ−ｔｙｐｅ）による生産を行うことにより、製造コストを低減することができる撮像素子パッケージの製造方法および構造を提供することにある。
本発明の第６の目的は、従来技術における、液状化合物を使用することにより、材料コストが高くなる問題と、ディスペンサを用いて製造することにより、製造に時間がかかる問題と、を回避することができる撮像素子パッケージの製造方法および構造を提供することにある。
上述の課題を解決するために、本発明の撮像素子パッケージの製造方法は、封止を行う撮像素子の半製品を準備するステップと、透明蓋体の上面辺縁に沿ってダムを配置するステップと、金型内に撮像素子の半製品を配置するステップと、モールド樹脂をキャビティ中に注入するステップと、撮像素子パッケージを成形した後、金型から取り出し、加熱固化するステップと、からなる。撮像素子の半製品は、搭載面を具え、搭載面上に、複数の第１の導電接点が形成される基板と、第１の表面、第２の表面および複数の第２の導電接点を有し、第１の表面は、搭載面上に接合され、第２の表面上は、感光領域を具え、第２の導電接点は、感光領域の周囲に配置され、第２の導電接点は、第１の導電接点に電気的に接続される少なくとも１つのチップと、第２の表面上に配置され、感光領域の上方を被覆して気室を形成する少なくとも１つの透明蓋体と、を有する。金型は、上金型および下金型を具え、上金型がダムの上面に接触し、下金型が基板の底面に接触することにより、キャビティが形成される。
上述の課題を解決するために、本発明の撮像素子パッケージは、搭載面を具え、搭載面上に複数の第１の導電接点が形成される基板と、第１の表面、第２の表面および複数の第２の導電接点を有し、第１の表面は、搭載面上に接合され、第２の表面上は、感光領域を有し、第２の導電接点は、感光領域の周囲に配置され、第２の導電接点は、第１の導電接点に電気的に接続される少なくとも１つのチップと、第２の表面上に配置され、感光領域の上方を被覆して気室を形成する透明蓋体と、透明蓋体の上面辺縁に沿って配置されるダムと、チップ、透明蓋体およびダムの周囲を被覆するモールド樹脂と、を具える。
本発明の構成により、少なくとも下記の効果が達成される。
１．透明蓋体上にダムが配置されることにより、金型が透明蓋体上を直接押圧し、透明蓋体が圧力を受けて破損するのを防止することができるため、撮像素子製造の良品率を高めることができる。
２．透明蓋体上にダムが配置されることにより、透明蓋体の大きさに対応させて挿入部を含む上金型を製造する必要がないため、金型を製造するコストを大幅に低減することができる。
３．透明蓋体上に配置されるダムにより、モールド樹脂がチップ、透明蓋体およびダムの周囲を被覆するため、水分の浸入経路が延長される。
４．ダムが配置されることにより、水分の浸入経路が延長され、これにより、撮像素子パッケージの信頼性を高めることができる。
５．金型を利用して撮像素子パッケージを製造することにより、製造工程のサイクルタイムを大幅に短縮し、単位時間当たりの生産数を増加させることができる。
６．金型を利用してバッチ方式による生産を行うことにより、製造コストを低減することができる。
７．従来技術における、液状化合物を使用することにより、材料コストが高くなる問題と、ディスペンサを利用して製造することにより、製造に時間がかかる問題と、を回避することができる。
本発明の第１実施形態による撮像素子パッケージの製造方法を示すフロー図である 本発明の第１実施形態による撮像素子の半製品の構造を示す断面図である。 本発明の第１実施形態によるダムが配置された撮像素子の半製品を示す断面図である。 図３の平面図である。 本発明の第１実施形態によるダムが配置された撮像素子の半製品を金型内に配置した状態を示す断面図である。 本発明の第１実施形態による金型のキャビティにモールド樹脂が注入された状態を示す断面図である。 本発明の第１実施形態による撮像素子パッケージを示す断面図である。 本発明の第２実施形態によるダムが配置された撮像素子の半製品を示す断面図である。 本発明の第２実施形態によるダムが配置された撮像素子の半製品が金型内に配置された状態を示す断面図である。 本発明の第２実施形態による金型のキャビティにモールド樹脂が注入された状態を示す断面図である。 図１０の金型を取り外した後の状態を示す断面図である。 図１０の撮像素子パッケージを切断して分割した状態を示す断面図であ る。 本発明の基板の底面に配置される半田パッドの第１実施形態を示す底面 図である。 本発明の基板の底面に配置される半田パッドの第２実施形態を示す底面 図である。
本発明の目的、特徴および効果を示す実施形態を図面に沿って詳細に説明する。
図１は、本発明の第１実施形態による撮像素子パッケージの製造方法Ｓ１００を示すフロー図である。図２は、本発明の第１実施形態による撮像素子の半製品１０の構造を示す断面図である。図３は、本発明の第１実施形態によるダム２０が配置された撮像素子の半製品１０を示す断面図である。図４は、図３の平面図である。図５は、本発明の第１実施形態によるダム２０が配置された撮像素子の半製品１０が金型内に配置された状態を示す断面図である。図６は、本発明の第１実施形態による金型のキャビティ３３にモールド樹脂４０が注入された状態を示す断面図である。図７は、本発明の第１実施形態による撮像素子パッケージを示す断面図である。図８は、本発明の第２実施形態によるダム２０が配置された撮像素子の半製品を示す断面図である。図９は、本発明の第２実施形態によるダム２０が配置された撮像素子の半製品１０が金型内に配置された状態を示す断面図である。図１０は、本発明の第２実施形態による金型のキャビティ３３にモールド樹脂４０が注入された状態を示す断面図である。図１１は、図１０の金型を取り外した後の状態を示す断面図である。図１２は、図１０の撮像素子パッケージを切断して分割した状態を示す断面図である。図１３は、本発明の基板１０の底面１１４に配置される半田パッド６０の第１実施形態を示す底面図である。図１４は、本発明の基板１０の底面１１４に配置される半田パッド６０の第２実施形態を示す底面図である。
（第１実施形態）
本発明の第１実施形態による撮像素子パッケージの製造方法Ｓ１００は、封止を行う撮像素子の半製品を準備するステップＳ１０と、透明蓋体の上面辺縁に沿ってダムを配置するステップＳ２０と、金型内に撮像素子の半製品を配置するステップＳ３０と、モールド樹脂をキャビティ中に注入するステップＳ４０と、撮像素子パッケージを成形した後、金型から取り出し、加熱固化するステップＳ５０と、からなる。
封止を行う撮像素子の半製品を準備するステップＳ１０を説明する。図２を参照する。図２に示すように、封止を行う撮像素子の半製品１０を準備する。封止を行う撮像素子の半製品１０は、基板１１、チップ１２および透明蓋体１３（Ｔｒａｎｓｐａｒｅｎｔ Ｌｉｄ）を具える。或いは、図８に示す本発明の第２実施形態のように、複数のチップ１２が一基板１１上に配置されることにより、複数の撮像素子パッケージを同時に製造することができる。
基板１１は、一般の撮像素子に使用される基板１１であり、回路基板とすることができる。基板１１は、搭載面１１１を有し、チップ１２が搭載される。また、搭載面１１１上には、複数の第１の導電接点１１２が形成される（図４を参照）。
チップ１２は、第１の表面１２１が基板１１の搭載面１１１に接合されることにより、基板１１上に配置される。チップ１２と基板１１との間に、接着層１１３が設けられることにより、チップ１２は、基板１１上に接着される。チップ１２は、ＣＭＯＳ（Ｃｏｍｐｌｅｍｅｎｔａｒｙ Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）またはＣＣＤ（Ｃｈａｒｇｅｄ Ｃｏｕｐｌｅ Ｄｅｖｉｃｅ）であって、光線を感知する。また、チップ１２は、複数の感光素子および複数の第２の導電接点１２４を有する（図４を参照）。感光素子は、チップ１２の第２の表面１２２上に配置され、感光領域１２３を形成する。感光領域１２３の周囲には、第２の導電接点１２４が配置される。第２の導電接点１２４は、感光素子に電気的に接続する。また、ボンディングワイヤ１５により、チップ１２上の第２の導電接点１２４と、基板１１上の第１の導電接点１１２と、が電気的に接続される。上述のチップ１２の第１の表面１２１は、チップ１２の下面であり、チップ１２の第２の表面１２２は、チップ１２の上面である。
透明蓋体１３は、チップ１２を保護し、チップ１２上の感光領域１２３の汚染を防止する。光線は、透明蓋体１３を透過し、チップ１２の感光領域１２３上に入射する。透明蓋体１３は、接着層１４により、チップ１２の第２の表面１２２上に接着され、感光領域１２３の上方を被覆する。これにより、透明蓋体１３とチップ１２との間には、気室が形成される。接着層１４は、エポキシ樹脂とすることができる。接着層１４は、感光領域１２３と第２の導電接点１２４との間に配置され、感光領域１２３を被覆しないため、チップ１２が光線を感知する機能は、影響を受けない。
透明蓋体上にダムを配置するステップＳ２０を説明する。図３および図８を参照する。図３および図８に示すように、透明蓋体１３上には、ダム２０が配置される。ダム２０は、透明蓋体１３の周囲に沿って配置され、チップ１２の感光領域１２３の上方を被覆しない（図４を参照）。このため、光線は、透明蓋体１３を直接透過し、チップ１２の感光領域１２３に入射する。ダム２０は、エポキシ樹脂（Ｅｐｏｘｙ）またはフィルム（Ｆｉｌｍ）により形成する。先ず、エポキシ樹脂またはフィルムが所定の位置に塗布又は配置される。次に、紫外線照射または加熱により、半固化される。これにより、適度な弾性が保持される。その後、後続の製造工程において再度加熱されることにより、完全に固化される。
金型内に撮像素子の半製品を配置するステップＳ３０を説明する。図５および図９を参照する。図５および図９に示すように、金型は、下金型３１および上金型３２からなる。下金型３１に、基板１１の底面１１４を配置し、基板１１の底面１１４に接触する。上金型３２の側壁３２１は、基板１１の上面上に配置される。上金型３２および下金型３１により、基板１１の搭載面１１１と、底面１１４とが挟持される。また、上金型３２の内部の平面である上面と、ダム２０の上面と、が接触することにより、上金型３２と下金型３１との間には、キャビティ３３が形成される。
モールド樹脂をキャビティ中に注入するステップＳ４０を説明する。図６および図１０を参照する。図６および図１０に示すように、モールド樹脂４０を上金型３２および下金型３１によって形成されるキャビティ３３中に注入する。これにより、モールド樹脂４０は、ボンディングワイヤ１５を封止すると共に、チップ１２、透明蓋体１３およびダム２０の周囲を被覆する。透明蓋体１３と上金型３２との間において、ダム２０がストッパとなるため、モールド樹脂４０は、透明蓋体１３の上面の中央領域に流れ込まない。また、上金型３２がダム２０上を直接押圧するため、上金型３２が透明蓋体１３に直接接触することがない。これにより、透明蓋体１３が破損したり、透明蓋体１３の表面が汚れたりする問題がない。
撮像素子パッケージを金型から取り出し、加熱固化するステップＳ５０を説明する。上金型３２および下金型３１により、モールド樹脂４０をトランスファー成形（Ｔｒａｎｓｆｅｒ Ｍｏｌｄｉｎｇ）し、金型から取り出した後、加熱固化（Ｐｏｓｔ Ｍｏｌｄ Ｃｕｒｅ）を行う。これにより、撮像素子パッケージは、図７に示す構造となる。加熱固化を行うと同時に、ダム２０も加熱されるため、ダム２０は完全に固化する。
本発明の第１実施形態による撮像素子パッケージの製造方法は、最後に半田ボールを配置するステップとすることができる。図７および図１１を参照する。図７および図１１に示すように、基板１１の底面１１４上に複数の半田ボール５０（Ｓｏｌｄｅｒ Ｂａｌｌ）を配置し、基板１１中の回路構造を介し、半田ボール５０を搭載面１１１上の第１の導電接点１１２に電気的に接続する。半田ボール５０により、撮像素子パッケージは、他の回路装置に電気的に接続する。
モールド樹脂４０の材料コストは、液状化合物（Ｌｉｑｕｉｄ Ｃｏｍｐｏｕｎｄ）の材料コストよりも低いため、モールド樹脂４０を使用することにより、材料コストを大幅に低減することができる。また、液状化合物は、ディスペンサを用いて塗布する必要があるため、製造に時間がかかるが、本発明では、トランスファー成形によりモールド樹脂４０を成形するため、製造工程のサイクルタイムを大幅に短縮し、単位時間当たりの生産数を増加させることができる。これにより、間接的にコストを低減することができる。また、透明蓋体１３上の周囲に、ダム２０が配置されるため、水分がチップ１２に浸入する経路を延長することができる。これにより、撮像素子パッケージの信頼性を効果的に向上することができる。
（第２実施形態）
図８〜図１２を参照する。図８〜図１２に示すように、上述の撮像素子パッケージの製造方法Ｓ１００は、同時に複数の撮像素子パッケージを製造する方法に応用することができる。この方法は、複数のチップ１２が配置された基板１１を金型中に配置するステップ（図９を参照）と、金型に形成されたキャビティ３３中にモールド樹脂４０を注入するステップ（図１０を参照）と、モールド樹脂４０をトランスファー成形した後、金型から取り出し、加熱固化するステップと、加熱固化した後、半田ボール５０を配置するステップと、からなる。基板１１中の回路構造を介し、半田ボール５０を搭載面１１１上の第１の導電接点１１２に電気的に接続する。半田ボール５０により、撮像素子パッケージは、他の回路装置に電気的に接続する。図１１および図１２に示すように、撮像素子パッケージを加熱固化し、半田ボールを配置した後、切断作業を行う。切断作業を行うことにより、複数の封止が完了した撮像素子パッケージに分割される。これにより、生産効率を有効に高めることができる。
図１３および図１４を参照する。図１３および図１４に示すように、基板１１の底面１１４には、半田ボール５０の代わりに、半田パッド６０を配置することができる。半田パッド６０は、基板１１の内部の回路構造に電気的に接続されることにより、基板１１上の第１の導電接点１１２に電気的に接続する。半田パッド６０により、撮像素子パッケージを他の回路装置に電気的に接続することができる。半田パッド６０は、底面１１４の周縁（図１３を参照）に配置されるか、或いは、底面１１４にマトリクス状（図１４を参照）に配列されるのが好ましい。
また、本発明の撮像素子パッケージを車用撮像素子に応用することができる。撮像素子パッケージは、水分が浸入するのを有効に阻止することができる。
上述の各実施形態は、本発明の特徴を示すものであり、その目的は、当該技術に熟知するものが本発明の内容を理解し、実施することであり、本発明の範囲を限定することではない。従って、本発明の主旨を逸脱しない範囲における修飾または変更は、全て本発明の特許請求の範囲に含まれる。
１０ 撮像素子の半製品
１１ 基板
１１１ 搭載面
１１２ 第１の導電接点
１１３ 接着層
１１４ 底面
１２ チップ
１２１ 第１の表面
１２２ 第２の表面
１２３ 感光領域
１２４ 第２の導電接点
１３ 透明蓋体
１４ 接着層
１５ ボンディングワイヤ
２０ ダム
３１ 下金型
３２ 上金型
３２１ 側壁
３３ キャビティ
４０ モールド樹脂
５０ 半田ボール
６０ 半田パッド

Claims (25)

  1. 封止を行う撮像素子の半製品を準備するステップと、該撮像素子の透明蓋体の光入射領域を囲んでその上面辺縁に沿ってダムを配置するステップと、金型内に該撮像素子の半製品を配置するステップと、モールド樹脂をキャビティ中に注入するステップと、モールディングにより撮像素子パッケージを成形した後、金型から取り出し、加熱固化するステップと、からなり、
    前記撮像素子の半製品は、
    チップ搭載面を具え、該搭載面上に複数の第１の導電接点が形成される基板と、
    前記搭載面上に接合される第１の表面、及び感光領域が形成されると共にその周囲に配置された複数の第２の導電接点を設けた第２の表面を具え、該第２の導電接点は、前記第１の導電接点に電気的に接続される少なくとも１つのチップと、
    前記チップの第２の表面上に配置され、前記感光領域の上方を被覆して該感光領域上に密封された気室を形成する少なくとも１つの透明蓋体と、から構成され、
    前記金型は、
    上金型および下金型からなり、該上金型が前記ダムの上面に接し、該下金型が前記基板の底面に接することにより、
    該ダムを囲む樹脂モールド用キャビティが形成されることを特徴とする撮像素子パッケージの製造方法。
  2. 前記基板は、回路基板であることを特徴とする請求項１記載の撮像素子パッケージの製造方法。
  3. 前記チップは、ＣＭＯＳまたはＣＣＤであることを特徴とする請求項１記載の撮像素子パッケージの製造方法。
  4. 前記第２の導電接点と前記第１の導電接点とは、ボンディングワイヤにより、電気的に接続されることを特徴とする請求項１記載の撮像素子パッケージの製造方法。
  5. 前記感光領域は、複数の感光素子からなることを特徴とする請求項１記載の撮像素子パッケージの製造方法。
  6. 前記透明蓋体は、接着層により、前記第２の表面上に接着されることを特徴とする請求項１記載の撮像素子パッケージの製造方法。
  7. 前記接着層は、エポキシ樹脂であることを特徴とする請求項６記載の撮像素子パッケージの製造方法。
  8. 前記ダムは、エポキシ樹脂層またはフィルムであることを特徴とする請求項１記載の撮像素子パッケージの製造方法。
  9. 前記上金型の内部の上面は、平面であり、前記ダムの上面に接して封止することを特徴とする請求項１記載の撮像素子パッケージの製造方法。
  10. 前記モールド樹脂が前記キャビティに注入された後、前記モールド樹脂は、前記チップ、前記透明蓋体および前記ダムの周囲を充填して被覆することを特徴とする請求項１記載の撮像素子パッケージの製造方法。
  11. 複数の半田ボールを前記基板の底面に配置するステップをさらに有し、前記半田ボールは、前記基板中の回路構造を介し、前記第１の導電接点に電気的に接続されることを特徴とする請求項１記載の撮像素子パッケージの製造方法。
  12. 複数の半田パッドを前記基板の底面に配置するステップをさらに有し、前記半田パッドは、前記基板中の回路構造を介し、前記第１の導電接点に電気的に接続されることを特徴とする請求項１記載の撮像素子パッケージの製造方法。
  13. 前記半田パッドは、前記基板の底面の周縁に配置されるか、或いは、前記基板の底面にマトリクス状に配列されることを特徴とする請求項１２記載の撮像素子パッケージの製造方法。
  14. 前記撮像素子の半製品が少なくとも２つのチップであり、前記撮像素子パッケージを加熱固化した後、さらに切断ステップが行われ、前記撮像素子パッケージは、複数の撮像素子パッケージに分割されることを特徴とする請求項１記載の撮像素子パッケージの製造方法。
  15. チップ搭載面を有し、該搭載面上に複数の第１の導電接点が形成される基板と、
    前記搭載面上に接合される第１の表面、及び感光領域が形成されると共に、その周囲に複数の第２の導電接点を配置した第２の表面を具え、前記第２の導電接点は、前記第１の導電接点に電気的に接続される少なくとも１つのチップと、
    前記第２の表面上に配置され、前記感光領域の上方を被覆して該感光領域上に密封された気室を形成する透明蓋体と、
    前記透明蓋体の前記感光領域を囲む上面辺縁に沿って配置されるダムと、
    前記チップ、前記透明蓋体および前記ダムの周囲を被覆するモールド樹脂と、からなることを特徴とする撮像素子パッケージ。
  16. 前記基板は、回路基板であることを特徴とする請求項１５記載の撮像素子パッケージ。
  17. 前記チップは、ＣＭＯＳまたはＣＣＤであることを特徴とする請求項１５記載の撮像素子パッケージ。
  18. 前記第２の導電接点と前記第１の導電接点とは、ボンディングワイヤにより、電気的に接続されることを特徴とする請求項１５記載の撮像素子パッケージ。
  19. 前記感光領域は、複数の感光素子からなることを特徴とする請求項１５記載の撮像素子パッケージ。
  20. 前記透明蓋体は、接着層により、前記第２の表面上に接着されることを特徴とする請求項１５記載の撮像素子パッケージ。
  21. 前記接着層は、エポキシ樹脂であることを特徴とする請求項２０記載の撮像素子パッケージ。
  22. 前記ダムは、エポキシ樹脂層またはフィルムであることを特徴とする請求項１５記載の撮像素子パッケージ。
  23. 前記前記基板の底面に配置された複数の半田ボールにより、前記基板中の回路構造を介し、前記第１の導電接点に電気的に接続されることを特徴とする請求項１５記載の撮像素子パッケージ。
  24. 前記基板の底面に配置された半田パッドにより、前記基板中の回路構造を介し、前記第１の導電接点に電気的に接続されることを特徴とする請求項１５記載の撮像素子パッケージ。
  25. 前記半田パッドは、前記基板の底面の周縁に配置されるか、或いは、前記基板の底面にマトリクス状に配列されることを特徴とする請求項２４記載の撮像素子パッケージ。
JP2009216260A 2009-07-29 2009-09-17 撮像素子パッケージの製造方法および構造 Expired - Fee Related JP4871983B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US22940409P 2009-07-29 2009-07-29
US61/229,404 2009-07-29

Publications (2)

Publication Number Publication Date
JP2011035360A true JP2011035360A (ja) 2011-02-17
JP4871983B2 JP4871983B2 (ja) 2012-02-08

Family

ID=43264984

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009216260A Expired - Fee Related JP4871983B2 (ja) 2009-07-29 2009-09-17 撮像素子パッケージの製造方法および構造

Country Status (5)

Country Link
US (1) US8093674B2 (ja)
EP (1) EP2282327A3 (ja)
JP (1) JP4871983B2 (ja)
CN (1) CN101989555B (ja)
TW (1) TWI398949B (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019533299A (ja) * 2016-08-01 2019-11-14 ▲寧▼波舜宇光▲電▼信息有限公司 カメラモジュールおよびそのモールド回路基板組立体とモールド感光組立体並びに製造方法
WO2022201726A1 (ja) * 2021-03-26 2022-09-29 ソニーセミコンダクタソリューションズ株式会社 半導体パッケージ、および、半導体パッケージの製造方法
WO2023112521A1 (ja) * 2021-12-13 2023-06-22 ソニーセミコンダクタソリューションズ株式会社 半導体装置、電子機器および半導体装置の製造方法

Families Citing this family (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8729697B2 (en) * 2012-01-09 2014-05-20 Infineon Technologies Ag Sensor arrangement, a measurement circuit, chip-packages and a method for forming a sensor arrangement
TW201503334A (zh) * 2013-07-08 2015-01-16 Kingpaktechnology Inc 影像感測器二階段封裝方法
US9859250B2 (en) * 2013-12-20 2018-01-02 Cyntec Co., Ltd. Substrate and the method to fabricate thereof
CN109742034A (zh) 2014-01-26 2019-05-10 清华大学 一种封装结构、封装方法及在封装方法中使用的模板
FR3029687A1 (fr) * 2014-12-09 2016-06-10 Stmicroelectronics (Grenoble 2) Sas Procede de fabrication de dispositifs electroniques et dispositif electronique a double anneau d'encapsulation
EP3234997A4 (en) * 2014-12-17 2018-08-29 Robert Bosch GmbH Exposed-die mold package for a sensor and method for encapsulating a sensor that interacts with the environment
US9634059B2 (en) 2014-12-30 2017-04-25 Semiconductor Components Industries, Llc Methods of forming image sensor integrated circuit packages
KR102384157B1 (ko) 2015-03-04 2022-04-08 삼성전자주식회사 반도체 패키지 및 그 제조 방법
KR102282687B1 (ko) 2016-02-18 2021-07-28 닝보 써니 오포테크 코., 엘티디. 일체형 패키징 공정 기반 카메라 모듈, 그 일체형 기저 부품 및 그 제조 방법
KR102320911B1 (ko) * 2016-02-18 2021-11-02 닝보 써니 오포테크 코., 엘티디. 어레이 이미징 모듈 및 성형된 감광성 어셈블리, 회로 보드 어셈블리 및 전자 장치용 그 제조 방법
WO2017155460A1 (en) * 2016-03-08 2017-09-14 Tnc Optics & Technologies Pte. Ltd. A fabrication method of optical sensor cover having a lens
EP3429183A4 (en) 2016-03-12 2019-12-11 Ningbo Sunny Opotech Co., Ltd. CAMERA MODULE AND LIGHT-SENSITIVE COMPONENT AND METHOD OF MANUFACTURING THEREOF
CN105681637B (zh) * 2016-03-15 2019-12-31 宁波舜宇光电信息有限公司 阵列摄像模组及其感光组件和制造方法
CN105744130B (zh) * 2016-03-12 2019-10-18 宁波舜宇光电信息有限公司 摄像模组及其感光组件和制造方法
KR102335306B1 (ko) * 2016-03-12 2021-12-03 닝보 써니 오포테크 코., 엘티디. 어레이 이미징 모듈, 성형 감광성 어셈블리 및 그 제조 방법, 및 전자 장치
CN107516651B (zh) * 2016-06-16 2023-08-08 宁波舜宇光电信息有限公司 感光组件和摄像模组及其制造方法
CN105827916B (zh) * 2016-04-28 2020-07-24 宁波舜宇光电信息有限公司 摄像模组及其制造方法
US10750071B2 (en) 2016-03-12 2020-08-18 Ningbo Sunny Opotech Co., Ltd. Camera module with lens array arrangement, circuit board assembly, and image sensor and manufacturing method thereof
KR102152516B1 (ko) 2016-03-28 2020-09-04 닝보 써니 오포테크 코., 엘티디. 카메라 모듈과 성형 감광성 어셈블리 및 그 제조 방법, 및 전자 장치
CN105681640B (zh) * 2016-03-28 2019-12-27 宁波舜宇光电信息有限公司 摄像模组及其制造方法
JP6952052B2 (ja) 2016-04-21 2021-10-20 ニンボー サニー オプテック カンパニー，リミテッドＮｉｎｇｂｏ Ｓｕｎｎｙ Ｏｐｏｔｅｃｈ Ｃｏ．，Ｌｔｄ． 統合パッケージング技術に基づいたカメラモジュールおよびアレイカメラモジュール
CN110708454B (zh) * 2016-04-21 2021-10-08 宁波舜宇光电信息有限公司 基于模塑工艺的摄像模组
US10388684B2 (en) 2016-10-04 2019-08-20 Semiconductor Components Industries, Llc Image sensor packages formed using temporary protection layers and related methods
WO2018145644A1 (zh) * 2017-02-08 2018-08-16 宁波舜宇光电信息有限公司 摄像模组及其模塑感光组件和制造方法以及电子设备
DE102017106407A1 (de) 2017-03-24 2018-09-27 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung von optoelektronischen Halbleiterbauteilen
US20180315894A1 (en) * 2017-04-26 2018-11-01 Advanced Semiconductor Engineering, Inc. Semiconductor device package and a method of manufacturing the same
CN109905574A (zh) * 2017-12-08 2019-06-18 纮华电子科技（上海）有限公司 一种摄像头模组及其封装方法
CN111370431B (zh) * 2018-12-26 2023-04-18 中芯集成电路（宁波）有限公司 光电传感集成系统的封装方法
CN114698363A (zh) * 2020-12-28 2022-07-01 Oppo广东移动通信有限公司 适配器组件的制造方法、适配器

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006041183A (ja) * 2004-07-27 2006-02-09 Fujitsu Ltd 撮像装置
JP2006179718A (ja) * 2004-12-22 2006-07-06 Sony Corp 青色光学素子パッケージ及び光学素子パッケージの製造方法
JP2007141957A (ja) * 2005-11-15 2007-06-07 Fujitsu Ltd 半導体装置及びその製造方法
WO2008149655A1 (ja) * 2007-06-05 2008-12-11 Fujifilm Corporation 放射線検出器
JP2009152481A (ja) * 2007-12-21 2009-07-09 Shinko Electric Ind Co Ltd 撮像用半導体装置および撮像用半導体装置の製造方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6266197B1 (en) * 1999-12-08 2001-07-24 Amkor Technology, Inc. Molded window array for image sensor packages
US6492699B1 (en) * 2000-05-22 2002-12-10 Amkor Technology, Inc. Image sensor package having sealed cavity over active area
US7059040B1 (en) * 2001-01-16 2006-06-13 Amkor Technology, Inc. Optical module with lens integral holder fabrication method
EP1246235A1 (en) * 2001-03-26 2002-10-02 European Semiconductor Assembly (Eurasem) B.V. Method for encapsulating a chip having a sensitive surface
US7199438B2 (en) * 2003-09-23 2007-04-03 Advanced Semiconductor Engineering, Inc. Overmolded optical package
JP2006276463A (ja) * 2005-03-29 2006-10-12 Sharp Corp 光学装置用モジュール及び光学装置用モジュールの製造方法
JP4825538B2 (ja) * 2006-02-17 2011-11-30 富士通セミコンダクター株式会社 半導体装置の製造方法
TWI289916B (en) * 2006-03-24 2007-11-11 Advanced Semiconductor Eng Chip package and package process thereof
TWI339871B (en) * 2007-10-05 2011-04-01 Powertech Technology Inc Chip packaging process including simplification and mergence of burn-in test and high temperature test
US20090134481A1 (en) * 2007-11-28 2009-05-28 Analog Devices, Inc. Molded Sensor Package and Assembly Method

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006041183A (ja) * 2004-07-27 2006-02-09 Fujitsu Ltd 撮像装置
JP2006179718A (ja) * 2004-12-22 2006-07-06 Sony Corp 青色光学素子パッケージ及び光学素子パッケージの製造方法
JP2007141957A (ja) * 2005-11-15 2007-06-07 Fujitsu Ltd 半導体装置及びその製造方法
WO2008149655A1 (ja) * 2007-06-05 2008-12-11 Fujifilm Corporation 放射線検出器
JP2009152481A (ja) * 2007-12-21 2009-07-09 Shinko Electric Ind Co Ltd 撮像用半導体装置および撮像用半導体装置の製造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019533299A (ja) * 2016-08-01 2019-11-14 ▲寧▼波舜宇光▲電▼信息有限公司 カメラモジュールおよびそのモールド回路基板組立体とモールド感光組立体並びに製造方法
WO2022201726A1 (ja) * 2021-03-26 2022-09-29 ソニーセミコンダクタソリューションズ株式会社 半導体パッケージ、および、半導体パッケージの製造方法
WO2023112521A1 (ja) * 2021-12-13 2023-06-22 ソニーセミコンダクタソリューションズ株式会社 半導体装置、電子機器および半導体装置の製造方法

Also Published As

Publication number Publication date
EP2282327A2 (en) 2011-02-09
EP2282327A3 (en) 2012-05-09
JP4871983B2 (ja) 2012-02-08
CN101989555B (zh) 2013-05-29
US8093674B2 (en) 2012-01-10
US20110024861A1 (en) 2011-02-03
TWI398949B (zh) 2013-06-11
CN101989555A (zh) 2011-03-23
TW201104849A (en) 2011-02-01

Similar Documents

Publication Publication Date Title
JP4871983B2 (ja) 撮像素子パッケージの製造方法および構造
US20080079105A1 (en) Sensor-type package and fabrication method thereof
US8828777B2 (en) Wafer level image sensor packaging structure and manufacturing method of the same
JP3630447B2 (ja) 固体撮像素子の製造方法
US20090256222A1 (en) Packaging method of image sensing device
JP5746919B2 (ja) 半導体パッケージ
US20080105941A1 (en) Sensor-type semiconductor package and fabrication
TWI414027B (zh) 晶片尺寸封裝件及其製法
JP2015019031A (ja) イメージセンサの２段階封止方法
JP2011035362A (ja) 拡大された気室空間を有する撮像素子パッケージ
US7791181B2 (en) Device structure with preformed ring and method therefor
JP2006303481A (ja) 固体撮像装置の製造方法、及び固体撮像装置
US20050184404A1 (en) Photosensitive semiconductor package with support member and method for fabricating the same
JP2010153726A (ja) 半導体装置の製造方法および半導体装置
JP2006027082A (ja) 半導体素子の樹脂封止成形方法
US7005720B2 (en) Semiconductor package with photosensitive chip and fabrication method thereof
JP2007311416A (ja) 固体撮像装置
JP2022023664A (ja) 固体撮像装置及び固体撮像装置の製造方法並びに電子機器
TWI421956B (zh) 晶片尺寸封裝件及其製法
JP2007317719A (ja) 撮像装置及びその製造方法
JP4925832B2 (ja) 光センサを実装するための方法
US20090215216A1 (en) Packaging method of image sensing device
JP2003332542A (ja) 半導体装置およびその製造方法
JP2008047665A (ja) 固体撮像装置の製造方法、及び固体撮像装置
JP2011238667A (ja) 固体撮像装置の製造方法および固体撮像装置

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20111026

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20111031

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20111121

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20141125

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees