JP4825538B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP4825538B2
JP4825538B2 JP2006041025A JP2006041025A JP4825538B2 JP 4825538 B2 JP4825538 B2 JP 4825538B2 JP 2006041025 A JP2006041025 A JP 2006041025A JP 2006041025 A JP2006041025 A JP 2006041025A JP 4825538 B2 JP4825538 B2 JP 4825538B2
Authority
JP
Japan
Prior art keywords
semiconductor
semiconductor wafer
transparent member
solid
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2006041025A
Other languages
English (en)
Other versions
JP2007220968A (ja
Inventor
和雄 手代木
祐三 下別府
和浩 吉本
嘉昭 新城
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Semiconductor Ltd
Original Assignee
Fujitsu Semiconductor Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Semiconductor Ltd filed Critical Fujitsu Semiconductor Ltd
Priority to JP2006041025A priority Critical patent/JP4825538B2/ja
Priority to TW095118094A priority patent/TWI313057B/zh
Priority to US11/437,606 priority patent/US7655505B2/en
Priority to KR1020060053469A priority patent/KR100758887B1/ko
Priority to CNB2006100915947A priority patent/CN100511579C/zh
Publication of JP2007220968A publication Critical patent/JP2007220968A/ja
Application granted granted Critical
Publication of JP4825538B2 publication Critical patent/JP4825538B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14618—Containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Dicing (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)

Description

本発明は、半導体装置の製造方法に関し、より具体的には、固体撮像素子等の半導体素子の上方に透明部材が配設された固体撮像装置等の半導体装置の製造方法に関する。
ＣＣＤ（Ｃｈａｒｇｅ Ｃｏｕｐｌｅｄ Ｄｅｖｉｃｅ）、ＣＭＯＳ（Ｃｏｍｐｌｅｍｅｎｔａｒｙ Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）型イメージセンサ等の固体撮像素子を、配線基板、前記固体撮像素子と前記配線基板を接続する配線、封止樹脂等と共にパッケージ又はモジュール化した固体撮像装置が従前より知られている。
かかる固体撮像装置にあっては、固体撮像素子の受光面上にゴミ等の異物があると、その異物は入射光を遮り、モニター画像に黒い点として映ることがあり望ましくない。
そのため、当該固体撮像装置を、クリーンルーム内で製造することにより異物の混入の防止が図られているが、完全は期し難い。そこで、ガラス等の表面保護用透明部材を固体撮像素子の受光面の上方に載置して、固体撮像装置の製造工程の初期の段階から固体撮像素子の受光面をシールする構造が採用されている。
図１は、従来の固体撮像装置の製造工程を示す図（その１）であり、図２は、従来の固体撮像装置の製造工程を示す図（その２）である。
尚、かかる製造工程は、複数個の撮像素子が形成された半導体ウエハを対象とするが、図１、図２に於いては、一つの撮像素子部分を記載している。当該撮像素子の周囲には他の撮像素子があるが此処では記載していない。
図１を参照するに、所定のウェハプロセスを経て、表面（一方の主面）に複数個の撮像素子が形成された半導体ウエハ１００の裏面に対し、バックグラインド処理を施す。この時、受光素子領域２が形成されている半導体ウエハ１００の表面は、バックグラインドテープ（ＢＧテープ）３で保護され、かかる状態で当該半導体ウエハ１００の裏面が研削される（図１−（Ａ））。
一方、前記受光素子領域２を保護するための透明部材としてガラス板４が準備される。
当該ガラス板４は、大判のガラス板をダイシングテープ５に貼り付け、当該大版のガラス板をブレードによる切断などの方法により小片化することにより形成される（図１−（Ｂ））。
そして、前記半導体ウエハ１の表面に貼り付けられていたバックグラインドテープ３（図１−（Ａ）参照）を剥離する一方、当該半導体ウエハ１００の裏面にダイシングテープ５を貼り付ける（図１−（Ｃ））。
次に、半導体ウエハ１００上面の個々の撮像素子部に於いて、前記受光素子領域２上に選択的に透明接着剤６を塗布する（図１−（Ｄ））。
次いで、前記個片化されたガラス板４をダイシングテープ５から剥離し、半導体ウエハ１００の前記撮像素子部に於ける受光素子領域２上に、前記透明接着剤６を介して搭載する（図１−（Ｅ））。この工程は当該半導体ウエハ１００に於ける良品の半導体チップに対して行なわれる。
しかる後、前記半導体ウエハ１００をダイシング処理によって切断・分離し、それぞれが撮像素子である半導体チップ１に個片化する（図２−（Ｆ））。
上述の工程を経て形成された半導体チップ１は、支持基板（配線基板）７上にダイ付け材８を介してダイボンディングされ（図２−（Ｇ））、当該半導体チップ１の電極端子９はボンディングワイヤ１０により支持基板７上の電極端子１１に接続される（図２−（Ｈ））。
しかる後、前記ガラス板４上を除いて、半導体チップ１並びにボンディングワイヤ９などが封止用樹脂１２により樹脂封止される（図２−（Ｉ））。
そして支持基板７の裏面に外部接続用端子１３として半田ボールが配設され、固体撮像装置１４が形成される（図２−（Ｊ））。
前記図１及び図２を用いて説明した製造工程の変形例が提案されている。
図３は、第１の変形例を示し、図４は、第２の変形例を示す。
図３に示す第１の変形例にあっては、半導体ウエハ１００と同等の面積又はそれ以上の面積を有する大判のガラス板４’を半導体ウエハ１００に搭載・固着する（図３−（Ｅ’））。
次いで、ガラス板４’と半導体ウエハ１００とを一括してダイシング処理し個片化し、半導体チップ１とする（図３−（Ｆ’））。
しかる後、ガラス板４’のみを、再度ダイシング処理して受光素子領域２に対応する所定の大きさに切断する（図３−（Ｆ’）−（２））。
一方、図４に示す第２の変形例にあっては、半導体ウエハ１００と同等或いはそれ以上の面積を有する大判のガラス板４’を半導体ウエハ１００上に搭載した後、まずガラス板４’のみをダイシング処理して受光素子領域２に対応する所定の大きさに切断し（（Ｆ”）−（１））、次いで、半導体ウエハ１００を半導体チップ１に個片化する（（Ｆ”）−（２））工程が執られる。
特開２００４−１７２２４９号公報 特開２００４−２９６７３８号公報
前記図１及び図２に示す製造方法にあっては、半導体ウエハ１００に於ける複数の半導体チップ１の受光素子領域上に選択的に透明接着剤６を塗布し、当該透明接着剤６を用いて、予め個片化されているガラス板４を搭載する処理（図１−（Ｄ）及び図１−（Ｅ））が行われる。
この工程は半導体チップ単位で行われることから、処理工程数が膨大となり、半導体チップ１のサイズが小さな場合は、この傾向は顕著である。
更に、前記ガラス板４は、半導体チップ１の表面に於ける受光素子領域上に配設される設けられるため、当該ガラス板４の半導体チップ１上への搭載にあっては、高度な位置精度を有する製造装置・方法が必要とされる。
また、半導体ウエハ１００の表面に塗布される透明接着剤６は、ガラス板４の搭載後における当該ガラス板４の位置ずれを防止するために塗布量の調整が必要とされ、また塗布された当該透明接着剤６自体にはボイドが含まれないことが必要とされる。
図１及び図２に示す製造工程の実施に於いて、これらの課題に対応しようとすると、固体撮像装置１４の製造コストの上昇を招いてしまう。
一方、前記図３に示す製造工程では、前記図１及び図２に示す製造工程における課題は解決され得るものの、ガラス板４’と半導体ウエハ１００という材質の異なる複数の物質を同一工程に於いてダイシング加工することから、加工品質の低下は否めない。
これを防止するために、加工処理速度を抑えようとすると、処理能力の低下を招来してしまう。
更に、ガラス板４’のみをダイシング処理する工程にあっては、当該ガラス板４’の端部近傍には透明接着剤６が存在せず、機械的支持が無い不安定な状態での加工処理となる。 従って、加工品質の低下は否めない。
更に、かかるガラス板４’のみのダイシング処理において、透明接着剤６が本来設けられるべき領域よりも外側に広がってしまった状態には、当該透明接着剤６もガラス板４’と一緒に切断され、当該透明接着剤によりダイシングブレードに目詰まりを生じ、更にガラス板４’に不要な割れ等が発生してしまう。
また、図４に示す製造工程にあっては、先ずガラス板４’のみをダイシングし（図４−（Ｆ”）−（１））、次いで、半導体ウエハ１００を半導体チップ１に個片化する（図４−（Ｆ”）−（２））。
従って、ガラス板４’を切断するためのダイシングブレードと、半導体ウエハ１００を切断するためのダイシングブレードを準備して、別工程で処理する必要があり、工程の増加を招いてしまう。
本発明は、上記の点に鑑みてなされたものであり、半導体装置の品質並びに加工処理能力の低下をもたらすことなく、簡易な工程で半導体装置を製造することができる方法を提供することを目的とする。
本発明の一観点によれば、一方の主面に複数個の半導体素子が形成された半導体基板の当該一方の主面上に、透明部材を配設する工程と、前記透明部材を、前記半導体素子の所定の領域に対応させて分割する第１の分割工程と、前記透明部材を、前記半導体素子の外形に対応させて分割する第２の分割工程と、前記透明部材の分割位置に対応させて、前記半導体基板を半導体素子に分割する分割工程とを有することを特徴とする半導体装置の製造方法が提供される。
前記透明基板は、前記半導体基板の有効領域と同等以上の面積を有してもよい。また、前記透明基板、或いは前記半導体基板は、それぞれ選択エッチング法により分割されてもよい。更に、前記透明部材に対する第１の分割工程と第２の分割工程が、同時になされてもよい。また、前記透明部材に対する第２の分割工程と半導体基板に対する分割工程が、連続してなされてもよい。
前記第半導体素子の所定の領域が、受光領域であってもよい。また、本方法は、前記透明部材を配設する工程後に前記透明部材を基台として前記半導体基板の裏面を研削する裏面研削工程を更に含んでもよい。更に、また、前記選択エッチング法は、ウエット式エッチング又はドライ式エッチングであってもよい。
本発明によれば、半導体装置の品質並びに加工処理能力の低下をもたらすことなく、簡易な工程で半導体装置を製造することができる製造方法が提供される。
以下、本発明の実施の形態について説明する。
本実施形態にあっては．固体撮像装置の製造方法を一例として掲げている。
[第１の実施の形態]
本発明の第１の実施の形態につき、図５乃至図８を参照して説明する。
この第１の実施の形態により製造される固体撮像装置５００の断面を、図５に示す。
また図６は、当該第１の実施の形態にかかる固体撮像装置の製造工程を示す図（その１）、図７は、第１の実施の形態にかかる固体撮像装置の製造工程を示す図（その２）、図８は、第１の実施の形態にかかる固体撮像装置の製造工程を示す図（その３）であって、これら図６乃至図８に示される工程は連続工程である。
図５を参照するに、本発明の第１の実施の形態により製造される固体撮像装置５００に於いては、下面に複数の外部接続用端子２１が配設された配線基板２２上に、ダイ付け材２３を介して固体撮像素子２４が載置されている。
当該固体撮像素子２４の上面には、半導体基板の表面領域に形成された複数個の受光素子と当該受光素子上に配設されたマイクロレンズとを含む受光素子領域２５が形成されている。そして当該固体撮像素子２４の外部接続端子２６は、ボンディングワイヤ２７により配線基板２２の接続端子２８に接続されている。また、当該固体撮像素子２４上には、透明接着剤２９を介して透明部材であるガラス板３０が配設されている。
そして、前記配線基板２２の上面は、固体撮像素子２４、ボンディングワイヤ２７並びに透明部材３０の外周部分を含めて、封止樹脂３１により封止されている。
即ち、固体撮像素子２４は、透明部材３０及び封止樹脂３１により封止されて固体撮像装置３００が形成されている。
当該固体撮像装置５００は、図６乃至図８を参照して説明される工程を経て製造される。
尚、かかる製造工程は、複数個の固体撮像素子が形成された半導体基板（半導体ウエハ）を対象とするが、図６乃至図８に於いては、一つの撮像素子部及びその周囲部分を表示している。
当該撮像素子の周囲には他の撮像素子が存在するが、此処では図示していない。
先ず、所定のウェハプロセスを経て、その表面（一方の主面）に複数個の撮像素子が形成された半導体ウエハ２４０上に、第１のレジスト層４０を選択的に形成する（図６−（Ａ））。
当該第１のレジスト層４０は、前記受光素子領域２５並びにウエハ個片化用ライン３５（後述）に対応する領域が開口（窓明け）されたパターンとされる。
使用するレジストとしては、液状或いはフィルム状のものが適用可能であり、その厚さは、５乃至１５μｍであることが望ましい。 かかる厚さは、次工程で半導体ウエハ２４０上に形成される接着剤２３の厚さを確保する為に選択される。
次に、前記半導体ウエハ２４０の受光素子領域２５上に、接着部材として透明接着剤２９を塗布する（接着部材配設工程、図６−（Ｂ））。
ここで、前記第１のレジスト層４０は、透明接着剤２９が、塗布された領域外に流れ出すこと防止するダムとして機能する。
従って、透明接着剤２９として、粘度が１０乃至５０Ｐａ・ｓ程度の接着剤の他、ボイドの発生し難い低粘度の１Ｐａ・ｓ以下の接着剤を適用することができ、塗布工程の効率化を図ることができる。
透明接着剤２９は、ディスペンサ等を利用して、選択的に塗布することができ、また前記第１のレジスト層４０の厚さを調整することによって、当該透明接着剤２９の量（厚さ）を調整することができる。
更に、透明接着剤２９としては、熱硬化性エポキシ樹脂のほか、紫外線硬化性樹脂、又は紫外線硬化性及び熱硬化性の樹脂など撮像装置５００の特性に対応させて選択することができる。
次に、半導体ウエハ２４０上に、当該半導体ウエハ２４０の有効領域の面積と同等以上の面積を有するガラス板３００を載置し、前記透明接着剤２９により当該半導体ウエハ２４０に固着する（透明部材配設工程、図６−（Ｃ））。
ここで、半導体ウエハの有効領域とは、当該半導体ウエハに形成され、固体撮像素子として機能することができる領域を指す。
かかる接着工程にあっては、前記第１のレジスト層４０上及び透明接着剤２９上を覆ってガラス板３００を載置し、貼り付ける。
当該ガラス板３００の形状に特に限定はなく、半導体ウエハ２４０の外形に対応するもの、或いは矩形形状であってもよい。また、当該ガラス板３００は、前記有効領域と同一又はそれ以上の面積を有する限り、半導体ウエハ２４０と同一の大きさである必要は無い。
当該ガラス板３００の載置、固着工程は、ガラス板３００と、第１のレジスト４０及び／或いは透明接着剤２９との間に空気が入り気泡が生ずることを防止すべく、真空環境下で行うことが望ましい。
空気が入らなければ、常圧環境下において、ガラス板３００を反らせローラ等により押圧しながら貼り付けてもよい。ガラス板３００の厚さは、０．２乃至０．５ｍｍ程度が選択される。
かかる工程が終了すると、半導体ウエハ２４０表面の受光素子領域２５は封止され、ゴミ・粉塵等の異物が付着する恐れはない。ガラス板３００上に付着したゴミ・粉塵等は、エアブロー、水洗等で容易に除去される。
次に、半導体ウエハ２４０の裏面に対して研削処理（バックグラインド処理）を施し、半導体ウエハ２４０の厚さを所定の値とする（裏面研削工程、図６−（Ｄ））。
このとき、半導体ウエハ２４０は、透明接着剤２９及び第１のレジスト４０を介してガラス板３００と一体化されている。従って、かかる研削処理により半導体ウエハ２４０は薄化されその機械的強度は低下するものの、ガラス板３００によって機械的に支持されるため、固体撮像装置５００を実現する為の機械的強度は保持され、固体撮像素子の小型化・薄型化に適応することができる。
また、このような工程によれば、被研削半導体ウエハの表面に対するバックグラインドテープの貼り付け・剥離という工程を必要とせず、製造工程の簡素化を図ることができると共に、異物等の付着を防止することができる。更に、テープという消耗材料が不要であるため、固体撮像装置の製造コストの低下を図ることができる
次いで、前記ガラス板３００の表面（上面）に、第２のレジスト層４１を選択的に形成する（図７−（Ｅ））。
当該第２のレジスト層４１は、前記図６−（Ｂ）に示す工程にて接着剤２３が配設された領域に対応するガラス板３００の表面領域に配設された第２のレジスト層４１−１、及び当該第２のレジスト層４１−１から隙間部４２を介して離間して配設された第２のレジスト層４１−２を含む。
当該第２のレジスト層４１−２は、前記第１のレジスト層４０と同様に、ウエハ個片化用ライン３５（後述）に対応する領域が開口（窓明け）されたパターンとされる。
使用するレジストとしては、液状のものでも、フィルム状のものであってもよい。また、第２のレジスト層４１の厚さについても特に制限はない。
なお、本工程以降の工程は、被処理半導体ウエハ２４０を、ウエハセット冶具（図示せず）上に於いて処理するか、当該半導体ウエハ２４０の裏面にダイシングテープ（図示せず）を貼り付けた状態として処理することができる。
次に、第２のレジスト層４１をマスクとして、前記ガラス板３００を選択的にエッチングし、各撮像素子に対応するよう分割して、個片化する（個片化工程、図７−（Ｆ））。
当該エッチング処理は、例えば、フッ酸・硝酸・酢酸等を混合した薬液を用いるウェットエッチング方式、或いは六フッ化硫黄（ＳＦ６）ガスなどのフッ素系ガスを用いた異方性プラズマエッチング等のドライエッチング方式を適用することができる。
六フッ化硫黄（ＳＦ６）ガスを用いたエッチング処理を施すことにより、ガラス板３００は、第２のレジスト層４１−１によりマスクされた領域と、第２のレジスト層４１−２によりマスクされた領域とに分離される。
この時、前記第２のレジスト層４１−２により規定された領域にあっては、前記半導体ウエハ２４０の、前記第１のレジスト層４０により規定されたウエハ個片化用ライン３５に対応する領域が表出される。
一方、前記隙間部４２にあっては、ガラス基板３００のエッチングがなされるものの、第１のレジスト層４０の存在により、半導体ウエハ２４０は表出されない。
次いで、半導体ウエハ２４０を選択エッチングする（個片化工程、図７−（Ｇ））。
前記六フッ化硫黄（ＳＦ６）ガスによるエッチング処理を継続することにより、第１のレジスト層４０をマスクとしてウエハ個片化ライン３５に於ける半導体ウエハ２４０のエッチングがなされ、当該半導体ウエハ２４０は複数の固体撮像素子２４に分割・個片化される。即ち、ガラス基板３００のエッチングと半導体ウエハ２４０のエッチングが連続して行われる。
しかる後、ガラス板３００のうち、固体撮像装置５００の形成に不要な部分（表面に第２のレジスト層４１−２が存在する部分）を、真空吸引法、又は半導体ウエハ２４０への振動の付与により落下させる等の方法を用いて除去する。
次に、ガラス板２１上の第２のレジスト層４１−１及び半導体ウエハ２４０（固体撮像素子２８）上の第１のレジスト層４０を除去する（図７−（Ｈ））。
第２のレジスト層４１−１及び第１のレジスト層４０の除去方法としては、湿式方式による溶融、或いは乾式方式によるアッシング処理が適用される。
この結果、受光素子領域２５上にガラス板３０が配設され、個片化された固体撮像素子２４が形成される。
次いで、当該固体撮像素子２４を、配線基板２２上にダイ付け材２３を介して固着（ダイボンディング）し（図８−（Ｉ））、更に固体撮像素子２４の外部接続端子２６と配線基板２２の接続端子２８との間をボンディングワイヤ２７により接続する（図８−（Ｊ））。
次いで、固体撮像素子２４、ボンディングワイヤ２７並びにガラス板３０の外周側面部分を含めて、封止樹脂３１により樹脂封止し（図８−（Ｋ））、しかる後配線基板２２の裏面に半田ボールからなる外部接続用端子２１を配設して、固体撮像装置５００を形成する（図８−（Ｌ））。
尚、前記配線基板２２として大判の配線基板を適用し、当該配線基板２２上に複数個の固体撮像素子２４を形成した場合には、前記外部接続用端子２１の配設の後、固体撮像素子間の配線基板２２及び封止樹脂３１を切断・分離して、個々の固体撮像装置５００とする。
このように、本実施の形態にあっては、半導体ウエハ２４０と、当該半導体ウエハ２４０と同等の大きさであって当該半導体ウエハ２４０に固着されたガラス板３００とを、エッチングという化学的処理により一括して個片化し、受光素子領域２５上にガラス板からなる透明部材３０を備えた固体撮像装置５００を形成する。
かかる一括した個片化処理を、エッチングという化学的処理により行なうことにより、固体撮像素子２４に機械的損傷を与えず、固体撮像素子２４の機械的強度を維持することができる。
特に、ガラス板３００及び半導体ウエハ２４０のエッチング処理を、同一のエッチャントを適用して処理することが可能である為、エッチング処理時間を調整することによってエッチング量を調整することが容易である。
また、ガラス板３００を予め個片化して固体撮像素子２４に搭載する工程を有しないため、製造効率を高めることができる。特にチップサイズが小さい場合はその効果が大きい。
例えば、ウエハサイズが８インチの半導体ウエハを用いて、チップサイズが５ｍｍ四方の固体撮像素子を形成する場合、従来法であれば約１０００個の個片化したガラス板を搭載する工程が必要となる。ガラス板１枚を搭載するに要する時間は約３秒であり、半導体ウエハ１枚あたり３０００秒の時間が必要となる。
これに対し、本実施の形態による、ガラス板２１と半導体ウエハ２４０とが一体化された後の個片化処理のためのエッチングに必要な時間は約１２００秒であり、従来に比し処理時間を大きく短縮することができる。
また、ガラス板３００を予め個片化する工程が無い為、ダイシングテープが不要であり、当該テープ材など消耗材料の削減による製造コストの低下を図ることができる。 更に、個片化したガラス板を半導体ウエハ２４０に搭載するために必要な装置又は冶具も不要である。
また、半導体ウエハ２４０に固着されたガラス板３００は、図６−（Ｄ）に示す工程たる半導体ウエハ２４０のバックグラインド処理に於いて、当該半導体ウエハ２４０を機械的に支持する。従って、半導体ウエハ２４０の薄化研削を容易に行うことができ、固体撮像装置５００の小型化・薄型化に容易に対応することができる。
また、本工程によれば、被研削半導体ウエハの表面に対するバックグラインドテープの貼り付け・剥離という工程を必要とせず、製造工程の簡素化を図ることができると共に、異物等の付着を防止することができる。更に、テープという消耗材料が不要であるため、固体撮像装置の製造コストの低下を図ることができる
また、半導体ウエハ２４０とガラス板３００とを貼り付けるために使用される透明接着剤２９は、塗布の量（厚さ）の調整、及び塗布の品質（ボイド等）の管理を、個片化されたチップ単位ではなく半導体ウエハ単位で行なうことができ、処理効率を向上させることができる。
また、第１のレジスト層４０は、透明接着剤２９が塗布された領域外に流れ出すこと防止するダムとして機能する。従って、当該透明接着剤２９の塗布量を容易に調整することができ、また、粘度の低い接着剤も使用することが可能であることから、ボイドの発生を効果的に阻止することができる。
更に、第１のレジスト層４０及び透明接着剤２９等の液状体は、凹凸状の半導体ウエハ２４０のパターン面に密着するため、半導体ウエハ２４０上に異物が混入・付着する、或いは半導体ウエハ２４０のパターン面に形成された当該凹凸の段差に起因して半導体ウエハ２４０が割れてしまう等を回避することができる。
[第２の実施の形態]
次に、本発明の第２の実施の形態につき、図９乃至図１２を参照して説明する。
この第２の実施の形態により製造される固体撮像装置６００の断面を、図９に示す。
また、図１０は、当該第２の実施の形態にかかる固体撮像装置の製造工程を示す図（その１）、図１１は、第２の実施の形態にかかる固体撮像装置の製造工程を示す図（その２）、図１２は、第２の実施の形態にかかる固体撮像装置の製造工程を示す図（その３）であって、これら図１０乃至図１２に示される工程は連続工程である。
尚、かかる製造工程も、複数個の固体撮像素子が形成された半導体基板（半導体ウエハ）を対象とするが、図１０乃至図１２に於いては、一つの撮像素子部及びその周囲部分を表示している。
当該撮像素子の周囲には他の撮像素子が存在するが、此処では図示していない。また、以下の説明に於いては、前記第１の実施の形態に於ける構成・部位に対応する構成・部位については同じ番号を付し、原則としてその説明を省略する。
本実施の形態に於ける固体撮像装置６００にあっては、撮像素子２４の受光素子領域２５上に配設されるガラス板３０は、当該受光素子領域２５の周囲に配設された接着材６０により支持され、当該受光素子領域２５とガラス板３０との間には空間部５５が形成されている。
即ち、半導体基板の表面領域に形成された複数個の受光素子と当該受光素子上に配設されたマイクロレンズとを含む受光素子領域２５上には、空間部５５を介してガラス板３０が配設され、当該空間部５５には空気が存在している。
従って、ガラス板３０を通して導入された光は、空間部５５に於ける空気とマイクロレンズとの間の屈折率差により受光素子部へ効率良く入射され、即ち高い集光効率が発揮され、高い解像度を有する画像信号を得ることができる。
このような構造を有する固体撮像装置６００は、図１０乃至図１２を参照して説明される以下の工程を経て製造される。
先ず、所定のウェハプロセスを経て、表面（一方の主面）に複数個の撮像素子が形成された半導体ウエハ２４０上に、接着部材として接着テープ６０を選択的に貼り付ける（接着部材貼付工程、図１０−（Ａ））。
接着テープ６０は、両面に接着層を有してシート状を有する。かかる接着テープ６０は、半導体ウエハ２４０の主面に形成されている複数個の撮像素子それぞれに於ける受光素子領域２５に対し、当該受光素子領域２５を囲むように配設される。当該接着テープ６０の厚さは、後の工程で前記受光素子領域２５とガラス板との間に空間部（後述）を形成することのできる厚さが選択される。
このとき、撮像素子毎にその受光領域を囲んで独立した接着テープ６０を貼り付けるか、当該半導体ウエハ２４０と略同一の大きさを有し、当該半導体ウエハ２４０に形成されている複数個の撮像素子を覆い、且つそれぞれの撮像素子に於ける受光領域に対応する開口が設けられた大判の接着テープを予め製作し、これを当該半導体ウエハ２４０に貼り付けてもよい。
次に、前記接着テープ６０の外側に位置する半導体ウエハ領域を覆って、第１のレジスト層７０を選択的に形成する（図１０−（Ｂ））。
当該第１のレジスト層７０は、前記接着テープ６０の外側に位置する半導体ウエハ領域に於いてウエハ個片化用ライン３５（後述）に対応する領域が開口（窓明け）されたパターンとされる。使用するレジストとしては、前記第１の実施の形態と同様に、液状或いはフィルム状のものが適用可能であり、その厚さは前記接着テープ６０の厚さと同等のものとされる。
次に、半導体ウエハ２４０上に、当該半導体ウエハ２４０の有効領域の面積と同等以上の面積を有するガラス板３００を載置し、前記接着テープ６０により当該半導体ウエハ２４０に固着する（透明部材配設工程、図１０−（Ｃ））。
ここで、半導体ウエハの有効領域とは、当該半導体ウエハに形成され、固体撮像素子として機能することができる領域を指す。
かかる接着工程にあっては、前記接着テープ５０及び第１のレジスト層７０上を覆ってガラス板２１を載置し、貼り付ける。
当該ガラス板３００の形状に特に限定はなく、半導体ウエハ２４０の外形に対応するものの他、又は矩形形状であってもよい。また、当該ガラス板２１は、前記有効領域と同一又はそれ以上の面積を有する限り、半導体ウエハ２４０と同一の大きさである必要は無い。
当該透明部材配設工程がなされると、前記ガラス板２１と受光素子領域２９との間に、前記空間部５５が形成される。
この後は、前記第１の実施の形態に於ける工程と同様の工程が執られる。即ち、前記第１の実施の形態と同様に、半導体ウエハ２４０の裏面を研削するバックグラインド処理（裏面研削処理）を施し、当該半導体ウエハ２４０の厚さを所定の値とする（図１０−（Ｄ））。
このとき、半導体ウエハ２４０は、接着テープ６０及び第１のレジスト層７０を介してガラス板３００と一体化されている。
従って、かかる研削処理により半導体ウエハ２４０は薄化されその機械的強度は低下するものの、ガラス板２１によって機械的に支持されるため、固体撮像装置６００を実現する為の機械的強度は保持され、固体撮像装置の小型化・薄型化に適応することができる。
また、本工程によれば、被研削半導体ウエハの表面に対するバックグラインドテープの貼り付け・剥離という工程を必要とせず、製造工程の簡素化を図ることができると共に、異物等の付着を防止することができる。更に、テープという消耗材料が不要であるため、固体撮像装置の製造コストの低下を図ることができる
次いで、前記ガラス板３００の表面（上面）に、第２のレジスト層７１を選択的に形成する（図１１−（Ｅ））。
当該第２のレジスト層７１は、前記図１１−（Ｂ）に示す工程にて接着テープ６０が配設された領域から内側の受光素子領域上を覆うガラス板２１の表面領域に配設された第２のレジスト層７１−１、及び当該第２のレジスト層７１−１から隙間部７２を介して離間して配設された第２のレジスト層７１−２を含む。
当該第２のレジスト層７１−２は、前記第１のレジスト層７０と同様に、ウエハ個片化用ライン３５に対応する領域が開口（窓明け）されたパターンとされる。使用するレジストとしては、液状のものでも、フィルム状のものであってもよい。また、第２のレジスト層７１の厚さについても特に制限はない。
次に、第２のレジスト層７１をマスクとして、前記ガラス板３００を選択的にエッチングし、各撮像素子に対応するよう個片化する（個片化工程、図１１−（Ｆ））。
当該エッチング処理は、例えば、フッ酸・硝酸・酢酸等を混合した薬液を用いるウェットエッチング方式、或いは六フッ化硫黄（ＳＦ６）ガスなどのフッ素系ガスを用いた異方性プラズマエッチング等のドライエッチング方式を適用することができる。
六フッ化硫黄（ＳＦ６）ガスを用いたエッチング処理を施すことにより、ガラス板３００は、第２のレジスト層７１−１によりマスクされた領域と、第２のレジスト層７１−２によりマスクされた領域とに分離される。
この時、前記第２のレジスト層７１−２により規定された領域にあっては、前記半導体ウエハ２４０の、前記第１のレジスト層７０により規定されたウエハ個片化用ライン３５に対応する領域が表出される。
一方、前記隙間部７２にあっては、ガラス基板３００のエッチングがなされるものの、第１のレジスト層７０の存在により、半導体ウエハ２４０は表出されない。
次いで、半導体ウエハ２４０を選択エッチングする（個片化工程、図１１−（Ｇ））。
前記六フッ化硫黄（ＳＦ６）ガスによるエッチング処理を継続することにより、第１のレジスト層７０をマスクとしてウエハ個片化ライン３５に於ける半導体ウエハ２４０のエッチングがなされ、当該半導体ウエハ２４０は複数の固体撮像素子に個片化される。
即ち、ガラス基板３００のエッチングと半導体ウエハ２４０のエッチングが連続して行われる。
しかる後、ガラス板３００のうち、固体撮像装置６００の形成に不要な部分（表面に第２のレジスト層７１−２が存在する部分）を、真空吸着法、又は半導体ウエハ２４０への振動の付与により落下させる等の方法を用いて除去する。
次いで、小片化され、孤立化されたガラス板３０上の第２のレジスト層７１−１及び半導体ウエハ２４０上の第１のレジスト層７０を除去する（図１１−（Ｈ））。
第２のレジスト層７１−１及び第１のレジスト層７０の除去方法としては、湿式方式による溶融、或いは乾式方式によるアッシング処理が適用される。
この結果、受光素子領域２５上にガラス板３０が配設され、個片化された固体撮像素子２４が形成される。
次いで、当該固体撮像素子２４を、配線基板２２上にダイ付け材２３を介して固着（ダイボンディング）し（図１２−（Ｉ））、更に固体撮像素子２４の外部接続端子２６と配線基板２２の接続端子２８との間をボンディングワイヤ２７により接続する（図１１−（Ｊ））。
次いで、固体撮像素子２４、ボンディングワイヤ２７並びにガラス板２１の外周側面部分を含めて、封止樹脂３０により樹脂封止する。（図１１−（Ｋ））
しかる後、配線基板２１の裏面に半田ボールからなる外部接続用端子２２を配設して、固体撮像装置６００を形成する（図１１−（Ｌ））。
尚、前記配線基板２２として大判の配線基板を適用し、当該配線基板２２上に複数個の固体撮像素子２４を搭載した場合には、外部接続端子２１の配設の後、固体撮像素子間の配線基板２２及び封止樹脂３０を切断・分離して、個片化された固体撮像装置６００とする。
本実施形態においても、前記第１の実施の形態と同様の効果を得ることができ、品質及び／或いは加工処理能力の低下をもたらすことなく、簡易な工程で、ガラス板３００の下面と受光面２５との間に空間形成部５５が形成された固体撮像装置６００を製造することができる。
以上、本発明の二つの実施の形態について述べたが、本発明は特定の実施形態に限定されるものではなく、特許請求の範囲に記載された本発明の要旨の範囲内において、種々の変形及び変更が可能である。
即ち、上述の実施形態においては、半導体装置の構成要素である半導体素子として固体撮像素子を例として、本発明を説明したが、本発明はこれに限られない。例えば、表面保護用ガラスが配設される指紋センサ、光モジュール、或いはＥＰＲＯＭ（Ｅｒａｓａｂｌｅ Ｐｒｏｇｒａｍｍａｂｌｅ Ｒｅａｄ Ｏｎｌｙ Ｍｅｍｏｒｙ）等、透明部材が配設される半導体装置の製造に本発明を適用することができる。
以上の説明に関し、更に以下の項を開示する。
（付記１） 一方の主面に複数個の半導体素子が形成された半導体基板の当該一方の主面上に、透明部材を配設する工程と、
前記透明部材を、前記半導体素子の所定の領域に対応させて分割する第１の分割工程と、
前記透明部材を、前記半導体素子の外形に対応させて分割する第２の分割工程と、
前記透明部材の分割位置に対応させて、前記半導体基板を半導体素子に分割する分割工程と、を有することを特徴とする半導体装置の製造方法。
（付記２） 前記透明基板は、前記半導体基板の有効領域と同等以上の面積を有することを特徴とする付記１記載の半導体装置の製造方法。
（付記３） 前記透明基板、或いは前記半導体基板は、それぞれ選択エッチング法により分割されることを特徴とする付記１記載の半導体装置の製造方法。
（付記４） 前記透明部材に対する第１の分割工程と第２の分割工程が、同時になされることを特徴とする付記１記載の半導体装置の製造方法。
（付記５） 前記透明部材に対する第２の分割工程と半導体基板に対する分割工程が、連続してなされることを特徴とする付記１記載の半導体装置の製造方法。
（付記６） 前記第半導体素子の所定の領域が、受光領域であることを特徴とする付記１１記載の半導体装置の製造方法。
（付記７） 前記透明部材を配設する工程後に前記透明部材を基台として前記半導体基板の裏面を研削する裏面研削工程を更に含むことを特徴とする付記１記載の半導体装置の製造方法。
（付記８） 前記選択エッチング法は、ウエット式エッチングであることを特徴とする付記３記載の半導体装置の製造方法。
（付記９） 前記透明部材のエッチング及び前記半導体基板のエッチングには、同一の薬液が用いられ、エッチング時間を調整することによりエッチング量を調整して前記透明部材及び前記半導体基板を個片化することを特徴とする付記８記載の半導体装置の製造方法。
（付記１０） 前記選択エッチング法は、ドライ式エッチングであることを特徴とする付記３記載の半導体装置の製造方法。
（付記１１） 半導体素子の上方に透明部材が配設された半導体装置の製造方法であって、
半導体ウエハの有効領域の面積と同一又はそれ以上の大きさを有する透明部材を、少なくとも前記半導体ウエハの前記有効領域の上方に配設する透明部材配設工程と、
当該透明部材配設工程後、前記透明部材の一部と前記半導体ウエハの一部に化学的処理を施して前記透明部材と前記半導体ウエハを個片化する個片化工程と、を含むことを特徴とする半導体装置の製造方法。
（付記１２） 前記半導体ウエハ上に設けられた第１のレジストパターン内であって、前記個片化工程において前記化学的処理が施される前記半導体ウエハの前記一部を除いた部分に接着部材を設ける接着部材配設工程を更に含み、
当該接着部材配設工程後、前記透明部材配設工程において、前記接着部材及び前記第１のレジストパターンを介して前記透明部材を配設することを特徴とする付記１１記載の半導体装置の製造方法。
（付記１３） 前記半導体ウエハに形成された受光面の周囲に接着部材を貼り付ける接着部材貼付工程を更に含み、
当該接着部材貼付工程後、前記透明部材配設工程において、前記接着部材及び前記半導体ウエハ上に設けられた第１のレジストを介して前記透明部材を配設することを特徴とする付記１１記載の半導体装置の製造方法。
（付記１４） 前記接着部材は、前記半導体ウエハと略同一の大きさを有する接着テープから前記半導体ウエハに形成された前記受光面に相当する箇所を切り抜いた形状を有する接着テープであることを特徴とする付記１３記載の半導体装置の製造方法。
（付記１５） 前記透明部材配設工程において、前記透明部材を反った状態で押圧しながら前記半導体ウエハの前記有効領域の上方に配設することを特徴とする付記１１記載の半導体装置の製造方法。
従来の固体撮像装置の製造工程を示す図（その１）である。 従来の固体撮像装置の製造工程を示す図（その２）である。 図１及び図２に示す製造工程の第１の変形例を示す図である。 図１及び図２に示す製造工程の第２の変形例を示す図である。 本発明の第１の実施の形態により製造される固体撮像装置の断面図である。 本発明の第１の実施の形態にかかる固体撮像装置の製造工程を示す図（その１）である。 本発明の第１の実施の形態にかかる固体撮像装置の製造工程を示す図（その２）である。 本発明の第１の実施の形態にかかる固体撮像装置の製造工程を示す図（その３）である。 本発明の第２の実施の形態により製造される固体撮像装置の断面図である。 本発明の第２の実施の形態にかかる固体撮像装置の製造工程を示す図（その１）である。 本発明の第２の実施の形態にかかる固体撮像装置の製造工程を示す図（その２）である。 本発明の第２の実施の形態にかかる固体撮像装置の製造工程を示す図（その３）である。
符号の説明
２３ 接着剤
２４ 固体撮像素子
２５ 受光面
３０ 透明部材
４０、７０ 第１のレジスト層
４１、７１ 第２のレジスト
５５ 空間形成部
６０ 接着テープ
２４０ 半導体ウエハ
５００、６００ 固体撮像装置

Claims (8)

  1. 一方の主面に複数個の半導体素子が形成された半導体基板の当該一方の主面上に、透明部材を配設する工程と、
    前記透明部材を、前記半導体素子の所定の領域に対応させて分割する第１の分割工程と、
    前記透明部材を、前記半導体素子の外形に対応させて分割する第２の分割工程と、
    前記第２の分割工程による前記透明部材の分割位置に対応させて、前記半導体基板を半導体素子に分割する分割工程と、を有し、
    前記透明部材に対する第２の分割工程と前記半導体基板に対する分割工程とが、エッチング法により連続してなされる、
    ことを特徴とする半導体装置の製造方法。
  2. 前記透明部材は、前記半導体基板の有効領域と同等以上の面積を有することを特徴とする請求項１記載の半導体装置の製造方法。
  3. 前記透明部材に対する第１の分割工程と第２の分割工程が、同時になされることを特徴とする請求項１又は２記載の半導体装置の製造方法。
  4. 前記半導体素子の前記所定の領域が、受光領域であることを特徴とする請求項１乃至３の何れか一項記載の半導体装置の製造方法。
  5. 前記透明部材を配設する工程後に前記透明部材を基台として前記半導体基板の裏面を研削する裏面研削工程を更に含むことを特徴とする請求項１乃至４の何れか一項記載の半導体装置の製造方法。
  6. 前記エッチング法は、ドライ式エッチングであることを特徴とする請求項１乃至５の何れか一項記載の半導体装置の製造方法。
  7. 前記透明部材を配設する工程に先立って、
    前記半導体素子の前記所定の領域に対応する第１の開口と、前記半導体基板に対する分割工程による分割位置に対応する第２の開口とを有するレジスト層を、前記半導体基板上に形成する工程と、
    前記第１の開口内に接着剤を塗布する工程と、
    を更に有する請求項１乃至６の何れか一項記載の半導体装置の製造方法。
  8. 前記透明部材を配設する工程に先立って、
    前記半導体素子の前記所定の領域を囲む接着部材を、前記半導体基板上に配設する工程と、
    前記半導体素子の前記接着部材の外側に、前記半導体基板に対する分割工程による分割位置に対応する開口を有するレジスト層を、前記半導体基板上に塗布する工程と、
    を更に有する請求項１乃至６の何れか一項記載の半導体装置の製造方法。
JP2006041025A 2006-02-17 2006-02-17 半導体装置の製造方法 Expired - Fee Related JP4825538B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2006041025A JP4825538B2 (ja) 2006-02-17 2006-02-17 半導体装置の製造方法
TW095118094A TWI313057B (en) 2006-02-17 2006-05-22 Manufacturing method of semiconductor device
US11/437,606 US7655505B2 (en) 2006-02-17 2006-05-22 Manufacturing method of semiconductor device
KR1020060053469A KR100758887B1 (ko) 2006-02-17 2006-06-14 반도체 장치의 제조 방법
CNB2006100915947A CN100511579C (zh) 2006-02-17 2006-06-14 半导体器件的制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006041025A JP4825538B2 (ja) 2006-02-17 2006-02-17 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2007220968A JP2007220968A (ja) 2007-08-30
JP4825538B2 true JP4825538B2 (ja) 2011-11-30

Family

ID=38428733

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006041025A Expired - Fee Related JP4825538B2 (ja) 2006-02-17 2006-02-17 半導体装置の製造方法

Country Status (5)

Country Link
US (1) US7655505B2 (ja)
JP (1) JP4825538B2 (ja)
KR (1) KR100758887B1 (ja)
CN (1) CN100511579C (ja)
TW (1) TWI313057B (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101811945B1 (ko) * 2016-03-28 2017-12-22 앰코 테크놀로지 코리아 주식회사 반도체 패키지 및 이를 제조하는 방법

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7993977B2 (en) * 2007-07-02 2011-08-09 Micron Technology, Inc. Method of forming molded standoff structures on integrated circuit devices
US7911018B2 (en) * 2007-10-30 2011-03-22 Panasonic Corporation Optical device and method of manufacturing the same
US20090121300A1 (en) * 2007-11-14 2009-05-14 Micron Technology, Inc. Microelectronic imager packages and associated methods of packaging
US20090256222A1 (en) * 2008-04-14 2009-10-15 Impac Technology Co., Ltd. Packaging method of image sensing device
JP2010161163A (ja) * 2009-01-07 2010-07-22 Disco Abrasive Syst Ltd 撮像基板の加工方法
TWI398949B (zh) * 2009-07-29 2013-06-11 Kingpak Tech Inc 模造成型之影像感測器封裝結構製造方法及封裝結構
JP5235829B2 (ja) * 2009-09-28 2013-07-10 株式会社東芝 半導体装置の製造方法、半導体装置
TWI430415B (zh) * 2009-12-01 2014-03-11 Xintec Inc 晶片封裝體及其製造方法
JP5520646B2 (ja) * 2010-03-17 2014-06-11 富士フイルム株式会社 マイクロレンズ非搭載の光電変換膜積層型固体撮像素子及び撮像装置
JP2013118230A (ja) * 2011-12-01 2013-06-13 Canon Inc 固体撮像装置
CN108496179A (zh) * 2017-04-12 2018-09-04 深圳市汇顶科技股份有限公司 光学指纹传感器和光学指纹传感器的封装方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07263415A (ja) 1994-03-18 1995-10-13 Fujitsu Ltd 半導体装置の製造方法
TW511256B (en) 2001-12-27 2002-11-21 Yi-Liang Liu Light emitting diode package and manufacturing method for the light emitting diode package
TW544887B (en) 2002-05-27 2003-08-01 Yi-Liang Liu COB package structure of image sensor and the manufacturing method thereof
KR100571948B1 (ko) * 2002-11-19 2006-04-18 산요덴키가부시키가이샤 반도체 집적 장치 및 그 제조 방법
JP4401066B2 (ja) 2002-11-19 2010-01-20 三洋電機株式会社 半導体集積装置及びその製造方法
JP3955541B2 (ja) 2003-03-26 2007-08-08 富士フイルム株式会社 固体撮像装置の製造方法
JP2005056998A (ja) * 2003-08-01 2005-03-03 Fuji Photo Film Co Ltd 固体撮像装置およびその製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101811945B1 (ko) * 2016-03-28 2017-12-22 앰코 테크놀로지 코리아 주식회사 반도체 패키지 및 이를 제조하는 방법

Also Published As

Publication number Publication date
KR20070082836A (ko) 2007-08-22
KR100758887B1 (ko) 2007-09-19
US20070196954A1 (en) 2007-08-23
CN100511579C (zh) 2009-07-08
TWI313057B (en) 2009-08-01
JP2007220968A (ja) 2007-08-30
CN101026084A (zh) 2007-08-29
TW200733367A (en) 2007-09-01
US7655505B2 (en) 2010-02-02

Similar Documents

Publication Publication Date Title
JP4825538B2 (ja) 半導体装置の製造方法
US10109550B2 (en) Wafer-level package with enhanced performance
US10249672B2 (en) Image pickup apparatus, semiconductor apparatus, and image pickup unit
US8536672B2 (en) Image sensor package and fabrication method thereof
US7563652B2 (en) Method for encapsulating sensor chips
US7723146B2 (en) Integrated circuit package system with image sensor system
JP4542768B2 (ja) 固体撮像装置及びその製造方法
TWI466281B (zh) 影像感測晶片封裝體及其形成方法
US20150206916A1 (en) Semiconductor device and manufacturing method thereof
US9601531B2 (en) Wafer-level packaging structure for image sensors with packaging cover dike structures corresponding to scribe line regions
US9799588B2 (en) Chip package and manufacturing method thereof
JP2009533867A (ja) 撮像装置上に保護カバーを据え付ける方法及び該方法により製造される装置
US9875912B2 (en) Chip package and manufacturing method thereof
US20120168888A1 (en) Image sensor circuit, system, and method
US8304288B2 (en) Methods of packaging semiconductor devices including bridge patterns
US20100068847A1 (en) Method for manufacturing an image sensor
KR100681264B1 (ko) 전자소자 패키지 및 그의 제조 방법
JP2004096033A (ja) 半導体装置及びその製造方法
US8563405B2 (en) Method for manufacturing semiconductor device
CN118116943A (zh) 晶片封装体及其制造方法
JP2017208403A (ja) 固体撮像装置の製造方法

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20080729

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20081016

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110222

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110224

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110421

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110816

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110912

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140916

Year of fee payment: 3

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees