TWI430415B - 晶片封裝體及其製造方法 - Google Patents

晶片封裝體及其製造方法 Download PDF

Info

Publication number
TWI430415B
TWI430415B TW098145454A TW98145454A TWI430415B TW I430415 B TWI430415 B TW I430415B TW 098145454 A TW098145454 A TW 098145454A TW 98145454 A TW98145454 A TW 98145454A TW I430415 B TWI430415 B TW I430415B
Authority
TW
Taiwan
Prior art keywords
layer
protective layer
chip package
insulating
wafer
Prior art date
Application number
TW098145454A
Other languages
English (en)
Other versions
TW201121010A (en
Inventor
Ching Yu Ni
Chia Ming Cheng
Nan Chun Lin
Original Assignee
Xintec Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xintec Inc filed Critical Xintec Inc
Publication of TW201121010A publication Critical patent/TW201121010A/zh
Application granted granted Critical
Publication of TWI430415B publication Critical patent/TWI430415B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3192—Multilayer coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05647—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/049—Nitrides composed of metals from groups of the periodic table
    • H01L2924/0504—14th Group
    • H01L2924/05042—Si3N4
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/146—Mixed devices
    • H01L2924/1461—MEMS
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15788—Glasses, e.g. amorphous oxides, nitrides or fluorides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16195—Flat cap [not enclosing an internal cavity]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/162—Disposition
    • H01L2924/16235—Connecting to a semiconductor or solid-state bodies, i.e. cap-to-chip

Description

晶片封裝體及其製造方法
本發明係有關於一種晶片封裝體，特別有關於一種可以在切割製程中保護導電墊的晶片封裝體及其製造方法。
目前業界針對晶片的封裝已發展出一種晶圓級封裝技術，於晶圓級封裝體完成之後，需在各晶片之間進行切割步驟，以分離各晶片。
然而由於在使用切割刀形成開口時會產生許多碎屑，這些碎屑有可能使得接合墊在切割製程中受到損害及刮傷，因此在後續製程中會產生打線接合的信賴性問題，導致習知的晶片封裝體電性不良。
因此，業界亟需一種晶片封裝體，其可以克服上述問題，避免導電墊在切割製程中受到損害。
本發明實施例係提供一種晶片封裝體，包括一含有晶片的半導體基底，具有元件區和周邊接墊區，複數個導電墊設置於周邊接墊區上，晶片保護層覆蓋於半導體基底上，暴露出該些導電墊，絕緣保護層形成於元件區上，以及封裝層設置於絕緣保護層之上，暴露出該些導電墊。
此外，本發明另一實施例還提供一種晶片封裝體的製造方法，包括：提供一半導體晶圓，包含複數個元件區，任兩個相鄰的該元件區之間包括一周邊接墊區，且該周邊接墊區包括複數個導電墊，以及一晶片保護層，覆蓋該半導體晶圓，且暴露出該些導電墊；形成一絕緣保護層於該晶片保護層上，且覆蓋該些導電墊；提供一封裝層；接合該半導體晶圓與該封裝層；定義該封裝層，以形成複數個開口，其暴露出該周邊接墊區內的絕緣保護層；以及以該封裝層為硬罩幕，除去該周邊接墊區內的絕緣保護層，暴露出該些導電墊。
為了讓本發明之上述目的、特徵、及優點能更明顯易懂，以下配合所附圖式，作詳細說明如下：
以下以實施例並配合圖式詳細說明本發明，在圖式或說明書描述中，相似或相同之部分係使用相同之圖號。且在圖式中，實施例之形狀或是厚度可擴大，以簡化或是方便標示。再者，圖式中各元件之部分將以描述說明之，值得注意的是，圖中未繪示或描述之元件，為所屬技術領域中具有通常知識者所知的形式。另外，特定之實施例僅為揭示本發明使用之特定方式，其並非用以限定本發明。
本發明係以一製作影像感測元件封裝體(image sensor package)的實施例作為說明。然而，可以了解的是，在本發明之晶片封裝體的實施例中，其可應用於各種包含主動元件或被動元件(active or passive elements)、數位電路或類比電路(digital or analog circuits)等積體電路的電子元件(electronic components)，例如是有關於光電元件(opto electronic devices)、微機電系統(Micro Electro Mechanical System;MEMS)、微流體系統(micro fluidic systems)、或利用熱、光線及壓力等物理量變化來測量的物理感測器(Physical Sensor)。特別是可選擇使用晶圓級封裝(wafer scale package;WSP)製程對影像感測元件、發光二極體(light-emitting diodes;LEDs)、太陽能電池(solar cells)、射頻元件(RF circuits)、加速計(accelerators)、陀螺儀(gyroscopes)、微制動器(micro actuators)、表面聲波元件(surface acoustic wave devices)、壓力感測器(process sensors)或噴墨頭(ink printer heads)等半導體晶片進行封裝。
其中上述晶圓級封裝製程主要係指在晶圓階段完成封裝步驟後，再予以切割成獨立的封裝體，然而，在一特定實施例中，例如將已分離之半導體晶片重新分布在一承載晶圓上，再進行封裝製程，亦可稱之為晶圓級封裝製程。另外，上述晶圓級封裝製程亦適用於藉堆疊(stack)方式安排具有積體電路之多片晶圓，以形成多層積體電路(multi-layer integrated circuit devices)之晶片封裝體。
本發明之實施例係提供一種晶片封裝體及其製造方法，在上述元件的晶圓級封裝體完成之後，以切割製程分割各元件時，晶片封裝體的導電墊可受到保護，避免被切割製程產生的殘餘物損害或刮傷。
接著，請參閱第1A至1F圖，其係顯示依據本發明之一實施例，形成晶片封裝體之製造方法的剖面示意圖。如第1A圖所示，首先提供一包含複數個晶片之半導體晶圓100，其具有元件區100A，任兩個相鄰的元件區100A之間為周邊接墊區100B，以及複數個導電墊104，位於周邊接墊區100B上。此外，半導體晶圓100在晶圓廠產出時一般係覆蓋有一晶片保護層106(passivation layer)，例如為氮化矽層，同時為將晶片內的元件電性連接至外部電路，晶圓廠會事先定義晶片保護層106以形成複數個暴露出導電墊104的開口。
接著，如第1B圖所示，在半導體晶圓100的表面上全面性形成與晶片保護層106不同材料之絕緣保護層108，其覆蓋著晶片保護層106以及導電墊104，絕緣保護層108例如為氧化矽層，可利用化學氣相沈積法形成。
然後，如第1C圖所示，提供封裝層200以與半導體晶圓100接合，封裝層200例如為玻璃基板或是另一空白矽晶圓。在一實施例中，可藉由間隔層110分開封裝層200與半導體晶圓100，同時形成由間隔層110所圍繞的間隙116。間隔層110可以為密封膠，或是感光絕緣材料，例如環氧樹脂(epoxy)、阻銲材料(solder mask)等。此外間隔層110可先形成於絕緣保護層108上，之後再藉由黏著層(未顯示)與相對之封裝層200接合，反之，亦可將間隔層110先形成於封裝層200上，之後再藉由黏著層(未顯示)與相對之絕緣保護層108接合。
如第1D圖所示，使用切割刀(未繪出)在封裝層200內產生開口114，其暴露出周邊接墊區100B的表面，此時切割製程所產生的切割殘餘物118，例如玻璃或矽材料碎屑會掉落在絕緣保護層108上。而由於導電墊104受到絕緣保護層108覆蓋，因此可避免導電墊104在切割製程中被切割殘餘物118損害或刮傷。
接著，如第1E圖所示，經由封裝層200的開口114除去周邊接墊區100B的至少部份絕緣保護層108，暴露出導電墊104以及晶片保護層106，以利後續在導電墊104上形成與外部電路的電性連接，此時剩餘的絕緣保護層108a，覆蓋著整個由間隔層110所圍繞的元件區100A。在此實施例中，由於絕緣保護層108可以為非光阻的絕緣材料，例如氧化矽，此時可利用具有開口114的封裝層200作為硬遮罩(hard mask)，藉由蝕刻方式去除周邊接墊區100B內的絕緣保護層108，不需要額外的微影製程去形成光阻圖案作為遮罩。同時，由於絕緣保護層108的材料與原有晶片保護層106的材料不同，因此晶片保護層106可作為絕緣保護層108的蝕刻停止層。在另一實施例中，亦可選擇以微影製程定義周邊接墊區100B內的絕緣保護層108，形成暴露出導電墊104的開口。
此外，絕緣保護層108亦可選擇光阻材料，此時可實施一曝光步驟，並藉由封裝層200的開口114，使用顯影製程將周邊接墊區100B內的絕緣保護層108去除。在此實施例中，間隔層110的材料為不透光材料，位於間隔層110下方的絕緣保護層108a由於不會被曝光，或是曝光程度小於其他區域，可使間隔層110下方的絕緣保護層108a之硬度因此大於其他區域如間隙116內被曝光但未被顯影的絕緣保護層108a之硬度，使得間隔層110下方的結構強度增加。
此外，在本發明之一實施例中，由於間隔層110與氧化矽的附著力係大於間隔層110與氮化矽的附著力，因此在上述例子中間隔層與原有氮化矽晶片保護層106間的介面附著力將不如間隔層與新增氧化矽保護層108a間的介面附著力，因此額外形成的氧化矽保護層108a可增加晶片封裝體的信賴度。
接著，請參閱第1E及1F圖，沿著周邊接墊區的切割線112將半導體晶圓100分割，即可形成複數個晶片封裝體，如第1F圖所示。
請參閱第1F圖，其係顯示依據本發明一實施例之晶片封裝體的剖面示意圖，沿著切割線112分離晶圓成晶片封裝體102。半導體基底100例如由包含晶片之半導體晶圓分割而來，半導體基底100可分為元件區100A和周邊接墊區100B，圍繞元件區100A的區域為周邊接墊區100B。
在半導體基底100的周邊接墊區100B上具有複數個導電墊(conductive pad)104，例如為接合墊(bonding pad)，導電墊104可透過金屬連線(未顯示)連接至晶片內部。在半導體基底100的表面上則覆蓋有晶片保護層106，例如為氮化矽或氮氧化矽，晶片保護層106另暴露出導電墊104，其可以透過打線接合而電性連接至外部電路。位於元件區100A的晶片保護層106上還覆蓋有絕緣保護層108a，例如為氧化矽材料。而在絕緣保護層108a上另設置有封裝層200。
在一實施例中，晶片封裝體可應用於影像感測元件，例如互補式金氧半導體元件(CMOS)或電荷耦合元件(charge-couple device;CCD)，此外如微機電元件等亦不在此限。
上述導電墊104較佳可以由銅(copper;Cu)、鋁(aluminum;Al)或其它合適的金屬材料所製成。而在封裝層200與半導體基底100之間可設置間隔層(spacer)110，使半導體基底100與封裝層200之間形成間隙(cavity)116，間隙116被間隔層110所圍繞。
在一實施例中，封裝層200可以是透明基底，例如玻璃、石英(quartz)、蛋白石(opal)、塑膠或其它任何可供光線進出的透明基板。值得一提的是，也可以選擇性地形成濾光片(filter)及/或抗反射層(anti-reflective layer)於封裝層200上。在非感光元件晶片的實施例中，封裝層200則可以是半導體材料層，例如矽覆蓋層。
在另一實施例中，絕緣保護層108a與封裝層200之間也可以完全填滿間隔層110，而不形成間隙。
上述間隔層110可以是環氧樹脂(epoxy resin)、防銲層(solder mask)或其它適合之絕緣物質。
依據本發明之實施例，可在晶圓級封裝體的切割製程中形成絕緣保護層在導電墊上，避免導電墊被切割殘餘物損害及刮傷，而在後續除去絕緣保護層的製程中，因切割製程產生開口的封裝層又可作為硬遮罩，因此不需額外形成光阻圖案遮罩。
雖然本發明已揭露較佳實施例如上，然其並非用以限定本發明，任何熟悉此項技藝者，在不脫離本發明之精神和範圍內，當可做些許更動與潤飾，因此本發明之保護範圍當視後附之申請專利範圍所界定為準。
100‧‧‧半導體基底
100A‧‧‧元件區
100B‧‧‧周邊接墊區
102‧‧‧晶片封裝體
104‧‧‧導電墊
106‧‧‧晶片保護層
108、108a‧‧‧絕緣保護層
110‧‧‧間隔層
112‧‧‧切割線
114‧‧‧封裝層開口
116‧‧‧間隙
118‧‧‧切割殘餘物
200‧‧‧封裝層
第1A-1F圖係顯示依據本發明之一實施例，形成晶片封裝體之製造方法的剖面示意圖。
100．．．半導體基底
100A．．．元件區
100B．．．周邊接墊區
102．．．晶片封裝體
104．．．導電墊
106．．．晶片保護層
108a．．．絕緣保護層
110．．．間隔層
116．．．間隙
200．．．封裝層

Claims (18)

  1. 一種晶片封裝體，包括：一半導體基底，具有一元件區和一周邊接墊區，該周邊接墊區係圍繞該元件區；複數個導電墊，設置於該半導體基底的該周邊接墊區上；一晶片保護層，覆蓋於該半導體基底上，且暴露出該些導電墊；一絕緣保護層，覆蓋該元件區而不及於該周邊接墊區；以及一封裝層，設置於該絕緣保護層上，且暴露出該些導電墊。
  2. 如申請專利範圍第1項所述之晶片封裝體，其中該封裝層暴露出該些導電墊及位於該周邊接墊區的該晶片保護層。
  3. 如申請專利範圍第1項所述之晶片封裝體，更包括一間隔層設置於該封裝層與該絕緣保護層之間。
  4. 如申請專利範圍第1項所述之晶片封裝體，更包括一間隙形成於該封裝層與該絕緣保護層之間，且其中該間隙被該間隔層所圍繞。
  5. 如申請專利範圍第1項至第4項任一項所述之晶片封裝體，其中該絕緣保護層與該晶片保護層的材料不同。
  6. 如申請專利範圍第5項所述之晶片封裝體，其中該晶片保護層的材料包括氮化矽，該絕緣保護層的材料包括氧化矽。
  7. 如申請專利範圍第5項所述之晶片封裝體，其中該絕緣保護層的材料包括光阻絕緣材料。
  8. 如申請專利範圍第4項所述之晶片封裝體，其中該絕緣保護層在該間隔層下方區域之硬度大於其他區域。
  9. 如申請專利範圍第5項所述之晶片封裝體，其中該封裝層包括一透明基底或一半導體基底。
  10. 一種晶片封裝體的製造方法，包括：提供一半導體晶圓，包含複數個元件區，任兩個相鄰的該元件區之間包括一周邊接墊區，且該周邊接墊區包括複數個導電墊，以及一晶片保護層，覆蓋該半導體晶圓，且暴露出該些導電墊；形成一絕緣保護層於該晶片保護層上，且覆蓋該些導電墊；提供一封裝層；接合該半導體晶圓與該封裝層；定義該封裝層，以形成複數個開口，其暴露出該周邊接墊區內的絕緣保護層，其中定義該封裝層的步驟包括一切割製程，且於該切割製程中，該些導電墊被該絕緣保護層所覆蓋；以及以該封裝層為硬罩幕，除去該周邊接墊區內的絕緣保護層，暴露出該些導電墊。
  11. 如申請專利範圍第10項所述之晶片封裝體的製造方法，其中除去該絕緣保護層的步驟包括蝕刻製程。
  12. 如申請專利範圍第10項所述之晶片封裝體的製造方法，其中該絕緣保護層與該晶片保護層的材料不同。
  13. 如申請專利範圍第12項所述之晶片封裝體的製造方法，其中該晶片保護層的材料包括氮化矽，該絕緣保護層的材料包括氧化矽。
  14. 如申請專利範圍第10項所述之晶片封裝體的製造方法，其中該絕緣保護層的材料包括光阻絕緣材料。
  15. 如申請專利範圍第10項至第14項任一項所述之晶片封裝體的製造方法，更包括形成一間隔層於該封裝層與該絕緣保護層之間，及形成一間隙於該封裝層與該絕緣保護層之間，其中該間隙被該間隔層所圍繞。
  16. 如申請專利範圍第15項所述之晶片封裝體的製造方法，其更包括對該光阻絕緣材料進行曝光，且其於該間隔層下方區域之曝光程度小於其他區域。
  17. 如申請專利範圍第16項所述之晶片封裝體的製造方法，其中該光阻絕緣材料於該間隔層下方區域之硬度大於其他區域。
  18. 如申請專利範圍第15項所述之晶片封裝體的製造方法，其中該封裝層為一透明基底或一半導體基底。
TW098145454A 2009-12-01 2009-12-29 晶片封裝體及其製造方法 TWI430415B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US26570809P 2009-12-01 2009-12-01

Publications (2)

Publication Number Publication Date
TW201121010A TW201121010A (en) 2011-06-16
TWI430415B true TWI430415B (zh) 2014-03-11

Family

ID=44068251

Family Applications (1)

Application Number Title Priority Date Filing Date
TW098145454A TWI430415B (zh) 2009-12-01 2009-12-29 晶片封裝體及其製造方法

Country Status (3)

Country Link
US (3) US20110127681A1 (zh)
CN (1) CN102082131B (zh)
TW (1) TWI430415B (zh)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI575684B (zh) * 2011-06-13 2017-03-21 矽品精密工業股份有限公司 晶片尺寸封裝件
JP5983912B2 (ja) * 2012-02-09 2016-09-06 セイコーエプソン株式会社 電子デバイスおよびその製造方法、並びに電子機器
US8846416B1 (en) 2013-03-13 2014-09-30 Taiwan Semiconductor Manufacturing Company, Ltd. Method for forming biochips and biochips with non-organic landings for improved thermal budget
CN105084297B (zh) * 2014-05-04 2017-04-05 中芯国际集成电路制造(上海)有限公司 一种mems器件的制备方法
TWI555145B (zh) * 2014-12-31 2016-10-21 矽品精密工業股份有限公司 基板結構
CN107994039B (zh) * 2017-10-24 2022-06-21 格科微电子（上海）有限公司 Cmos图像传感器的晶圆级封装方法
KR102477356B1 (ko) * 2018-09-11 2022-12-15 삼성전자주식회사 반도체 패키지
CN113131890A (zh) * 2019-12-30 2021-07-16 中芯集成电路（宁波）有限公司 封装结构的制造方法
CN115140700A (zh) * 2021-03-30 2022-10-04 诺思(天津)微系统有限责任公司 半导体组件及其切割方法、滤波器及电子设备

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3956527A (en) * 1973-04-16 1976-05-11 Ibm Corporation Dielectrically isolated Schottky Barrier structure and method of forming the same
JPH03116948A (ja) * 1989-09-29 1991-05-17 Yoshiki Tanigawa 超高周波ｉｃ用窒化アルミニウムパッケージ
US5818560A (en) * 1994-11-29 1998-10-06 Sanyo Electric Co., Ltd. Liquid crystal display and method of preparing the same
US5739548A (en) * 1995-05-02 1998-04-14 Matsushita Electronics Corporation Solid state imaging device having a flattening layer and optical lenses
US5815616A (en) * 1997-01-02 1998-09-29 Lucent Technologies Inc. Optical packaging assembly for reflective devices
KR100251277B1 (ko) * 1998-01-20 2000-04-15 윤종용 액정표시장치
WO1999049512A1 (fr) * 1998-03-20 1999-09-30 Hitachi, Ltd. Dispositif a semi-conducteur et procede de fabrication associe
JP3509612B2 (ja) * 1998-05-29 2004-03-22 日立化成デュポンマイクロシステムズ株式会社 感光性重合体組成物、レリーフパターンの製造法及び電子部品
JP3908552B2 (ja) * 2001-03-29 2007-04-25 Ｎｅｃ液晶テクノロジー株式会社 液晶表示装置及びその製造方法
JP3675402B2 (ja) * 2001-12-27 2005-07-27 セイコーエプソン株式会社 光デバイス及びその製造方法、光モジュール、回路基板並びに電子機器
US6911386B1 (en) * 2002-06-21 2005-06-28 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated process for fuse opening and passivation process for CU/LOW-K IMD
US6885107B2 (en) * 2002-08-29 2005-04-26 Micron Technology, Inc. Flip-chip image sensor packages and methods of fabrication
US6982470B2 (en) * 2002-11-27 2006-01-03 Seiko Epson Corporation Semiconductor device, method of manufacturing the same, cover for semiconductor device, and electronic equipment
JP4013753B2 (ja) * 2002-12-11 2007-11-28 松下電器産業株式会社 半導体ウェハの切断方法
JP3888302B2 (ja) * 2002-12-24 2007-02-28 カシオ計算機株式会社 半導体装置
JP2004241695A (ja) * 2003-02-07 2004-08-26 Seiko Epson Corp 光デバイスの製造方法
JP4329445B2 (ja) * 2003-08-04 2009-09-09 セイコーエプソン株式会社 電気光学装置並びに電子機器
US6995462B2 (en) * 2003-09-17 2006-02-07 Micron Technology, Inc. Image sensor packages
TW200611385A (en) * 2004-09-29 2006-04-01 Phoenix Prec Technology Corp Carried structure of integrated semiconductor element and method for fabricating the same
US7638887B2 (en) * 2005-01-07 2009-12-29 Taiwan Semiconductor Manufacturing Co., Ltd. Package structure and fabrication method thereof
KR100688560B1 (ko) * 2005-07-22 2007-03-02 삼성전자주식회사 웨이퍼 레벨 칩 스케일 패키지 및 그 제조 방법
JP4825538B2 (ja) * 2006-02-17 2011-11-30 富士通セミコンダクター株式会社 半導体装置の製造方法
KR100809718B1 (ko) * 2007-01-15 2008-03-06 삼성전자주식회사 이종 칩들을 갖는 적층형 반도체 칩 패키지 및 그 제조방법
JP2009239258A (ja) * 2008-03-05 2009-10-15 Panasonic Corp 光学デバイス及びその製造方法
JP4553401B2 (ja) * 2008-03-14 2010-09-29 東芝モバイルディスプレイ株式会社 液晶表示装置

Also Published As

Publication number Publication date
US20140332985A1 (en) 2014-11-13
CN102082131B (zh) 2015-09-09
US20110127681A1 (en) 2011-06-02
US8822325B2 (en) 2014-09-02
US9799588B2 (en) 2017-10-24
CN102082131A (zh) 2011-06-01
US20130316499A1 (en) 2013-11-28
TW201121010A (en) 2011-06-16

Similar Documents

Publication Publication Date Title
TWI430415B (zh) 晶片封裝體及其製造方法
TWI525758B (zh) 晶片封裝體及其製造方法
TWI629759B (zh) 晶片封裝體及其製造方法
TWI505433B (zh) 晶片封裝體及其製造方法
TWI546910B (zh) 晶片封裝體及其製造方法
TWI515838B (zh) 電子元件封裝體及其製造方法
US9704772B2 (en) Chip package and method for forming the same
TWI525774B (zh) 晶片封裝體
TWI505413B (zh) 晶片封裝體及其製造方法
US9231018B2 (en) Wafer level packaging structure for image sensors and wafer level packaging method for image sensors
TWI529887B (zh) 晶片封裝體及其形成方法
US9601531B2 (en) Wafer-level packaging structure for image sensors with packaging cover dike structures corresponding to scribe line regions
US9611143B2 (en) Method for forming chip package
US9362134B2 (en) Chip package and fabrication method thereof
US9024437B2 (en) Chip package and method for forming the same
TW201642450A (zh) 晶片封裝體及其製造方法
TWI446500B (zh) 晶片封裝體及其形成方法
US9034681B2 (en) Chip package and method for forming the same
TWI418002B (zh) 晶片封裝體及其製造方法
US8748926B2 (en) Chip package with multiple spacers and method for forming the same
TWI482242B (zh) 晶片封裝體及其製造方法
KR100591128B1 (ko) 반도체 소자 및 그 제조 방법