JP4013753B2 - 半導体ウェハの切断方法 - Google Patents
半導体ウェハの切断方法 Download PDFInfo
- Publication number
- JP4013753B2 JP4013753B2 JP2002359051A JP2002359051A JP4013753B2 JP 4013753 B2 JP4013753 B2 JP 4013753B2 JP 2002359051 A JP2002359051 A JP 2002359051A JP 2002359051 A JP2002359051 A JP 2002359051A JP 4013753 B2 JP4013753 B2 JP 4013753B2
- Authority
- JP
- Japan
- Prior art keywords
- plasma
- semiconductor wafer
- etching
- cutting
- protective sheet
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
- H01L21/3065—Plasma etching; Reactive-ion etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
- H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
- H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
- H01L2221/6834—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to protect an active side of a device or wafer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Description
【０００１】
【発明の属する技術分野】
本発明は、半導体ウェハをプラズマエッチングによって切断する半導体ウェハの切断方法に関するものである。
【０００２】
【従来の技術】
電子機器の基板などに実装される半導体装置は、ウェハ状態で回路パターン形成が行われた半導体素子にリードフレームのピンや金属バンプなどを接続するとともに樹脂などで封止するパッケージング工程を経て製造されている。最近の電子機器の小型化に伴って半導体装置の小型化も進み、中でも半導体素子を薄くする取り組みが活発に行われている。
【０００３】
薄化された半導体素子は外力に対する強度が弱く、特にウェハ状態の半導体素子を切断して個片毎に分割するダイシング工程においては、切断時にダメージを受けやすく、加工歩留まりの低下が避けられないという問題点がある。このような薄化された半導体素子を切断する方法として、機械的な切断方法に換えてプラズマのエッチング作用によって切断溝を形成することにより半導体ウェハを切断する方法（プラズマダイシング）が提案されている（例えば特許文献１参照）。
【０００４】
【特許文献１】
特開２００２−９３７５２号公報
【０００５】
【発明が解決しようとする課題】
しかしながら、上記従来技術に示すプラズマダイシングにおいては、プラズマのエッチング作用の不均一さに起因して、以下のような課題が解決されないままであった。プラズマエッチングにおいては、予め切断線以外の領域をレジスト層で覆うマスキングが行われる。そしてマスキング後の半導体ウェハはプラズマ処理装置の処理室内に収容され、処理室内で切断線の範囲のみをプラズマに曝露させて、この部分のシリコンをエッチングにより除去する。
【０００６】
ところでプラズマによるエッチング作用の度合いを示すエッチングレートは必ずしも均一ではなく、エッチングレートの分布は処理室内においてばらつきを示す。このため、処理室内に載置された半導体ウェハの切断線のうち、エッチングレートが高い範囲に位置する切断線はプラズマダイシングにおいて他の部分よりも短時間でシリコンが除去され切断を完了する。
【０００７】
そしてこの範囲の切断線は、エッチングレートが低い範囲に位置する切断線でのシリコン除去が完了するまで引き続きプラズマに曝露される。したがってエッチングレートが高い範囲においては、シリコンが完全に除去されることによって半導体ウェハ下面側の保護シートがプラズマに直接曝されることとなる。
【０００８】
そしてこの状態でプラズマ処理が継続されると、保護シートにプラズマの熱が直接作用する結果、保護シートが過度に加熱されて焼損や変形などの不具合を生じるおそれがある。このように、従来のプラズマダイシングにおいては、プラズマのエッチング作用の不均一さに起因する保護シートの熱ダメージを有効に防止することができなかった。
【０００９】
そこで本発明は、プラズマエッチングによる半導体ウェハの切断において、保護シートへの熱ダメージを防止することができる半導体ウェハの切断方法を提供することを目的とする。
【００１０】
【課題を解決するための手段】
請求項１記載の半導体ウェハの切断方法は、第１の面側に半導体素子が形成された半導体ウェハを前記第１の面と反対側の第２の面よりプラズマエッチングによって切断する半導体ウェハの切断方法であって、前記第１の面に保護シートを貼付けるシート貼付け工程と、前記第２の面に半導体ウェハの切断線を定めるマスクを形成するマスク形成工程と、前記マスク側から前記半導体ウェハにプラズマを照射して前記切断線の部分をプラズマエッチングするプラズマダイシング工程とを含み、前記保護シートは、基材となる絶縁シートの片面に半導体ウェハよりもプラズマエッチングされにくい金属層が形成されており、前記シート貼付け工程において、前記金属層側を前記第１の面に粘着層を介して貼付ける。
【００１１】
請求項２記載の半導体ウェハの切断方法は、請求項１記載の半導体ウェハの切断方法であって、前記プラズマダイシング工程で使用するプラズマ発生用ガスが少なくともフッ素系のガスを含み、前記金属層がアルミニウムもしくは銅のいずれかを含む。
【００１５】
本発明によれば、半導体ウェハをプラズマエッチングによって切断する半導体ウェハの切断において、基材となる絶縁シートの片面に半導体ウェハよりもプラズマエッチングされにくい金属層が形成された保護シートを使用し、この金属層をエッチングの進行を抑制するエッチングストップ層として利用することにより、プラズマエッチング進行のばらつきを排除した効率の良いプラズマエッチングが実現され、切断時の保護シートへの熱ダメージを防止することができる。
【００１６】
【発明の実施の形態】
次に本発明の実施の形態を図面を参照して説明する。図１は本発明の一実施の形態のプラズマ処理装置の側断面図、図２は本発明の一実施の形態のプラズマ処理装置の下部電極の部分断面図、図３は本発明の一実施の形態のプラズマ処理装置の断面図、図４は本発明の一実施の形態の半導体装置の製造方法の工程説明図、図５は本発明の一実施の形態のプラズマ処理方法のフロー図、図６は本発明の一実施の形態の半導体装置の製造方法の工程説明図である。
【００１７】
まず図１〜図３を参照してプラズマ処理装置について説明する。このプラズマ処理装置は、複数の半導体素子が回路形成面（第１の面）に形成された半導体ウェハを半導体素子の個片毎に分割して、厚みが１００μｍ以下の半導体装置を得る半導体装置の製造過程において使用されるものである。
【００１８】
この半導体装置の製造過程においては、まず半導体ウェハの回路形成面に半導体の主材質であるシリコンよりもプラズマエッチングされにくい材質からなる保護シートが貼り付けられ、回路形成面の反対側の裏面には、半導体ウェハを半導体素子の個片毎に分割するための切断線を定めるマスクが形成される。そしてこの状態の半導体ウェハを対象として本プラズマ処理装置によって、プラズマダイシングが行われる。
【００１９】
図１において、真空チャンバ１の内部は上述の半導体ウェハを対象としたプラズマ処理を行う処理室２となっており、減圧下でプラズマを発生させるための密閉空間が形成可能となっている。処理室２内部の下方には下部電極３が配置されており、下部電極３の上方には上部電極４が下部電極３に対して対向配置されている。下部電極３および上部電極４はそれぞれ円筒形状であり、処理室２内において同心配置となっている。
【００２０】
下部電極３はアルミニウムなどの導電体によって製作されており、円盤状の電極部３ａから下方に支持部３ｂを延出させた形状となっている。そして支持部３ｂを絶縁部材５を介して真空チャンバ１に保持させることにより、電気的に絶縁された状態で装着されている。上部電極４は下部電極３と同様にアルミニウムなどの導電体で製作されており、円盤状の電極部４ａから上方に支持部４ｂを延出させた形状となっている。
【００２１】
支持部４ｂは真空チャンバ１と電気的に導通しており、電極昇降機構（図示省略）によって昇降可能となっている。上部電極４が下降した状態では、上部電極４と下部電極３との間には、プラズマ処理のためのプラズマ放電を発生させる放電空間が形成される。電極昇降機構は電極間距離変更手段として機能し、上部電極４を昇降させることにより、下部電極３と上部電極４との間の電極間距離を変更することができる。
【００２２】
次に、下部電極３の構造および処理対象の半導体ウェハについて説明する。下部電極３の電極部３ａの上面は、半導体ウェハを載置する平面状の保持面となっており、保持面の外縁部には絶縁被覆層３ｆが設けられている。絶縁被覆層３ｆはアルミナなどのセラミックによって形成されており、これにより、下部電極３の外縁部は放電空間内に発生したプラズマから絶縁され、異常放電の発生が防止される。
【００２３】
図２は、プラズマダイシングが開始される前の半導体ウェハ６を下部電極３に載置した状態を示している。半導体ウェハ６はシリコンを主材質とする半導体基板であり、半導体ウェハ６の表面側（図２において下面側）の回路形成面（第１の面）には保護シート３０が貼着されている。半導体ウェハ６を下部電極３上に載置した状態では、保護シート３０は電極部３ａの上面の保持面３ｇに密着する。
【００２４】
保護シート３０は、基材となる絶縁シート３０ａの片面に半導体ウェハ６よりもプラズマエッチングされにくい金属、例えばアルミニウムや銅のいずれかを含む金属層３０ｂを形成し、金属層３０ｂの表面に粘着層３０ｃを備えた構成となっている（図６参照）。保護シート３０を半導体ウェハ６に貼り付ける際には、金属層３０ｂ側を回路形成面に粘着層３０ｃを介して貼付ける。
【００２５】
これにより、プラズマダイシングの過程でプラズマによるエッチングレート分布が均一でないことによって、半導体ウェハのエッチングレートに部分的なばらつきが生じる場合にあっても、金属層３０ｂがエッチングストップ層として機能するようになっている。
【００２６】
絶縁シート３０ａは、ポリオレフィン、ポリイミド、ポリエチレンテレフタレートなどの絶縁体の樹脂を１００μｍ程度の厚みの膜に形成した樹脂シートであり、保護シート３０を半導体ウェハ６に貼り付けた状態において、絶縁シート３０ａは、後述するように半導体ウェハ６を電極部３ａの保持面３ｇによって静電吸着する際の誘電体として機能する。
【００２７】
回路形成面の反対側（図２において上側）の裏面（第２の面）には、後述するプラズマダイシングにおける切断線を定めるマスクが形成されている。このマスクは、後述するように裏面を機械加工によって研削した後に、レジスト膜でパターニングすることにより形成され、これによりプラズマエッチングの対象となる切断線３１ｂの部分を除く領域がレジスト膜３１ａで覆われる。
【００２８】
図２に示すように、下部電極３には保持面３ｇに開口する吸着孔３ｅが複数設けられており、吸着孔３ｅは下部電極３の内部に設けられた吸引孔３ｃに連通している。吸引孔３ｃは図１に示すように、ガスライン切換バルブ１１を介して真空吸着ポンプ１２に接続されており、ガスライン切換バルブ１１はチッソガスを供給するＮ２ガス供給部１３に接続されている。ガスライン切換バルブ１１を切り換えることにより、吸引孔３ｃを真空吸着ポンプ１２，Ｎ２ガス供給部１３に選択的に接続させることができる。
【００２９】
吸引孔３ｃが真空吸着ポンプ１２と連通した状態で真空吸着ポンプ１２を駆動することにより、吸着孔３ｅから真空吸引して下部電極３に載置された半導体ウェハ６を真空吸着して保持する。したがって吸着孔３ｅ、吸引孔３ｃ、真空吸着ポンプ１２は下部電極３の保持面３ｇに開口した吸着孔３ｅから真空吸引することにより、保護シート３０を電極部３ａの保持面３ｇに密着させた状態で、半導体ウェハ６を真空吸着により保持する吸着保持手段となっている。
【００３０】
また吸引孔３ｃをＮ２ガス供給部１３に接続させることにより、吸着孔３ｅから保護シート３０の下面に対してチッソガスを噴出させることができるようになっている。後述するようにこのチッソガスは、保護シート３０を保持面３ｇから強制的に離脱させる目的のブロー用ガスである。
【００３１】
下部電極３には冷却用の冷媒流路３ｄが設けられており、冷媒流路３ｄは冷却機構１０と接続されている。冷却機構１０を駆動することにより、冷媒流路３ｄ内を冷却水などの冷媒が循環し、これによりプラズマ処理時に発生した熱によって昇温した下部電極３や下部電極３上の保護シート３０が冷却される。冷媒流路３ｄおよび冷却機構１０は、下部電極３を冷却する冷却手段となっている。
【００３２】
処理室２に連通して設けられた排気ポート１ａには、排気切換バルブ７を介して真空ポンプ８が接続されている。排気切換バルブ７を排気側に切り換えて真空ポンプ８を駆動することにより、真空チャンバ１の処理室２内部が真空排気され、処理空２内が減圧される。処理室２は圧力センサ（図示省略）を備えており、この圧力センサの圧力計測結果に基づいて真空ポンプ８を制御することにより、処理室２内を所望の圧力に減圧することができる。真空ポンプ８は、処理室２内を所望の圧力に減圧する減圧手段となっている。排気切換バルブ７を大気開放側に切り換えることにより、処理空２内には大気が導入され、処理室２内部の圧力が大気圧に復帰する。
【００３３】
次に上部電極４の詳細構造について説明する。上部電極４は、中央の電極部４ａと電極部４ａを囲んで外周部に張り出して設けられた絶縁体からなる張出部４ｆを備えた構成となっている。張出部４ｆの外形は下部電極３よりも大きく、下部電極３よりも外側に広がった形状で配置されている。上部電極４の下面中央部には、ガス吹出部４ｅが設けられている。
【００３４】
ガス吹出部４ｅは、上部電極４と下部電極３の間の放電空間２ｂにおいてプラズマ放電を発生させるためのプラズマ発生用ガスを供給する。ガス吹出部４ｅは、内部に多数の微細孔を有する多孔質材料を円形の板状に加工した部材であり、ガス滞留空間４ｇ内に供給されたプラズマ発生用ガスを、これらの微細孔を介して放電空間内に満遍なく吹き出させて均一な状態で供給する。
【００３５】
支持部４ｂ内には、ガス滞留空間４ｇに連通するガス供給孔４ｃが設けられており、ガス供給孔４ｃはガス流量調整部１９およびガス開閉バルブ２０を介してプラズマ発生用ガス供給部２１に接続されている。プラズマ発生用ガス供給部２１は、六フッ化硫黄（ＳＦ６）や四フッ化炭素（ＣＦ４）とヘリウムガスの混合ガスなど、フッ素系のガス含んだ混合ガスをプラズマ発生用ガスとして供給する。
【００３６】
ガス開閉バルブ２０を開状態にすることにより、プラズマ発生用ガス供給部２１からプラズマ発生用ガスをガス吹出部４ｅより放電空間２ｂ内に供給することができる。
【００３７】
上述のプラズマ発生用ガスの供給において、ガス流量調整部１９を制御部（図示省略）からの指令に従って制御することにより、放電空間２ｂ内に供給されるガスの流量を任意に調整できるようになっている。これにより、プラズマ発生用ガス供給状態における処理室２内の圧力が、予め設定されたプラズマ処理条件および圧力センサによる処理室２内の圧力に基づいて制御される。したがって、ガス流量調整部１９は、処理室２内の圧力を制御する圧力制御手段となっている。
【００３８】
下部電極３は、マッチング回路１６を介して高周波電源部１７に電気的に接続されている。高周波電源部１７を駆動することにより、接地部９に接地された真空チャンバ１と導通した上部電極４と下部電極３の間には高周波電圧が印加される。これにより、処理室２内部では上部電極４と下部電極３との間の放電空間２ｂにおいてプラズマ放電が発生し、処理室２内に供給されたプラズマ発生用ガスがプラズマ状態に移行する。マッチング回路１６は、このプラズマ発生時において処理室２内のプラズマ放電回路と高周波電源部１７のインピーダンスを整合させる。
【００３９】
また下部電極３には、ＲＦフィルタ１５を介して静電吸着用ＤＣ電源部１８が接続されている。静電吸着用ＤＣ電源部１８を駆動することにより、図３（ａ）に示すように下部電極３の表面には、負電荷が蓄積される。そしてこの状態で図３（ｂ）に示すように高周波電源部１７を駆動して処理室２内にプラズマを発生させると（図中付点部３３参照）、保持面３ｇ上に保護シート３０を介して載置された半導体ウェハ６と接地部９とを接続する直流印加回路３２が処理室２内のプラズマを介して形成される。これにより、下部電極３，ＲＦフィルタ１５，静電吸着用ＤＣ電源部１８，接地部９，プラズマ、半導体ウェハ６を順次結ぶ閉じた回路が形成され、半導体ウェハ６には正電荷が蓄積される。
【００４０】
そして導電体より成る下部電極３の保持面３ｇに蓄積された負電荷と、半導体ウェハ６に蓄積された正電荷との間には、誘電体としての絶縁層を含む保護シート３０を介してクーロン力が作用し、このクーロン力によって半導体ウェハ６は下部電極３に保持される。このとき、ＲＦフィルタ１５は、高周波電源部１７の高周波電圧が、静電吸着用ＤＣ電源部１８に直接印加されることを防止する。なお、静電吸着用ＤＣ電源部１８の極性は正負逆でもよい。
【００４１】
上記構成において、静電吸着用ＤＣ電源部１８は、下部電極３に直流電圧を印加することにより、保護シート３０で隔てられた半導体ウェハ６と下部電極３の保持面３ｇとの間に作用するクーロン力を利用して、半導体ウェハ６を静電吸着する直流電圧印加手段となっている。すなわち、下部電極３に半導体ウェハ６を保持させる保持手段は、保持面３ｇに開口する複数の吸着孔３ｅを介して保護シート３０を真空吸着する真空吸着手段と、上述の直流電圧印加手段との２種類を使い分けできるようになっている。
【００４２】
処理室２の側面には、処理対象物の出し入れ用の開口部（図示省略）が開閉自在に設けられている。半導体ウェハ６の搬入・搬出に際しては、電極昇降機構により上部電極４を上昇させて下部電極３上に搬送用のスペースを確保した状態で、ウェハ搬送機構によって開口部を介して半導体ウェハ６の出し入れが行われる。
【００４３】
このプラズマ処理装置は上記のように構成されており、以下このプラズマ処理装置を用いて行われる半導体装置の製造方法およびこの製造方法の過程において用いられるプラズマ処理方法について、図４に沿って各図を参照しながら説明する。
【００４４】
まず図４（ａ）において、６は複数の半導体素子が形成され機械加工によって薄化された状態の半導体ウェハを示しており、前工程の薄化工程において１００μｍ以下の厚みまで薄化されている。半導体ウェハ６には薄化工程に先立って回路形成面（第１の面）６ａに保護シート３０が貼付けられる（シート貼付け工程）。
【００４５】
このとき、このとき保護シート３０は、回路形成面６ａの全面を覆い且つ半導体ウェハ６から外側にはみ出すことのないよう、半導体ウェハ６の外形形状と同じ形状に整形したものが用いられる。これにより、後工程のプラズマ処理において保護シート３０がプラズマに対して露呈することがなく、プラズマによる保護シート３０のダメージを防止することができる。
【００４６】
薄化工程後の半導体ウェハ６の回路形成面６ａの裏面（第２の面）には、レジスト膜３１が半導体ウェハ６の全面を覆って形成される。このレジスト膜３１は、半導体ウェハ６を半導体素子の個片毎に分割するための切断線を定めるマスクを形成するためのものであり、レジスト膜３１をフォトリソグラフィによってパターニングして、切断線３１ｂに相当する部分のみを除去する。これにより、半導体ウェハ６の裏面には切断線３１ｂの部分を除く領域がレジスト膜３１ａによって覆われたマスクが形成され、この状態のマスク付きの半導体ウェハ６が、プラズマ処理の対象となる（マスク形成工程）。
【００４７】
以下、このマスク付きの半導体ウェハ６を対象としたプラズマ処理方法について、図５のフローに沿って各図を参照して説明する。まずマスク付きの半導体ウェハ６が処理室２内に搬入される（ＳＴ１）。次いで、真空吸着ポンプ１２を駆動して吸着孔３ｅから真空吸引し、半導体ウェハ６の真空吸着をＯＮ状態にするとともに、静電吸着用ＤＣ電源をＯＮ状態にする（ＳＴ２）。この真空吸着により、処理室内２において保護シート３０を下部電極３の保持面３ｇに密着させた状態で、半導体ウェハ６を下部電極３によって保持する。
【００４８】
この後、処理室２の扉が閉じられ、上部電極４が下降する（ＳＴ３）。これにより、上部電極４と下部電極３との間の電極間距離は、プラズマ処理条件に示す電極間距離に設定される。次いで真空ポンプ８を作動させ、処理室２内の減圧を開始する（ＳＴ４）。処理室２内が所定の真空度に到達したならば、プラズマ発生用ガス供給部２１から六フッ化硫黄とヘリウムの混合ガスより成るエッチング用ガス（プラズマダイシング用ガス）を供給する（ＳＴ５）。
【００４９】
そして処理室２内の圧力がプラズマ処理条件に示すガス圧力に到達したならば、高周波電源部１８を駆動して上部電極４と下部電極３との間に高周波電圧を印加し、プラズマ放電を開始する（ＳＴ６）。これにより、上部電極４と下部電極３との間の放電空間において、フッ素系のガスを含むプラズマダイシング用ガスをプラズマ状態に移行させる。このプラズマ発生により、六フッ化硫黄などのフッ素系ガスのプラズマがマスク側（レジスト膜３１ａ側）から半導体ウェハ６に照射される。このプラズマの照射により、半導体ウェハ６の主材質であるシリコンのうち、レジスト膜３１ａに覆われていない切断線３１ｂの部分のみが、フッ素系ガスのプラズマによってプラズマエッチングされる。
【００５０】
これとともに、プラズマによって上部電極４と下部電極３との間の放電空間には直流印加回路が形成される（図３参照）。これにより、下部電極３と半導体ウェハ６との間には静電吸着力が発生し、半導体ウェハ６は下部電極３に静電吸着力により保持される。このため保護シート３０は下部電極３の保持面３ｇに良好に密着し、半導体ウェハ６はプラズマ処理過程において安定して保持されるとともに、下部電極３に備えられた冷却機能によって保護シート３０が良好に冷却され、プラズマ放電によって発生する熱による熱ダメージが防止される。
【００５１】
そしてこのプラズマエッチングが進行することにより、図４（ｃ）に示すように半導体ウェハ６には切断線３１ｂの部分のみに切断溝６ｄが形成され、この切断溝６ｄの深さが半導体ウェハ６の全厚みに到達することにより、半導体ウェハ６は半導体素子６ｃの個片毎に分割される（プラズマダイシング工程）。
【００５２】
このプラズマダイシングの進行過程について、図６を参照して説明する。図６（ａ）は、プラズマダイシング開始前の状態を示しており、保護シート３０は粘着層３０ｃを介して半導体ウェハ６の回路形成面６ａに貼り付けられている。プラズマダイシングが開始されて、マスク側からフッ素系ガスのプラズマが照射されることにより、プラズマに露呈された切断線３１ｂの部分がプラズマエッチングされて切断溝６ｄが半導体ウェハ６の内部に向かって形成される。
【００５３】
図６（ｂ）は、プラズマエッチングが開始された後、プラズマ処理時間が経過して切断溝６ｄの形成が進行した状態を示している。このとき処理室２内におけるエッチングレート分布の不均一に起因して、切断溝３１ｂによってプラズマエッチングの進行にばらつきが生じる。
【００５４】
例えば、図６（ｂ）においては、エッチングレートが高い範囲にある右側の切断線３１ｂの位置では切断溝６ｄは既に半導体ウェハ６の全厚みを貫通しており、これによってプラズマに露呈された粘着層３０ｃ内にもプラズマエッチングが進行している。これに対し、エッチングレートが低い範囲にある左側の切断線３１ｂの位置では切断溝６ｄは未だ半導体ウェハ６の下面まで到達しておらず、切断が未完了の状態にある。
【００５５】
プラズマエッチングによる切断溝形成においては、エッチングの進行度合いは溝幅方向について一定ではなく、溝下端部の断面形状は溝中心が下方に突穿したＶ字状となる。このため、右側の切断溝６ｄのように、半導体ウェハ６の全厚みが切断された状態においても、切断溝６ｄの底部の溝幅は切断線３１ｂの幅よりも狭くなっている。半導体ウェハ６のダイシングでは全厚みにわたって均一な溝幅の切断溝で切断することが望ましく、このような均一な切断溝を形成するためには、従来方法においては切断溝を厚み方向にさらに下方まで余分に進行させることが必要であった。そしてその結果、プラズマの熱による保護シート３０のダメージが発生していた。
【００５６】
図６（ｃ）は、さらにプラズマ処理時間が経過した状態を示している。図６（ｂ）の状態から２つの切断線３１ｂに対してさらにプラズマエッチングが行われると、まず右側の切断線３１ｂにおいて切断溝６ｄが粘着層３０ｃの全厚みにわたって進行して金属層３０ｂまで到達する。ここでフッ素系ガスのプラズマを金属層３０ｃに作用させた場合のエッチングレートは極めて低いため、切断溝６ｄの厚み方向への進行は金属層３０ｂの表面でほぼ停止する。これに対し、半導体ウェハ６および粘着層３０ｃに対しては継続してプラズマエッチングの作用が及ぶため、プラズマエッチングをある時間だけ継続して行うことにより、切断溝６ｄの底部における溝幅は上部と略等しくなり、均一な溝幅の切断溝６ｄが形成される。
【００５７】
このようにプラズマエッチングが継続される過程において、エッチングレートが低い範囲にある左側の切断線３１ｂにおいても、時間の経過とともに切断溝６ｄは粘着層３０ｃの全厚みにわたって形成され、同様に金属層３０ｂの表面で厚み方向への進行が停止する。そしてこの後プラズマエッチングを継続することにより、上述と同様に切断溝６ｄの底部における溝幅は上部と略等しくなり、均一な溝幅の切断溝６ｄが形成される。
【００５８】
すなわち、保護シート３０に設けられた金属層３０ｂは、プラズマエッチングによる溝形成の厚み方向への進行を停止させるエッチングストップ層として機能している。そしてこのエッチングストップ層の存在により、プラズマによる保護シート３０への熱ダメージを防止する上で、次に説明するような効果を得る。
【００５９】
図６（ｃ）に示す状態に至るまでの間、マスク付きの半導体ウェハ６にはプラズマが継続して照射され、切断線３１ｂの位置においては切断溝６ｄの底部にプラズマの熱が集中的に作用する。このため、図６（ｂ）の状態になると切断溝６ｄの底部の近傍の保護シート３０は集中的に加熱される。このような状態においても、保護シート３０には絶縁層３０ａと半導体ウェハ６との間にエッチングストップ層としての金属層３０ｂが介在していることから、エッチングがさらに下方に進行して絶縁層３０ａにまでプラズマの作用が及ぶことがない。
【００６０】
さらに、金属層３０ｂはアルミニウムや銅など熱伝導性に優れた材質が用いられることから、切断溝６ｄの近傍が集中的に加熱された場合にあっても、熱が保護シート３０の全面にわたって拡散する。そしてこの熱は、保護シート３０の下面から、冷却手段によって冷却されている下部電極３の保持面３ｇに伝達される。したがって、保護シート３０がプラズマエッチングの過程において過度に加熱されることによる不具合を生じることなく、良好なプラズマダイシングを行うことができる。
【００６１】
このようにして所定時間プラズマ処理を継続することによりプラズマダイシングが完了したならば、プラズマ放電を停止する（ＳＴ７）。この後、真空ポンプ８の作動を停止し（ＳＴ８）、排気切換バルブ７を切り換えて大気開放を行う（ＳＴ９）。これにより、処理室２内の圧力が大気圧に復帰する。そして真空吸着をＯＦＦ状態にするとともに、静電吸着用ＤＣ電源をＯＦＦにする（ＳＴ１０）。これにより、半導体素子６ｃの個片毎に分割され保護テープ３０に保持された状態の半導体ウェハ６の吸着保持が解除される。
【００６２】
そしてその後、プラズマ処理後の半導体ウェハ６の搬出が行われる（ＳＴ１１）。すなわち、吸着孔３ｅからチッソガスをブローしながら、吸着ヘッド等のハンドリング機構（図示省略）によって半導体ウェハ６を吸着保持して処理室２の外へ搬出する。プラズマダイシングにおいては、保護シート３０は前述のように半導体ウェハ６によって全面を覆われており、プラズマに露呈されることによる熱変形などのダメージが発生しない。従って、保護シート３０は保持面３ｇおよび半導体ウェハ６に常に良好に密着し、保護シートとしての機能を良好に果たすことができる。
【００６３】
そして、保護シート３０とともに搬出された半導体ウェハ６は、マスク除去工程に送られ、図４（ｄ）に示すように、個片の半導体素子６ｃからレジスト膜３１ａが除去される。その後半導体ウェハ６はシート剥離工程に送られ、半導体素子６ｃの個片毎に分割して得られた半導体装置の回路形成面から、保護シート３０を剥離する（シート剥離工程）。このシート剥離は、図４（ｅ）に示すように、保持用の粘着シート３７を半導体素子６ｃの裏面に貼り付けて各半導体素子６ｃを粘着シート３７に保持させた後に行われる。
【００６４】
上記説明したように、本実施の形態に示す半導体ウェハの切断方法においては、半導体ウェハをプラズマエッチングによって切断するプラズマダイシングにおいて、基材となる絶縁シートの片面に半導体ウェハよりもプラズマエッチングされにくい金属層が形成された保護シートを使用し、この金属層をエッチングの進行を抑制するエッチングストップ層として利用するようにしている。
【００６５】
これにより、従来のプラズマダイシングにおいて未解決の課題であったエッチングレートの不均一に起因する保護シートへの熱ダメージ、すなわちエッチングレートが高い範囲において、半導体ウェハのシリコンが完全に除去されることによって半導体ウェハ下面側の保護シートがプラズマに直接曝されることによる保護シートへの熱ダメージを有効に防止することができる。
【００６６】
なお本実施の形態では、プラズマエッチングをフッ素系のガスを含んだ一種類の混合ガスのプラズマを利用して行う例を示したが、プラズマエッチングを複数種類のガスを段階的に切り換えながら行ってもよい。例えば半導体ウェハのＳｉ０２層のエッチングを水素結合を有するフッ素系のガスのプラズマで行い、保護層（パッシべーション膜）のエッチングを酸素ガスのプラズマで行うように、プラズマ発生用ガス供給手段の構成やプロセスを変更してもよい。
【００６７】
【発明の効果】
本発明によれば、半導体ウェハをプラズマエッチングによって切断する半導体ウェハの切断において、基材となる絶縁シートの片面に半導体ウェハよりもプラズマエッチングされにくい金属層が形成された保護シートを使用し、この金属層をエッチングの進行を抑制するエッチングストップ層として利用するようにしたので、プラズマエッチング進行のばらつきを排除した効率の良いプラズマエッチングが実現され、切断時の保護シートへの熱ダメージを防止することができる。
【図面の簡単な説明】
【図１】本発明の一実施の形態のプラズマ処理装置の側断面図
【図２】本発明の一実施の形態のプラズマ処理装置の下部電極の部分断面図
【図３】本発明の一実施の形態のプラズマ処理装置の断面図
【図４】本発明の一実施の形態の半導体装置の製造方法の工程説明図
【図５】本発明の一実施の形態のプラズマ処理方法のフロー図
【図６】本発明の一実施の形態の半導体装置の製造方法の工程説明図
【符号の説明】
１ 真空チャンバ
２ 処理室
３ 下部電極
４ 上部電極
６ 半導体ウェハ
６ｄ 切断溝
６ｃ 半導体素子
２１ プラズマ発生用ガス供給部
３０ 保護シート
３０ａ 絶縁シート
３０ｂ 金属層
３０ｃ 粘着層
３１ レジスト膜
３１ｂ 切断線
【発明の属する技術分野】
本発明は、半導体ウェハをプラズマエッチングによって切断する半導体ウェハの切断方法に関するものである。
【０００２】
【従来の技術】
電子機器の基板などに実装される半導体装置は、ウェハ状態で回路パターン形成が行われた半導体素子にリードフレームのピンや金属バンプなどを接続するとともに樹脂などで封止するパッケージング工程を経て製造されている。最近の電子機器の小型化に伴って半導体装置の小型化も進み、中でも半導体素子を薄くする取り組みが活発に行われている。
【０００３】
薄化された半導体素子は外力に対する強度が弱く、特にウェハ状態の半導体素子を切断して個片毎に分割するダイシング工程においては、切断時にダメージを受けやすく、加工歩留まりの低下が避けられないという問題点がある。このような薄化された半導体素子を切断する方法として、機械的な切断方法に換えてプラズマのエッチング作用によって切断溝を形成することにより半導体ウェハを切断する方法（プラズマダイシング）が提案されている（例えば特許文献１参照）。
【０００４】
【特許文献１】
特開２００２−９３７５２号公報
【０００５】
【発明が解決しようとする課題】
しかしながら、上記従来技術に示すプラズマダイシングにおいては、プラズマのエッチング作用の不均一さに起因して、以下のような課題が解決されないままであった。プラズマエッチングにおいては、予め切断線以外の領域をレジスト層で覆うマスキングが行われる。そしてマスキング後の半導体ウェハはプラズマ処理装置の処理室内に収容され、処理室内で切断線の範囲のみをプラズマに曝露させて、この部分のシリコンをエッチングにより除去する。
【０００６】
ところでプラズマによるエッチング作用の度合いを示すエッチングレートは必ずしも均一ではなく、エッチングレートの分布は処理室内においてばらつきを示す。このため、処理室内に載置された半導体ウェハの切断線のうち、エッチングレートが高い範囲に位置する切断線はプラズマダイシングにおいて他の部分よりも短時間でシリコンが除去され切断を完了する。
【０００７】
そしてこの範囲の切断線は、エッチングレートが低い範囲に位置する切断線でのシリコン除去が完了するまで引き続きプラズマに曝露される。したがってエッチングレートが高い範囲においては、シリコンが完全に除去されることによって半導体ウェハ下面側の保護シートがプラズマに直接曝されることとなる。
【０００８】
そしてこの状態でプラズマ処理が継続されると、保護シートにプラズマの熱が直接作用する結果、保護シートが過度に加熱されて焼損や変形などの不具合を生じるおそれがある。このように、従来のプラズマダイシングにおいては、プラズマのエッチング作用の不均一さに起因する保護シートの熱ダメージを有効に防止することができなかった。
【０００９】
そこで本発明は、プラズマエッチングによる半導体ウェハの切断において、保護シートへの熱ダメージを防止することができる半導体ウェハの切断方法を提供することを目的とする。
【００１０】
【課題を解決するための手段】
請求項１記載の半導体ウェハの切断方法は、第１の面側に半導体素子が形成された半導体ウェハを前記第１の面と反対側の第２の面よりプラズマエッチングによって切断する半導体ウェハの切断方法であって、前記第１の面に保護シートを貼付けるシート貼付け工程と、前記第２の面に半導体ウェハの切断線を定めるマスクを形成するマスク形成工程と、前記マスク側から前記半導体ウェハにプラズマを照射して前記切断線の部分をプラズマエッチングするプラズマダイシング工程とを含み、前記保護シートは、基材となる絶縁シートの片面に半導体ウェハよりもプラズマエッチングされにくい金属層が形成されており、前記シート貼付け工程において、前記金属層側を前記第１の面に粘着層を介して貼付ける。
【００１１】
請求項２記載の半導体ウェハの切断方法は、請求項１記載の半導体ウェハの切断方法であって、前記プラズマダイシング工程で使用するプラズマ発生用ガスが少なくともフッ素系のガスを含み、前記金属層がアルミニウムもしくは銅のいずれかを含む。
【００１５】
本発明によれば、半導体ウェハをプラズマエッチングによって切断する半導体ウェハの切断において、基材となる絶縁シートの片面に半導体ウェハよりもプラズマエッチングされにくい金属層が形成された保護シートを使用し、この金属層をエッチングの進行を抑制するエッチングストップ層として利用することにより、プラズマエッチング進行のばらつきを排除した効率の良いプラズマエッチングが実現され、切断時の保護シートへの熱ダメージを防止することができる。
【００１６】
【発明の実施の形態】
次に本発明の実施の形態を図面を参照して説明する。図１は本発明の一実施の形態のプラズマ処理装置の側断面図、図２は本発明の一実施の形態のプラズマ処理装置の下部電極の部分断面図、図３は本発明の一実施の形態のプラズマ処理装置の断面図、図４は本発明の一実施の形態の半導体装置の製造方法の工程説明図、図５は本発明の一実施の形態のプラズマ処理方法のフロー図、図６は本発明の一実施の形態の半導体装置の製造方法の工程説明図である。
【００１７】
まず図１〜図３を参照してプラズマ処理装置について説明する。このプラズマ処理装置は、複数の半導体素子が回路形成面（第１の面）に形成された半導体ウェハを半導体素子の個片毎に分割して、厚みが１００μｍ以下の半導体装置を得る半導体装置の製造過程において使用されるものである。
【００１８】
この半導体装置の製造過程においては、まず半導体ウェハの回路形成面に半導体の主材質であるシリコンよりもプラズマエッチングされにくい材質からなる保護シートが貼り付けられ、回路形成面の反対側の裏面には、半導体ウェハを半導体素子の個片毎に分割するための切断線を定めるマスクが形成される。そしてこの状態の半導体ウェハを対象として本プラズマ処理装置によって、プラズマダイシングが行われる。
【００１９】
図１において、真空チャンバ１の内部は上述の半導体ウェハを対象としたプラズマ処理を行う処理室２となっており、減圧下でプラズマを発生させるための密閉空間が形成可能となっている。処理室２内部の下方には下部電極３が配置されており、下部電極３の上方には上部電極４が下部電極３に対して対向配置されている。下部電極３および上部電極４はそれぞれ円筒形状であり、処理室２内において同心配置となっている。
【００２０】
下部電極３はアルミニウムなどの導電体によって製作されており、円盤状の電極部３ａから下方に支持部３ｂを延出させた形状となっている。そして支持部３ｂを絶縁部材５を介して真空チャンバ１に保持させることにより、電気的に絶縁された状態で装着されている。上部電極４は下部電極３と同様にアルミニウムなどの導電体で製作されており、円盤状の電極部４ａから上方に支持部４ｂを延出させた形状となっている。
【００２１】
支持部４ｂは真空チャンバ１と電気的に導通しており、電極昇降機構（図示省略）によって昇降可能となっている。上部電極４が下降した状態では、上部電極４と下部電極３との間には、プラズマ処理のためのプラズマ放電を発生させる放電空間が形成される。電極昇降機構は電極間距離変更手段として機能し、上部電極４を昇降させることにより、下部電極３と上部電極４との間の電極間距離を変更することができる。
【００２２】
次に、下部電極３の構造および処理対象の半導体ウェハについて説明する。下部電極３の電極部３ａの上面は、半導体ウェハを載置する平面状の保持面となっており、保持面の外縁部には絶縁被覆層３ｆが設けられている。絶縁被覆層３ｆはアルミナなどのセラミックによって形成されており、これにより、下部電極３の外縁部は放電空間内に発生したプラズマから絶縁され、異常放電の発生が防止される。
【００２３】
図２は、プラズマダイシングが開始される前の半導体ウェハ６を下部電極３に載置した状態を示している。半導体ウェハ６はシリコンを主材質とする半導体基板であり、半導体ウェハ６の表面側（図２において下面側）の回路形成面（第１の面）には保護シート３０が貼着されている。半導体ウェハ６を下部電極３上に載置した状態では、保護シート３０は電極部３ａの上面の保持面３ｇに密着する。
【００２４】
保護シート３０は、基材となる絶縁シート３０ａの片面に半導体ウェハ６よりもプラズマエッチングされにくい金属、例えばアルミニウムや銅のいずれかを含む金属層３０ｂを形成し、金属層３０ｂの表面に粘着層３０ｃを備えた構成となっている（図６参照）。保護シート３０を半導体ウェハ６に貼り付ける際には、金属層３０ｂ側を回路形成面に粘着層３０ｃを介して貼付ける。
【００２５】
これにより、プラズマダイシングの過程でプラズマによるエッチングレート分布が均一でないことによって、半導体ウェハのエッチングレートに部分的なばらつきが生じる場合にあっても、金属層３０ｂがエッチングストップ層として機能するようになっている。
【００２６】
絶縁シート３０ａは、ポリオレフィン、ポリイミド、ポリエチレンテレフタレートなどの絶縁体の樹脂を１００μｍ程度の厚みの膜に形成した樹脂シートであり、保護シート３０を半導体ウェハ６に貼り付けた状態において、絶縁シート３０ａは、後述するように半導体ウェハ６を電極部３ａの保持面３ｇによって静電吸着する際の誘電体として機能する。
【００２７】
回路形成面の反対側（図２において上側）の裏面（第２の面）には、後述するプラズマダイシングにおける切断線を定めるマスクが形成されている。このマスクは、後述するように裏面を機械加工によって研削した後に、レジスト膜でパターニングすることにより形成され、これによりプラズマエッチングの対象となる切断線３１ｂの部分を除く領域がレジスト膜３１ａで覆われる。
【００２８】
図２に示すように、下部電極３には保持面３ｇに開口する吸着孔３ｅが複数設けられており、吸着孔３ｅは下部電極３の内部に設けられた吸引孔３ｃに連通している。吸引孔３ｃは図１に示すように、ガスライン切換バルブ１１を介して真空吸着ポンプ１２に接続されており、ガスライン切換バルブ１１はチッソガスを供給するＮ２ガス供給部１３に接続されている。ガスライン切換バルブ１１を切り換えることにより、吸引孔３ｃを真空吸着ポンプ１２，Ｎ２ガス供給部１３に選択的に接続させることができる。
【００２９】
吸引孔３ｃが真空吸着ポンプ１２と連通した状態で真空吸着ポンプ１２を駆動することにより、吸着孔３ｅから真空吸引して下部電極３に載置された半導体ウェハ６を真空吸着して保持する。したがって吸着孔３ｅ、吸引孔３ｃ、真空吸着ポンプ１２は下部電極３の保持面３ｇに開口した吸着孔３ｅから真空吸引することにより、保護シート３０を電極部３ａの保持面３ｇに密着させた状態で、半導体ウェハ６を真空吸着により保持する吸着保持手段となっている。
【００３０】
また吸引孔３ｃをＮ２ガス供給部１３に接続させることにより、吸着孔３ｅから保護シート３０の下面に対してチッソガスを噴出させることができるようになっている。後述するようにこのチッソガスは、保護シート３０を保持面３ｇから強制的に離脱させる目的のブロー用ガスである。
【００３１】
下部電極３には冷却用の冷媒流路３ｄが設けられており、冷媒流路３ｄは冷却機構１０と接続されている。冷却機構１０を駆動することにより、冷媒流路３ｄ内を冷却水などの冷媒が循環し、これによりプラズマ処理時に発生した熱によって昇温した下部電極３や下部電極３上の保護シート３０が冷却される。冷媒流路３ｄおよび冷却機構１０は、下部電極３を冷却する冷却手段となっている。
【００３２】
処理室２に連通して設けられた排気ポート１ａには、排気切換バルブ７を介して真空ポンプ８が接続されている。排気切換バルブ７を排気側に切り換えて真空ポンプ８を駆動することにより、真空チャンバ１の処理室２内部が真空排気され、処理空２内が減圧される。処理室２は圧力センサ（図示省略）を備えており、この圧力センサの圧力計測結果に基づいて真空ポンプ８を制御することにより、処理室２内を所望の圧力に減圧することができる。真空ポンプ８は、処理室２内を所望の圧力に減圧する減圧手段となっている。排気切換バルブ７を大気開放側に切り換えることにより、処理空２内には大気が導入され、処理室２内部の圧力が大気圧に復帰する。
【００３３】
次に上部電極４の詳細構造について説明する。上部電極４は、中央の電極部４ａと電極部４ａを囲んで外周部に張り出して設けられた絶縁体からなる張出部４ｆを備えた構成となっている。張出部４ｆの外形は下部電極３よりも大きく、下部電極３よりも外側に広がった形状で配置されている。上部電極４の下面中央部には、ガス吹出部４ｅが設けられている。
【００３４】
ガス吹出部４ｅは、上部電極４と下部電極３の間の放電空間２ｂにおいてプラズマ放電を発生させるためのプラズマ発生用ガスを供給する。ガス吹出部４ｅは、内部に多数の微細孔を有する多孔質材料を円形の板状に加工した部材であり、ガス滞留空間４ｇ内に供給されたプラズマ発生用ガスを、これらの微細孔を介して放電空間内に満遍なく吹き出させて均一な状態で供給する。
【００３５】
支持部４ｂ内には、ガス滞留空間４ｇに連通するガス供給孔４ｃが設けられており、ガス供給孔４ｃはガス流量調整部１９およびガス開閉バルブ２０を介してプラズマ発生用ガス供給部２１に接続されている。プラズマ発生用ガス供給部２１は、六フッ化硫黄（ＳＦ６）や四フッ化炭素（ＣＦ４）とヘリウムガスの混合ガスなど、フッ素系のガス含んだ混合ガスをプラズマ発生用ガスとして供給する。
【００３６】
ガス開閉バルブ２０を開状態にすることにより、プラズマ発生用ガス供給部２１からプラズマ発生用ガスをガス吹出部４ｅより放電空間２ｂ内に供給することができる。
【００３７】
上述のプラズマ発生用ガスの供給において、ガス流量調整部１９を制御部（図示省略）からの指令に従って制御することにより、放電空間２ｂ内に供給されるガスの流量を任意に調整できるようになっている。これにより、プラズマ発生用ガス供給状態における処理室２内の圧力が、予め設定されたプラズマ処理条件および圧力センサによる処理室２内の圧力に基づいて制御される。したがって、ガス流量調整部１９は、処理室２内の圧力を制御する圧力制御手段となっている。
【００３８】
下部電極３は、マッチング回路１６を介して高周波電源部１７に電気的に接続されている。高周波電源部１７を駆動することにより、接地部９に接地された真空チャンバ１と導通した上部電極４と下部電極３の間には高周波電圧が印加される。これにより、処理室２内部では上部電極４と下部電極３との間の放電空間２ｂにおいてプラズマ放電が発生し、処理室２内に供給されたプラズマ発生用ガスがプラズマ状態に移行する。マッチング回路１６は、このプラズマ発生時において処理室２内のプラズマ放電回路と高周波電源部１７のインピーダンスを整合させる。
【００３９】
また下部電極３には、ＲＦフィルタ１５を介して静電吸着用ＤＣ電源部１８が接続されている。静電吸着用ＤＣ電源部１８を駆動することにより、図３（ａ）に示すように下部電極３の表面には、負電荷が蓄積される。そしてこの状態で図３（ｂ）に示すように高周波電源部１７を駆動して処理室２内にプラズマを発生させると（図中付点部３３参照）、保持面３ｇ上に保護シート３０を介して載置された半導体ウェハ６と接地部９とを接続する直流印加回路３２が処理室２内のプラズマを介して形成される。これにより、下部電極３，ＲＦフィルタ１５，静電吸着用ＤＣ電源部１８，接地部９，プラズマ、半導体ウェハ６を順次結ぶ閉じた回路が形成され、半導体ウェハ６には正電荷が蓄積される。
【００４０】
そして導電体より成る下部電極３の保持面３ｇに蓄積された負電荷と、半導体ウェハ６に蓄積された正電荷との間には、誘電体としての絶縁層を含む保護シート３０を介してクーロン力が作用し、このクーロン力によって半導体ウェハ６は下部電極３に保持される。このとき、ＲＦフィルタ１５は、高周波電源部１７の高周波電圧が、静電吸着用ＤＣ電源部１８に直接印加されることを防止する。なお、静電吸着用ＤＣ電源部１８の極性は正負逆でもよい。
【００４１】
上記構成において、静電吸着用ＤＣ電源部１８は、下部電極３に直流電圧を印加することにより、保護シート３０で隔てられた半導体ウェハ６と下部電極３の保持面３ｇとの間に作用するクーロン力を利用して、半導体ウェハ６を静電吸着する直流電圧印加手段となっている。すなわち、下部電極３に半導体ウェハ６を保持させる保持手段は、保持面３ｇに開口する複数の吸着孔３ｅを介して保護シート３０を真空吸着する真空吸着手段と、上述の直流電圧印加手段との２種類を使い分けできるようになっている。
【００４２】
処理室２の側面には、処理対象物の出し入れ用の開口部（図示省略）が開閉自在に設けられている。半導体ウェハ６の搬入・搬出に際しては、電極昇降機構により上部電極４を上昇させて下部電極３上に搬送用のスペースを確保した状態で、ウェハ搬送機構によって開口部を介して半導体ウェハ６の出し入れが行われる。
【００４３】
このプラズマ処理装置は上記のように構成されており、以下このプラズマ処理装置を用いて行われる半導体装置の製造方法およびこの製造方法の過程において用いられるプラズマ処理方法について、図４に沿って各図を参照しながら説明する。
【００４４】
まず図４（ａ）において、６は複数の半導体素子が形成され機械加工によって薄化された状態の半導体ウェハを示しており、前工程の薄化工程において１００μｍ以下の厚みまで薄化されている。半導体ウェハ６には薄化工程に先立って回路形成面（第１の面）６ａに保護シート３０が貼付けられる（シート貼付け工程）。
【００４５】
このとき、このとき保護シート３０は、回路形成面６ａの全面を覆い且つ半導体ウェハ６から外側にはみ出すことのないよう、半導体ウェハ６の外形形状と同じ形状に整形したものが用いられる。これにより、後工程のプラズマ処理において保護シート３０がプラズマに対して露呈することがなく、プラズマによる保護シート３０のダメージを防止することができる。
【００４６】
薄化工程後の半導体ウェハ６の回路形成面６ａの裏面（第２の面）には、レジスト膜３１が半導体ウェハ６の全面を覆って形成される。このレジスト膜３１は、半導体ウェハ６を半導体素子の個片毎に分割するための切断線を定めるマスクを形成するためのものであり、レジスト膜３１をフォトリソグラフィによってパターニングして、切断線３１ｂに相当する部分のみを除去する。これにより、半導体ウェハ６の裏面には切断線３１ｂの部分を除く領域がレジスト膜３１ａによって覆われたマスクが形成され、この状態のマスク付きの半導体ウェハ６が、プラズマ処理の対象となる（マスク形成工程）。
【００４７】
以下、このマスク付きの半導体ウェハ６を対象としたプラズマ処理方法について、図５のフローに沿って各図を参照して説明する。まずマスク付きの半導体ウェハ６が処理室２内に搬入される（ＳＴ１）。次いで、真空吸着ポンプ１２を駆動して吸着孔３ｅから真空吸引し、半導体ウェハ６の真空吸着をＯＮ状態にするとともに、静電吸着用ＤＣ電源をＯＮ状態にする（ＳＴ２）。この真空吸着により、処理室内２において保護シート３０を下部電極３の保持面３ｇに密着させた状態で、半導体ウェハ６を下部電極３によって保持する。
【００４８】
この後、処理室２の扉が閉じられ、上部電極４が下降する（ＳＴ３）。これにより、上部電極４と下部電極３との間の電極間距離は、プラズマ処理条件に示す電極間距離に設定される。次いで真空ポンプ８を作動させ、処理室２内の減圧を開始する（ＳＴ４）。処理室２内が所定の真空度に到達したならば、プラズマ発生用ガス供給部２１から六フッ化硫黄とヘリウムの混合ガスより成るエッチング用ガス（プラズマダイシング用ガス）を供給する（ＳＴ５）。
【００４９】
そして処理室２内の圧力がプラズマ処理条件に示すガス圧力に到達したならば、高周波電源部１８を駆動して上部電極４と下部電極３との間に高周波電圧を印加し、プラズマ放電を開始する（ＳＴ６）。これにより、上部電極４と下部電極３との間の放電空間において、フッ素系のガスを含むプラズマダイシング用ガスをプラズマ状態に移行させる。このプラズマ発生により、六フッ化硫黄などのフッ素系ガスのプラズマがマスク側（レジスト膜３１ａ側）から半導体ウェハ６に照射される。このプラズマの照射により、半導体ウェハ６の主材質であるシリコンのうち、レジスト膜３１ａに覆われていない切断線３１ｂの部分のみが、フッ素系ガスのプラズマによってプラズマエッチングされる。
【００５０】
これとともに、プラズマによって上部電極４と下部電極３との間の放電空間には直流印加回路が形成される（図３参照）。これにより、下部電極３と半導体ウェハ６との間には静電吸着力が発生し、半導体ウェハ６は下部電極３に静電吸着力により保持される。このため保護シート３０は下部電極３の保持面３ｇに良好に密着し、半導体ウェハ６はプラズマ処理過程において安定して保持されるとともに、下部電極３に備えられた冷却機能によって保護シート３０が良好に冷却され、プラズマ放電によって発生する熱による熱ダメージが防止される。
【００５１】
そしてこのプラズマエッチングが進行することにより、図４（ｃ）に示すように半導体ウェハ６には切断線３１ｂの部分のみに切断溝６ｄが形成され、この切断溝６ｄの深さが半導体ウェハ６の全厚みに到達することにより、半導体ウェハ６は半導体素子６ｃの個片毎に分割される（プラズマダイシング工程）。
【００５２】
このプラズマダイシングの進行過程について、図６を参照して説明する。図６（ａ）は、プラズマダイシング開始前の状態を示しており、保護シート３０は粘着層３０ｃを介して半導体ウェハ６の回路形成面６ａに貼り付けられている。プラズマダイシングが開始されて、マスク側からフッ素系ガスのプラズマが照射されることにより、プラズマに露呈された切断線３１ｂの部分がプラズマエッチングされて切断溝６ｄが半導体ウェハ６の内部に向かって形成される。
【００５３】
図６（ｂ）は、プラズマエッチングが開始された後、プラズマ処理時間が経過して切断溝６ｄの形成が進行した状態を示している。このとき処理室２内におけるエッチングレート分布の不均一に起因して、切断溝３１ｂによってプラズマエッチングの進行にばらつきが生じる。
【００５４】
例えば、図６（ｂ）においては、エッチングレートが高い範囲にある右側の切断線３１ｂの位置では切断溝６ｄは既に半導体ウェハ６の全厚みを貫通しており、これによってプラズマに露呈された粘着層３０ｃ内にもプラズマエッチングが進行している。これに対し、エッチングレートが低い範囲にある左側の切断線３１ｂの位置では切断溝６ｄは未だ半導体ウェハ６の下面まで到達しておらず、切断が未完了の状態にある。
【００５５】
プラズマエッチングによる切断溝形成においては、エッチングの進行度合いは溝幅方向について一定ではなく、溝下端部の断面形状は溝中心が下方に突穿したＶ字状となる。このため、右側の切断溝６ｄのように、半導体ウェハ６の全厚みが切断された状態においても、切断溝６ｄの底部の溝幅は切断線３１ｂの幅よりも狭くなっている。半導体ウェハ６のダイシングでは全厚みにわたって均一な溝幅の切断溝で切断することが望ましく、このような均一な切断溝を形成するためには、従来方法においては切断溝を厚み方向にさらに下方まで余分に進行させることが必要であった。そしてその結果、プラズマの熱による保護シート３０のダメージが発生していた。
【００５６】
図６（ｃ）は、さらにプラズマ処理時間が経過した状態を示している。図６（ｂ）の状態から２つの切断線３１ｂに対してさらにプラズマエッチングが行われると、まず右側の切断線３１ｂにおいて切断溝６ｄが粘着層３０ｃの全厚みにわたって進行して金属層３０ｂまで到達する。ここでフッ素系ガスのプラズマを金属層３０ｃに作用させた場合のエッチングレートは極めて低いため、切断溝６ｄの厚み方向への進行は金属層３０ｂの表面でほぼ停止する。これに対し、半導体ウェハ６および粘着層３０ｃに対しては継続してプラズマエッチングの作用が及ぶため、プラズマエッチングをある時間だけ継続して行うことにより、切断溝６ｄの底部における溝幅は上部と略等しくなり、均一な溝幅の切断溝６ｄが形成される。
【００５７】
このようにプラズマエッチングが継続される過程において、エッチングレートが低い範囲にある左側の切断線３１ｂにおいても、時間の経過とともに切断溝６ｄは粘着層３０ｃの全厚みにわたって形成され、同様に金属層３０ｂの表面で厚み方向への進行が停止する。そしてこの後プラズマエッチングを継続することにより、上述と同様に切断溝６ｄの底部における溝幅は上部と略等しくなり、均一な溝幅の切断溝６ｄが形成される。
【００５８】
すなわち、保護シート３０に設けられた金属層３０ｂは、プラズマエッチングによる溝形成の厚み方向への進行を停止させるエッチングストップ層として機能している。そしてこのエッチングストップ層の存在により、プラズマによる保護シート３０への熱ダメージを防止する上で、次に説明するような効果を得る。
【００５９】
図６（ｃ）に示す状態に至るまでの間、マスク付きの半導体ウェハ６にはプラズマが継続して照射され、切断線３１ｂの位置においては切断溝６ｄの底部にプラズマの熱が集中的に作用する。このため、図６（ｂ）の状態になると切断溝６ｄの底部の近傍の保護シート３０は集中的に加熱される。このような状態においても、保護シート３０には絶縁層３０ａと半導体ウェハ６との間にエッチングストップ層としての金属層３０ｂが介在していることから、エッチングがさらに下方に進行して絶縁層３０ａにまでプラズマの作用が及ぶことがない。
【００６０】
さらに、金属層３０ｂはアルミニウムや銅など熱伝導性に優れた材質が用いられることから、切断溝６ｄの近傍が集中的に加熱された場合にあっても、熱が保護シート３０の全面にわたって拡散する。そしてこの熱は、保護シート３０の下面から、冷却手段によって冷却されている下部電極３の保持面３ｇに伝達される。したがって、保護シート３０がプラズマエッチングの過程において過度に加熱されることによる不具合を生じることなく、良好なプラズマダイシングを行うことができる。
【００６１】
このようにして所定時間プラズマ処理を継続することによりプラズマダイシングが完了したならば、プラズマ放電を停止する（ＳＴ７）。この後、真空ポンプ８の作動を停止し（ＳＴ８）、排気切換バルブ７を切り換えて大気開放を行う（ＳＴ９）。これにより、処理室２内の圧力が大気圧に復帰する。そして真空吸着をＯＦＦ状態にするとともに、静電吸着用ＤＣ電源をＯＦＦにする（ＳＴ１０）。これにより、半導体素子６ｃの個片毎に分割され保護テープ３０に保持された状態の半導体ウェハ６の吸着保持が解除される。
【００６２】
そしてその後、プラズマ処理後の半導体ウェハ６の搬出が行われる（ＳＴ１１）。すなわち、吸着孔３ｅからチッソガスをブローしながら、吸着ヘッド等のハンドリング機構（図示省略）によって半導体ウェハ６を吸着保持して処理室２の外へ搬出する。プラズマダイシングにおいては、保護シート３０は前述のように半導体ウェハ６によって全面を覆われており、プラズマに露呈されることによる熱変形などのダメージが発生しない。従って、保護シート３０は保持面３ｇおよび半導体ウェハ６に常に良好に密着し、保護シートとしての機能を良好に果たすことができる。
【００６３】
そして、保護シート３０とともに搬出された半導体ウェハ６は、マスク除去工程に送られ、図４（ｄ）に示すように、個片の半導体素子６ｃからレジスト膜３１ａが除去される。その後半導体ウェハ６はシート剥離工程に送られ、半導体素子６ｃの個片毎に分割して得られた半導体装置の回路形成面から、保護シート３０を剥離する（シート剥離工程）。このシート剥離は、図４（ｅ）に示すように、保持用の粘着シート３７を半導体素子６ｃの裏面に貼り付けて各半導体素子６ｃを粘着シート３７に保持させた後に行われる。
【００６４】
上記説明したように、本実施の形態に示す半導体ウェハの切断方法においては、半導体ウェハをプラズマエッチングによって切断するプラズマダイシングにおいて、基材となる絶縁シートの片面に半導体ウェハよりもプラズマエッチングされにくい金属層が形成された保護シートを使用し、この金属層をエッチングの進行を抑制するエッチングストップ層として利用するようにしている。
【００６５】
これにより、従来のプラズマダイシングにおいて未解決の課題であったエッチングレートの不均一に起因する保護シートへの熱ダメージ、すなわちエッチングレートが高い範囲において、半導体ウェハのシリコンが完全に除去されることによって半導体ウェハ下面側の保護シートがプラズマに直接曝されることによる保護シートへの熱ダメージを有効に防止することができる。
【００６６】
なお本実施の形態では、プラズマエッチングをフッ素系のガスを含んだ一種類の混合ガスのプラズマを利用して行う例を示したが、プラズマエッチングを複数種類のガスを段階的に切り換えながら行ってもよい。例えば半導体ウェハのＳｉ０２層のエッチングを水素結合を有するフッ素系のガスのプラズマで行い、保護層（パッシべーション膜）のエッチングを酸素ガスのプラズマで行うように、プラズマ発生用ガス供給手段の構成やプロセスを変更してもよい。
【００６７】
【発明の効果】
本発明によれば、半導体ウェハをプラズマエッチングによって切断する半導体ウェハの切断において、基材となる絶縁シートの片面に半導体ウェハよりもプラズマエッチングされにくい金属層が形成された保護シートを使用し、この金属層をエッチングの進行を抑制するエッチングストップ層として利用するようにしたので、プラズマエッチング進行のばらつきを排除した効率の良いプラズマエッチングが実現され、切断時の保護シートへの熱ダメージを防止することができる。
【図面の簡単な説明】
【図１】本発明の一実施の形態のプラズマ処理装置の側断面図
【図２】本発明の一実施の形態のプラズマ処理装置の下部電極の部分断面図
【図３】本発明の一実施の形態のプラズマ処理装置の断面図
【図４】本発明の一実施の形態の半導体装置の製造方法の工程説明図
【図５】本発明の一実施の形態のプラズマ処理方法のフロー図
【図６】本発明の一実施の形態の半導体装置の製造方法の工程説明図
【符号の説明】
１ 真空チャンバ
２ 処理室
３ 下部電極
４ 上部電極
６ 半導体ウェハ
６ｄ 切断溝
６ｃ 半導体素子
２１ プラズマ発生用ガス供給部
３０ 保護シート
３０ａ 絶縁シート
３０ｂ 金属層
３０ｃ 粘着層
３１ レジスト膜
３１ｂ 切断線
Claims (2)
- 第１の面側に半導体素子が形成された半導体ウェハを前記第１の面と反対側の第２の面よりプラズマエッチングによって切断する半導体ウェハの切断方法であって、前記第１の面に保護シートを貼付けるシート貼付け工程と、前記第２の面に半導体ウェハの切断線を定めるマスクを形成するマスク形成工程と、前記マスク側から前記半導体ウェハにプラズマを照射して前記切断線の部分をプラズマエッチングするプラズマダイシング工程とを含み、前記保護シートは、基材となる絶縁シートの片面に半導体ウェハよりもプラズマエッチングされにくい金属層が形成されており、前記シート貼付け工程において、前記金属層側を前記第１の面に粘着層を介して貼付けることを特徴とする半導体ウェハの切断方法。
- 前記プラズマダイシング工程で使用するプラズマ発生用ガスが少なくともフッ素系のガスを含み、前記金属層がアルミニウムもしくは銅のいずれかを含むことを特徴とする請求項１記載の半導体ウェハの切断方法。
Priority Applications (9)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002359051A JP4013753B2 (ja) | 2002-12-11 | 2002-12-11 | 半導体ウェハの切断方法 |
| US10/732,677 US7060531B2 (en) | 2002-12-11 | 2003-12-10 | Method of cutting semiconductor wafer and protective sheet used in the cutting method |
| AU2003295231A AU2003295231A1 (en) | 2002-12-11 | 2003-12-11 | Method of cutting semiconductor wafer and protective sheet used in the cutting method |
| DE60335137T DE60335137D1 (de) | 2002-12-11 | 2003-12-11 | Verfahren zum durchtrennung einen halbleiter substrat und verwendung einer schutzschicht für jenes verfahren |
| PCT/JP2003/015887 WO2004053981A1 (en) | 2002-12-11 | 2003-12-11 | Method of cutting semiconductor wafer and protective sheet used in the cutting method |
| KR1020047019210A KR100971760B1 (ko) | 2002-12-11 | 2003-12-11 | 반도체 웨이퍼의 절단 방법 및 그 절단 방법에 사용되는보호 시트 |
| AT03786235T ATE489727T1 (de) | 2002-12-11 | 2003-12-11 | Verfahren zum durchtrennung einen halbleiter substrat und verwendung einer schutzschicht für jenes verfahren |
| CNB2003801005002A CN100356549C (zh) | 2002-12-11 | 2003-12-11 | 半导体晶片的切割方法和切割方法中使用的保护片 |
| EP03786235A EP1570519B1 (en) | 2002-12-11 | 2003-12-11 | Method of cutting semiconductor wafer and use of a protective sheet for that cutting method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002359051A JP4013753B2 (ja) | 2002-12-11 | 2002-12-11 | 半導体ウェハの切断方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004193305A JP2004193305A (ja) | 2004-07-08 |
| JP4013753B2 true JP4013753B2 (ja) | 2007-11-28 |
Family
ID=32500922
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002359051A Expired - Fee Related JP4013753B2 (ja) | 2002-12-11 | 2002-12-11 | 半導体ウェハの切断方法 |
Country Status (9)
| Country | Link |
|---|---|
| US (1) | US7060531B2 (ja) |
| EP (1) | EP1570519B1 (ja) |
| JP (1) | JP4013753B2 (ja) |
| KR (1) | KR100971760B1 (ja) |
| CN (1) | CN100356549C (ja) |
| AT (1) | ATE489727T1 (ja) |
| AU (1) | AU2003295231A1 (ja) |
| DE (1) | DE60335137D1 (ja) |
| WO (1) | WO2004053981A1 (ja) |
Families Citing this family (55)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI231534B (en) * | 2003-12-11 | 2005-04-21 | Advanced Semiconductor Eng | Method for dicing a wafer |
| JP4018096B2 (ja) | 2004-10-05 | 2007-12-05 | 松下電器産業株式会社 | 半導体ウェハの分割方法、及び半導体素子の製造方法 |
| JP4288229B2 (ja) * | 2004-12-24 | 2009-07-01 | パナソニック株式会社 | 半導体チップの製造方法 |
| TWI267133B (en) * | 2005-06-03 | 2006-11-21 | Touch Micro System Tech | Method of segmenting a wafer |
| JP2007180395A (ja) * | 2005-12-28 | 2007-07-12 | Sanyo Electric Co Ltd | 半導体装置の製造方法 |
| US7871899B2 (en) * | 2006-01-11 | 2011-01-18 | Amkor Technology, Inc. | Methods of forming back side layers for thinned wafers |
| JP4997955B2 (ja) * | 2006-12-18 | 2012-08-15 | パナソニック株式会社 | 半導体チップの製造方法 |
| JP4840174B2 (ja) * | 2007-02-08 | 2011-12-21 | パナソニック株式会社 | 半導体チップの製造方法 |
| KR100828025B1 (ko) * | 2007-06-13 | 2008-05-08 | 삼성전자주식회사 | 웨이퍼 절단 방법 |
| US7838424B2 (en) * | 2007-07-03 | 2010-11-23 | Taiwan Semiconductor Manufacturing Company, Ltd. | Enhanced reliability of wafer-level chip-scale packaging (WLCSP) die separation using dry etching |
| US8012857B2 (en) * | 2007-08-07 | 2011-09-06 | Semiconductor Components Industries, Llc | Semiconductor die singulation method |
| US7781310B2 (en) | 2007-08-07 | 2010-08-24 | Semiconductor Components Industries, Llc | Semiconductor die singulation method |
| US8859396B2 (en) | 2007-08-07 | 2014-10-14 | Semiconductor Components Industries, Llc | Semiconductor die singulation method |
| US7989319B2 (en) * | 2007-08-07 | 2011-08-02 | Semiconductor Components Industries, Llc | Semiconductor die singulation method |
| CN101374384B (zh) * | 2007-08-24 | 2010-10-06 | 富葵精密组件(深圳)有限公司 | 电路板用粘胶膜的切割方法 |
| JP2009260272A (ja) * | 2008-03-25 | 2009-11-05 | Panasonic Corp | 基板の加工方法および半導体チップの製造方法ならびに樹脂接着層付き半導体チップの製造方法 |
| JP5246001B2 (ja) * | 2009-04-10 | 2013-07-24 | パナソニック株式会社 | 基板の加工方法および半導体チップの製造方法ならびに樹脂接着層付き半導体チップの製造方法 |
| JP5218238B2 (ja) | 2009-04-10 | 2013-06-26 | パナソニック株式会社 | 基板の加工方法および半導体チップの製造方法ならびに樹脂接着層付き半導体チップの製造方法 |
| KR101104134B1 (ko) * | 2009-10-30 | 2012-01-13 | 전자부품연구원 | 반도체 칩 패키징 방법 |
| TWI430415B (zh) * | 2009-12-01 | 2014-03-11 | Xintec Inc | 晶片封裝體及其製造方法 |
| US20110175209A1 (en) * | 2010-01-18 | 2011-07-21 | Seddon Michael J | Method of forming an em protected semiconductor die |
| US9165833B2 (en) * | 2010-01-18 | 2015-10-20 | Semiconductor Components Industries, Llc | Method of forming a semiconductor die |
| US8384231B2 (en) | 2010-01-18 | 2013-02-26 | Semiconductor Components Industries, Llc | Method of forming a semiconductor die |
| US9299664B2 (en) * | 2010-01-18 | 2016-03-29 | Semiconductor Components Industries, Llc | Method of forming an EM protected semiconductor die |
| US9343365B2 (en) * | 2011-03-14 | 2016-05-17 | Plasma-Therm Llc | Method and apparatus for plasma dicing a semi-conductor wafer |
| US8802545B2 (en) | 2011-03-14 | 2014-08-12 | Plasma-Therm Llc | Method and apparatus for plasma dicing a semi-conductor wafer |
| USRE46339E1 (en) * | 2011-03-14 | 2017-03-14 | Plasma-Therm Llc | Method and apparatus for plasma dicing a semi-conductor wafer |
| JP5833411B2 (ja) * | 2011-11-11 | 2015-12-16 | ルネサスエレクトロニクス株式会社 | 半導体装置およびその製造方法ならびに液晶表示装置 |
| US8815706B2 (en) | 2012-01-20 | 2014-08-26 | Infineon Technologies Ag | Methods of forming semiconductor devices |
| US9553021B2 (en) * | 2012-09-03 | 2017-01-24 | Infineon Technologies Ag | Method for processing a wafer and method for dicing a wafer |
| US9484260B2 (en) | 2012-11-07 | 2016-11-01 | Semiconductor Components Industries, Llc | Heated carrier substrate semiconductor die singulation method |
| US9136173B2 (en) | 2012-11-07 | 2015-09-15 | Semiconductor Components Industries, Llc | Singulation method for semiconductor die having a layer of material along one major surface |
| KR102029646B1 (ko) * | 2013-01-31 | 2019-11-08 | 삼성전자 주식회사 | 반도체 장치 제조 방법 |
| US9299614B2 (en) * | 2013-12-10 | 2016-03-29 | Applied Materials, Inc. | Method and carrier for dicing a wafer |
| US9418894B2 (en) | 2014-03-21 | 2016-08-16 | Semiconductor Components Industries, Llc | Electronic die singulation method |
| US9112050B1 (en) * | 2014-05-13 | 2015-08-18 | Applied Materials, Inc. | Dicing tape thermal management by wafer frame support ring cooling during plasma dicing |
| US9472458B2 (en) | 2014-06-04 | 2016-10-18 | Semiconductor Components Industries, Llc | Method of reducing residual contamination in singulated semiconductor die |
| US9385041B2 (en) | 2014-08-26 | 2016-07-05 | Semiconductor Components Industries, Llc | Method for insulating singulated electronic die |
| JP2016207737A (ja) * | 2015-04-17 | 2016-12-08 | 株式会社ディスコ | 分割方法 |
| JP6506606B2 (ja) * | 2015-04-27 | 2019-04-24 | 株式会社ディスコ | ウエーハの分割方法 |
| JP6516125B2 (ja) * | 2015-09-07 | 2019-05-22 | パナソニックＩｐマネジメント株式会社 | プラズマ処理方法および電子部品の製造方法 |
| JP6492288B2 (ja) * | 2015-10-01 | 2019-04-03 | パナソニックＩｐマネジメント株式会社 | 素子チップの製造方法 |
| JP6492287B2 (ja) * | 2015-10-01 | 2019-04-03 | パナソニックＩｐマネジメント株式会社 | 素子チップの製造方法および電子部品実装構造体の製造方法 |
| GB201518756D0 (en) | 2015-10-22 | 2015-12-09 | Spts Technologies Ltd | Apparatus for plasma dicing |
| JP6575874B2 (ja) * | 2016-03-09 | 2019-09-18 | パナソニックＩｐマネジメント株式会社 | 素子チップの製造方法 |
| KR101938306B1 (ko) * | 2016-04-18 | 2019-01-14 | 최상준 | 건식 에칭장치의 제어방법 |
| US10366923B2 (en) | 2016-06-02 | 2019-07-30 | Semiconductor Components Industries, Llc | Method of separating electronic devices having a back layer and apparatus |
| US10373869B2 (en) | 2017-05-24 | 2019-08-06 | Semiconductor Components Industries, Llc | Method of separating a back layer on a substrate using exposure to reduced temperature and related apparatus |
| CN111201482A (zh) * | 2017-11-30 | 2020-05-26 | 深圳市柔宇科技有限公司 | 显示屏保护结构、显示组件及切割方法、贴膜方法 |
| TWI825080B (zh) | 2018-03-30 | 2023-12-11 | 日商琳得科股份有限公司 | 半導體晶片的製造方法 |
| CN110634796A (zh) * | 2018-06-25 | 2019-12-31 | 半导体元件工业有限责任公司 | 用于处理电子管芯的方法及半导体晶圆和管芯的切单方法 |
| US10916474B2 (en) * | 2018-06-25 | 2021-02-09 | Semiconductor Components Industries, Llc | Method of reducing residual contamination in singulated semiconductor die |
| US10607889B1 (en) * | 2018-09-19 | 2020-03-31 | Semiconductor Components Industries, Llc | Jet ablation die singulation systems and related methods |
| US10818551B2 (en) | 2019-01-09 | 2020-10-27 | Semiconductor Components Industries, Llc | Plasma die singulation systems and related methods |
| CN111640827B (zh) * | 2019-03-01 | 2021-03-12 | 山东浪潮华光光电子股份有限公司 | 一种GaAs基LED芯片的切割方法 |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2836334B2 (ja) * | 1992-01-23 | 1998-12-14 | 三菱電機株式会社 | 高出力半導体装置の製造方法 |
| US5268065A (en) * | 1992-12-21 | 1993-12-07 | Motorola, Inc. | Method for thinning a semiconductor wafer |
| DE19618895A1 (de) | 1996-05-10 | 1997-11-13 | Itt Ind Gmbh Deutsche | Verfahren zum Bearbeiten von Seitenflächen elektronischer Elemente |
| US5910687A (en) * | 1997-01-24 | 1999-06-08 | Chipscale, Inc. | Wafer fabrication of die-bottom contacts for electronic devices |
| EP0860876A3 (de) * | 1997-02-21 | 1999-09-22 | DaimlerChrysler AG | Anordnung und Verfahren zur Herstellung von CSP-Gehäusen für elektrische Bauteile |
| US5972781A (en) * | 1997-09-30 | 1999-10-26 | Siemens Aktiengesellschaft | Method for producing semiconductor chips |
| JP2002093752A (ja) | 2000-09-14 | 2002-03-29 | Tokyo Electron Ltd | 半導体素子分離方法及び半導体素子分離装置 |
| JP2002273824A (ja) * | 2001-03-16 | 2002-09-25 | Tomoegawa Paper Co Ltd | 接着剤付き銅箔積層体およびその作製方法 |
-
2002
- 2002-12-11 JP JP2002359051A patent/JP4013753B2/ja not_active Expired - Fee Related
-
2003
- 2003-12-10 US US10/732,677 patent/US7060531B2/en not_active Expired - Fee Related
- 2003-12-11 AU AU2003295231A patent/AU2003295231A1/en not_active Abandoned
- 2003-12-11 WO PCT/JP2003/015887 patent/WO2004053981A1/en active Application Filing
- 2003-12-11 CN CNB2003801005002A patent/CN100356549C/zh not_active Expired - Fee Related
- 2003-12-11 KR KR1020047019210A patent/KR100971760B1/ko not_active IP Right Cessation
- 2003-12-11 AT AT03786235T patent/ATE489727T1/de not_active IP Right Cessation
- 2003-12-11 DE DE60335137T patent/DE60335137D1/de not_active Expired - Lifetime
- 2003-12-11 EP EP03786235A patent/EP1570519B1/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JP2004193305A (ja) | 2004-07-08 |
| DE60335137D1 (de) | 2011-01-05 |
| WO2004053981A1 (en) | 2004-06-24 |
| ATE489727T1 (de) | 2010-12-15 |
| CN100356549C (zh) | 2007-12-19 |
| EP1570519A1 (en) | 2005-09-07 |
| KR100971760B1 (ko) | 2010-07-21 |
| KR20050084789A (ko) | 2005-08-29 |
| AU2003295231A1 (en) | 2004-06-30 |
| CN1692493A (zh) | 2005-11-02 |
| US7060531B2 (en) | 2006-06-13 |
| EP1570519B1 (en) | 2010-11-24 |
| US20040121611A1 (en) | 2004-06-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4013753B2 (ja) | 半導体ウェハの切断方法 | |
| JP3991872B2 (ja) | 半導体装置の製造方法 | |
| KR100949953B1 (ko) | 플라즈마 처리 장치 및 플라즈마 처리 방법 | |
| KR100967384B1 (ko) | 반도체 장치의 제조 방법, 플라즈마 처리 장치 및플라즈마 처리 방법 | |
| JP3966168B2 (ja) | 半導体装置の製造方法 | |
| JP4288252B2 (ja) | 半導体チップの製造方法 | |
| JP4013745B2 (ja) | プラズマ処理方法 | |
| JP4275095B2 (ja) | 半導体チップの製造方法 | |
| JP4275096B2 (ja) | 半導体チップの製造方法 | |
| JP4546483B2 (ja) | 半導体チップの製造方法 | |
| US20050279459A1 (en) | Plasma treating apparatus and plasma treating method | |
| CN107154369A (zh) | 等离子体处理方法 | |
| JP3695429B2 (ja) | プラズマ処理装置 | |
| JP2006066663A (ja) | 半導体パッケージ部品 | |
| JP2006040914A (ja) | 半導体ウェハの分割方法及び分割装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040928 |
|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20050707 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061114 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061226 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20070508 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070618 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20070717 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070821 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070903 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100921 Year of fee payment: 3 |
|
| R151 | Written notification of patent or utility model registration |
Ref document number: 4013753 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100921 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110921 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120921 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130921 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |