KR100971760B1 - 반도체 웨이퍼의 절단 방법 및 그 절단 방법에 사용되는보호 시트 - Google Patents

반도체 웨이퍼의 절단 방법 및 그 절단 방법에 사용되는보호 시트 Download PDF

Info

Publication number
KR100971760B1
KR100971760B1 KR1020047019210A KR20047019210A KR100971760B1 KR 100971760 B1 KR100971760 B1 KR 100971760B1 KR 1020047019210 A KR1020047019210 A KR 1020047019210A KR 20047019210 A KR20047019210 A KR 20047019210A KR 100971760 B1 KR100971760 B1 KR 100971760B1
Authority
KR
South Korea
Prior art keywords
plasma
semiconductor wafer
cutting
protective sheet
etching
Prior art date
Application number
KR1020047019210A
Other languages
English (en)
Other versions
KR20050084789A (ko
Inventor
키요시 아리타
Original Assignee
파나소닉 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 파나소닉 주식회사 filed Critical 파나소닉 주식회사
Publication of KR20050084789A publication Critical patent/KR20050084789A/ko
Application granted granted Critical
Publication of KR100971760B1 publication Critical patent/KR100971760B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/6834—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to protect an active side of a device or wafer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Dicing (AREA)
  • Drying Of Semiconductors (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Formation Of Insulating Films (AREA)
  • Finish Polishing, Edge Sharpening, And Grinding By Specific Grinding Devices (AREA)

Abstract

플라즈마 에칭에 의해 절단되는 반도체 웨이퍼를 절단하기 위한 방법에 있어서, 플라즈마 에칭 비율이 낮은 금속층이 형성된 보호시트가 절연 시트의 일면에 형성되고, 상기 보호시트가 접착층에 의해 회로형성면에 부착되고, 절단선 부분에 플라즈마 에칭을 수행하기 위해 절단선 부분을 제외한 부분을 레지스트 필름으로 덮인 마스크면으로부터, 회로형성면의 반대측 면 상에 플라즈마를 노출시킨다. 이러한 구성에 의해, 상기 금속층을 에칭 처리를 억제하기 위한 에칭 정지층으로 이용할 수 있다. 그 결과, 에칭의 진행에 따른 변동을 회피하고, 상기 보호시트에 발생하는 열 손상을 회피할 수 있다.
플라즈마, 보호시트, 금속층, 에칭 정지층

Description

반도체 웨이퍼의 절단 방법 및 그 절단 방법에 사용되는 보호 시트{METHOD OF CUTTING SEMICONDUCTOR WAFER AND PROTECTIVE SHEET USED IN THE CUTTING METHOD}
본 발명은 플라즈마 에칭에 의해 반도체 웨이퍼를 절단하는 방법에 관한 것이다. 또한 본 발명은 반도체 웨이퍼의 절단 방법에 사용되는 보호 시트에 관한 것이다.
전기 기기의 회로판에 실장되는 반도체 장치는, 일반적으로, 리드 프레임과 금속 범프의 핀들이 웨이퍼 상태로 회로 패턴이 형성된 반도체 소자들에 연결되고, 상기 반도체 소자들은 패키징 단계가 수행되어 수지에 의해 밀봉됨으로써 제조된다. 그러나 최근 전자 기기들의 크기가 작아짐에 따라, 상기 반도체 장치들의 크기도 작아지고 있다. 특히, 반도체 소자의 두께를 줄이기 위한 연구가 활발히 수행되고 있다.
두께가 감소된 반도체 소자의 기계적 강도는 매우 낮아서, 상기 반도체 소자는 웨이퍼 상태의 반도체 소자를 개별적인 조각으로 절단하는 반도체 소자의 다이싱 단계에서 수행되는 절단 공정시 파손되기 쉽고, 필연적으로 기계적 가공에 의한 수율도 낮아진다. 두께가 감소된 상기 반도체 소자의 절단 방법으로서, 기계적인 절단 방법 대신에, 상기 반도체 웨이퍼를 플라즈마 에칭에 의해 절단 홈을 형성한 후 절단하는 방법이 제안된다. 이러한 방법은, 예를 들면, 일본 공개 특허 제2002-93752호에 제안되어 있다.
그러나, 상기와 같은 종래의 플라즈마 다이싱 처리에서는, 플라즈마에 의해 수행되는 에칭 의 균일성의 요구에 따라, 이하와 같은 문제점이 발생하고 있으며 아직 해결되지 못하고 있다. 플라즈마 에칭 처리에서, 반도체 웨이퍼의 레지스트 층에 의해 덮여진 절단선을 제외한 부분에, 마스크를 형성하는 단계가 수행된다. 상기 마스크 형성 단계가 완료된 후에, 상기 반도체 웨이퍼는 플라즈마 처리 장치의 처리 챔버에 수용되고, 상기 절단선 영역만이 에칭 방법에 의해 제거되도록 플라즈마 챔버 내에서 플라즈마에 노출된다.
또한, 플라즈마에 의해 수행되는 에칭의 정도를 나타내는 에칭 비율은 반드시 균일한 것은 아니다. 그래서, 상기 처리 챔버 내부의 에칭 비율의 분포는 불균일하게 된다. 따라서, 상기 처리 챔버에서 수행되는 플라즈마 다이싱 단계에서, 에칭 비율이 높은 범위에 위치하는 절단선 부분의 실리콘은, 다른 부분의 실리콘보다 더 빨리 제거된다. 그래서, 이러한 부분들에서 절단이 더 빨리 완료된다.
에칭 비율이 낮은 부분에 위치하는 절단선 부분의 실리콘이 제거될 때까지, 상기 에칭 비율이 높은 부분의 상기 절단선들은 플라즈마에 계속적으로 노출된다. 따라서, 상기 에칭 비율이 높은 부분에서 실리콘이 완전히 제거되면, 상기 반도체 웨이퍼의 하부면 측의 보호 시트가 직접 플라즈마에 노출된다.
상기의 상태에서 플라즈마 처리가 계속되면, 플라즈마에 의해 발생한 열이 상기 보호 시트에 직접 작용하게 된다. 결과적으로, 상기 보호 시트가 과열, 연소 및 변형될 가능성이 있다. 따라서 종래의 플라즈마 다이싱 방법에서는, 플라즈마 에칭 동작의 균일성 요구에 따라 발생하는, 상기 보호 시트의 열에 의한 손상을 효과적으로 방지할 수 없었다.
따라서, 본 발명은, 플라즈마 에칭에 의해 반도체 웨이퍼를 절단할 때 발생하는 열에 의해 보호시트가 손상되는 것을 방지할 수 있는, 반도체 웨이퍼의 절단 방법을 제공하는 것을 목적으로 한다. 또한 본 발명은, 상기 반도체 웨이퍼의 절단 방법에서 사용되는 보호 시트를 제공하는 것을 또 다른 목적으로 한다.
본 발명에 따르면, 제 1면에 반도체 소자가 형성된 반도체 웨이퍼를, 상기 제 1면의 반대쪽 면인 제 2면으로부터 플라즈마 에칭에 의해 절단하는 방법으로서, 상기 제 1면상에 보호시트를 접착하는 시트 접착 단계; 상기 반도체 웨이퍼를 절단하기 위해 상기 제 2면에 절단선을 결정하는 마스크를 형성하는 마스크 형성 단계; 및, 상기 마스크면으로부터 상기 반도체 웨이퍼를 플라즈마에 노출시킴으로써 상기 절단선 부분에 플라즈마 에칭을 수행하는 플라즈마 에칭 단계; 를 포함하며, 상기 보호 시트는, 기초 재료가 되는 절연시트 및 상기 절연 시트의 일면에 제공되며 상기 반도체 웨이퍼보다 플라즈마 에칭 비율이 낮은 금속층을 포함하고, 상기 금속층은 상기 시트 접착 단계에서 소정의 접착층에 의해 상기 제 1면상에 접착되는 반도 체 웨이퍼의 절단 방법을 제공한다.
또한, 상기 플라즈마 다이싱 단계에 사용되는 플라즈마 생성 가스는 적어도 불소화합물을 포함하고, 상기 금속층은 알루미늄 또는 구리 중의 어느 하나를 포함한다.
본 발명의 또 다른 측면에 따르면, 반도체 웨이퍼의 절단 방법에 사용되는 보호시트에 있어서, 상기 보호시트는, 제 1면에 반도체 소자가 형성된 반도체 웨이퍼가 상기 제 1면의 반대쪽 면인 제 2면으로부터의 플라즈마 에칭에 의해 절단될 때, 상기 반도체 웨이퍼의 제 1면상에 접착되어지고,
상기 보호시트는, 기초 재료가 되는 절연시트; 및, 상기 절연시트의 일면에 제공되며, 반도체 웨이퍼보다 플라즈마 에칭 비율이 낮은 금속으로 이루어진 금속층; 을 포함하여 구성되는 반도체 웨이퍼 절단 방법에 이용되는 보호시트를 제공한다.
또한, 플라즈마 에칭 단계에 사용되는 플라즈마 생성 가스는 적어도 불소화합물을 포함하고, 상기 금속층은 알루미늄 또는 구리 중의 어느 하나를 포함한다.
또한, 소정의 접착층이 상기 금속층의 일면에 제공된다.
본 발명에 따르면, 플라즈마 에칭에 의해 반도체 웨이퍼를 절단하는 단계에 있어서, 상기 반도체 웨이퍼보다 플라즈마 에칭 비율이 낮은 금속층이 기초 재료인 절연시트의 일면에 형성된 소정의 보호시트가 사용되고, 상기 금속층은 플라즈마 에칭 처리를 억제하는 에칭 정치층으로 사용된다. 이에 의해, 플라즈마 에칭 처리의 불규칙함을 억제하여 효과적인 플라즈마 에칭을 실현할 수 있게됨으로써, 상기 절단 단계에서 발생하는 보호시트의 열 손상을 방지할 수 있다.
도 1은 본 발명의 실시예에 따른 플라즈마 처리 장치의 측면 단면도이다.
도 2는 본 발명의 실시예에 따른 플라즈마 처리 장치의 하부 전극의 부분 단면도이다.
도 3(a) 및 도 3(b)는 본 발명의 실시예에 따른 플라즈마 처리 장치의 단면도이다.
도 4(a) 및 도 4(b)는 본 발명의 실시예에 따른 반도체 장치의 제조 방법의 처리를 설명하기 위한 개략도이다.
도 5는 본 발명의 실시예에 따른 플라즈마 처리 방법의 흐름도이다.
도 6(a) 내지 도 6(c)는 본 발명의 실시예에 따른 반도체 장치의 제조 방법의 처리를 설명하기 위한 개략도이다.
이하, 첨부한 도면을 참조하여 본 발명을 상세히 설명하면 다음과 같다.
우선, 도 1 내지 도 3(b)를 참조하여 플라즈마 처리 장치를 설명한다. 상기 플라즈마 처리 장치는, 두께가 100㎛ 이하인 반도체 장치를 취득하기 위해, 다수의 반도체 소자의 회로 형성면(제 1 면)이 형성된 반도체 웨이퍼를 상기 반도체 소자의 개별적인 조각으로 분할하는 방법으로 취득되는, 상기 반도체 장치의 제조 공정 에 이용된다.
먼저, 상기 반도체 장치의 제조 공정에서, 상기 반도체의 주요 구성 재료인 실리콘에 비해 플라즈마 에칭 비율이 낮은 재료로 구성되는 보호시트가, 상기 반도체 웨이퍼의 회로 형성면에 부착된다. 상기 반도체 웨이퍼의 회로 형성면의 반대쪽 면에는, 상기 반도체 웨이퍼를 반도체 소자의 개별적인 조각으로 분할하기 위한 절단선을 결정하기 위해 마스크가 형성된다. 본 발명의 플라즈마 처리 장치에 의해, 상기 반도체 웨이퍼에 플라즈마 다이싱 단계가 수행된다.
도 1에서, 상기 반도체 웨이퍼에 플라즈마 처리를 수행하기 위한 처리 챔버(2)가 상기 진공 챔버(1) 내에 제공된다. 상기 처리 챔버(2)는 압력이 감소된 상태로 플라즈마를 발생시키기 위한, 단단히 밀폐된 공간을 형성한다. 상기 처리 챔버(2)의 내부 아래쪽에는, 하부전극(3)이 위치한다. 상기 하부전극(3)의 위쪽에는, 상부전극(4)이 상기 하부전극(3)에 대향하여 위치한다. 상기 하부전극(3) 및 상기 상부전극(4)은 각각 원주 형태이고, 상기 처리 챔버(2)의 내부에 동심상태로 위치한다.
상기 하부전극(3)은 알루미늄과 같은 전도성 재료로 이루어진다. 상기 하부전극(3)의 형태는, 지지부(3b)가 상기 디스크 형태의 전극부(3a)로부터 아래쪽으로 연장된 형태이다. 상기 지지부(3b)가 절연재료(5C)를 통해 상기 진공 챔버(1)에 유지되면, 상기 하부전극(3)은 전기적으로 절연되어 부착된다. 상기 상부전극(4)은 상기 하부전극(3)과 같이 알루미늄과 같은 전도성 재료로 이루어진다. 지지부(4b)는 상기 디스크 형태의 전극부(4a)로부터 상부로 연장된다.
상기 지지부(4b)는 상기 진공챔버(1)와 전기적으로 연결되며, 전극 승강기구(24 ; 도시하지 않음)에 의해 승강될 수 있다. 상기 상부전극(4)이 하강된 상태에서, 플라즈마 처리에 이용되는 플라즈마 방전을 생성하기 위한 방전 공간이 상기 하부전극(3)과 상기 상부전극(4)의 사이에 형성된다. 상기 전극 승강기구(24)는 전극 거리 변경 수단으로 작용한다. 상기 전극 승강기구(24)에 의해 상기 상부전극(4)이 승강되면, 상기 하부전극(3)과 상기 상부전극(4)의 전극 거리는 변경될 수 있다.
다음, 상기 하부전극(3)의 구조 및 처리되기 위한 상기 반도체 웨이퍼에 대해 설명한다. 상기 하부전극(3)의 전극부(3a)의 상부면은 상기 반도체 웨이퍼가 놓여지는 수평의 유지면이다. 상기 유지면의 바깥쪽 주변에는 절연 코팅층(3f)이 제공된다. 상기 절연 코팅층(3f)은 알루미늄과 같은 세라믹으로 이루어진다. 상기와 같은 구조에 의해, 상기 하부전극(3)의 바깥쪽 주변은 상기 방전공간(2b) 내에서 생성된 플라즈마로부터 절연되어, 비정상적인 방전의 발생을 방지할 수 있다.
도 2는 플라즈마 다이싱이 시작되기 전의 반도체 웨이퍼(6)가 상기 하부전극(3)에 놓여진 상태를 보여준다. 상기 반도체 웨이퍼(6)는 실리콘이 주요 재료인 반도체 기판이다. 보호시트(30)는 상기 반도체 웨이퍼(6) 표면(도 2에서 아래쪽면)의 회로 형성면(제 1면)에 부착된다. 상기 하부전극(3)에 반도체 웨이퍼(6)가 놓여진 상태에서, 상기 보호시트(30)는 상기 전극부(3a)의 유지면(3g)에 단단히 접촉된다.
상기 보호시트는, 도 6에 도시된 바와 같이, 플라즈마 에칭 비율이 반도체 웨이퍼(6)에 비해 낮은 금속층, 예를 들면, 상기 금속층(30b)은 기본 재료의 절연 시트(30a)의 한쪽 면에 형성된 알루미늄 또는 구리 등을 포함하는 금속층 및, 상기 금속층(30b)의 표면에 제공되는 접착층(30c)을 포함한다. 상기 반도체 웨이퍼(6)상에 보호시트(30)를 접착하는 경우에, 상기 금속층(30b) 측은 상기 접착층(30c)을 이용해 상기 회로 형성면에 부착된다.
이에 의해, 플라즈마 다이싱 처리에서 플라즈마 에칭 비율 분포의 불균일에 의해, 상기 반도체 웨이퍼의 에칭 비율이 부분적으로 불균일하여도, 상기 금속층(30b)은 에칭 정지층으로서 작용한다.
상기 절연시트(30a)는, 플리올레핀, 폴리이미드 또는 폴리에틸렌 테레프탈레이트와 같은 절연 수지로 이루어지고 두께가 100㎛의 필름으로 형성되는, 수지 시트이다. 상기 반도체 웨이퍼(6)에 상기 보호시트(30)가 접착된 상태에서, 상기 절연시트(30a)는 상기 반도체 웨이퍼(6)가 상기 전극부(3a)의 유지면(3g)에 정전기적으로 흡인될 때 유전체로서 작용한다.
상기 회로 형성면의 반대쪽(도 2에서 위쪽면) 뒷면(제 2면)에는, 후술될 플라즈마 다이싱 처리에서 절단선을 결정하기 위한 마스크가 형성된다. 상기 마스크는, 후술될 상기 뒷면에의 기계 가공 처리 이후, 레지스트 필름에 의해 패터닝이 수행됨으로써 형성된다. 이에 의해, 플라즈마 에칭의 대상인 절단선(31b) 부분을 제외한 영역은 상기 수지 필름(31a)에 의해 덮여진다.
도 2에 도시된 바와 같이, 상기 유지면(3g)을 향해 오픈된 다수의 흡인홀(3e)이 상기 하부전극(3)에 제공된다. 상기 흡인홀(3e)들은 상기 하부전극(3)에 제공된 흡입홀(3c)과 연통된다. 도 1에 도시된 바와 같이, 상기 흡입홀(3c)은 가스 유로 전환 밸브(11)를 통해 진공 흡입 펌프(12)에 접속된다. 상기 가스 유로 전환 밸브(11)는 질소 가스를 공급하기 위한 N2 가스 공급부(13)에 접속된다. 상기 가스 유로 전환 밸브(11)가 전환됨으로써, 상기 흡입홀(3C)은 상기 진공 흡입 펌프(12) 및 상기 N2 가스 공급부(13)에 선택적으로 접속될 수 있다.
상기 흡입홀(3c)이 상기 진공 흡입 펌프(12)에 접속된 상태에서 상기 진공 흡입 펌프(12)가 구동되면, 상기 흡인홀(3e)들을 통해 진공 흡입이 수행되고 상기 하부전극(3)에 놓여진 반도체 웨이퍼(6)는 진공으로 흡인되고 유지된다. 따라서, 상기 흡인홀(3e), 상기 흡입홀(3c) 및 상기 진공 흡입 펌프(12)는, 상기 하부전극(3)의 유지면(3g)을 향해 오픈된 흡인홀(3e)로부터 진공 흡입이 수행됨으로써 상기 전극부(3a)의 유지면(3g)에 상기 보호시트(30)가 단단히 접촉된 상태에서, 상기 반도체 웨이퍼(6)를 유지하기 위한, 흡인 및 유지수단을 구성한다.
상기 흡입홀(3c)이 상기 N2 가스 공급부(13)에 접속되면, N2 가스는 상기 흡인홀(3e)로부터 상기 보호시트(30)의 하부면으로 유입된다. 상기 흡인홀(3e)로부터 상기 보호시트(30)의 하부면으로 유입되는 상기 N2 가스는, 후술하는 바와 같이, 상기 보호시트(30)를 상기 유지면(3g)으로부터 강제로 분리시키기 위해 유입된다.
냉각제의 흐름에 이용하기 위한 냉각제 유로(3d)는 상기 하부 전극(3)에 제공된다. 상기 냉각제 유로(3d)는 냉각 기구(10)에 접속된다. 상기 냉각 기구(10)가 구동되면, 냉각수와 같은 냉각제가 상기 냉각제 유로(3d)의 내부를 순환한다. 이에 의해, 플라즈마 처리에 의해 발생한 열에 의해 상승된 상기 하부전극(3) 및 상기 하부전극(3)상의 상기 보호시트(30)의 온도는 상기 냉각제의 순환에 의해 낮추어진다. 상기 냉각제 유로(3d) 및 상기 냉각 기구(10)는 상기 하부전극(3)을 냉각시키기 위한 냉각 수단을 구성한다.
상기 처리 챔버(2)와 연통하는 배출포트(1a)는 상기 배출 전환 밸브(7)를 통해 진공 펌프(8)에 접속된다. 상기 배출 전환 밸브(7)가 전환되고 상기 진공 펌프(8)가 구동되면, 상기 진공 챔버(1)의 처리 챔버(2) 내부는 진공에 의해 배출되어 상기 처리 챔버(2) 내부의 압력은 감소한다. 상기 처리 챔버(2)에는 압력센서(28 ; 도면에는 생략됨)가 제공된다. 상기 압력 센서(28)에 의 압력 측정의 결과에 따라 상기 진공 펌프(8)가 제어됨으로써, 상기 처리 챔버(2) 내의 압력은 소망하는 값으로 감소될 수 있다. 상기 진공 펌프(8)는 상기 처리 챔버(2) 내의 압력을 소망하는 값으로 감소시키기 위한 감압 수단을 구성한다. 배출 전환 밸브(7)가 대기압측으로 전환되면, 대기가 상기 처리 챔버의 내부로 유입되고, 상기 처리 챔버(2)의 압력은 대기압으로 복원된다.
다음, 상기 상부전극(4)에 대해 상세히 설명한다. 상기 상부전극(4)은, 중앙전극(4a) 및 상기 전극부(4a)를 둘러싸고 상기 중앙전극(4a)의 원주 외측으로 연장되며 절연 재료로 이루어진 연장부(4f)를 포함한다. 상기 연장부(4f)의 형태는 하부전극(3)의 연장부보다 크고, 상기 하부전극(3)의 바깥쪽으로 연장되도록 배치된다. 상기 상부전극(4)의 아래쪽면의 중앙부에는 가스 유입부(4e)가 제공된다.
상기 가스 유입부(4e)는, 상기 상부전극(4)고 상기 하부전극(3)의 사이에 형성되는 방전공간에서 플라즈마 방전을 발생시키기 위해 사용되는 플라즈마 생성 가 스를 공급한다. 상기 가스 유입부(4e)는 내부에 다수의 미세한 구멍을 포함하는 다공성 재료로 이루어진 원형판 부재이다. 플라즈마를 생성하기 위한 가스는, 가스 체류 공간(4g)로부터 상기 미세한 구멍을 통해 상기 방전 공간으로 균일하게 유입된다.
상기 가스 공급부(4b)에는 상기 가스 체류 공간(4g)과 연통하는 가스 공급홀(4c)이 제공된다. 상기 가스 공급홀(4c)은, 가스 유량 조절부(19) 및 가스 개폐 밸브(20)를 통해 제 1 플라즈마 생성 가스 공급부(21)에 접속된다. 상기 플라즈마 생성 가스 공급부(21)는 SF6 또는 CF4 가 헬륨 가스와 혼합된 혼합가스와 같은 불소화합물을 포함하는 혼합가스를 공급한다.
상기 가스 개폐 밸브(20)가 개방되면, 상기 가스 유입부(4e)를 통해 상기 플라즈마 생성 가스 공급부(21)로부터 상기 방전 공간(2b)으로 공급할 수 있다.
상기 플라즈마 생성 가스 공급 시스템에서, 상기 가스 유량 조절부(19)는 제어부(도시되지 않음)로부터 전송되는 명령에 따라 조절됨으로써, 상기 방전공간(2b)으로 공급되는 가스의 유량은 임으로 조절이 가능하다. 이에 의해, 플라즈마 생성 가스가 공급되는 상기 처리 챔버(2) 내부의 압력은, 미리 설정된 플라즈마 처리 조건 및 상기 압력센서에 의해 감지되는 상기 처리 챔버(2) 내부의 압력에 따라 제어된다. 따라서, 상기 가스 유량 조절부(19)는 상기 처리 챔버(2) 내의 압력을 제어하기 위한 압력 제어 수단을 구성한다.
상기 하부전극(3)은 매칭회로(16)를 통해 고주파 전력 공급부(17)에 접속된 다. 상기 고주파 전력 공급부(17)가 구동되면, 고주파 전압이, 접지부(9)를 통해 접지된 상기 진공 챔버(1)에 전기적으로 접속된 상기 상부전극(4)과 상기 하부전극(3)의 사이에 인가된다. 이에 의해, 상기 상부전극(4)과 상기 하부전극(3) 사이의 방전공간(2b)에 플라즈마 방전이 발생된다. 따라서, 상기 처리 챔버(2)에 공급된 플라즈마 생성 가스는 플라즈마 상태로 변환된다. 상기 매칭 회로(16)는, 상기 플라즈마 처리 챔버 내의 플라즈마 방전 회로와 상기 플라즈마를 생성하는 경우의 고주파 전력 공급부(17) 사이에서의 임피던스 매칭을 수행한다.
상기 하부전극(3)은 RF 필터(15)를 통해 정전 인력 DC 전력 공급부(18)에 접속된다. 상기 정전 인력 DC 전력 공급부(18)가 구동되면, 도 3(a)에 도시된 바와 같이, 음전하는 상기 하부전극(3)의 표면에 축적된다. 도 3(b)에서 점으로 표시된 부분(33)으로 도시된 바와 같이, 상기 고주파 전력 공급부(17)가 구동되어 상기 처리 챔버(2)내에 플라즈마가 생성되면, 상기 보호시트(30)를 통해 상기 유지면(3g)에 놓여진 상기 반도체 웨이퍼(6)를 상기 접지부(9)에 접속시키기 위한 DC 전류 인가 회로(32)가 상기 플라즈마를 통해 상기 처리 챔버(2) 내에 형성된다. 이에 의해, 상기 하부전극(3), RF 필터(15), 상기 정전 인력 DC 전력 공급부(18), 상기 접지부(9), 상기 플라즈마 및 상기 반도체 웨이퍼(6)는 상기한 순서대로 연결되어 소정의 폐쇄 회로가 형성되고, 양전하는 상기 반도체 웨이퍼(6) 상에 축적된다.
전도성 재료로 이루어진 상기 하부전극(3)의 유지면(3g) 상에 축적된 음전하 및 유전체가 되는 절연층을 포함하는 상기 보호시트(30)를 통해 상기 반도체 웨이퍼 상에 축적된 양전하 사이에는 쿨롱력(Coulomb's force)이 작용한다. 상기 쿨롱 력에 의해, 상기 반도체 웨이퍼(6)는 상기 하부전극(3)에 유지된다. 이 때, RF 필터(15)는 상기 고주파 전력 공급부(17)로부터의 고주파 전압이 상기 정전 인력 DC 전력 공급부(18)로 직접 인가되는 것을 방지한다. 또한, 상기 정전 인력 DC 전력 공급부(18)의 극성이 바뀌어도 무방하다.
상기와 같은 구성에서, 상기 정전 인력 DC 전력 공급부(18)는, 상기 하부전극(3) 상에 DC 전압이 인가될 때 상기 보호시트(30)에 의해 서로 분리된 상기 하부전극(3)의 유지면(3g)과 상기 반도체 웨이퍼(6) 사이에서 작용하는 쿨롱력을 이용함으로써 상기 반도체 웨이퍼(6)를 정전기적으로 흡인하기 위한 DC 전압 인가 수단을 구성한다. 즉, 상기 하부 전극(3)에 상기 반도체 웨이퍼(6)를 유지하기 위한 유지수단으로써, 상기 유지면(3g)을 향해 오픈된 다수의 흡인홀(3e)을 통해 상기 보호시트(30)를 진공에 의해 흡인하기 위한 진공 흡인 수단 및 상기한 DC 전압 인가 수단이 제공되고, 이러한 두가지 종류의 수단은 적절히 사용된다.
상기 처리 챔버(2)의 측면에는, 처리될 대상물을 반입 및 반출하기 위해 자유롭게 개폐 가능한 개구부(도시하지 않음)가 제공된다.
상기 반도체 웨이퍼(6)를 반입 및 반출하는 경우에, 상기 상부전극(4)은 상기 전극 승강 기구에 의해 상승되고, 상기 하부전극(3)상에 소정의 이송 공간이 형성된다. 이러한 조건에서, 상기 개구부를 통해 상기 반도체 웨이퍼(6)가 웨이퍼 이송 기구에 의해 반입 및 반출된다.
상기 플라즈마 처리 장치는 상기와 같이 구성된다. 도 4 및 다른 도면을 참조하여, 상기 플라즈마 처리 장치를 이용하여 반도체 장치를 제조하는 방법 및 상 기 반도체 장치를 제조하는 방법에서 수행되는 플라즈마 처리 방법에 대해 설명한다.
우선, 도 4(a)에서, 참조번호 6은, 기계적인 가공에 의해 두께가 감소되고, 다수의 반도체 소자가 형성된 반도체 웨이퍼이다. 이 전에 수행되는 상기 두께 감소 처리에서, 상기 두께는 100 ㎛ 이하로 감소된다. 상기 두께 감소 단계가 수행되기 이 전에, 보호시트(30)가 상기 반도체 웨이퍼(6)의 회로 형성면(제 1면) 상에 부착된다(시트 부착 단계).
이 경우, 상기 보호시트(30)의 형태는 상기 반도체 웨이퍼(6)의 형태와 동일하여, 상기 보호시트(30)는 상기 회로 형성면의 전체를 덮을 수 있고, 상기 반도체 웨이퍼(6)의 바깥쪽으로 돌출되지 않는다. 이에 의해, 상기 보호시트(30)는 후에 수행되는 플라즈마 처리에서 플라즈마에 노출되지 않게 된다. 따라서, 상기 보호시트(30)는 플라즈마에 의한 손상으로부터 보호될 수 있게 된다.
상기 두께 감소 단계 이후의 상기 반도체 웨이퍼(6)의 회로 형성면(6a)의 반대쪽면(제 2면)에는 레지스트 필름(31)이 상기 반도체 웨이퍼(6)의 전체를 덮도록 형성된다. 상기 레지스트 필름(31)은, 반도체 소자의 개별적인 조각으로 상기 반도체 웨이퍼(6)를 분할하기 위한 절단선을 결정하기 위한 마스크를 형성하기 위해 이용된다. 상기 레지스트 필름(31)에는 상기 절단선(31b) 부분의 상기 레지스트 필름(31)을 제거하기 위해, 포토리소그래피 방법에 의한 패터닝이 수행된다. 이에 의해, 마스크가 형성된 상기 반도체 웨이퍼(6)의 뒷면의 상기 절단선(31b) 부분을 제외한 부분은 상기 레지스트 필름(31a)에 의해 덮여지게 된다. 상기 상태의 마스크 를 포함하는 상기 반도체 웨이퍼(6)는 플라즈마 처리 수단에 의해 처리되는 대상물이 된다(마스크 형성 단계).
도 5의 흐름도 및 각 도면을 참조하여, 마스크를 포함하는 상기 반도체 웨이퍼(6)를 처리 대상물로 하는 플라즈마 처리 방법에 대해서 설명한다. 우선, 마스크를 포함하는 상기 반도체 웨이퍼(6)이 상기 처리챔버(2)의 내부로 반입된다(ST1). 다음, 상기 흡인홀(3e)을 통해 진공에 의한 흡인을 수행하기 위해서 상기 진공 흡입 펌프(12)가 구동되어 상기 반도체 웨이퍼(6)의 진공 흡인이 시작되고, 상기 정전 인력 DC 전력 공급부(18)가 동작한다(ST2). 상기 진공 흡인에 의해, 상기 보호시트(30)가 상기 하부전극(3)의 상기 유지면(3g)에 단단히 접촉된 상태로, 상기 반도체 웨이퍼(6)가 상기 하부전극(3)에 의해 유지된다.
이 후, 상기 처리 챔버(2)의 도어가 폐쇄되고, 상기 상부전극(4)은 하강한다(ST3). 이에 의해, 상기 상부전극(4)과 상기 하부전극(3) 사이의 상기 전극 거리는 소정의 플라즈마 처리 조건에 따른 전극 거리로 설정된다. 다음, 상기 진공 펌프(8)가 상기 처리챔버(2)를 감압하기 위해 구동된다(ST4). 상기 처리 챔버(2) 내의 진공 정도가 소정의 값에 도달하면, SF6 및 헬륨을 포함하는 혼합가스로 구성되는 에칭 가스(플라즈마 다이싱 가스)가 상기 플라즈마 생성 가스 공급부(21)로부터 공급된다(ST5).
상기 처리챔버(2) 내부의 압력이 상기 플라즈마 처리 조건의 소정 값에 도달하면, 상기 고주파 전력 공급부(18)가 구동되고, 고주파 전압이 상기 상부전극(4) 과 상기 하부전극(3) 사이에 인가되어 플라즈마 방전이 시작된다(ST6). 이에 의해, 불소화합물을 포함하는 상기 플라즈마 다이싱 가스는 상기 상부전극(4)과 상기 하부전극(3) 사이의 방전공간에서 플라즈마 상태로 전환된다. 플라즈마의 발생에 의해, SF6과 같은 불소화합물 가스는 상기 마스크면(상기 레지스트 필름(31a)면)으로부터 상기 반도체 웨이퍼(6)로 방사된다. 이러한 플라즈마의 방사에 의해, 상기 레지스트 필름(31a)으로 덮여지지 않은 상기 절단선(31b)부분의 상기 반도체 웨이퍼(6)의 주요 구성 재료인 실리콘 부분만이 상기 불소화물 가스의 플라즈마에 의해 플라즈마 에칭된다.
이와 동시에, 도 3에 도시된 바와 같이, DC 전류 인가 회로가 상기 상부전극(4)과 상기 하부전극(3)의 사이인 방전 공간에 형성된다. 이에 의해, 정전 인력이 상기 하부전극(3)과 상기 상부전극(4)의 사이에 발생되어, 상기 반도체 웨이퍼(6)는 상기 정전 인력에 의해 상기 하부전극(3) 상에 유지된다. 또한, 상기 보호시트(30)는 상기 하부전극(3)의 상기 유지면(3g)에 단단히 접촉된다. 따라서, 상기 반도체 웨이퍼(6)는 상기 플라즈마 처리 공정에서 안정적으로 유지될 수 있다. 동시에, 상기 보호시트(30)는, 상기 하부전극(3)에서 제공되는 냉각 작용에 의해 효과적으로 냉각되어 플라즈마 방전에 의해 발생되는 열 손상의 발생을 방지할 수 있게 된다.
도 4(e)에 도시된 바와 같이, 상기 플라즈마 에칭이 수행되면, 절단홈(6d)이 상기 반도체 웨이퍼(6)의 절단선(31b) 부분에만 형성된다. 상기 절단홈(6d)의 깊이 가 상기 반도체 웨이퍼(6)의 전체 두께에 도달하면, 상기 반도체 웨이퍼(6)는 반도체 소자(6c)의 개별적인 조각으로 분할된다(플라즈마 다이싱 단계).
도 6을 참조하여, 상기 플라즈마 다이싱 처리에 대해 설명한다. 도 6(a)는 플라즈마 다이싱이 시작되기 전의 상태를 보여준다. 상기 보호시트(30)는 접착층(30c)을 통해 상기 반도체 웨이퍼(6)의 회로 형성면(6a) 상에 부착된다. 플라즈마 다이싱이 시작되고 상기 마스크면이 상기 불소화합물의 플라즈마에 노출되면, 상기 플라즈마에 노출된 상기 절단선(31b) 부분이 플라즈마 에칭되고, 상기 절단홈(6d)이 상기 반도체 웨이퍼(6)의 안쪽으로 형성된다.
도 6(b)는 플라즈마 에칭이 시작된 후 소정의 플라즈마 처리 시간이 경과되어 상기 절단홈(6d)의 형성이 진행된 상태를 도시하고 있다. 이 때, 상기 처리 챔버(2)에서 상기 에칭 비율 분포의 균일성에 대한 요구에 따라, 상기 절단선(31b) 사이에서 플라즈마 에칭의 진행은 조절 된다.
예를 들면, 상기 도 6(b)의 오른쪽에 위치된 절단선(31b) 부분은 에칭 비율이 높기 때문에, 상기 절단홈(6d)은 이미 반도체 웨이퍼(6)의 전체 두께까지 형성된다. 그 결과, 상기 접착층(30c)도 플라즈마에 노출되어 플라즈마 에칭된다. 반면에, 상기 도면에서 왼쪽에 위치한 에칭 비율이 낮은 절단선(31b) 부분은, 상기 절단홈(6d)이 상기 반도체 웨이퍼(6)의 하부면까지 도달하지 못했고, 즉 이 부분은 절단이 완료되지 않았다.
플라즈마 에칭에 의해 절단홈을 형성함에 있어서, 에칭 진행 정도는 상기 홈의 폭방향으로는 일정하지 않다. 그래서, 상기 홈의 하부 끝부분의 단면 형태는, 상기 홈의 중앙부가 아랫쪽으로 볼록한 V 형상이 된다. 그 결과, 상기 도면 오른쪽의 절단홈(6d)에 도시된 바와 같이, 상기 반도체 웨이퍼(6)의 전체 두께가 절단된 상태에서도, 바닥 부분의 상기 절단홈(6d)의 폭은 상기 절단선(31b)의 폭보다 작다. 상기 반도체 웨이퍼(6)의 다이싱 단계에서, 상기 반도체 웨이퍼(6)는, 상기 반도체 웨이퍼(6)의 전체 두께에 대해 일정한 홈 폭의 절단홈으로 형성되어 절단되는 것이 바람직하다. 종래의 방법에 따르면, 상기 일정한 홈 폭의 절단홈을 형성하기 위해서 상기 두께 방향의 아래쪽으로 상기 절단홈을 과도하게 진행시키는 것이 필요했다. 결과적으로, 상기 보호시트(30)는 상기 플라즈마 에칭 처리에서 발생되는 열에 의해 손상되었다.
도 6(c)는 플라즈마 처리가 소정 시간 이상 오래 수행된 상태를 도시하고 있다. 도 6(b)에 도시된 상태의 상기 두 절단선(31b)에서 플라즈마 에칭이 수행되면, 우선, 상기 도면 오른쪽에 위치한 상기 절단선(31b)에서, 상기 절단홈(6d)이 상기 접착층(30c)의 전체 두께에 대해 형성되어 상기 금속층(30b)에 도달한다. 상기 불소화합물 가스의 플라즈마가 금속층(30b)에 작용하는 경우 상기 에칭 비율은 매우 낮기 때문에, 두께 방향의 상기 절단홈(6d)의 형성은 실질적으로 상기 금속층(30b)의 표면에서 정지된다. 한편, 상기 반도체 웨이퍼(6)과 상기 접착층(30c)에서는 플라즈마 에칭이 계속적으로 수행된다. 또한, 플라즈마 에칭이 소정의 시간동안 계속적으로 수행되면, 바닥 부분에서의 절단홈의 홈 폭은, 상기 절단홈의 상부의 홈 폭과 같게 된다. 따라서, 일정한 홈 폭의 상기 절단홈(6d)이 형성된다.
상기한 바와 같은 플라즈마 에칭이 계속되는 처리에 있어서, 에칭 비율이 낮 은 부분인 왼쪽에 위치한 상기 절단선(31b)에서도, 상기 절단홈(6d)은, 시간이 흐르면서 상기 접착층(30c)의 전체 두께에 걸쳐 형성된다. 상기한 바와 같이, 두께 방향으로의 에칭 처리는 상기 금속층(30b)의 표면에서 정지된다. 이 후, 플라즈마 에칭이 계속적으로 수행됨으로써, 상기한 바와 같이, 상기 절단홈(6d) 바닥부분의 홈 폭은 상기 윗부분의 홈 폭과 동일하게 된다. 이러한 방법으로, 일정한 홈 폭의 상기 절단홈(6d)이 형성된다.
상기한 바와 같이, 상기 보호시트(30) 상에 제공된 상기 금속층(30b)은, 플라즈마 에칭에 의한 두께 방향으로 홈 형성의 진행을 정지시키기 위한 에칭 정지층으로써 작용한다. 이러한 에칭 정지층이 제공됨으로써, 플라즈마에 의해 상기 보호시트(30)에 발생하는 열 손상을 방지할 수 있고, 이 후 설명할 효과들을 얻을 수 있다.
플라즈마 에칭이 도 6(c)에 도시된 상태에 이르기까지 수행되는 동안, 마스크를 포함하는 상기 반도체 웨이퍼(6)는 계속적으로 플라즈마에 노출되고, 상기 플라즈마에 의해 발생된 열은 상기 절단선(31b) 부분의 상기 절단홈(6d) 부분의 바닥부분에 집중된다. 그 결과, 도 6(b)에 나타난 상태에서, 상기 절단홈(6d)의 바닥부분의 주변 영역의 상기 보호시트(30)는 집중적으로 가열된다. 상기 상태에서도, 에칭 정지층으로 작용하는 상기 금속층(30b)이 상기 절연층(30a)과 상기 반도체 웨이퍼(6)의 사이에 제공되기 때문에, 플라즈마 에칭이 상기 절연층(30a)의 아랫쪽으로 진행되지 않는다.
상기 금속층(30b)은 알루미늄이나 구리와 같은 열 전도성이 높은 재료로 이 루어지기 때문에, 상기 절단홈(6d)의 주변부분이 집중적으로 가열되더라도, 상기 보호시트의 전체면으로 열이 분산된다. 이렇게 분산된 열은, 냉각수단에 의해 냉각된 상기 하부전극(3)의 상기 유지면(3g)으로 전달된다. 따라서, 상기 보호시트는 상기 플라즈마 에칭 처리에서 과열되지 않게 되고, 문제를 야기시키지 않으면서 최적의 상태에서 플라즈마 다이싱 단계가 수행될 수 있다.
소정의 시간동안 플라즈마 처리가 계속적으로 수행되면, 플라즈마 다이싱 단계가 완료된다. 그리고, 플라즈마의 방전이 정지된다(ST7). 이 후, 상기 진공 펌프(8)가 정지되고(ST8), 상기 배출 전환 밸브(7)가 전환되어 대기가 유입된다(ST9). 이에 의해, 상기 처리 챔버의 압력은 대기압으로 복귀한다. 그리고, 진공 흡인이 정지되고 정전 인력 DC 전력 공급부가 정지된다(ST10). 이에 의해, 반도체 소자(6c)의 개별적인 조각으로 분할되고 보호 테이프(30)에 유지된 상기 반도체 웨이퍼(6)가 흡인으로부터 해제된다.
이 후, 플라즈마 처리된 상기 반도체 웨이퍼(6)가 반출된다(ST11). 상기 흡인홀(3e)로부터 질소 가스가 유입되는 동안, 상기 반도체 웨이퍼(6)는, 흡인헤드와 같은 핸들링(handling) 기구(도시되지 않음)에 의해 흡인 및 유지되고, 상기 처리 챔버(2)의 외부로 반출된다. 이러한 플라즈마 다이싱 처리에서, 상기 보호시트(30)는 상기와 같이 상기 반도체 웨이퍼(6)의 전체를 덮고 있다. 그 결과, 플라즈마에 상기 보호시트가 노출됨으로써 발생되는, 열 변형과 같은 손상이 발생되지 않는다. 따라서, 상기 보호시트(30)는 상기 유지면(3g) 및 상기 반도체 웨이퍼(6)에 항상 밀착되고, 자신의 기능을 수행할 수 있게 된다.
상기 보호시트(30)가 부착된 상태로 반출된 상기 반도체 웨이퍼(6)는 마스크 제거 단계로 보내진다. 도 4(d)에 도시된 바와 같이, 상기 레지스트 필름(31a)은 상기 반도체 소자(6c)의 개별적인 조각으로부터 제거된다. 그 후, 상기 반도체 웨이퍼(6)는 시트 박리 단계로 보내지고, 상기 보호시트(30)는, 상기 반도체 웨이퍼(6)를 반도체 소자(6c)의 개별적인 조각으로 분할하여 취득한 상기 반도체 장치의 회로 형성면으로부터 박리된다(시트 박리 단계). 상기 시트 박리 단계는, 유지용 접착시트(37)를 상기 반도체 소자(6c)의 뒷면에 접착한 상태에서 수행되며, 도 4(e)에 도시된 바와 같이, 상기 각각의 반도체 소자(6c)는 상기 접착시트(37)에 유지될 수 있다.
상기 설명한 바와 같이, 본 발명의 반도체 웨이퍼 절단 방법에 있어서, 플라즈마 에칭에 의해 상기 반도체 웨이퍼를 절단하기 위한 플라즈마 다이싱 단계에서, 상기 반도체 웨이퍼에 비해 플라즈마 에칭 비율이 낮은 금속층 상에 형성된 보호시트가, 기초 재료가 되는 절연 시트의 일면에 제공되고, 상기 금속층은 에칭 처리를 억제하기 위한 에칭 정지층으로써 사용된다.
이에 의해, 에칭 비율의 균일성에 대한 요구에 따라 보호시트 상에 발생하는 열 손상에 대한 종래의 미해결 문제점을 해결할 수 있게 되었다. 즉, 상기 반도체 웨이퍼 하부면의 보호시트가 플라즈마에 직접 노출되어 상기 반도체 웨이퍼의 실리콘이 높은 에칭 비율의 구역에서 완전히 제거됨으로써, 상기 보호시트 상에 발생되는 열 손상의 문제를 해결할 수 있게 된다.
본 실시예는 블소화합물을 포함하는 한가지 종류의 혼합 가스를 이용하여 플 라즈마 다이싱 단계를 수행하는 예를 제공한다. 그러나, 상기 플라즈마 다이싱 단계는, 다수의 가스를 각 단계마다 변화시켜가며 수행될 수도 있다. 예를 들면, 플라즈마 생성 가스 공급수단의 구성 및 그 처리는, 상기 반도체 웨이퍼의 SiO2 층은 수소 결합된 불소화합물 가스의 플라즈마에 의해 에칭되고, 상기 보호층(passivation film)은 산소가스의 플라즈마에 의해 에칭되도록 변경될 수 있다.
본 발명에 따르면, 플라즈마 에칭 수단에 의해 반도체 웨이퍼를 절단하는 방법에 있어서, 플라즈마 에칭 비율이 반도체 웨이퍼보다 낮은 금속층이 형성된 보호시트가, 기초 재료가 되는 절연 시트의 일면에 제공되고, 이 금속층은 에칭의 진행을 억제하기 위한 에칭 정지층으로서 이용된다. 그 결과, 효율적인 플라즈마 에칭을 실현할 수 있고, 상기 플라즈마 처리의 불균일성을 억제할 수 있다. 또한, 절단 처리에서 발생되는 열에 의해 보호시트가 손상되는 것을 방지할 수 있다.

Claims (6)

  1. 제 1면에 반도체 소자가 형성된 반도체 웨이퍼를, 상기 제 1면의 반대쪽 면인 제 2면으로부터 플라즈마 에칭에 의해 절단하는 방법으로서,
    상기 제 1면상에 보호시트를 접착하는 시트 접착 단계;
    상기 반도체 웨이퍼를 절단하기 위해 상기 제 2면에 절단선을 결정하는 마스크를 형성하는 마스크 형성 단계; 및,
    상기 마스크면으로부터 상기 반도체 웨이퍼를 플라즈마에 노출시킴으로써 상기 절단선 부분에 플라즈마 에칭을 수행하는 플라즈마 에칭 단계; 를 포함하며,
    상기 보호 시트는, 기초 재료가 되는 절연시트 및 상기 절연 시트의 일면에 제공되며 상기 반도체 웨이퍼보다 플라즈마 에칭 비율이 낮은 금속층을 포함하고,
    상기 금속층은 상기 시트 접착 단계에서 소정의 접착층에 의해 상기 제 1면상에 접착되는 반도체 웨이퍼의 절단 방법.
  2. 제 1항에 있어서, 상기 플라즈마 다이싱 단계에 사용되는 플라즈마 생성 가스는 적어도 불소화합물을 포함하고, 상기 금속층은 알루미늄 또는 구리 중의 어느 하나를 포함하는 반도체 웨이퍼의 절단 방법.
  3. 삭제
  4. 삭제
  5. 삭제
  6. 삭제
KR1020047019210A 2002-12-11 2003-12-11 반도체 웨이퍼의 절단 방법 및 그 절단 방법에 사용되는보호 시트 KR100971760B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2002-00359051 2002-12-11
JP2002359051A JP4013753B2 (ja) 2002-12-11 2002-12-11 半導体ウェハの切断方法

Publications (2)

Publication Number Publication Date
KR20050084789A KR20050084789A (ko) 2005-08-29
KR100971760B1 true KR100971760B1 (ko) 2010-07-21

Family

ID=32500922

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020047019210A KR100971760B1 (ko) 2002-12-11 2003-12-11 반도체 웨이퍼의 절단 방법 및 그 절단 방법에 사용되는보호 시트

Country Status (9)

Country Link
US (1) US7060531B2 (ko)
EP (1) EP1570519B1 (ko)
JP (1) JP4013753B2 (ko)
KR (1) KR100971760B1 (ko)
CN (1) CN100356549C (ko)
AT (1) ATE489727T1 (ko)
AU (1) AU2003295231A1 (ko)
DE (1) DE60335137D1 (ko)
WO (1) WO2004053981A1 (ko)

Families Citing this family (54)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI231534B (en) * 2003-12-11 2005-04-21 Advanced Semiconductor Eng Method for dicing a wafer
JP4018096B2 (ja) * 2004-10-05 2007-12-05 松下電器産業株式会社 半導体ウェハの分割方法、及び半導体素子の製造方法
JP4288229B2 (ja) * 2004-12-24 2009-07-01 パナソニック株式会社 半導体チップの製造方法
TWI267133B (en) * 2005-06-03 2006-11-21 Touch Micro System Tech Method of segmenting a wafer
JP2007180395A (ja) * 2005-12-28 2007-07-12 Sanyo Electric Co Ltd 半導体装置の製造方法
US7871899B2 (en) * 2006-01-11 2011-01-18 Amkor Technology, Inc. Methods of forming back side layers for thinned wafers
JP4997955B2 (ja) * 2006-12-18 2012-08-15 パナソニック株式会社 半導体チップの製造方法
JP4840174B2 (ja) * 2007-02-08 2011-12-21 パナソニック株式会社 半導体チップの製造方法
KR100828025B1 (ko) * 2007-06-13 2008-05-08 삼성전자주식회사 웨이퍼 절단 방법
US7838424B2 (en) * 2007-07-03 2010-11-23 Taiwan Semiconductor Manufacturing Company, Ltd. Enhanced reliability of wafer-level chip-scale packaging (WLCSP) die separation using dry etching
US7781310B2 (en) 2007-08-07 2010-08-24 Semiconductor Components Industries, Llc Semiconductor die singulation method
US8012857B2 (en) * 2007-08-07 2011-09-06 Semiconductor Components Industries, Llc Semiconductor die singulation method
US7989319B2 (en) * 2007-08-07 2011-08-02 Semiconductor Components Industries, Llc Semiconductor die singulation method
US8859396B2 (en) 2007-08-07 2014-10-14 Semiconductor Components Industries, Llc Semiconductor die singulation method
CN101374384B (zh) * 2007-08-24 2010-10-06 富葵精密组件(深圳)有限公司 电路板用粘胶膜的切割方法
JP2009260272A (ja) * 2008-03-25 2009-11-05 Panasonic Corp 基板の加工方法および半導体チップの製造方法ならびに樹脂接着層付き半導体チップの製造方法
JP5246001B2 (ja) 2009-04-10 2013-07-24 パナソニック株式会社 基板の加工方法および半導体チップの製造方法ならびに樹脂接着層付き半導体チップの製造方法
JP5218238B2 (ja) 2009-04-10 2013-06-26 パナソニック株式会社 基板の加工方法および半導体チップの製造方法ならびに樹脂接着層付き半導体チップの製造方法
KR101104134B1 (ko) * 2009-10-30 2012-01-13 전자부품연구원 반도체 칩 패키징 방법
TWI430415B (zh) * 2009-12-01 2014-03-11 Xintec Inc 晶片封裝體及其製造方法
US20110175209A1 (en) * 2010-01-18 2011-07-21 Seddon Michael J Method of forming an em protected semiconductor die
US9299664B2 (en) * 2010-01-18 2016-03-29 Semiconductor Components Industries, Llc Method of forming an EM protected semiconductor die
US8384231B2 (en) 2010-01-18 2013-02-26 Semiconductor Components Industries, Llc Method of forming a semiconductor die
US9165833B2 (en) 2010-01-18 2015-10-20 Semiconductor Components Industries, Llc Method of forming a semiconductor die
US8802545B2 (en) 2011-03-14 2014-08-12 Plasma-Therm Llc Method and apparatus for plasma dicing a semi-conductor wafer
USRE46339E1 (en) * 2011-03-14 2017-03-14 Plasma-Therm Llc Method and apparatus for plasma dicing a semi-conductor wafer
US9343365B2 (en) * 2011-03-14 2016-05-17 Plasma-Therm Llc Method and apparatus for plasma dicing a semi-conductor wafer
JP5833411B2 (ja) * 2011-11-11 2015-12-16 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法ならびに液晶表示装置
US8815706B2 (en) 2012-01-20 2014-08-26 Infineon Technologies Ag Methods of forming semiconductor devices
US9553021B2 (en) * 2012-09-03 2017-01-24 Infineon Technologies Ag Method for processing a wafer and method for dicing a wafer
US9484260B2 (en) 2012-11-07 2016-11-01 Semiconductor Components Industries, Llc Heated carrier substrate semiconductor die singulation method
US9136173B2 (en) 2012-11-07 2015-09-15 Semiconductor Components Industries, Llc Singulation method for semiconductor die having a layer of material along one major surface
KR102029646B1 (ko) * 2013-01-31 2019-11-08 삼성전자 주식회사 반도체 장치 제조 방법
US9299614B2 (en) * 2013-12-10 2016-03-29 Applied Materials, Inc. Method and carrier for dicing a wafer
US9418894B2 (en) 2014-03-21 2016-08-16 Semiconductor Components Industries, Llc Electronic die singulation method
US9112050B1 (en) * 2014-05-13 2015-08-18 Applied Materials, Inc. Dicing tape thermal management by wafer frame support ring cooling during plasma dicing
US9472458B2 (en) * 2014-06-04 2016-10-18 Semiconductor Components Industries, Llc Method of reducing residual contamination in singulated semiconductor die
US9385041B2 (en) 2014-08-26 2016-07-05 Semiconductor Components Industries, Llc Method for insulating singulated electronic die
JP2016207737A (ja) * 2015-04-17 2016-12-08 株式会社ディスコ 分割方法
JP6506606B2 (ja) * 2015-04-27 2019-04-24 株式会社ディスコ ウエーハの分割方法
JP6516125B2 (ja) * 2015-09-07 2019-05-22 パナソニックＩｐマネジメント株式会社 プラズマ処理方法および電子部品の製造方法
JP6492288B2 (ja) * 2015-10-01 2019-04-03 パナソニックＩｐマネジメント株式会社 素子チップの製造方法
JP6492287B2 (ja) * 2015-10-01 2019-04-03 パナソニックＩｐマネジメント株式会社 素子チップの製造方法および電子部品実装構造体の製造方法
GB201518756D0 (en) 2015-10-22 2015-12-09 Spts Technologies Ltd Apparatus for plasma dicing
JP6575874B2 (ja) * 2016-03-09 2019-09-18 パナソニックＩｐマネジメント株式会社 素子チップの製造方法
KR101938306B1 (ko) * 2016-04-18 2019-01-14 최상준 건식 에칭장치의 제어방법
US10366923B2 (en) 2016-06-02 2019-07-30 Semiconductor Components Industries, Llc Method of separating electronic devices having a back layer and apparatus
US10373869B2 (en) 2017-05-24 2019-08-06 Semiconductor Components Industries, Llc Method of separating a back layer on a substrate using exposure to reduced temperature and related apparatus
WO2019104630A1 (zh) * 2017-11-30 2019-06-06 深圳市柔宇科技有限公司 显示屏保护结构、显示组件及切割方法、贴膜方法
US10916474B2 (en) * 2018-06-25 2021-02-09 Semiconductor Components Industries, Llc Method of reducing residual contamination in singulated semiconductor die
CN110634796A (zh) * 2018-06-25 2019-12-31 半导体元件工业有限责任公司 用于处理电子管芯的方法及半导体晶圆和管芯的切单方法
US10607889B1 (en) * 2018-09-19 2020-03-31 Semiconductor Components Industries, Llc Jet ablation die singulation systems and related methods
US10818551B2 (en) 2019-01-09 2020-10-27 Semiconductor Components Industries, Llc Plasma die singulation systems and related methods
CN111640827B (zh) * 2019-03-01 2021-03-12 山东浪潮华光光电子股份有限公司 一种GaAs基LED芯片的切割方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06224095A (ja) * 1992-12-21 1994-08-12 Motorola Inc 半導体ウェハを薄くする方法
JP2002093752A (ja) * 2000-09-14 2002-03-29 Tokyo Electron Ltd 半導体素子分離方法及び半導体素子分離装置

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2836334B2 (ja) * 1992-01-23 1998-12-14 三菱電機株式会社 高出力半導体装置の製造方法
DE19618895A1 (de) 1996-05-10 1997-11-13 Itt Ind Gmbh Deutsche Verfahren zum Bearbeiten von Seitenflächen elektronischer Elemente
US5910687A (en) * 1997-01-24 1999-06-08 Chipscale, Inc. Wafer fabrication of die-bottom contacts for electronic devices
EP0860876A3 (de) * 1997-02-21 1999-09-22 DaimlerChrysler AG Anordnung und Verfahren zur Herstellung von CSP-Gehäusen für elektrische Bauteile
US5972781A (en) * 1997-09-30 1999-10-26 Siemens Aktiengesellschaft Method for producing semiconductor chips
JP2002273824A (ja) * 2001-03-16 2002-09-25 Tomoegawa Paper Co Ltd 接着剤付き銅箔積層体およびその作製方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06224095A (ja) * 1992-12-21 1994-08-12 Motorola Inc 半導体ウェハを薄くする方法
JP2002093752A (ja) * 2000-09-14 2002-03-29 Tokyo Electron Ltd 半導体素子分離方法及び半導体素子分離装置

Also Published As

Publication number Publication date
CN1692493A (zh) 2005-11-02
JP2004193305A (ja) 2004-07-08
AU2003295231A1 (en) 2004-06-30
EP1570519A1 (en) 2005-09-07
JP4013753B2 (ja) 2007-11-28
KR20050084789A (ko) 2005-08-29
WO2004053981A1 (en) 2004-06-24
ATE489727T1 (de) 2010-12-15
US7060531B2 (en) 2006-06-13
CN100356549C (zh) 2007-12-19
DE60335137D1 (de) 2011-01-05
EP1570519B1 (en) 2010-11-24
US20040121611A1 (en) 2004-06-24

Similar Documents

Publication Publication Date Title
KR100971760B1 (ko) 반도체 웨이퍼의 절단 방법 및 그 절단 방법에 사용되는보호 시트
KR100967384B1 (ko) 반도체 장치의 제조 방법, 플라즈마 처리 장치 및플라즈마 처리 방법
KR101085982B1 (ko) 반도체 장치 제조 방법 및 반도체 웨이퍼를 절단하기 위한절단 장치
KR100949953B1 (ko) 플라즈마 처리 장치 및 플라즈마 처리 방법
EP2698814B1 (en) Method for plasma dicing a semi-conductor wafer
KR100578129B1 (ko) 플라즈마 식각 장치
JP4013745B2 (ja) プラズマ処理方法
US11145494B2 (en) Plasma processing apparatus
JP3966168B2 (ja) 半導体装置の製造方法
JP6524534B2 (ja) 素子チップの製造方法
JP2020031174A (ja) 素子チップの製造方法
JPH07183280A (ja) プラズマ処理装置
JP3637827B2 (ja) プラズマ処理装置
US20240105458A1 (en) Device wafer processing method
JP2001326269A (ja) 半導体製造装置
JP3695429B2 (ja) プラズマ処理装置
JP2024118968A (ja) 保護膜形成方法及び加工方法
JP2019083339A (ja) プラズマ処理方法、電子部品の製造方法およびプラズマ処理装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130618

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee