JP6492288B2 - 素子チップの製造方法 - Google Patents

素子チップの製造方法 Download PDF

Info

Publication number
JP6492288B2
JP6492288B2 JP2015195521A JP2015195521A JP6492288B2 JP 6492288 B2 JP6492288 B2 JP 6492288B2 JP 2015195521 A JP2015195521 A JP 2015195521A JP 2015195521 A JP2015195521 A JP 2015195521A JP 6492288 B2 JP6492288 B2 JP 6492288B2
Authority
JP
Japan
Prior art keywords
protective film
plasma
substrate
element chip
film forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2015195521A
Other languages
English (en)
Other versions
JP2017069473A (ja
Inventor
篤史 針貝
篤史 針貝
尚吾 置田
尚吾 置田
功幸 松原
功幸 松原
満 廣島
満 廣島
奥根　充弘
充弘 奥根
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Intellectual Property Management Co Ltd
Original Assignee
Panasonic Intellectual Property Management Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Intellectual Property Management Co Ltd filed Critical Panasonic Intellectual Property Management Co Ltd
Priority to JP2015195521A priority Critical patent/JP6492288B2/ja
Priority to US15/264,921 priority patent/US9698073B2/en
Priority to CN201610867842.6A priority patent/CN106560916B/zh
Publication of JP2017069473A publication Critical patent/JP2017069473A/ja
Application granted granted Critical
Publication of JP6492288B2 publication Critical patent/JP6492288B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3185—Partial encapsulation or coating the coating covering also the sidewalls of the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02118—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer carbon based polymeric organic or inorganic material, e.g. polyimides, poly cyclobutene or PVC
    • H01L21/0212—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer carbon based polymeric organic or inorganic material, e.g. polyimides, poly cyclobutene or PVC the material being fluoro carbon compounds, e.g.(CFx) n, (CHxFy) n or polytetrafluoroethylene
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/6834—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to protect an active side of a device or wafer

Description

本発明は、複数の素子領域を有する基板を素子領域毎に分割して素子チップを製造する素子チップの製造方法に関するものである。
半導体素子などの素子チップは、複数の素子領域を有するウェハ状の基板から個片に分割されて製造される（例えば特許文献１参照）。この特許文献に示す先行技術では、まず回路が形成されたウェハの表面がダイシングテープに貼り付けられた状態でウェハの裏面を研磨し、さらにエッチングによってウェハを薄化する。そしてこの後に素子領域に相当する部分にレジスト層を形成してマスキングし、プラズマエッチングを施すことにより、ウェハを個片の半導体素子に分離するようにしている。
特開２００２−９３７５２号公報
上述のようにしてウェハ状の基板から切り出された個片状の素子チップはパッケージングが施されてデバイス装置として用いられるほか、フリップチップなど素子チップそのままの形態で電子部品実装工程に送られる場合がある。このような場合には、素子チップはコレットなどの保持ツールによって直接保持されるため、実装動作時には素子チップを構成するシリコン体の表面に保持ツールが直接接触する。この接触時には、チップ表面に傷が入ったりチップ外周部のエッジ部分に欠けが発生する場合があった。そしてこのような傷や欠けは後工程でのチップ破損などの重大なダメージの原因となる。このように、従来の素子チップの製造方法には、製造された素子チップのハンドリングに際してチップ表面の傷や欠けが発生して重大なダメージの原因となるという課題があった。
そこで本発明は、チップ表面の傷や欠けの発生を防止することができる素子チップの製造方法を提供することを目的とする。
本発明の素子チップの製造方法は、分割領域で画定された複数の素子領域を有する第１の面と前記第１の面と反対側の第２の面とを備える基板を、前記分割領域で分割して複数の素子チップを形成する素子チップの製造方法であって、前記第１の面の側がキャリアに支持されるとともに、前記素子領域と対向する前記第２の面の領域を覆い且つ前記分割領域と対向する前記第２の面の領域を露出させるように耐エッチング層が形成された前記基板を準備する準備工程と、前記準備工程の後、前記キャリアに支持された前記基板にプラズマ処理を施すプラズマ処理工程とを含み、前記プラズマ処理工程は、前記第２の面を第１のプラズマに晒すことにより、前記耐エッチング層に覆われていない領域の前記基板をこの基板の深さ方向に前記第１の面に達するまでエッチングして前記基板を素子チップに分割し、前記第１の面、前記第２の面および前記第１の面と前記第２の面とを結ぶ側面を備える素子チップが前記キャリア上に互いに間隔をあけて保持された状態とする分割工程と、前記分割工程の後、前記キャリア上に互いに間隔をあけて保持された状態で前記素子チップを第２のプラズマに晒すことにより、前記素子チップの前記側面に第１の保護膜を形成するとともに、前記第２の面に第２の保護膜を形成する保護膜形成工程と、を含み、前記保護膜形成工程において、前記第２の保護膜の厚みが前記第１の保護膜の厚みより大きくなるように保護膜形成条件を設定し、前記分割工程と前記保護膜形成工程とが、プラズマエッチング装置が備える同じ処理室内で行われる。
本発明によれば、チップ表面の傷や欠けの発生を防止することができる。
本発明の一実施の形態の素子チップの製造方法の工程説明図 本発明の一実施の形態の素子チップの製造方法の工程説明図 本発明の一実施の形態の素子チップの製造方法において使用されるプラズマエッチング装置の構成説明図 本発明の一実施の形態の素子チップの製造方法によって製造された素子チップの構成説明図 本発明の一実施の形態の素子チップの製造方法によって製造された素子チップの保持状態の説明図
次に本発明の実施の形態を図面を参照して説明する。まず本実施の形態の素子チップの製造方法について、図１〜図４を参照して説明する。ここで示す素子チップの製造方法は、分割領域で画定された複数の素子領域を有する第１の面と、この第１の面と反対側の第２の面とを備える基板を、分割領域で分割して複数の素子チップを形成するものである。
図１（ａ）に示すように、基板１は素子部２を有する複数の素子チップ１０（図１（ｃ）参照）が作り込まれたウェハ状の基板である。基板１において素子部２が形成された素子面である第１の面１ａには、分割領域１ｃで画定された複数の素子領域２ａが設定されている。基板１は素子チップ製造のための準備工程に送られ、以下に説明するように、キャリア４による支持とマスク形成が行われる。キャリア４としては、粘着シートや支持基板など、薄くて撓みやすい基板１を固定してハンドリングが可能なものが用いられる。
この準備工程では、図１（ｂ）に示すように、基板１の第１の面１ａの側がキャリア４の保持面４ａに支持されるとともに、第２の面１ｂにプラズマダイシングにおいてマスクとして機能するレジストマスクや表面保護膜などによって耐エッチング層３が形成される。すなわち第２の面１ｂには、素子領域２ａと対向する第２の面１ｂの領域を覆い且つ分割領域１ｃと対向する第２の面１ｂの領域１ｄを露出させるように、耐エッチング層３が形成される。
このようにして準備工程が行われた後には、キャリア４に支持された基板１にプラズマ処理を施すためにキャリア４はプラズマ処理工程に送られる。このプラズマ処理工程において用いられるプラズマエッチング装置２０の構成について、図３を参照して説明する。図３において真空容器であるチャンバ２１の内部はプラズマ処理を行うための処理室２１ａであり、処理室２１ａの底部には処理対象である基板１を支持したキャリア４を載置するステージ２２が配置されている。チャンバ２１の頂部の上面には、上部電極としてのアンテナ２３が配置されており、アンテナ２３は第１の高周波電源部２４に電気的に接続されている。処理室２１ａ内のステージ２２はプラズマ処理のための下部電極としての機能も有しており、ステージ２２は第２の高周波電源部２５に電気的に接続されている。
チャンバ２１には、排気口２１ｃを介して真空排気部２７が接続されており、真空排気部２７を駆動することにより、処理室２１ａ内が真空排気される。さらに処理室２１ａは、ガス導入口２１ｂを介してプラズマ発生用ガス供給部２６が接続されている。本実施の形態に示すプラズマエッチング装置２０では、プラズマ処理の目的に応じて、複数種類のプラズマ発生用ガスを選択的に供給することが可能となっている。ここでは、プラズマ発生用ガスの種類として、第１のガス２６ａ、第２のガス２６ｂ、第３のガス２６ｃおよびアッシング用ガス２６ｄを選択可能となっている。
第１のガス２６ａとしては、ＳＦ６やＣ４Ｆ８など、シリコンを対象とするエッチング効果に優れたものが用いられる。本実施の形態において第１のガス２６ａは、基板１をプラズマエッチングにより分割する第１のプラズマＰ１を発生させるために用いられる。第２のガス２６ｂとしては、Ｃ４Ｆ８、Ｃ２Ｆ６、ＣＦ４、Ｃ６Ｆ６、Ｃ６Ｆ４Ｈ２、ＣＨＦ３、ＣＨ２Ｆ２などのフッ化炭素とヘリウムの混合ガスが用いられる。これらのガスはプラズマ処理により皮膜を形成するプラズマＣＶＤ用のガスとして用いられ、本実施の形態においては、基板１を分割した素子チップ１０の側面に保護膜を形成する目的で用いられる。なお、混合ガスの総流量に対するヘリウムの流量の比率は、ガス種の組み合わせに応じて適宜設定される。例示値としては、混合ガスの総流量に対するヘリウムの比率が１０％〜８０％を挙げることができる。
第３のガス２６ｃとしては、酸素ガスやアルゴンガスなど物理的なエッチング効果に優れたものが用いられる。本実施の形態においては、前述の保護膜のうち不要な部分を除去するスパッタリング用途に用いられる。そしてアッシング用ガス２６ｄは酸素ガスであり、本実施の形態においては、マスク機能を終えた後の耐エッチング層３など樹脂膜を除去する目的で用いられる。
プラズマエッチング装置２０によるプラズマ処理においては、まずステージ２２上に処理対象の基板１をキャリア４とともに載置し、真空排気部２７を駆動して処理室２１ａ内を真空排気する。これとともに、プラズマ処理の目的に応じたプラズマ発生用ガスを、プラズマ発生用ガス供給部２６によって処理室２１ａ内に供給して所定圧力に維持する。そしてこの状態でアンテナ２３に第１の高周波電源部２４によって高周波電力を供給することにより、処理室２１ａ内には供給されたプラズマ発生用ガスの種類に応じたプラズマが発生する。このとき、第２の高周波電源部２５によって下部電極としてのステージ２２にバイアス電圧を印加することにより、処理室２１ａ内に発生するプラズマに対してステージ２２の方向への入射を促進するバイアス作用を及ぼすことができ、所望の特定方向へのプラズマ処理効果を強めて異方性エッチングを行うことが可能となっている。
プラズマ処理工程においては、まず前述の第１のガス２６ａを用いた第１のプラズマＰ１による処理が実行される。図１（ｃ）に示すように、基板１の第２の面１ｂを上述の第１のプラズマＰ１に晒すことにより、耐エッチング層３に覆われていない領域１ｄ（図１（ｂ）参照）の基板１をこの基板１の深さ方向に第１の面１ａに達するまでエッチングして（矢印ｅ参照）、各素子チップ１０を隔てるエッチング溝１１（図２（ａ）参照）を形成し、基板１を個片の素子チップ１０に分割する。すなわち基板１の状態においては第１の面１ａであった第１の面１０ａ、第２の面１ｂであった第２の面１０ｂおよび第１の面１０ａと第２の面１０ｂとを結ぶ側面１０ｃを備える素子チップ１０が、キャリア４上に互いに間隔をあけて保持された状態とする（分割工程）。
なお、本実施の形態においては、この分割工程におけるエッチング溝１１の幅Ｂ、すなわちキャリア４上において隣接する個片の素子チップ１０相互の間隔と、エッチング溝１１の深さＤとの比率を示すアスペクト比（Ｄ／Ｂ）が所定範囲の値（例えば５以上〜１００以下）となるように、分割領域１ｃおよび耐エッチング層３のサイズを設定するようにしている（図２（ａ）参照）。具体的には、例えば、エッチング溝１１の深さＤが１００μｍの場合、エッチング溝１１の幅Ｂ（すなわち分割領域１ｃの幅）を１μｍ以上２０μｍ以下に設定する。なお、通常、エッチング溝１１の深さＤの範囲は２０μｍ以上８００μｍ以下であり、エッチング溝１１の幅Ｂの範囲は４μｍ以上１００μｍ以下である。
分割工程におけるエッチング条件は、基板１の材質に応じて適宜選択することができる。基板１がシリコン基板の場合、分割工程におけるエッチングには、いわゆるボッシュプロセスを用いることができる。ボッシュプロセスにおいては、堆積膜堆積ステップと、堆積膜エッチングステップと、シリコンエッチングステップとを順次繰り返すことにより、耐エッチング層３に覆われていない領域１ｄを基板の深さ方向に垂直に掘り進むことができる。
堆積膜堆積ステップの条件としては、例えば、原料ガスとしてＣ４Ｆ８を１５０〜２５０ｓｃｃｍで供給しながら、処理室２１ａ内の圧力を１５〜２５Ｐａに調整し、第１の高周波電源部２４からアンテナ２３への投入電力を１５００〜２５００Ｗ，第２の高周波電源部２５から下部電極への投入電力を０Ｗ、処理時間を５〜１５秒とすればよい。堆積膜エッチングステップの条件としては、例えば、原料ガスとしてＳＦ６を２００〜４００ｓｃｃｍで供給しながら、処理室２１ａ内の圧力を５〜１５Ｐａに調整し、第１の高周波電源部２４からアンテナ２３への投入電力を１５００〜２５００Ｗ，第２の高周波電源部２５から下部電極への投入電力を１００〜３００Ｗ、処理時間を２〜１０秒とすればよい。
シリコンエッチングステップの条件としては、例えば、原料ガスとしてＳＦ６を２００〜４００ｓｃｃｍで供給しながら、処理室２１ａ内の圧力を５〜１５Ｐａに調整し、第１の高周波電源部２４からアンテナ２３への投入電力を１５００〜２５００Ｗ，第２の高周波電源部２５から下部電極への投入電力を５０〜２００Ｗ、処理時間を１０〜２０秒とすればよい。そして、これらの条件において、堆積膜堆積ステップ、堆積膜エッチングステップ、および、シリコンエッチングステップを繰り返すことにより、シリコン基板を１０μｍ／分の速度で掘り進むことができる。
この後、個片の素子チップ１０において第２の面１０ｂを覆った状態の耐エッチング層３を除去するアッシングが行われる。すなわち、図２（ａ）に示すように、プラズマエッチング装置２０において処理室２１ａ内にアッシング用ガス２６ｄを用いたアッシング用プラズマを発生させ、樹脂を主成分とする耐エッチング層３をアッシングにより除去する。これにより、個片に分割された素子チップ１０の第２の面１０ｂが露呈された状態となる。
アッシングの条件は、耐エッチング層３の材料に応じて適宜選択することができる。例えば、耐エッチング層３がレジスト膜の場合、原料ガスとして酸素を１５０〜２５０ｓｃｃｍ、ＣＦ４を０〜５０ｓｃｃｍで供給しながら、処理室２１ａ内の圧力を５〜１５Ｐａに調整し、第１の高周波電源部２４からアンテナ２３への投入電力を１５００〜２５００Ｗ，第２の高周波電源部２５から下部電極への投入電力を０〜３０Ｗとすればよい。この条件において１μｍ／分程度の速度で耐エッチング層３を除去することができる。
次いで上述の分割工程の後、保護膜形成工程が実行される。すなわちプラズマエッチング装置２０において、処理室２１ａ内で、フッ化炭素とヘリウムの混合ガスである第２のガス２６ｂを用いた第２のプラズマＰ２を発生させ、図２（ｂ）に示すように、キャリア４上に互いに間隔をあけて保持された状態で、素子チップ１０を第２のプラズマＰ２に晒す。これにより、素子チップ１０の側面１０ｃに第１の保護膜１２ｃを形成するとともに、第２の面１０ｂに第２の保護膜１２ｂを形成する。
これらの保護膜は、素子チップ１０を直接パッケージ基板などに接合する実装過程における導電性材料の這い上がりを抑制するとともに、実装のためのハンドリング時における素子表面の傷や欠けなどのダメージを防止することを目的として形成されるものであるため、吸湿性が少なく組成が緻密なものであることが望まれる。本実施の形態では、これら保護膜の形成のために用いられる第２のプラズマＰ２の原料ガスとして、フッ化炭素とヘリウムの混合ガスを用いることから、フッ素と炭素を含むフルオロカーボン膜が保護膜として形成され、吸湿性が少なく組成が緻密で密着性に優れた保護膜を形成することが可能となっている。なおこの保護膜形成工程において、キャリア４が載置されるステージ２２（図３参照）に高周波バイアスを印加する。これにより、素子チップ１０へのイオンの入射が促進され、より緻密で密着性の高い保護膜を形成することができる。
さらに本実施の形態では、実装のためのハンドリング時、例えばコレットなどの吸着保持ツールによって素子チップ１０を保持する際の素子表面のダメージを防止するため、素子チップ１０における保持面である第２の面１０ｂに形成される第２の保護膜１２ｂの厚みを、側面１０ｃに形成される第１の保護膜１２ｃの厚みより大きくなるように、保護膜形成条件を設定するようにしている。
第２の保護膜１２ｂの厚みを第１の保護膜１２ｃの厚みより大きくするための保護膜形成条件として、本実施の形態では、保護膜形成工程における処理室２１ａ内の圧力および図２（ａ）に示すエッチング溝１１の幅Ｂと深さＤとの比率（Ｄ／Ｂ）で定義されるアスペクト比を所定範囲の値に設定するようにしている。
処理室２１ａ内の圧力条件としては、例えば原料ガスとしてＣ４Ｆ８を１５０ｓｃｃｍ、Ｈｅを５０ｓｃｃｍで供給しながら、処理室２１ａ内の圧力を５〜２５Ｐａに調整する。そしてこの条件で、第１の高周波電源部２４からアンテナ２３への投入電力を１５００〜２５００Ｗ，第２の高周波電源部２５から下部電極への投入電力を５０〜１５０Ｗとする。このように処理圧力を高圧条件に設定することにより、プラズマによる反応生成物が隣接する素子チップ１０間の隙間に進入しにくく、側面１０ｃに堆積する第１の保護膜１２ｃに対して、第２の面１０ｂに形成される第２の保護膜１２ｂの厚みを大きくする効果を得る。このとき、エッチング溝１１の幅Ｂと深さＤとの比率（Ｄ／Ｂ）で定義されるアスペクト比を所定範囲（例えば５〜１００）に設定することにより、上述の効果をさらに高めることができる。
図４は、このような製造過程によって製造された素子チップ１０を示している。素子チップ１０は、素子部２に対応する素子領域２ａ（図１（ａ）参照）を有する第１の面１０ａと、第１の面１０ａと反対側の第２の面１０ｂと、第１の面１０ａおよび第２の面１０ｂをつなぐ側面１０ｃとを備えた構成となっている。そして側面１０ｃは第１の保護膜１２ｃで被覆され、第２の面１０ｂは第２の保護膜１２ｂで被覆されている。ここで第２の保護膜１２ｂの厚みｔ２は、第１の保護膜１２ｃの厚みｔ１よりも大きく（例えば厚みｔ２が厚みｔ１の３倍以上）なっている。
図５は、実装過程などのハンドリングにおいて、このような構成の素子チップ１０を、コレット１３によって吸着保持した状態を示している。コレット１３は、吸引孔１３ｂを有する軸部１３ａの下端部に、鍔状の保持部１３ｃを設けた構成となっている。保持部１３ｃの下面には、テーパ形状の保持面１３ｄが形成されており、コレット１３によって素子チップ１０を保持する際には、第２の面１０ｂ側を保持面１３ｄに当接させて吸引孔１３ｂから真空吸引する。この真空吸引力により、素子チップ１０はコレット１３に保持される。
この素子チップ１０の保持状態において、第２の面１０ｂには側面１０ｃの第１の保護膜１２ｃの厚みｔ１よりも大きい十分な厚みｔ２の第２の保護膜１２ｂが形成されていることから、素子チップ１０が保持面１３ｄに押し付けられることによる外力に対して、第２の面１０ｂ側のエッジが第２の保護膜１２ｂにより保護される。したがって実装過程などのハンドリングにおいて素子チップ１０のチップ表面に傷や欠けなどのダメージが発生するのを有効に防止することが可能となっている。
上記説明したように、本実施の形態に示す素子チップの製造方法では、プラズマ処理工程において基板１を第１のプラズマＰ１に晒すことにより基板１を素子チップ１０に分割した後に、これら素子チップ１０をフッ化炭素とヘリウムの混合ガスの混合ガスを原料ガスとする第２のプラズマに晒すことにより、側面１０ｃおよび第２の面１０ｂを覆う保護膜を形成する保護膜形成工程において、第２の面１０ｂの第２の保護膜１２ｂの厚みｔ２が側面１０ｃの第１の保護膜１２ｃの厚みｔ１より大きくなるように保護膜形成条件を設定するようにしている。これにより、実装過程などにおいて素子チップ１０の第２の面１０ｂに作用する外力からチップ表面を保護して、チップ表面の傷や欠けの発生を防止することができる。
本発明の素子チップの製造方法および素子チップは、チップ表面の傷や欠けの発生を防止することができるという効果を有し、複数の素子領域を有する基板を素子領域毎に分割して素子チップを製造する分野において有用である。
１ 基板
１ａ 第１の面
１ｂ 第２の面
１ｃ 分割領域
２ 素子部
２ａ 素子領域
３ 耐エッチング層
４ キャリア
１０ 素子チップ
１０ａ 第１の面
１０ｂ 第２の面
１０ｃ 側面
１２ｂ 第２の保護膜
１２ｃ 第１の保護膜

Claims (4)

  1. 分割領域で画定された複数の素子領域を有する第１の面と前記第１の面と反対側の第２の面とを備える基板を、前記分割領域で分割して複数の素子チップを形成する素子チップの製造方法であって、
    前記第１の面の側がキャリアに支持されるとともに、前記素子領域と対向する前記第２の面の領域を覆い且つ前記分割領域と対向する前記第２の面の領域を露出させるように耐エッチング層が形成された前記基板を準備する準備工程と、
    前記準備工程の後、前記キャリアに支持された前記基板にプラズマ処理を施すプラズマ処理工程とを含み、
    前記プラズマ処理工程は、
    前記第２の面を第１のプラズマに晒すことにより、前記耐エッチング層に覆われていない領域の前記基板をこの基板の深さ方向に前記第１の面に達するまでエッチングして前記基板を素子チップに分割し、前記第１の面、前記第２の面および前記第１の面と前記第２の面とを結ぶ側面を備える素子チップが前記キャリア上に互いに間隔をあけて保持された状態とする分割工程と、
    前記分割工程の後、前記キャリア上に互いに間隔をあけて保持された状態で前記素子チップを第２のプラズマに晒すことにより、前記素子チップの前記側面に第１の保護膜を形成するとともに、前記第２の面に第２の保護膜を形成する保護膜形成工程と、を含み、
    前記保護膜形成工程において、前記第２の保護膜の厚みが前記第１の保護膜の厚みより大きくなるように保護膜形成条件を設定し、
    前記分割工程と前記保護膜形成工程とが、プラズマエッチング装置が備える同じ処理室内で行われる、素子チップの製造方法。
  2. 前記第１の保護膜および第２の保護膜がフルオロカーボン膜である、請求項１に記載の素子チップの製造方法。
  3. 前記第２のプラズマを生成するための保護膜形成用ガスがフッ化炭素を含む、請求項２に記載の素子チップの製造方法。
  4. 前記保護膜形成工程において前記処理室の内部の圧力が５Ｐａ以上２５Ｐａ以下に調整されるとともに、前記保護膜形成工程を開始する際の隣接する素子チップ間の溝のアスペクト比が５以上１００以下である、請求項１乃至３の何れかに記載の素子チップの製造方法。
JP2015195521A 2015-10-01 2015-10-01 素子チップの製造方法 Active JP6492288B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2015195521A JP6492288B2 (ja) 2015-10-01 2015-10-01 素子チップの製造方法
US15/264,921 US9698073B2 (en) 2015-10-01 2016-09-14 Method of manufacturing element chip and element chip
CN201610867842.6A CN106560916B (zh) 2015-10-01 2016-09-29 元件芯片的制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015195521A JP6492288B2 (ja) 2015-10-01 2015-10-01 素子チップの製造方法

Publications (2)

Publication Number Publication Date
JP2017069473A JP2017069473A (ja) 2017-04-06
JP6492288B2 true JP6492288B2 (ja) 2019-04-03

Family

ID=58447594

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015195521A Active JP6492288B2 (ja) 2015-10-01 2015-10-01 素子チップの製造方法

Country Status (3)

Country Link
US (1) US9698073B2 (ja)
JP (1) JP6492288B2 (ja)
CN (1) CN106560916B (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6476418B2 (ja) * 2016-02-04 2019-03-06 パナソニックＩｐマネジメント株式会社 素子チップの製造方法および電子部品実装構造体の製造方法

Family Cites Families (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2788375B1 (fr) * 1999-01-11 2003-07-18 Gemplus Card Int Procede de protection de puce de circuit integre
JP3254207B2 (ja) * 2000-09-12 2002-02-04 株式会社半導体エネルギー研究所 絶縁膜の作製方法
JP2002093752A (ja) 2000-09-14 2002-03-29 Tokyo Electron Ltd 半導体素子分離方法及び半導体素子分離装置
JP4508396B2 (ja) * 2000-10-30 2010-07-21 パナソニック株式会社 チップ型半導体装置及びその製造方法
KR100379563B1 (ko) * 2001-02-21 2003-04-10 앰코 테크놀로지 코리아 주식회사 플라즈마 에칭법을 이용한 반도체 웨이퍼 가공법
JP2003142475A (ja) * 2001-11-02 2003-05-16 Murata Mfg Co Ltd 半導体装置の製造方法
JP3904496B2 (ja) * 2002-09-06 2007-04-11 株式会社リコー 半導体装置の製造方法
US6794230B2 (en) * 2002-10-31 2004-09-21 Taiwan Semiconductor Manufacturing Company, Ltd. Approach to improve line end shortening
JP3966168B2 (ja) * 2002-11-20 2007-08-29 松下電器産業株式会社 半導体装置の製造方法
JP4013753B2 (ja) * 2002-12-11 2007-11-28 松下電器産業株式会社 半導体ウェハの切断方法
JP3991872B2 (ja) * 2003-01-23 2007-10-17 松下電器産業株式会社 半導体装置の製造方法
JP3915992B2 (ja) * 2004-06-08 2007-05-16 ローム株式会社 面実装型電子部品の製造方法
JP2006156539A (ja) * 2004-11-26 2006-06-15 National Institute Of Advanced Industrial & Technology プラズマ反応用ガス
JP4629421B2 (ja) * 2004-12-06 2011-02-09 パナソニック株式会社 ドライエッチング方法及びドライエッチング装置
JP4275096B2 (ja) * 2005-04-14 2009-06-10 パナソニック株式会社 半導体チップの製造方法
JP4285455B2 (ja) * 2005-07-11 2009-06-24 パナソニック株式会社 半導体チップの製造方法
JP4783169B2 (ja) * 2006-02-13 2011-09-28 パナソニック株式会社 ドライエッチング方法、微細構造形成方法、モールド及びその製造方法
JP5064985B2 (ja) * 2006-12-05 2012-10-31 古河電気工業株式会社 半導体ウェハの処理方法
JP2008218884A (ja) * 2007-03-07 2008-09-18 Citizen Holdings Co Ltd 半導体装置およびその製造方法
JP2009260272A (ja) * 2008-03-25 2009-11-05 Panasonic Corp 基板の加工方法および半導体チップの製造方法ならびに樹脂接着層付き半導体チップの製造方法
JP2010080769A (ja) * 2008-09-26 2010-04-08 Mitsumi Electric Co Ltd 半導体装置の製造方法
JP2010165963A (ja) * 2009-01-19 2010-07-29 Furukawa Electric Co Ltd:The 半導体ウェハの処理方法
US20110291300A1 (en) * 2009-02-12 2011-12-01 Takashi Hirano Dicing sheet-attached film for forming semiconductor protection film, method for producing semiconductor device using the same, and semiconductor device
US8642381B2 (en) * 2010-07-16 2014-02-04 Stats Chippac, Ltd. Semiconductor device and method of forming protective layer over exposed surfaces of semiconductor die
JP5659033B2 (ja) * 2011-02-04 2015-01-28 株式会社東芝 半導体装置の製造方法
JP5591181B2 (ja) * 2011-05-19 2014-09-17 パナソニック株式会社 半導体チップの製造方法
US9257276B2 (en) * 2011-12-31 2016-02-09 Intel Corporation Organic thin film passivation of metal interconnections
US8951915B2 (en) * 2012-09-11 2015-02-10 Infineon Technologies Ag Methods for manufacturing a chip arrangement, methods for manufacturing a chip package, a chip package and chip arrangements
EP2942807B1 (en) * 2014-05-07 2020-08-26 Sensirion AG Semiconductor package
JP6500230B2 (ja) * 2015-09-03 2019-04-17 パナソニックＩｐマネジメント株式会社 マスクパターンの形成方法および基板の加工方法ならびに素子チップの製造方法

Also Published As

Publication number Publication date
US9698073B2 (en) 2017-07-04
CN106560916B (zh) 2021-11-09
CN106560916A (zh) 2017-04-12
US20170098591A1 (en) 2017-04-06
JP2017069473A (ja) 2017-04-06

Similar Documents

Publication Publication Date Title
JP5591181B2 (ja) 半導体チップの製造方法
JP4285455B2 (ja) 半導体チップの製造方法
US9922899B2 (en) Method of manufacturing element chip and element chip
JP6476418B2 (ja) 素子チップの製造方法および電子部品実装構造体の製造方法
JP2015095509A (ja) ウェーハの加工方法
JP2012134211A (ja) 半導体チップの製造方法
JP6492288B2 (ja) 素子チップの製造方法
US9698052B2 (en) Method of manufacturing element chip and method of manufacturing electronic component-mounted structure using plasma etch to singulate element chip
JP6492286B2 (ja) 素子チップの製造方法
CN109979879B (zh) 半导体芯片制造方法
JP6646820B2 (ja) 素子チップの製造方法
JP6524419B2 (ja) 素子チップの製造方法
JP7029640B2 (ja) 板材の加工方法および素子チップの製造方法
KR20000004519A (ko) 반도체소자의 소자분리절연막 형성방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180207

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20181015

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20181023

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20181211

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20190116

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20190122

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190204

R151 Written notification of patent or utility model registration

Ref document number: 6492288

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151