JP6500230B2 - マスクパターンの形成方法および基板の加工方法ならびに素子チップの製造方法 - Google Patents

マスクパターンの形成方法および基板の加工方法ならびに素子チップの製造方法 Download PDF

Info

Publication number
JP6500230B2
JP6500230B2 JP2015173729A JP2015173729A JP6500230B2 JP 6500230 B2 JP6500230 B2 JP 6500230B2 JP 2015173729 A JP2015173729 A JP 2015173729A JP 2015173729 A JP2015173729 A JP 2015173729A JP 6500230 B2 JP6500230 B2 JP 6500230B2
Authority
JP
Japan
Prior art keywords
protective film
substrate
protective
protective sheet
peeling
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2015173729A
Other languages
English (en)
Other versions
JP2017050448A (ja
Inventor
満 廣島
満 廣島
篤史 針貝
篤史 針貝
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Intellectual Property Management Co Ltd
Original Assignee
Panasonic Intellectual Property Management Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Intellectual Property Management Co Ltd filed Critical Panasonic Intellectual Property Management Co Ltd
Priority to JP2015173729A priority Critical patent/JP6500230B2/ja
Priority to US15/252,899 priority patent/US9905452B2/en
Priority to CN201610795913.6A priority patent/CN106505028B/zh
Publication of JP2017050448A publication Critical patent/JP2017050448A/ja
Application granted granted Critical
Publication of JP6500230B2 publication Critical patent/JP6500230B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3081—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their composition, e.g. multilayer masks, materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68318—Auxiliary support including means facilitating the separation of a device or wafer from the auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/6834—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to protect an active side of a device or wafer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68377—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support with parts of the auxiliary support remaining in the finished device

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Dicing (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Drying Of Semiconductors (AREA)

Description

本発明は、基板をエッチングにより個片化して素子チップを製造するための、マスクパターンの形成方法および基板の加工方法ならびに素子チップの製造方法に関するものである。
半導体素子などの素子チップは、分割領域で画定された複数の半導体素子部を有するウェハ状の基板を個片の半導体素子部毎に分割することにより製造される（例えば特許文献１参照）。この特許文献に示す先行技術では、まず第１の面に形成された半導体素子部は覆うが分割領域は露出させるレジスト膜のマスクを形成した後に分割領域に存在する保護膜を除去する第１のプラズマダイシングを実行し、さらにこの後に第１の面に保護テープを貼り付けた後に反対面を機械研削して基板を薄化する。そしてさらにこの後にマスクから露出している分割領域の部分を除去して基板を半導体素子部毎に分割する第２のプラズマダイシングを実行するようにしている。
特許第５５９１１８１号公報
しかしながら上述の特許文献例を含め、従来技術においてはマスク形成と反対面の機械研削との実行タイミングとの関連に起因して、以下のような不都合が生じる場合があった。すなわち上述の特許文献例のようにマスク形成を完了させた後に反対面の機械研削を実行する場合には、基板の第１面にマスクパターンによる凹凸が形成された状態で機械研削が行われるため、機械研削中に加えられた力によるマスクパターンの変形や保護テープ剥離時のマスクパターンへのダメージが生じるおそれがあった。
このような不具合を避けることを目的として、マスク形成と反対面の機械研削との実行タイミングを逆にすることも考えられる。しかしながらこの場合には、機械検研削後の薄化された基板を対象としてマスク形成を行うことから、数百マイクロメートルから、薄いもので数十マイクロメートル程度の薄いウェハ状の基板をハンドリングすることとなり、基板の割れなどのダメージの発生のおそれがあった。このように従来技術において、基板をエッチングにより個片化して素子チップを製造するための、マスクパターンの形成方法および基板の加工方法ならびに素子チップの製造方法には、薄いウェハ状の基板を対象とする場合に、基板や基板のマスクパターンにおけるダメージの発生を防止することが求められていた。
そこで本発明は、薄いウェハ状の基板を対象とする場合にあっても、基板や基板のマスクパターンにおけるダメージの発生を防止することができる、マスクパターンの形成方法および基板の加工方法ならびに素子チップの製造方法を提供することを目的とする。
本発明のマスクパターンの形成方法は、マスクパターンを基板に形成するマスクパターンの形成方法であって、感光性の保護膜を第１の面に備える基板を準備する準備工程と、前記保護膜の少なくとも一部を露光する露光工程と、前記露光工程の後に、前記第１の面の前記保護膜に保護シートを貼付ける貼付け工程と、前記貼付け工程の後に、前記第１の面と対向する第２の面を研削して前記基板を薄化する研削工程と、前記研削工程の後に、前記保護シートを剥がして前記第１の面の前記保護膜を露出させる剥離工程と、前記剥離工程の後に、露光された保護膜と露光されていない保護膜のいずれか一方を選択的に溶解させる現像液に保護膜を接触させることにより、保護膜をパターニングする現像工程と、を含み、前記保護シートが、前記保護膜を感光させる光を透過させない透過防止層を備える。
本発明のマスクパターンの形成方法は、マスクパターンを基板に形成するマスクパターンの形成方法であって、感光性の保護膜を第１の面に備える基板を準備する準備工程と、前記準備工程の後に、前記第１の面の前記保護膜に保護シートを貼付ける貼付け工程と、前記貼付け工程の後に、前記保護シートを透過して前記保護膜の少なくとも一部を露光する露光工程と、前記第１の面と対向する第２の面を研削して前記基板を薄化する研削工程と、前記研削工程の後に、前記保護シートを剥がして前記第１の面の前記保護膜を露出させる剥離工程と、前記剥離工程の後に、露光された保護膜と露光されていない保護膜のいずれか一方を選択的に溶解させる現像液に保護膜を接触させることにより、保護膜をパターニングする現像工程と、を含む。
本発明の基板の加工方法は、基板をエッチングにより加工する基板の加工方法であって、感光性の保護膜を第１の面に備える基板を準備する準備工程と、前記保護膜の少なくとも一部を露光する露光工程と、前記露光工程の後に、前記第１の面の前記保護膜に保護シートを貼付ける貼付け工程と、前記貼付け工程の後に、前記第１の面と対向する第２の面を研削して前記基板を薄化する研削工程と、前記研削工程の後に、前記保護シートを剥がして前記第１の面の前記保護膜を露出させる剥離工程と、前記剥離工程の後に、露光された保護膜と露光されていない保護膜のいずれか一方を選択的に溶解させる現像液に保護膜を接触させることにより、保護膜をパターニングする現像工程と、パターニングされた前記保護膜をマスクとして基板をエッチングするエッチング工程と、を含み、前記保護シートが、前記保護膜を感光させる光を透過させない透過防止層を備える。
本発明の基板の加工方法は、基板をエッチングにより加工する基板の加工方法であって、感光性の保護膜を第１の面に備える基板を準備する準備工程と、前記準備工程の後に、前記第１の面の前記保護膜に保護シートを貼付ける貼付け工程と、前記貼付け工程の後に、前記保護シートを透過して前記保護膜の少なくとも一部を露光する露光工程と、前記第１の面と対向する第２の面を研削して前記基板を薄化する研削工程と、前記研削工程の後に、前記保護シートを剥がして前記第１の面の前記保護膜を露出させる剥離工程と、前記剥離工程の後に、露光された保護膜と露光されていない保護膜のいずれか一方を選択的に溶解させる現像液に保護膜を接触させることにより、保護膜をパターニングする現像工程と、パターニングされた前記保護膜をマスクとして基板をエッチングするエッチング工程と、を含む。
本発明の素子チップの製造方法は、基板をエッチングにより個片化して素子チップを製造する素子チップの製造方法であって、感光性の保護膜を第１の面に備える基板を準備する準備工程と、前記保護膜の少なくとも一部を露光する露光工程と、前記露光工程の後に、前記第１の面の前記保護膜に保護シートを貼付ける貼付け工程と、前記貼付け工程の後に、前記第１の面と対向する第２の面を研削して前記基板を薄化する研削工程と、前記研削工程の後に、前記保護シートを剥がして前記第１の面の前記保護膜を露出させる剥離工程と、前記剥離工程の後に、露光された保護膜と露光されていない保護膜のいずれか一方を選択的に溶解させる現像液に保護膜を接触させることにより、保護膜をパターニングする現像工程と、パターニングされた前記保護膜をマスクとして基板をエッチングすることにより前記基板を複数の素子チップに個片化する個片化工程と、を含み、前記保護シートが、前記保護膜を感光させる光を透過させない透過防止層を備える。
本発明の素子チップの製造方法は、基板をエッチングにより個片化して素子チップを製造する素子チップの製造方法であって、感光性の保護膜を第１の面に備える基板を準備する準備工程と、前記準備工程の後に、前記第１の面の前記保護膜に保護シートを貼付ける貼付け工程と、前記貼付け工程の後に、前記保護シートを透過して前記保護膜の少なくとも一部を露光する露光工程と、前記第１の面と対向する第２の面を研削して前記基板を薄化する研削工程と、前記研削工程の後に、前記保護シートを剥がして前記第１の面の前記保護膜を露出させる剥離工程と、前記剥離工程の後に、露光された保護膜と露光されていない保護膜のいずれか一方を選択的に溶解させる現像液に保護膜を接触させることにより、保護膜をパターニングする現像工程と、パターニングされた前記保護膜をマスクとして基板をエッチングすることにより前記基板を複数の素子チップに個片化する個片化工程と、を含む。
本発明によれば、薄いウェハ状の基板を対象とする場合にあっても、基板や基板のマスクパターンにおけるダメージの発生を防止することができる。
本発明の一実施の形態の素子チップの製造方法における第１実施例を示す工程説明図 本発明の一実施の形態の素子チップの製造方法における第１実施例を示す工程説明図 本発明の一実施の形態の素子チップの製造方法における第１実施例を示す工程説明図 本発明の一実施の形態の素子チップの製造方法において用いられる保護シートの断面図 本発明の一実施の形態の素子チップの製造方法において用いられる保護シートの断面図 本発明の一実施の形態の素子チップの製造方法における第２実施例を示す工程説明図 本発明の一実施の形態の素子チップの製造方法における第２実施例を示す工程説明図 本発明の一実施の形態の素子チップの製造方法における第２実施例を示す工程説明図 本発明の一実施の形態の素子チップの製造方法における第３実施例を示す工程説明図 本発明の一実施の形態の素子チップの製造方法における第３実施例を示す工程説明図 本発明の一実施の形態の素子チップの製造方法における第３実施例を示す工程説明図 本発明の一実施の形態の素子チップの製造方法における第３実施例を示す工程説明図
次に本発明の実施の形態を図面を参照して説明する。まず図１〜図３を参照して、本実施の形態の素子チップの製造方法における第１実施例について説明する。図１において、図１（ａ）に示す基板１は、複数の素子チップ（図３（ｃ）に示す素子チップ１０参照）が作り込まれた第１の面１ａを備えるウェハ状の基板である。図１（ｂ）に示すように、基板１の第１の面１ａには、レジストを塗布することにより感光性の保護膜２が形成される。これにより、感光性の保護膜２を第１の面１ａに備える基板１が準備される（準備工程）。なお、第１の面１ａと対向する第２の面１ｂは，後工程において研削の対象となる研削面である。なお、レジストを塗布することに代えて、感光性材料を薄いフィルム状に成型したドライフィルムレジストを基板１の第１の面１ａに貼り付けることにより、基板１の第１の面１ａに、感光性の保護膜２を形成してもよい。
次いで基板１は露光工程に送られ、図１（ｃ）に示すように、所定のパターンで開口部３ａが形成されたフォトマスク３が保護膜２の上面にセットされる。そしてこの状態で所定波長の光をフォトマスク３に対して照射することにより、保護膜２はフォトマスク３における開口部３ａに対応した範囲のみが露光する。すなわち露光工程では保護膜２の少なくとも一部を露光する。これにより、図１（ｄ）に示すように、露光された保護膜２ｂと露光されていない保護膜２ａとが、フォトマスク３における開口部３ａのパターンに対応して分布した露光済みの保護膜２＊が形成される。以降の記載において「保護膜２＊」は、露光工程を経た露光済みの保護膜２を意味する。なお、露光工程で使用される露光の手段としては、コンタクト露光、等倍の投影露光、ステッパによる縮小投影型露光、あるいは、レーザや電子ビームによる直接描画など、一般に用いられる露光手段を用いることができる。
次に露光工程に後には、図２（ａ）に示すように、基板１の第１の面１ａの保護膜２＊に、保護シート４を貼り付ける（貼付け工程）。ここで保護シート４は、基板１を機械的に薄化するために行われる研削に際して、保護膜２＊が形成された基板１を保護する機能を有している。そして貼付け工程の後には、図２（ｂ）に示すように、第１の面１ａと対向する第２の面１ｂを機械的に研削して、基板１を所定厚みまで薄化した基板１＊とする（研削工程）。なお以降の記載において、「基板１＊」は研削により薄化された基板１を意味する。これにより基板１＊は、第１の面１ａに形成された保護膜２＊の下面にさらに保護シート４が貼り付けられた状態となる。
この後、図２（ｃ）に示すように、上述の状態の基板１＊の第２の面１ｂ側を、粘着性を有するキャリア５の保持面５ａによって保持する。そしてこの状態で、図３（ａ）に示すように、保護シート４を保護膜２＊から剥がして、第１の面１ａの保護膜２＊を露出させる（剥離工程）。これにより、保護膜２＊においては、露光された保護膜２ｂと露光されていない保護膜２ａとが上面に露呈される。なお、キャリア５としては、ダイシングフレームで保持されたダイシングテープや、保持面５ａに接着層を備えた支持基板を例示することができる。
また、キャリア５として、静電吸着型のキャリアを用いてもよい。静電吸着型のキャリアの場合、キャリアに内蔵された電極に電圧を印加することで、基板１とキャリアの間に静電気力に基づく吸着力を発生させるため、保持面が粘着性を備えなくても、基板１を保持面に保持することができる。静電吸着型のキャリアは、高温においても吸着力を維持できるため、キャリアに保持した基板１に対して、例えば、樹脂性の接着剤であれば劣化するような、比較的高い温度で熱処理を行う場合であっても、キャリアが基板１を保持できるという利点を有する。
次に保護膜２＊が形成された基板１＊を保持したキャリア５は現像工程に送られる。ここでは、剥離工程の後に、露光された保護膜２ｂと露光されていない保護膜２ａのいずれか一方を選択的に溶解させる現像液に保護膜２＊を接触させることにより、保護膜２＊をパターニングする（現像工程）。これにより図３（ｂ）に示すように、露光された保護膜２ｂが現像液によって溶解して消失し、露光されていない保護膜２ａのみが基板１＊の第１の面１ａに残留して、フォトマスク３と同様のパターンを形成する。なお、パターニング後の基板１＊は、エッチング工程に送られる前に、熱処理を行って、保護膜２ａの耐プラズマ性を高めておくことが望ましい。
次にパターニング後の基板１＊を保持したキャリア５はエッチング工程に送られる。ここでは、エッチングの方法としてプラズマ処理によるプラズマエッチングを用いる例を示している。すなわち基板１＊を保持したキャリア５をプラズマエッチング装置（図示省略）内に載置し、図３（ｃ）に示すように、エッチング用プラズマＰを発生させて、基板１＊において保護膜２ａが残留していない範囲をプラズマのエッチング作用（矢印ｅ）によって除去する。すなわちパターニングされた保護膜２ａをマスクとして基板１＊をエッチングする（エッチング工程）。そしてこのエッチングによって基板１＊を分割することにより、基板１＊を複数の素子チップ１０に個片化する（個片化工程）。なお、個片化した素子チップ１０の表面にマスクとして用いた保護膜２ａが残存する場合があるが、この場合、プラズマを用いたアッシングにより、残存する保護膜２ａを除去してもよい。
ここで図４、図５を参照して、上述の素子チップの製造方法において用いられる保護シート４のバリエーションについて説明する。まず図４に示す保護シート４０は、下面に接着層４ｃを備えた樹脂製の基材４ａの上面に、アルミニウムなどの金属よりなる透過防止層４ｂを形成した構成となっている。透過防止層４ｂは保護膜２＊を感光させる光を透過させない透過防止層として機能している。これにより、研削工程をイエロールーム以外で行っても、保護膜２＊が追加露光されることがなく、追加露光に起因するパターニングへの悪影響を防止することができる。
次に図５（ａ）に示す保護シート４１は、図４に示す保護シート４０において基材４ａの下面に備えられた接着層４ｃとして熱剥離性の接着層４ｄを設け、保護シート４１に熱剥離性の特性を持たせるようにしたものである、この場合には、図３（ａ）に示す剥離工程において、基板１＊を加熱することにより、保護シート４１の接着層４ｄの粘着力を低下させて、保護シート４１の剥離を容易にすることができる。また図５（ｂ）に示す保護シート４２は、基材４ａの下面に光硬化性の接着層４ｅを備えるようにしたものである。保護シート４２の使用態様は、第３実施例において説明する。
次に図６〜図８を参照して、本実施の形態の素子チップの製造方法における第２実施例について説明する。この第２実施例では、保護シート４として光を透過する特性を有する透光性の保護シート４Ａを用いる例を示している。図６において、図６（ａ）に示す基板１は、複数の素子チップ（図８（ｃ）に示す素子チップ１０参照）が作り込まれた第１の面１ａを備えるウェハ状の基板である。図６（ｂ）に示すように、基板１の第１の面１ａには、レジストを塗布することにより感光性の保護膜２が形成される。これにより、感光性の保護膜２を第１の面１ａに備える基板１が準備される（準備工程）。第１の面１ａと対向する第２の面１ｂは、後工程において研削の対象となる研削面である。なお、レジストを塗布することに代えて、感光性材料を薄いフィルム状に成型したドライフィルムレジストを基板１の第１の面１ａに貼り付けることにより、基板１の第１の面１ａに、感光性の保護膜２を形成してもよい。
次いで基板１は貼付け工程に送られ、図６（ｃ）に示すように、基板１の第１の面１ａの保護膜２に、透光性を有する保護シート４Ａを貼り付ける（貼付け工程）。ここで保護シート４Ａは、実施例１における保護シート４と同様に、基板１を機械的に薄化するために行われる研削に際して、保護膜２が形成された基板１を保護する機能を有している。
貼付け工程の後には、基板１は露光工程に送られ、図７（ａ）に示すように、所定のパターンで開口部３ａが形成されたフォトマスク３が保護シート４Ａの上面にセットされる。そしてこの状態で所定波長の光をフォトマスク３に対して照射することにより、保護膜２はフォトマスク３における開口部３ａに対応した範囲のみが保護シート４Ａを透過した光によって露光する。すなわち露光工程では保護膜２の少なくとも一部を露光する。これにより、図７（ｂ）に示すように、露光された保護膜２ｂと露光されていない保護膜２ａが、フォトマスク３における開口部３ａのパターンに対応して分布した露光済みの保護膜２＊が形成される。なお、露光工程で使用される露光の手段としては、コンタクト露光、等倍の投影露光、ステッパによる縮小投影型露光、レーザによる直接描画などの露光手段を用いることができる。
次いで、図７（ｃ）に示すように、第１の面１ａと対向する第２の面１ｂを機械的に研削して、基板１を所定厚みまで薄化した基板１＊とする（研削工程）。これにより、基板１＊は第１の面１ａに形成された保護膜２＊の下面にさらに保護シート４が貼り付けられた状態となる。この後、図７（ｄ）に示すように、上述の状態の基板１＊の第２の面１ｂ側を、粘着性を有するキャリア５の保持面５ａによって保持する。そしてこの状態で、図８（ａ）に示すように、保護シート４を保護膜２＊から剥がして、第１の面１ａの保護膜２＊を露出させる（剥離工程）。これにより、保護膜２＊においては、露光された保護膜２ｂと露光されていない保護膜２ａとが露呈される。
なお、キャリア５としては、ダイシングフレームで保持されたダイシングテープや、保持面５ａに接着層を備えた支持基板を例示することができる。また、キャリア５として、静電吸着型のキャリアを用いてもよい。静電吸着型のキャリアの場合、キャリアに内蔵された電極に電圧を印加することで、基板１とキャリアの間に静電気力に基づく吸着力を発生させるため、保持面が粘着性を備えなくても、基板１を保持面に保持することができる。静電吸着型のキャリアは、高温においても吸着力を維持できるため、キャリアに保持した基板１に対して、例えば、樹脂性の接着剤であれば劣化するような、比較的高い温度で熱処理を行う場合であっても、キャリアが基板１を保持できるという利点を有する。
次に保護膜２＊が形成された基板１＊を保持したキャリア５は現像工程に送られる。ここでは、剥離工程の後に、露光された保護膜２ｂと露光されていない保護膜２ａのいずれか一方を選択的に溶解させる現像液に保護膜２＊を接触させることにより、保護膜２＊をパターニングする（現像工程）。これにより図８（ｂ）に示すように、露光された保護膜２ｂが現像液によって溶解して消失し、露光されていない保護膜２ａのみが基板１＊の第１の面１ａに残留して、フォトマスク３と同様のパターンを形成する。なお、パターニング後の基板１＊は、エッチング工程に送られる前に、熱処理を行って、保護膜２ａの耐プラズマ性を高めておくことが望ましい。
次にパターニング後の基板１＊を保持したキャリア５はエッチング工程に送られる。ここでは、エッチングの方法としてプラズマ処理によるプラズマエッチングを用いる例を示している。すなわち基板１＊を保持したキャリア５をプラズマエッチング装置（図示省略）内に載置し、図８（ｃ）に示すように、エッチング用プラズマＰを発生させて、基板１＊において保護膜２ａが残留していない範囲をプラズマのエッチング作用（矢印ｅ）によって除去する。すなわちパターニングされた保護膜２ａをマスクとして基板１＊をエッチングする（エッチング工程）。そしてこのエッチングによって基板１＊を分割することにより、基板１＊を複数の素子チップ１０に個片化する（個片化工程）。なお、個片化した素子チップ１０の表面にマスクとして用いた保護膜２ａが残存する場合があるが、この場合、プラズマを用いたアッシングにより、残存する保護膜２ａを除去してもよい。
なお、第２実施例においては、透光性の保護シート４Ａを用いるため、準備工程から現像工程までの工程は、レジストの追加露光を抑制するため、原則としてイエロールーム内で行われる。しかしながら、使用するレジスト材料や必要とするパターニングの精度によっては、イエロールーム外で行われてもよい。
次に、図９〜図１１を参照して、本実施の形態の素子チップの製造方法における第３実施例について説明する。図９において、図９（ａ）に示す基板１は、複数の素子チップ（図１２（ｃ）に示す素子チップ１０参照）が作り込まれた第１の面１ａを備えるウェハ状の基板である。図９（ｂ）に示すように、基板１の第１の面１ａには、レジストを塗布することにより感光性の保護膜２が形成される。これにより、感光性の保護膜２を第１の面１ａに備える基板１が準備される（準備工程）。第１の面１ａと対向する第２の面１ｂは、後工程において研削の対象となる研削面である。なお、レジストを塗布することに代えて、感光性材料を薄いフィルム状に成型したドライフィルムレジストを基板１の第１の面１ａに貼り付けることにより、基板１の第１の面１ａに、感光性の保護膜２を形成してもよい。
次いで基板１は露光工程に送られ、図９（ｃ）に示すように、所定のパターンで開口部３ａが形成されたフォトマスク３が保護膜２の上面にセットされる。そしてこの状態で所定波長の光をフォトマスク３に対して照射することにより、保護膜２はフォトマスク３における開口部３ａに対応した範囲のみが露光する。すなわち露光工程では保護膜２の少なくとも一部を露光する。これにより、図１０（ａ）に示すように、露光された保護膜２ｂと露光されていない保護膜２ａとが、フォトマスク３における開口部３ａのパターンに対応して分布した露光済みの保護膜２＊が形成される。なお、露光工程で使用される露光の手段としては、コンタクト露光、等倍の投影露光、ステッパによる縮小投影型露光、あるいは、レーザや電子ビームによる直接描画など、一般に用いられる露光手段を用いることができる。
次に露光工程に後には、図１０（ａ）、（ｄ）に示すように、基板１の第１の面１ａの保護膜２＊に、保護シート４２（図５（ｂ）参照）を貼り付ける（貼付け工程）。この保護シート４２の貼り付けに際しては、保護シート４２に対して、予め図１０（ｂ）、（ｃ）に示す処理が実行される。すなわち図１０（ｂ）に示すように、保護シート４２は基材４ａの下面にＵＶ光などの光を照射されることにより硬化する性質を有する接着層４ｅが形成されている。そして保護膜２＊への貼り付けに先立って、接着層４ｅを部分的に光硬化させる処理が実行される。
すなわち図１０（ｃ）に示すように、保護シート４２の上面の外縁部４２ｅのみを覆って遮光する形状の遮光マスク３０を保護シート４２の上面にセットした状態で、保護シート４２に対してＵＶ光など接着層４ｅを硬化させる波長の光を照射する。これにより、保護シート４２の下面に設けられた接着層４ｅのうち、遮光マスク３０に覆われた外縁部４２ｅに対応する範囲のみが未硬化の接着層４ｅで、それ以外の遮光マスク３０に覆われずに光が照射された部分には接着層４ｅが光硬化した硬化接着層４ｅ＊が形成される。
そしてこのように接着層４ｅを部分的に光硬化させる処理が行われた保護シート４２は、図１０（ｄ）に示すように、保護膜２＊に貼り付けられる。このとき、保護シート４２は外縁部４２ｅに存在する未硬化の接着層４ｅが有する粘着力によって保護膜２＊に固着される。そして貼付け工程の後には、図１１（ａ）に示すように、第１の面１ａと対向する第２の面１ｂを機械的に研削して、基板１を所定厚みまで薄化した基板１＊とする（研削工程）。これにより、基板１＊は第１の面１ａに形成された保護膜２＊の下面にさらに保護シート４２が貼り付けられた状態となる。
この研削工程において、保護シート４２は外縁部４２ｅに存在する接着層４ｅによって周囲を保護膜２＊に固着されていることから、研削加工中において保護シート４２と保護膜２＊との接着界面への水分の侵入が防止されるとともに、研削に用いられる研磨パッドからの圧力を保護シート４２に形成された接着層４ｅ、硬化接着層４ｅ＊によって面荷重として受けることができ、荷重が集中して作用することによる保護膜２＊へのダメージを防止することができる。なお、保護シート４２のように光硬化性の接着層４ｅを有しない通常の接着層を備えた一般的な保護シート４を用いる場合にあっても、保護シート４を全面的に保護膜２＊に面接触させることにより、同様の効果を得る。
この後、図１１（ｂ）に示すように、上述の状態の基板１＊の第２の面１ｂ側を、粘着性を有するキャリア５の保持面５ａによって保持する。ここで、キャリア５としては、ダイシングフレームで保持されたダイシングテープや、保持面５ａに接着層を備えた支持基板を例示することができる。そしてこの状態で、保護シート４２を保護膜２＊から剥がす剥離工程が行われる。この剥離工程においては、図１１（ｃ）に示すように、保護シート４２の上面において、外縁部４２ｅを除く範囲のみを覆って遮光する遮光マスク３１をセットした状態で、保護シート４２に対してＵＶ光など接着層４ｅを硬化させる波長の光を照射する。これにより、保護シート４２の下面に設けられた接着層４ｅのうち、遮光マスク３１に覆われていない外縁部４２ｅに対応する範囲の接着層４ｅが光硬化して硬化接着層４ｅ＊となり、粘着力が低下する。これにより、保護シート４２の保護膜２＊からの剥離を容易に行うことができる。
すなわち第３実施例においては、基板１の研削時に保護膜２＊を保護する保護シートとして光硬化性の接着層４ｅを備える保護シート４２を用い、貼付け工程において、基板１の外縁部１ｅの保護膜２＊に接着層４ｅによって保護シート４２を貼り付けるようにしている。そして上述の剥離工程において、外縁部１ｅに対応する外縁部４２ｅに接着層４ｅを硬化させる波長の光を照射することにより、保護シート４２の接着層４ｅの粘着力を低下させるようにしている。
この様な方法を用いることにより、光照射により保護シート４２を剥離する場合であっても、基板１の外縁部１ｅに対応する外縁部４２ｅのみで保護シート４２と基板１とが接着しているため、光照射を基板１の外縁部１ｅに対して行うだけで保護シート４２を剥離することができる。このとき、基板１の外縁部１ｅ以外の部分に対しては光照射は行われないことから、既に露光された保護膜２＊が追加露光されることによる不具合が生じない。
このようにして、保護シート４２を保護膜２＊から剥がすことにより、図１２（ａ）に示すように、保護膜２＊においては、露光された保護膜２ｂと露光されていない保護膜２ａとが露呈される。次に保護膜２＊が形成された基板１＊を保持したキャリア５は現像工程に送られる。ここでは、剥離工程の後に、露光された保護膜２ｂと露光されていない保護膜２ａのいずれか一方を選択的に溶解させる現像液に保護膜２＊を接触させることにより、保護膜２＊をパターニングする（現像工程）。これにより図１２（ｂ）に示すように、露光された保護膜２ｂが現像液によって溶解して消失し、露光されていない保護膜２ａのみが基板１＊の第１の面１ａに残留して、フォトマスク３と同様のパターンを形成する。なお、パターニング後の基板１＊は、エッチング工程に送られる前に、熱処理を行って、保護膜２ａの耐プラズマ性を高めておくことが望ましい。
次にパターニング後の基板１＊を保持したキャリア５はエッチング工程に送られる。ここでは、エッチングの方法としてプラズマ処理によるプラズマエッチングを用いる例を示している。すなわち基板１＊を保持したキャリア５をプラズマエッチング装置（図示省略）内に載置し、図１２（ｃ）に示すように、エッチング用プラズマＰを発生させて、基板１＊において保護膜２ａが残留していない範囲をプラズマのエッチング作用（矢印ｅ）によって除去する。
すなわちパターニングされた保護膜２ａをマスクとして基板１＊をエッチングする（エッチング工程）。そしてこのエッチングによって基板１＊を分割することにより、基板１＊を複数の素子チップ１０に個片化する（個片化工程）。なお、個片化した素子チップ１０の表面にマスクとして用いた保護膜２ａが残存する場合があるが、この場合、プラズマを用いたアッシングにより、残存する保護膜２ａを除去してもよい。
なお上述の実施例１、実施例２、実施例３においては、基板をエッチングにより個片化して素子チップを製造する素子チップの製造方法について説明している。この素子チップの製造方法は、前述のように、感光性の保護膜２を第１の面１ａに備える基板１を準備する準備工程と、準備工程の後に、保護膜２の少なくとも一部を露光する露光工程と、露光工程の後に第１の面１ａの保護膜２＊に保護シート４を貼り付ける貼付け工程と、（または第１の面１ａの保護膜２に保護シート４を貼付ける貼付け工程と、貼付け工程の後に保護シート４を透過して保護膜２の少なくとも一部を露光する露光工程と）、第１の面１ａと対向する第２の面１ｂを研削して基板１を薄化する研削工程と、研削工程の後に、保護シート４を剥がして第１の面１ａの保護膜２＊を露出させる剥離工程と、剥離工程の後に、露光された保護膜と露光されていない保護膜のいずれか一方を選択的に溶解させる現像液に保護膜２＊を接触させることにより、保護膜２＊をパターニングする現像工程と、パターニングされた保護膜２＊をマスクとして基板１＊をエッチングすることにより基板１＊を複数の素子チップ１０に個片化する個片化工程とを含んで構成されている。
上述の素子チップの製造方法を構成する各工程の組み合わせにおいて、準備工程と、貼付け工程と、露光工程と、研削工程と、剥離工程と、現像工程とは、マスクパターンを基板に形成するマスクパターンの形成方法を構成する。そして同様に、上述の素子チップの製造方法を構成する各工程の組み合わせにおいて、準備工程と、貼付け工程と、露光工程と、研削工程と、剥離工程と、現像工程と、パターニングされた保護膜をマスクとして基板をエッチングするエッチング工程とは、基板をエッチングにより加工する基板の加工方法を構成する。
これら素子チップの製造方法、マスクパターンの形成方法および基板の加工方法のいずれにおいても、感光性の保護膜２が貼り付けられる第１の面１ａと対向する第２の面１ｂを研削して基板１を薄化する研削工程を行った後に、露光済みの保護膜２＊をパターニングする現像工程を行うように工程順序を設定している。これにより、保護膜２＊がまだパターニングされていない安定した状態で薄化のための研削を行うことができ、薄いウェハ状の基板１を対象とする場合にあっても、基板１やマスクパターンが形成される保護膜２＊の研削時におけるダメージの発生を防止することができる。
本発明のマスクパターンの形成方法および基板の加工方法ならびに素子チップの製造方法は、薄いウェハ状の基板を対象とする場合にあっても、基板や基板のマスクパターンにおけるダメージの発生を防止することができるという効果を有し、ウェハ状の基板にマスクパターンを形成してエッチングにより個片化して素子チップを製造する分野において有用である。
１ 基板
１＊ 基板（薄化後）
１ａ 第１の面
１ｂ 第２の面
２ 保護膜
２＊ 保護膜（露光済み）
３ フォトマスク
４、４Ａ、４０、４１、４２ 保護シート

Claims (15)

  1. マスクパターンを基板に形成するマスクパターンの形成方法であって、
    感光性の保護膜を第１の面に備える基板を準備する準備工程と、
    前記保護膜の少なくとも一部を露光する露光工程と、
    前記露光工程の後に、前記第１の面の前記保護膜に保護シートを貼付ける貼付け工程と、
    前記貼付け工程の後に、前記第１の面と対向する第２の面を研削して前記基板を薄化する研削工程と、
    前記研削工程の後に、前記保護シートを剥がして前記第１の面の前記保護膜を露出させる剥離工程と、
    前記剥離工程の後に、露光された保護膜と露光されていない保護膜のいずれか一方を選択的に溶解させる現像液に保護膜を接触させることにより、保護膜をパターニングする現像工程と、を含み、
    前記保護シートが、前記保護膜を感光させる光を透過させない透過防止層を備える、マスクパターンの形成方法。
  2. 前記透過防止層が金属よりなる、請求項１に記載のマスクパターンの形成方法。
  3. マスクパターンを基板に形成するマスクパターンの形成方法であって、
    感光性の保護膜を第１の面に備える基板を準備する準備工程と、
    前記準備工程の後に、前記第１の面の前記保護膜に保護シートを貼付ける貼付け工程と、
    前記貼付け工程の後に、前記保護シートを透過して前記保護膜の少なくとも一部を露光する露光工程と、
    前記第１の面と対向する第２の面を研削して前記基板を薄化する研削工程と、
    前記研削工程の後に、前記保護シートを剥がして前記第１の面の前記保護膜を露出させる剥離工程と、
    前記剥離工程の後に、露光された保護膜と露光されていない保護膜のいずれか一方を選択的に溶解させる現像液に保護膜を接触させることにより、保護膜をパターニングする現像工程と、を含む、マスクパターンの形成方法。
  4. 前記保護シートとして熱剥離性の保護シートを用い、
    前記剥離工程において前記基板を加熱することにより前記保護シートの粘着力を低下させる、請求項１から３のいずれかに記載のマスクパターンの形成方法。
  5. 前記保護シートとして光硬化性の接着層を備える保護シートを用い、
    前記貼付け工程において、前記基板の外縁部の前記保護膜に前記接着層によって前記保護シートを貼り付け、
    前記剥離工程において、前記外縁部に前記接着層を硬化させる波長の光を照射することにより前記保護シートの粘着力を低下させる、請求項１または３のいずれかに記載のマスクパターンの形成方法。
  6. 基板をエッチングにより加工する基板の加工方法であって、
    感光性の保護膜を第１の面に備える基板を準備する準備工程と、
    前記保護膜の少なくとも一部を露光する露光工程と、
    前記露光工程の後に、前記第１の面の前記保護膜に保護シートを貼付ける貼付け工程と、
    前記貼付け工程の後に、前記第１の面と対向する第２の面を研削して前記基板を薄化する研削工程と、
    前記研削工程の後に、前記保護シートを剥がして前記第１の面の前記保護膜を露出させる剥離工程と、
    前記剥離工程の後に、露光された保護膜と露光されていない保護膜のいずれか一方を選択的に溶解させる現像液に保護膜を接触させることにより、保護膜をパターニングする現像工程と、
    パターニングされた前記保護膜をマスクとして基板をエッチングするエッチング工程と、を含み、
    前記保護シートが、前記保護膜を感光させる光を透過させない透過防止層を備える、基板の加工方法。
  7. 前記透過防止層が金属よりなる、請求項６に記載の基板の加工方法。
  8. 基板をエッチングにより加工する基板の加工方法であって、
    感光性の保護膜を第１の面に備える基板を準備する準備工程と、
    前記準備工程の後に、前記第１の面の前記保護膜に保護シートを貼付ける貼付け工程と、
    前記貼付け工程の後に、前記保護シートを透過して前記保護膜の少なくとも一部を露光する露光工程と、
    前記第１の面と対向する第２の面を研削して前記基板を薄化する研削工程と、
    前記研削工程の後に、前記保護シートを剥がして前記第１の面の前記保護膜を露出させる剥離工程と、
    前記剥離工程の後に、露光された保護膜と露光されていない保護膜のいずれか一方を選択的に溶解させる現像液に保護膜を接触させることにより、保護膜をパターニングする現像工程と、
    パターニングされた前記保護膜をマスクとして基板をエッチングするエッチング工程と、を含む、基板の加工方法。
  9. 前記保護シートとして熱剥離性の保護シートを用い、
    前記剥離工程において前記基板を加熱することにより前記保護シートの粘着力を低下させる、請求項６から８のいずれかに記載の基板の加工方法。
  10. 前記保護シートとして光硬化性の接着層を備える保護シートを用い、
    前記貼付け工程において、前記基板の外縁部の前記保護膜に前記接着層によって前記保護シートを貼り付け、
    前記剥離工程において、前記外縁部に前記接着層を硬化させる波長の光を照射することにより前記保護シートの粘着力を低下させる、請求項６または８のいずれかに記載の基板の加工方法。
  11. 基板をエッチングにより個片化して素子チップを製造する素子チップの製造方法であって、
    感光性の保護膜を第１の面に備える基板を準備する準備工程と、
    前記保護膜の少なくとも一部を露光する露光工程と、
    前記露光工程の後に、前記第１の面の前記保護膜に保護シートを貼付ける貼付け工程と、
    前記貼付け工程の後に、前記第１の面と対向する第２の面を研削して前記基板を薄化する研削工程と、
    前記研削工程の後に、前記保護シートを剥がして前記第１の面の前記保護膜を露出させる剥離工程と、
    前記剥離工程の後に、露光された保護膜と露光されていない保護膜のいずれか一方を選択的に溶解させる現像液に保護膜を接触させることにより、保護膜をパターニングする現像工程と、
    パターニングされた前記保護膜をマスクとして基板をエッチングすることにより前記基板を複数の素子チップに個片化する個片化工程と、を含み、
    前記保護シートが、前記保護膜を感光させる光を透過させない透過防止層を備える、素子チップの製造方法。
  12. 前記透過防止層が金属よりなる、請求項１１に記載の素子チップの製造方法。
  13. 基板をエッチングにより個片化して素子チップを製造する素子チップの製造方法であって、
    感光性の保護膜を第１の面に備える基板を準備する準備工程と、
    前記準備工程の後に、前記第１の面の前記保護膜に保護シートを貼付ける貼付け工程と、
    前記貼付け工程の後に、前記保護シートを透過して前記保護膜の少なくとも一部を露光する露光工程と、
    前記第１の面と対向する第２の面を研削して前記基板を薄化する研削工程と、
    前記研削工程の後に、前記保護シートを剥がして前記第１の面の前記保護膜を露出させる剥離工程と、
    前記剥離工程の後に、露光された保護膜と露光されていない保護膜のいずれか一方を選択的に溶解させる現像液に保護膜を接触させることにより、保護膜をパターニングする現像工程と、
    パターニングされた前記保護膜をマスクとして基板をエッチングすることにより前記基板を複数の素子チップに個片化する個片化工程と、を含む、素子チップの製造方法。
  14. 前記保護シートとして熱剥離性の保護シートを用い、
    前記剥離工程において前記基板を加熱することにより前記保護シートの粘着力を低下させる、請求項１１から１３のいずれかに記載の素子チップの製造方法。
  15. 前記保護シートとして光硬化性の接着層を備える保護シートを用い、
    前記貼付け工程において、前記基板の外縁部の前記保護膜に前記接着層によって前記保護シートを貼り付け、
    前記剥離工程において、前記外縁部に前記接着層を硬化させる波長の光を照射することにより前記保護シートの粘着力を低下させる、請求項１１または１３のいずれかに記載の素子チップの製造方法。
JP2015173729A 2015-09-03 2015-09-03 マスクパターンの形成方法および基板の加工方法ならびに素子チップの製造方法 Active JP6500230B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2015173729A JP6500230B2 (ja) 2015-09-03 2015-09-03 マスクパターンの形成方法および基板の加工方法ならびに素子チップの製造方法
US15/252,899 US9905452B2 (en) 2015-09-03 2016-08-31 Method of forming mask pattern, method of processing substrate, and method of fabricating element chips
CN201610795913.6A CN106505028B (zh) 2015-09-03 2016-08-31 掩模图案的形成方法、基板的加工方法及元件芯片的制法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015173729A JP6500230B2 (ja) 2015-09-03 2015-09-03 マスクパターンの形成方法および基板の加工方法ならびに素子チップの製造方法

Publications (2)

Publication Number Publication Date
JP2017050448A JP2017050448A (ja) 2017-03-09
JP6500230B2 true JP6500230B2 (ja) 2019-04-17

Family

ID=58191040

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015173729A Active JP6500230B2 (ja) 2015-09-03 2015-09-03 マスクパターンの形成方法および基板の加工方法ならびに素子チップの製造方法

Country Status (3)

Country Link
US (1) US9905452B2 (ja)
JP (1) JP6500230B2 (ja)
CN (1) CN106505028B (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6492288B2 (ja) * 2015-10-01 2019-04-03 パナソニックＩｐマネジメント株式会社 素子チップの製造方法
JP6582013B2 (ja) * 2017-03-31 2019-09-25 古河電気工業株式会社 剥離ライナー付マスク一体型表面保護テープ

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003297786A (ja) * 2002-04-03 2003-10-17 Hitachi Ltd 半導体装置の製造方法
JP2004071792A (ja) * 2002-08-06 2004-03-04 Seiko Epson Corp 半導体装置および半導体装置の製造方法
US6777267B2 (en) * 2002-11-01 2004-08-17 Agilent Technologies, Inc. Die singulation using deep silicon etching
JP2006114825A (ja) * 2004-10-18 2006-04-27 Disco Abrasive Syst Ltd ウェーハの分割方法
US7388297B2 (en) * 2005-08-26 2008-06-17 Oki Electric Industry Co., Ltd. Semiconductor device with reduced thickness of the semiconductor substrate
JP4851414B2 (ja) * 2007-10-04 2012-01-11 日東電工株式会社 保護テープ剥離方法およびこれを用いた装置
TW200935506A (en) * 2007-11-16 2009-08-16 Panasonic Corp Plasma dicing apparatus and semiconductor chip manufacturing method
JP5600035B2 (ja) * 2010-06-30 2014-10-01 株式会社ディスコ ウエーハの分割方法
JP5591181B2 (ja) 2011-05-19 2014-09-17 パナソニック株式会社 半導体チップの製造方法
US8912077B2 (en) * 2011-06-15 2014-12-16 Applied Materials, Inc. Hybrid laser and plasma etch wafer dicing using substrate carrier
DE102015216619B4 (de) * 2015-08-31 2017-08-10 Disco Corporation Verfahren zum Bearbeiten eines Wafers

Also Published As

Publication number Publication date
CN106505028A (zh) 2017-03-15
JP2017050448A (ja) 2017-03-09
CN106505028B (zh) 2021-08-13
US9905452B2 (en) 2018-02-27
US20170069522A1 (en) 2017-03-09

Similar Documents

Publication Publication Date Title
TWI267150B (en) Cavity structure for semiconductor structure
TWI648439B (zh) 半導體裝置、層合型半導體裝置、密封後層合型半導體裝置、及此等之製造方法
JP2006332078A (ja) 半導体チップの製造方法
JP5264332B2 (ja) 接合ウエハ、その製造方法、及び半導体装置の製造方法
JP2013168594A (ja) 半導体装置の製造方法及び電子装置の製造方法
US6984421B2 (en) Encapsulation for an electrical component and method for producing the same
KR20070080840A (ko) 반도체 장치 제조 방법
JP6500230B2 (ja) マスクパターンの形成方法および基板の加工方法ならびに素子チップの製造方法
JP2010140949A (ja) 半導体装置の製造方法
JP2013004669A (ja) パターン形成方法、電子デバイスの製造方法及び電子デバイス
KR20070074937A (ko) 스크라이브 레인의 트렌치를 이용한 반도체 웨이퍼의다이싱 방법
JP2007036129A (ja) 半導体装置の製造方法
KR100812085B1 (ko) 반도체 소자의 개별화 방법
US20130075023A1 (en) Method for bonding thin film piece
JP2008016606A (ja) 半導体装置及びその製造方法
JP2016058577A (ja) 分割方法
US11894226B2 (en) Semiconductor device and method making the same
TWI619158B (zh) Device wafer processing method
JP7040146B2 (ja) 半導体装置の製造方法
KR20100073748A (ko) 기판 단위 본딩 방법 및 기판 단위 패키지
KR100996314B1 (ko) 반도체 소자의 제조방법
JP2002043253A (ja) 半導体素子のダイシング方法
JP2010165779A (ja) 固体撮像装置およびその製造方法
JP2012169411A (ja) 半導体装置の製造方法
JP7214593B2 (ja) フォトマスクの製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180207

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20181109

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20181113

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20181226

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20190116

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20190205

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190218

R151 Written notification of patent or utility model registration

Ref document number: 6500230

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151