JP7040146B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP7040146B2
JP7040146B2 JP2018042234A JP2018042234A JP7040146B2 JP 7040146 B2 JP7040146 B2 JP 7040146B2 JP 2018042234 A JP2018042234 A JP 2018042234A JP 2018042234 A JP2018042234 A JP 2018042234A JP 7040146 B2 JP7040146 B2 JP 7040146B2
Authority
JP
Japan
Prior art keywords
polyimide layer
layer
semiconductor wafer
polyimide
resist layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2018042234A
Other languages
English (en)
Other versions
JP2019158966A (ja
Inventor
勝 奥田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Priority to JP2018042234A priority Critical patent/JP7040146B2/ja
Publication of JP2019158966A publication Critical patent/JP2019158966A/ja
Application granted granted Critical
Publication of JP7040146B2 publication Critical patent/JP7040146B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Description

本明細書に開示の技術は、半導体装置の製造方法に関する。
特許文献1には、半導体ウエハを回転させながらその表面にレジスト液を塗布することで、半導体ウエハの表面を覆うレジスト層を形成する技術が開示されている。この技術を応用して、半導体ウエハの表面にポリイミド層が形成される場合がある。すなわち、半導体ウエハを回転させながらその表面にポリイミド樹脂を塗布することで、半導体ウエハの表面を覆うポリイミド層を形成する技術が存在する。
特開2017-130630号公報
半導体ウエハを回転させながらその表面にポリイミド樹脂を塗布するときに、半導体ウエハのベベル部(半導体ウエハの外周端部)においてポリイミド樹脂が厚く存在する。このため、図12に示すように、ポリイミド層120は、半導体ウエハ112のベベル部114上で、半導体ウエハ112の主要部116(ベベル部114以外の部分)上よりも厚くなる。
ポリイミド層120を形成した後に、ポリイミド層120のパターニング工程が行われる。パターニング工程では、まず、ポリイミド層120の表面を覆うようにレジスト層を形成する。次に、図13に示すように、レジスト層130を露光することによって、主要部116上のレジスト層130に開口132を形成する。開口132を形成するときに、同時に、ベベル部114上のレジスト層130を除去してベベル部114上のポリイミド層120を露出させる。次に、レジスト層130をマスクとしてポリイミド層120をエッチングする。図14に示すように、エッチングによって開口132内のポリイミド層120が除去される。これによって、主要部116上のポリイミド層120がパターニングされる。また、ベベル部114上のポリイミド層120(すなわち、厚いポリイミド層120)もエッチングされる。
ポリイミド層120を過剰にエッチングすると、主要部116上のポリイミド層120を意図した精度でパターニングすることができない。このため、ポリイミド層120のエッチング時間を必要以上に長くすることはできない。このため、図14に示すように、ベベル部114上のポリイミド層120は完全には除去されず、ベベル部114上にポリイミド層120の残渣120aが残る。このようにベベル部114に残渣120aが存在していると、その後の製造プロセスにおいて残渣120aが不具合を引き起こす場合がある。例えば、残渣120aが半導体ウエハ112から剥離し、剥離した残渣120aが半導体ウエハ112の主要部116等に付着して不具合を引き起こす場合がある。また、図15に示すように、ポリイミド層120をパターニングした後に、ポリイミド層120の表面に保護テープ140を貼り付ける場合がある。なお、図15において、参照番号142は、粘着層である。ベベル部114に残渣120aが存在していると、保護テープ140の端部が残渣120a上で反りあがる。保護テープ140の貼り付け後に、保護テープ140の表面を平坦化する目的で、保護テープ140の表面が切削バイト150によって切削される。このとき、保護テープ140が残渣120a上で反りあがっていると、保護テープ140が切削バイト150に付着し、保護テープ140がめくれ上がる場合がある。このように、ベベル部114に残渣120aが残存することで、種々の不具合が生じる。
したがって、本明細書では、ベベル部にポリイミド層の残渣が残ることを抑制する技術を提供する。
本明細書が開示する半導体装置の製造方法は、第1工程~第6工程を有する。第1工程では、半導体ウエハを回転させながら前記半導体ウエハの表面にポリイミド樹脂を塗布することによって、前記半導体ウエハの前記表面にポリイミド層を形成する。第2工程では、前記ポリイミド層の表面にレジスト層を形成する。第3工程では、前記レジスト層を露光することによって、前記半導体ウエハのベベル部上の前記レジスト層を除去するとともに、前記半導体ウエハの主要部上の前記レジスト層を残存させる。第4工程では、前記ベベル部上の前記ポリイミド層をエッチングにより除去する。第5工程では、前記レジスト層を露光することによって、前記半導体ウエハの前記主要部上の前記レジスト層に開口を形成する。第6工程では、前記開口内の前記ポリイミド層をエッチングにより除去する。
この製造方法では、第3工程でベベル部上のレジスト層を除去し、主要部上にレジスト層を残存させる。その後の第4工程で、ベベル部上のポリイミド層を除去する。第4工程では、主要部上にレジスト層が残存しているので、主要部ではポリイミド層がエッチングされない。このため、第4工程で長時間、ベベル部上のポリイミド層をエッチングすることができ、ベベル部上にポリイミド層の残渣が残存することを抑制できる。その後、第5工程及び第6工程において、主要部上のポリイミド層がパターニングされる。このように、この製造方法では、ベベル部上のポリイミド層を除去する工程と、主要部上のポリイミド層をパターニングする工程が別工程であるので、ベベル部上のポリイミド層を除去する工程におけるエッチング時間を長くして、ベベル部上にポリイミド層の残渣が残ることを抑制できる。したがって、この製造方法では、残渣に起因する不具合を抑制することができる。
半導体ウエハ12の断面図。 ポリイミド層20形成後の半導体ウエハ12の断面図。 レジスト層30形成後の半導体ウエハ12の断面図。 ベベル部露光工程の説明図。 ベベル部レジスト層除去工程の説明図。 ベベル部ポリイミド層除去工程の説明図。 主要部露光工程の説明図。 主要部レジスト層除去工程の説明図。 主要部ポリイミド層除去工程の説明図。 保護テープ貼付工程の説明図。 保護テープ貼付工程の説明図。 従来の製造方法の説明図。 従来の製造方法の説明図。 従来の製造方法の説明図。 従来の製造方法の説明図。
実施形態の製造方法では、図1に示す半導体ウエハ12から半導体装置を製造する。半導体ウエハ12は、シリコン等の半導体によって構成されている。以下では、半導体ウエハ12の外周端近傍の部分をベベル部14といい、半導体ウエハ12のベベル部14以外の部分を主要部16という。
(ポリイミド樹脂塗布工程)
まず、半導体ウエハ12をその中心軸周りに回転させながら、半導体ウエハ12の上面に液状のポリイミド樹脂を塗布する。なお、ここでは、非感光性のポリイミド樹脂を使用する。ポリイミド樹脂を塗布すると、遠心力によってポリイミド樹脂が半導体ウエハ12の上面全体に広がる。余剰のポリイミド樹脂は、ベベル部14まで移動し、ベベル部14から外側に飛散する。このため、塗布工程中において、ベベル部14上には、主要部16上よりも厚くポリイミド樹脂が存在する。ポリイミド樹脂を塗布したら、ポリイミド樹脂を乾燥、硬化させる。これによって、図2に示すように、ポリイミド層20が形成される。ポリイミド層20の厚みは、ベベル部14上において、主要部16上よりも厚くなる。例えば、主要部16上のポリイミド層20の厚みを16μmに制御する場合、ベベル部14上のポリイミド層20の厚みが18~20μmとなる場合がある。
(レジスト層形成工程)
次に、図3に示すように、ポリイミド層20の上面全体を覆うように、レジスト層30を形成する。ここでは、感光性のレジスト層30を形成する。
(ベベル部露光工程)
次に、図示しないマスクを介して光(例えば、g線、h線、i線等)を照射することで、図4に示すように、ベベル部14上のレジスト層30に光を照射する。これによって、ベベル部14上のレジスト層30を変質させる。主要部16上のレジスト層30には光を照射しない。
(ベベル部レジスト層除去工程)
次に、レジスト層30全体を現像液に浸す。ベベル部14上のレジスト層30(ベベル部露光工程で変質したレジスト層30)は、現像液と反応して除去される。他方、主要部16上のレジスト層30(ベベル部露光工程で変質していないレジスト層30)は、現像液と反応せず、残存する。したがって、図5に示すように、ベベル部14上のポリイミド層20のみが露出する。
(ベベル部ポリイミド層除去工程)
次に、レジスト層30とポリイミド層20を、ポリイミド層20と反応するエッチング液(例えば、TMAH(水酸化テトラメチルアンモニウム))に浸す。ベベル部14上のポリイミド層20は、露出しているので、エッチング液に接触する。したがって、ベベル部14上のポリイミド層20はエッチングされる。他方、主要部16上のポリイミド層20は、レジスト層30に覆われているので、エッチング液に接触しない。したがって、主要部16上のポリイミド層20はエッチングされない。すなわち、ここでは、ベベル部14上のポリイミド層20のみがエッチングされる。このため、エッチング時間を十分に長くして、図6に示すようにベベル部14上のポリイミド層20を完全に除去することができる。すなわち、ベベル部14上にポリイミド層20の残渣が残ることを抑制することができる。
(主要部露光工程)
次に、図示しないマスクを介して光(例えば、g線、h線、i線等)を照射することで、図7に示すように、主要部16上のレジスト層30の一部に光を照射する。これによって、主要部16上のレジスト層30を部分的に変質させる。
(主要部レジスト層除去工程)
次に、レジスト層30全体を現像液に浸す。主要部露光工程で変質したレジスト層30は、現像液と反応して除去される。他方、主要部露光工程で変質していないレジスト層30は、現像液と反応せず、残存する。したがって、図8に示すように、主要部16上のレジスト層30が部分的に除去され、レジスト層30に開口32が形成される。
(主要部ポリイミド層除去工程)
次に、レジスト層30とポリイミド層20を、ポリイミド層20と反応するエッチング液に浸す。開口32内のポリイミド層20は、露出しているので、エッチング液に接触する。したがって、開口32内のポリイミド層20はエッチングされる。他方、レジスト層30に覆われた範囲のポリイミド層20は、エッチング液に接触せず、エッチングされない。すなわち、ここでは、開口32内のポリイミド層20のみがエッチングされる。ここでは、図9に示すように、開口32内のポリイミド層20を除去して、ポリイミド層20をパターニングする。なお、主要部ポリイミド層除去工程におけるエッチング時間が長すぎると、レジスト層30の裏側のポリイミド層20までエッチングが進行し、パターニングの精度が低下する。したがって、主要部ポリイミド層除去工程では、エッチング時間を最適化して、高い精度でポリイミド層20をパターニングする。
ポリイミド層20をパターニングしたら、レジスト層30を除去し、その後、ポリイミド層20をベークする。これによって、ポリイミド層20を安定化させる。
(保護テープ貼付工程)
次に、図10に示すように、ウエハの上面に、保護テープ40を貼り付ける。なお、図10の参照番号42は、保護テープ40をウエハに貼り付けるための粘着層である。ベベル部14上にポリイミド層20の残渣が存在していないので、残渣上における保護テープのせり上がり(図15参照)が生じない。
(保護テープ切削工程)
保護テープ40を貼り付けた段階では、保護テープ40の表面に微小な凹凸(図示省略)が存在している。保護テープ40の表面の凹凸は、半導体ウエハ12やポリイミド層20の表面の凹凸に沿って生じるものである。保護テープ切削工程では、保護テープ40の表面の凹凸を除去するために、図10の矢印に示すように切削バイト50によって保護テープ40の表面を切削する。このとき、ベベル部14上で保護テープ40にせり上がりが生じていないので、図11に示すように、切削バイト50によって保護テープ40の表面を適切に切削することができる。
次に、半導体ウエハ12の下面に対する加工(研磨(薄板化)、イオン注入、電極形成等)を行う。次に、保護テープ40を除去し、ダイシングによって半導体ウエハ12を複数のチップに分割する。これによって、半導体装置が完成する。
以上に説明したように、この製造方法では、半導体ウエハ12のベベル部14上にポリイミド層20の残渣が残存することを抑制することができる。したがって、ポリイミド層20の残渣に起因する不具合を抑制することができる。例えば、ベベル部14から剥離したポリイミド層20の残渣が、半導体ウエハ12の主要部16等に付着することを抑制することができる。また、ポリイミド層20の残渣上で保護テープ40がせり上がり、保護テープ切削工程において、せり上がり部分を起点として保護テープ40が半導体ウエハ12から剥がれることを抑制することができる。また、この製造方法では、主要部ポリイミド層除去工程がベベル部ポリイミド層除去工程とは別に実施されるので、ベベル部ポリイミド層除去工程におけるエッチング時間を長くしながら、主要部ポリイミド層除去工程におけるエッチング時間を最適な時間に調節することができる。したがって、主要部16上のポリイミド層20を高い精度でパターニングすることができる。
以上、実施形態について詳細に説明したが、これらは例示にすぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例をさまざまに変形、変更したものが含まれる。本明細書または図面に説明した技術要素は、単独あるいは各種の組み合わせによって技術有用性を発揮するものであり、出願時請求項記載の組み合わせに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成するものであり、そのうちの1つの目的を達成すること自体で技術有用性を持つものである。
12:半導体ウエハ
14:ベベル部
16:主要部
20:ポリイミド層
30:レジスト層
32:開口
40:保護テープ
42:粘着層
50:切削バイト

Claims (1)

  1. 半導体装置の製造方法であって、
    半導体ウエハを回転させながら前記半導体ウエハの表面にポリイミド樹脂を塗布することによって、前記半導体ウエハの前記表面にポリイミド層を形成する工程と、
    前記ポリイミド層の表面にレジスト層を形成する工程と、
    前記レジスト層を露光することによって、前記半導体ウエハのベベル部上の前記レジスト層を除去するとともに、前記半導体ウエハの主要部上の前記レジスト層を残存させる工程と、
    前記ベベル部上の前記ポリイミド層をエッチングにより除去する工程と、
    前記レジスト層を露光することによって、前記半導体ウエハの前記主要部上の前記レジスト層に開口を形成する工程と、
    前記開口内の前記ポリイミド層をエッチングにより除去する工程、
    を有する半導体装置の製造方法。
JP2018042234A 2018-03-08 2018-03-08 半導体装置の製造方法 Active JP7040146B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2018042234A JP7040146B2 (ja) 2018-03-08 2018-03-08 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2018042234A JP7040146B2 (ja) 2018-03-08 2018-03-08 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2019158966A JP2019158966A (ja) 2019-09-19
JP7040146B2 true JP7040146B2 (ja) 2022-03-23

Family

ID=67994795

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018042234A Active JP7040146B2 (ja) 2018-03-08 2018-03-08 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP7040146B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2023041310A (ja) * 2021-09-13 2023-03-24 株式会社Screenホールディングス 基板処理方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013171987A (ja) 2012-02-21 2013-09-02 Tokyo Electron Ltd 塗布処理方法及び塗布処理装置
JP2016157779A (ja) 2015-02-24 2016-09-01 ルネサスエレクトロニクス株式会社 半導体装置の製造方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05144886A (ja) * 1991-11-20 1993-06-11 Sumitomo Metal Mining Co Ltd Tabテープの製造方法およびフオトマスク
JPH06163389A (ja) * 1992-11-26 1994-06-10 Hitachi Chem Co Ltd 半導体装置の製造法
JPH09181067A (ja) * 1995-12-25 1997-07-11 Hitachi Chem Co Ltd 半導体基板の製造法
KR100282086B1 (ko) * 1997-07-10 2001-06-01 루센트 테크놀러지스 인크 반도체 집적 회로 제조 방법 및 반도체 집적 회로 웨이퍼 제조방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013171987A (ja) 2012-02-21 2013-09-02 Tokyo Electron Ltd 塗布処理方法及び塗布処理装置
JP2016157779A (ja) 2015-02-24 2016-09-01 ルネサスエレクトロニクス株式会社 半導体装置の製造方法

Also Published As

Publication number Publication date
JP2019158966A (ja) 2019-09-19

Similar Documents

Publication Publication Date Title
US8053337B2 (en) Method of manufacturing semiconductor device
WO2017011931A1 (zh) 利用光刻胶沉积金属构形的方法
US20140113452A1 (en) Wafer edge trimming method
US6210846B1 (en) Exposure during rework for enhanced resist removal
JP2005303214A (ja) 半導体ウェーハの研削方法
JP7040146B2 (ja) 半導体装置の製造方法
JP2007036129A (ja) 半導体装置の製造方法
JP2005285853A (ja) 半導体ウェハ、半導体ウェハの製造方法、および半導体装置の製造方法
US5885756A (en) Methods of patterning a semiconductor wafer having an active region and a peripheral region, and patterned wafers formed thereby
WO2021088380A1 (zh) 半导体结构及其制备方法
CN106505028B (zh) 掩模图案的形成方法、基板的加工方法及元件芯片的制法
JP2009295716A (ja) 半導体装置の製造方法及び基板処理装置
JP2007311507A (ja) 半導体装置の製造方法
JP7386550B2 (ja) 無電解めっき用シリコンウェハの製造方法
JP6561966B2 (ja) 半導体装置の製造方法
JP3235700U (ja) 無電解めっき用シリコンウェハ
JPH11204414A (ja) パターン形成法
JP2010118501A (ja) 半導体装置の製造方法
WO2023182393A1 (ja) ウエハの製造方法
TWI683357B (zh) 半導體裝置之製造方法
KR19980026391A (ko) 반도체 장치의 에지 비드 제거방법
KR20110100883A (ko) 마스크 패턴 형성 방법
JP6318046B2 (ja) ウエーハの分割方法
KR100744277B1 (ko) 웨이퍼의 에지 비드 제거장치
JP2016017998A (ja) 半導体装置の製造方法、レジストパターンの形成方法

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20200401

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210302

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220208

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220221

R151 Written notification of patent or utility model registration

Ref document number: 7040146

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151