JP6561966B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP6561966B2
JP6561966B2 JP2016214634A JP2016214634A JP6561966B2 JP 6561966 B2 JP6561966 B2 JP 6561966B2 JP 2016214634 A JP2016214634 A JP 2016214634A JP 2016214634 A JP2016214634 A JP 2016214634A JP 6561966 B2 JP6561966 B2 JP 6561966B2
Authority
JP
Japan
Prior art keywords
film
wafer
sog film
protective tape
sog
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2016214634A
Other languages
English (en)
Other versions
JP2018074068A (ja
Inventor
勝 奥田
勝 奥田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyota Motor Corp
Original Assignee
Toyota Motor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyota Motor Corp filed Critical Toyota Motor Corp
Priority to JP2016214634A priority Critical patent/JP6561966B2/ja
Priority to US15/696,606 priority patent/US10128162B2/en
Priority to CN201711038448.2A priority patent/CN108022835A/zh
Publication of JP2018074068A publication Critical patent/JP2018074068A/ja
Application granted granted Critical
Publication of JP6561966B2 publication Critical patent/JP6561966B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02282—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process liquid deposition, e.g. spin-coating, sol-gel techniques, spray coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0331—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers for lift-off processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/31058—After-treatment of organic layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/32051—Deposition of metallic or metal-silicide layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/6834—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to protect an active side of a device or wafer

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Plasma & Fusion (AREA)
  • Formation Of Insulating Films (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Weting (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Description

本明細書に開示の技術は、半導体装置の製造方法に関する。
特許文献１に、半導体装置の製造工程において、ウエハの表面に保護テープを貼り付け、ウエハを処理し、その後に、保護テープをウエハから剥離する技術が開示されている。ウエハを処理する際に、保護テープによってウエハの表面にキズ等が生じることが抑制される。
特開２００７−３１１７３５号公報
半導体基板とポリイミド膜を有するとともにポリイミド膜が表面に露出しているウエハが存在する。このようなウエハに対して、ポリイミド膜を覆うように保護テープを貼り付ける場合がある。保護テープは、ポリイミド膜に対して高い接着力で貼り付く。特に、半導体装置の製造過程において、ポリイミド膜の表面に荒れが発生する場合がある。表面に荒れが発生しているポリイミド膜に対して、保護テープは特に高い接着力で貼り付く。このため、ポリイミド膜を覆うように保護テープを貼り付けると、ウエハの処理後に保護テープを剥離するときに、ポリイミド膜の表面に保護テープの接着剤が残存するという問題が生じる。
本明細書が開示する半導体装置の製造方法は、半導体基板とポリイミド膜を有するとともにポリイミド膜が表面に露出しているウエハに前記ポリイミド膜を覆うようにＳＯＧ膜を形成する工程と、前記ＳＯＧ膜の表面に保護テープを貼り付ける工程と、前記保護テープを貼り付けたウエハを処理する工程と、前記保護テープを前記ウエハから剥離する工程を有する。
なお、上記の「ＳＯＧ膜」は、Spin-On-Glass膜であり、Spin-On-Glass法によって形成された酸化シリコン膜を意味する。また、上記の「処理」は、ウエハに対する種々の処理のいずれかであり、例えば、ウエハの研磨、ウエハのエッチング、ウエハに対するイオン注入、ウエハの表面への電極形成、ウエハの表面への絶縁層の形成、または、これらのいずれかの組み合わせ等が含まれる。
この製造方法では、ポリイミド膜を覆うようにＳＯＧ膜を形成し、そのＳＯＧ膜に保護テープを貼り付ける。ＳＯＧ膜は薄いので、ＳＯＧ膜の表面に保護テープを貼り付けることで、ウエハの表面を適切に保護することができる。したがって、その後にウエハを処理する工程において、ウエハの表面にキズが生じることが抑制される。ウエハを処理した後に、保護テープをウエハから剥離する。上記の通り、ポリイミド膜はＳＯＧ膜に覆われており、ＳＯＧ膜の表面に保護テープが貼り付けられている。保護テープは、ＳＯＧ膜から容易に剥離することができる。したがって、ＳＯＧ膜の表面に保護テープの接着剤が残存することが抑制される。このため、残存した接着剤によって、半導体装置の製造工程において不具合が生じることを抑制することができる。
半導体ウエハの断面図。 プラズマ処理後の半導体ウエハの断面図。 ＳＯＧ膜形成後の半導体ウエハの断面図。 保護テープ貼付後の半導体ウエハの断面図。 感光処理後の半導体ウエハの断面図。 感光したＳＯＧ膜の除去後の半導体ウエハの断面図。 金属膜形成後の半導体ウエハの断面図。 感光していないＳＯＧ膜の除去後の半導体ウエハの断面図。
実施形態に係る半導体装置の製造方法について説明する。まず、図１に示すウエハ１０を準備する。ウエハ１０は、半導体基板１２と、Ａｌ電極１４と、保護膜１６と、ポリイミド膜１８を有する。半導体基板１２は、シリコンによって構成されている。図示していないが、半導体基板１２の内部には、ＩＧＢＴ（Insulated Gate Bipolar Transistor）の構造の一部とｐｎダイオードの構造の一部が形成されている。Ａｌ電極１４は、半導体基板１２の表面に設けられている。Ａｌ電極１４は、アルミニウムによって構成されている。Ａｌ電極１４の表面には、凹部４０が形成されている。保護膜１６は、凹部４０とその周囲のＡｌ電極１４の表面を覆っている。ポリイミド膜１８は、保護膜１６の表面を覆っている。ポリイミド膜１８は、ウエハ１０の表面に露出している。ポリイミド膜１８が設けられていない範囲では、Ａｌ電極１４がウエハ１０の表面に露出している。
まず、ウエハ１０の表面をプラズマ処理する。より詳細には、フッ素を含むエッチングガス（本実施形態では、ＳＦ４）をプラズマ化し、発生したプラズマにＡｌ電極１４を曝す。これによって、Ａｌ電極１４の表面で、アルミニウムにフッ素が結合する（いわゆるフッ素終端処理）。Ａｌ電極１４をプラズマに曝す過程で、ポリイミド膜１８もプラズマに曝される。ポリイミド膜１８がプラズマに曝されると、図２に示すように、ポリイミド膜１８の表面１８ａが荒れる（粗面化する）。
次に、図３に示すように、ウエハ１０の表面に、ＳＯＧ法によって酸化シリコン膜（すなわち、ＳＯＧ膜）２０を形成する。より詳細には、ウエハ１０を高速で回転させた状態で、酸化シリコンを含む溶剤をウエハ１０の表面（ポリイミド膜１８が露出している表面）の中心部に塗布する。すると、遠心力によって溶剤がウエハ１０の表面全体に広がる。その後、溶剤を乾燥させることで、ウエハ１０の表面全体にＳＯＧ膜２０が形成される。ＳＯＧ膜２０は、ポリイミド膜１８の表面１８ａとＡｌ電極１４の表面を覆っている。ＳＯＧ膜２０は、感光性を有する。すなわち、ＳＯＧ膜２０は、特定の波長の光（例えば、ｇ線、ｈ線、ｉ線等）を受けると、変質する。ＳＯＧ膜２０は、４００℃程度の耐熱性を有する。
次に、図４に示すように、ＳＯＧ膜２０の表面に保護テープ２２を貼り付ける。保護テープ２２は、下面側に接着剤層を有している。接着剤層がＳＯＧ膜２０に粘着することで、保護テープ２２がＳＯＧ膜２０に固定される。ポリイミド膜１８と保護テープ２２の間にＳＯＧ膜２０が存在するので、保護テープ２２はポリイミド膜１８には接しない。
次に、半導体基板１２の裏側の表面（ポリイミド膜１８等が設けられている表面とは反対側の表面であり、図示が省略されている）をエッチングすることで、半導体基板１２を薄板化する。さらに、半導体基板１２の裏側の表面にｐ型不純物を注入することによって、ＩＧＢＴのコレクタ領域を形成する。さらに、半導体基板１２の裏側の表面にｎ型不純物を注入することによって、ｐｎダイオードのカソード領域を形成する。半導体基板１２の裏側の表面に対するこれらの工程の間に、保護テープ２２が貼り付けられている側のウエハ１０の表面が、保護テープ２２によって保護される。これによって、ウエハ１０の表面にキズ等が生じることが抑制される。
次に、図５に示すように、ウエハ１０から保護テープ２２を剥離する。このとき、保護テープ２２のＳＯＧ膜２０に対する接着力がそれほど高くないので、ＳＯＧ膜２０から保護テープ２２を好適に剥離することができる。このため、保護テープ２２の接着剤がＳＯＧ膜２０の表面に残存することがほとんどない。ＳＯＧ膜２０の表面に保護テープ２２の接着剤が残存することがほとんどないので、残存した接着剤によってこれ以降の工程で不具合が生じることがほとんどない。したがって、この製造方法によれば、高い良品率で半導体装置を製造することができる。
次に、図５に示すように、ポリイミド膜１８上のＳＯＧ膜２０に光が当たらず、その他の部分のＳＯＧ膜２０に光が当たるように、ＳＯＧ膜２０に向けて光を照射する。ここでは、ＳＯＧ膜２０が感光する波長の光（例えば、ｇ線、ｈ線、ｉ線等を含む光）を照射する。これによって、光が照射された範囲のＳＯＧ膜２０を感光（変質）させる。以下では、感光したＳＯＧ膜２０をＳＯＧ膜２０ｂといい、感光しなかったＳＯＧ膜２０（ポリイミド膜１８上のＳＯＧ膜２０）をＳＯＧ膜２０ａという。
次に、図６に示すように、ＴＭＡＨ（Tetramethylammonium hydroxide）等の現像液で、ＳＯＧ膜２０ｂを除去する。ＳＯＧ膜２０ａは、ＴＭＡＨと反応せず、除去されない。したがって、図６に示すように、ポリイミド膜１８上にＳＯＧ膜２０ａが残存する。
次に、図７に示すように、スパッタリング等によって、ウエハ１０の表面に金属膜２４を形成する。ウエハ１０の表面にＳＯＧ膜２０ａとＡｌ電極１４が露出しているので、ＳＯＧ膜２０ａの表面とＡｌ電極１４の表面に金属膜２４が形成される。本実施形態では、金属膜２４はニッケルにより構成されている。事前にＡｌ電極１４をプラズマ処理しているので、金属膜２４がＡｌ電極１４に強固に接続される。このため、金属膜２４はＡｌ電極１４から剥離し難い。
次に、図８に示すように、ＮＭＰ（n-methyl-2-pyrrolidone）等を主成分とする剥離液で、ＳＯＧ膜２０ａを除去する。このとき、ＳＯＧ膜２０ａの表面に配置されているＡｌ電極１４も除去される。したがって、ポリイミド膜１８がウエハ１０の表面に露出する。この方法によれば、Ａｌ電極１４に接する範囲に金属膜２４が残存し、ポリイミド膜１８上に金属膜２４が存在しないように、金属膜２４をパターニングすることができる。この方法では、ＳＯＧ膜２０を用いたフォトリソグラフィによって金属膜２４をパターニングするので、高精度に金属膜２４をパターニングすることができる。
なお、ポリイミド膜１８の表面が覆われるようにメタルマスクをウエハ１０の表面に固定し、メタルマスクを介して金属膜２４を形成することも可能である。メタルマスクの開口部がＡｌ電極１４の露出範囲の上部に位置するようにメタルマスクを配置することで、図８と同様に、Ａｌ電極１４の露出範囲に選択的に金属膜２４を形成することができる。しかしながら、メタルマスクは磁力によってウエハ１０の表面に固定されるので、磁力が十分でない部分でメタルマスクに浮きが生じる場合がある。すなわち、メタルマスクとウエハ１０の間に隙間が生じる場合がある。この場合、その隙間の部分でメタルマスクの下部のポリイミド膜１８の表面に金属膜２４が形成され、金属膜２４を正確にパターニングすることができない場合がある。
これに対し、本実施形態（すなわち、ＳＯＧ膜２０ａを用いたフォトリソグラフィ）によれば、上述した浮きが生じないので、より正確に金属膜２４をパターニングすることができる。また、本実施形態によれば、メタルマスクが不要となるので、より低コストで半導体装置を製造することが可能となる。
その後、必要な電極、絶縁層等を形成することで、半導体装置が完成する。
以上に説明したように、本実施形態の製造方法では、ＳＯＧ膜２０に保護テープ２２を貼り付けるので、保護テープ２２を剥離するときにＳＯＧ膜２０ａの表面に接着剤が残存し難い。したがって、残存する接着剤による不具合を抑制することができる。また、仮にＳＯＧ膜２０ａの表面に接着剤が残存した場合でも、ＳＯＧ膜２０を除去する際に接着剤も除去される。したがって、この場合でも、残存する接着剤による不具合を抑制することができる。したがって、本実施形態の製造方法によれば、高い良品率で半導体装置を製造することができる。
また、本実施形態の製造方法では、ＳＯＧ膜２０が感光性を有しており、保護テープ２２を剥離した後のＳＯＧ膜２０を、金属膜２４をパターニングするためのマスクとして使用する。ＳＯＧ膜２０が感光性を有するので、フォトリソグラフィを用いることができる。したがって、金属膜２４を高精度でパターニングすることができる。また、接着剤の残存を抑制するためのＳＯＧ膜２０をマスクとして流用できるので、金属膜２４をパターニングするためのマスクを形成するのに必要な工程及び材料を削減することができる。したがって、本実施形態の製造方法によれば、低コストで半導体装置を製造することができる。
本明細書が開示する技術要素について、以下に列記する。なお、以下の各技術要素は、それぞれ独立して有用なものである。
本明細書が開示する一例の構成では、ＳＯＧ膜が、感光性を有していてもよい。この場合、保護テープを剥離した後にＳＯＧ膜を感光させることによって、ＳＯＧ膜に開口部を形成する工程と、開口部内に金属膜を形成する工程を実施してもよい。
この構成によれば、開口部を有するＳＯＧ膜を、金属膜を形成するときのマスクとして用いることができる。この方法では、フォトリソグラフィによって金属膜を高精度に形成することができる。
本明細書が開示する一例の製造方法は、ＳＯＧ膜を形成する工程よりも前に、ポリイミド膜が露出しているウエハの表面をプラズマ処理する工程をさらに有していてもよい。
なお、プラズマ処理は、ウエハの表面をプラズマに曝す処理を意味する。
この構成では、プラズマ処理によってポリイミド膜の表面に荒れが生じる。このような場合に、ポリイミド膜の表面に保護テープを貼り付けると、ポリイミド膜を剥離するときに多くの接着剤がポリイミド膜の表面に残存する。これに対し、ＳＯＧ膜を用いることで、接着剤の残存を防止できる。この場合、ＳＯＧ膜による接着剤の残存抑制効果がより有用である。
以上、実施形態について詳細に説明したが、これらは例示にすぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例をさまざまに変形、変更したものが含まれる。本明細書または図面に説明した技術要素は、単独あるいは各種の組み合わせによって技術有用性を発揮するものであり、出願時請求項記載の組み合わせに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成するものであり、そのうちの１つの目的を達成すること自体で技術有用性を持つものである。
１０ ：ウエハ
１２ ：半導体基板
１４ ：Ａｌ電極
１６ ：保護膜
１８ ：ポリイミド膜
２０ ：ＳＯＧ膜
２２ ：保護テープ
２４ ：金属膜
４０ ：凹部

Claims (3)

  1. 半導体基板とポリイミド膜を有するとともにポリイミド膜が表面に露出しているウエハに、前記ポリイミド膜を覆うようにＳＯＧ膜を形成する工程と、
    前記ＳＯＧ膜の表面に、保護テープを貼り付ける工程と、
    前記保護テープを貼り付けたウエハを処理する工程と、
    前記保護テープを前記ウエハから剥離する工程と、
    前記ＳＯＧ膜を除去して前記ポリイミド膜を露出させる工程、
    を有する半導体装置の製造方法。
  2. 前記ＳＯＧ膜が、感光性を有しており、
    前記保護テープを剥離した後に、前記ＳＯＧ膜を感光させることによって、前記ＳＯＧ膜に開口部を形成する工程と、
    前記開口部内に金属膜を形成する工程と、
    を有し、
    前記金属膜を形成した後に、前記ＳＯＧ膜を除去する前記工程を実施する、
    請求項１の製造方法。
  3. 前記ＳＯＧ膜を形成する工程よりも前に、前記ポリイミド膜が露出している前記ウエハの表面をプラズマ処理する工程をさらに有する請求項１または２の製造方法。
JP2016214634A 2016-11-01 2016-11-01 半導体装置の製造方法 Active JP6561966B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2016214634A JP6561966B2 (ja) 2016-11-01 2016-11-01 半導体装置の製造方法
US15/696,606 US10128162B2 (en) 2016-11-01 2017-09-06 Method of manufacturing semiconductor device
CN201711038448.2A CN108022835A (zh) 2016-11-01 2017-10-30 半导体装置的制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016214634A JP6561966B2 (ja) 2016-11-01 2016-11-01 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2018074068A JP2018074068A (ja) 2018-05-10
JP6561966B2 true JP6561966B2 (ja) 2019-08-21

Family

ID=62019871

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016214634A Active JP6561966B2 (ja) 2016-11-01 2016-11-01 半導体装置の製造方法

Country Status (3)

Country Link
US (1) US10128162B2 (ja)
JP (1) JP6561966B2 (ja)
CN (1) CN108022835A (ja)

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100220297B1 (ko) * 1991-12-02 1999-09-15 김영환 다층금속 배선구조의 콘택제조방법
JP2005303218A (ja) * 2004-04-16 2005-10-27 Renesas Technology Corp 半導体装置およびその製造方法
JP2006302919A (ja) * 2005-04-15 2006-11-02 Sony Corp 面発光型半導体レーザおよびその製造方法
JP5352045B2 (ja) * 2005-06-03 2013-11-27 株式会社半導体エネルギー研究所 集積回路装置の作製方法
US7972910B2 (en) * 2005-06-03 2011-07-05 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of integrated circuit device including thin film transistor
JP4698517B2 (ja) 2006-04-18 2011-06-08 日東電工株式会社 保護テープ剥離方法およびこれを用いた装置
WO2008136158A1 (ja) * 2007-04-24 2008-11-13 Sharp Kabushiki Kaisha 表示装置用基板、表示装置及び配線基板
JP2009021462A (ja) * 2007-07-13 2009-01-29 Disco Abrasive Syst Ltd ウェーハの加工方法
JP2010062415A (ja) 2008-09-05 2010-03-18 Toyota Motor Corp 保護テープの剥離方法、及び、半導体装置の製造方法
US9627281B2 (en) * 2010-08-20 2017-04-18 Advanced Micro Device, Inc. Semiconductor chip with thermal interface tape
WO2013172328A1 (ja) * 2012-05-14 2013-11-21 リンテック株式会社 接着性樹脂層付シートおよび半導体装置の製造方法

Also Published As

Publication number Publication date
US10128162B2 (en) 2018-11-13
CN108022835A (zh) 2018-05-11
US20180122717A1 (en) 2018-05-03
JP2018074068A (ja) 2018-05-10

Similar Documents

Publication Publication Date Title
US20140252571A1 (en) Wafer-level package mitigated undercut
JP2007335659A (ja) 半導体装置の製造方法
WO2014173039A1 (zh) 阵列基板的制备方法、阵列基板以及显示装置
JPH07130750A (ja) バンプ電極を備えた半導体装置の製造方法
US9337043B2 (en) Metal gate transistor and method for forming the same
US11158657B2 (en) Ray detector array substrate, manufacturing method thereof, and ray detector
WO2019041858A1 (zh) 刻蚀方法、薄膜晶体管的制造方法、工艺设备、显示装置
JP6888493B2 (ja) 半導体装置の製造方法
JP6561966B2 (ja) 半導体装置の製造方法
JP2005175327A (ja) 半導体装置及びその製造方法
US20200243390A1 (en) Backside metal patterning die singulation systems and related methods
JP6028325B2 (ja) 半導体装置の製造方法
JP7040146B2 (ja) 半導体装置の製造方法
JP2011205105A (ja) 薄膜トランジスタおよびその製造方法
JP2017054940A (ja) 半導体装置の製造方法
JPS6237547B2 (ja)
US20240145244A1 (en) Method of patterning underlying structure
TWI683357B (zh) 半導體裝置之製造方法
JP2011029562A (ja) 半導体ウェハ端面の処理方法および半導体装置の製造方法
CN102856168A (zh) 改善岛状光刻胶剥落的方法
CN117936370A (zh) 半导体结构的形成方法
US20230042074A1 (en) Silicon fragment defect reduction in grinding process
JP2016162775A (ja) 電極形成方法
CN104916529A (zh) 一种用于沟槽功率mosfet晶片的沟槽制备方法
KR20080004212A (ko) 반도체 소자의 형성 방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180222

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20181030

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20181120

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190108

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20190625

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190708

R151 Written notification of patent or utility model registration

Ref document number: 6561966

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250